JPH11134242A - メモリ手段にアクセスするための装置 - Google Patents

Abstract

(57)【要約】 【課題】 メモリへのアクセス操作についてメモリ待
ち時間の影響を減少する。 【解決手段】メモリ手段にアクセスするための装置は、
反復開始バッファと反復切換ユニットを備える。反復開
始バッファは、メモリに接続可能で、反復してアクセス
すべきデータシーケンスのはじめを同時にバッファする
よう構成される。またデータシーケンスは、反復すべき
アクセスの最初にアクセスされる。反復切換ユニット
は、メモリに接続可能で、反復開始バッファに接続さ
れ、メモリおよび反復開始バッファとの間で切換えを行
うよう構成される。また反復切換ユニットは、反復して
アクセスすべきデータシーケンスのバッファされたはじ
めをアクセスするため、反復開始バッファに切り換える
ことができるよう構成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、一般にメモリに対
する待ち時間の影響の補償に関する。

【０００２】

【従来の技術】通常コンピュータ・システムは、データ
またはプログラム（命令のシーケンス）のような情報を
一時的または恒久的に格納するため、多かれ少なかれ複
雑なメモリ装置を備える。ここで使用する用語「メモ
リ」は、ディスク、テープ、半導体装置、またはその種
の任意の記憶装置を指し、マイクロコンピュータにおけ
るようなある種の目的またはアプリケーションに制限さ
れない。ここで使用する用語「データ」は、一時的また
は恒久的であって、個々のまたは総データのような任意
の種類の情報を指す。

【０００３】メモリ上へのアクセスは、通常３つの基礎
的な操作から構成される。１）メモリに何をするか、例
えばメモリのある場所からいくつかのバイトを読むとい
うようなことを伝えること。２）メモリがアクセスを完
了するのを待つこと。３）読み出されたデータを受けと
るか、またはメモリにデータを書き込むこと。システム
・レベルでの転送は、３つのタイミング・パラメータに
分解することができる。（ａ）アドレス転送、（ｂ）デ
ータアクセス時間、（ｃ）データ転送、である。アドレ
ス転送は、新しいアドレスを取得するのに必要な時間お
よびメモリのインターフェースへの何らかの制御として
定義することができる。通常この転送時間は、メモリ・
インタフェースのみの機能である。「データアクセス時
間」は、データアクセスを実行する時間、すなわち内部
のメモリ・アレイすなわちコアから、あるデータにアク
セスするのにメモリが必要とする時間、として定義する
ことができる。データ転送は、データをメモリから、ま
たはデータをメモリに移動させるのに必要な時間として
定義することができ、一般にバンド幅またはメモリイン
ターフェースの信号のレートに依存する。

【０００４】メモリ、特に深いメモリ（すなわち、大き
いメモリ容量を持つメモリ）の重要なアプリケーション
が、例えば、ヒューレット・パッカード社のＨＰ ８３
０００の「Digital IC Test Systems（デジタルＩＣ試
験システム）」のような集積回路（ＩＣ）または他の電
子装置を試験するための試験アプリケーションにおいて
存在する。通常の試験装置は、試験回路(tester circui
t)および試験装置(device under test,ＤＵＴ)を含み、
ＩＣまたは任意の他の電子装置であることができる。こ
のような試験装置の詳細は、例えば同じ出願者のヨーロ
ッパ特許出願、20-97-009、20-97-023、20-97-013、20-
97-013/1および20-97-019に見つけることができる。通
常試験回路は、ＤＵＴへの刺激データストリームを生成
および適用するための信号生成装置、ＤＵＴからの刺激
データストリームの応答を受けとるための信号受信装置
およびその応答を予想データストリームと比較するため
の信号解析装置を備える。またＤＵＴに適用される試験
データは、ベクトル・データまたは試験ベクトルと呼ば
れ、１またはそれ以上の信号の個々のベクトルを含む。
それぞれ個々のベクトルは、信号の状態を表すことがで
きる。ここで信号の状態とは、所与の時点において、Ｄ
ＵＴの１またはそれ以上の入力に適用されるのか、また
はＤＵＴによる出力に適用されるのか、のどちらかであ
る。デジタルＩＣテスターでは、ベクトルは通常、ある
回数繰り返される可変長部分を持つ順次ストリームで実
行される。

【０００５】特にデジタルＩＣテスターは、ＤＵＴを刺
激してその応答を評価するのに必要な試験ベクトルを格
納するための高速かつ深いメモリの必要性が大きくなっ
てきた。ＤＵＴがますます複雑になり、試験すべきゲー
トの量が増加しているので、それに応じてベクトル・シ
ーケンスが巨大になってきている。合理的な価格で大き
いメモリ量を提供するため、高密度メモリをもつメモリ
装置が通常使用され、これが、試験実行時間を最小に
し、さらに意図した操作速度でＤＵＴを試験することが
できる高ベクトル・レートをも考慮する。最も高い密度
のメモリのメモリ技術は、現在ダイナミック・ランダム
・アクセス・メモリ（ＤＲＡＭ）技術である。

【０００６】すべてのメモリの一般的な制約は、いわゆ
る「待ち時間(latency time)」であり、これは命令制御
装置がデータを呼び出す時点からデータの実際の転送が
始まる時点までの間隔、言い換えるとランダムアドレス
で最初のデータ語をアクセスするのに必要な時間であ
る。通常待ち時間は、データアクセス時間を増加させ
る。待ち時間は、あるメモリまたはメモリの種類につい
て固定された値ではなく、実際のデータアクセスに依存
する。しかし、大部分のメモリでは、待ち時間は実質的
に大部分のデータアクセスについて一定の値である。以
下簡単のため、待ち時間をあるメモリについて一定値と
みなす。

【０００７】内部的にある種類のメモリにアクセスする
物理的な時間は同じであるが、メモリ装置間の相違が、
アドレスおよび（制御）情報がメモリ装置に移動する速
度と、データがコントローラに戻される速度である待ち
時間に影響する。

【０００８】読み出しまたは書き込みのような、メモリ
への順次（sequential,連続的(serial)と同義）アクセ
ス、すなわちメモリへのアクセスが最初の開始アドレス
から連続した物理的位置で順次に（連続的に）生じるア
クセスのみを要求するアプリケーションでは、開始アド
レスへのアクセスについてのみ待ち時間が現れる。待ち
時間内に連続データの最初のデータ語がアクセスされた
後、開始アドレスの最初のデータ語に連続する順次デー
タの読み出しまたは書き込み操作は、メモリ速度で実行
される。通常メモリ速度は、最初のデータ語にアクセス
する「速度」より非常に大きく、一般にはメモリがサポ
ートする最大速度である。またこの操作は、「第１のデ
ータアクセス操作」と呼び、すなわち連続データの最初
のデータ語へのアクセスである。

【０００９】一般に、待ち時間は第１のデータアクセス
操作ごとに生じる。この待ち時間の間はどのデータも利
用できず、さらなるデータを必要として走っている処理
は、その更なるデータを待つ必要があることを理解すべ
きである。

【００１０】図１はメモリ１０の例を示し、データ・ブ
ロック２０ａ、２０ｂおよび２０ｃを持つ第１の連続的
に格納されるデータ領域２０、データ・ブロック３０
a、３０b、３０ｃおよび３０ｄをもつ第２の連続的に格
納されるデータ領域３０を含み（示されていない他のデ
ータの中で）、メモリの連続領域にそれぞれ格納され
る。プロセッサ４０はメモリ１０を制御し、データ接続
５０を介してメモり１０にアクセスする。データ接続５
０は、固定した物理的接続ではなく、メモリ１０のそれ
ぞれのデータブロックから、またはデータブロックへの
アクセス線を表し、当該技術分野で既知の接続手段によ
り具体化することができる。図１の例では、データ接続
５０を介してプロセッサはデータブロック２０aにアク
セスする。

【００１１】順次に格納されたデータ領域２０の全体を
読み出す時、第１のデータアクセス操作として、（第１
の）データブロック２０ａへのアクセスについてのみ待
ち時間が生じる。データブロック２０ａにアクセスした
後は、更なるデータブロック２０ｂおよび２０ｃをメモ
リ速度で読むことができる。したがって、データ領域３
０を読む時、第１のデータアクセス操作として、待ち時
間はデータブロック３０ａへのアクセスについてのみ生
じる。データブロック３０ａにアクセスした後は、更な
るデータブロック３０ｂ、３０ｃおよび３０ｄをメモリ
速度で読むことができる。

【００１２】第１の連続データ（例えばデータ領域２０
またはそれらの一部）にアクセス（例えば読み出しまた
は書き込むため）した後、第２の連続データ（たとえば
データ領域３０またはその一部）をアクセスする場合で
は、第１の連続データの最初のデータ語（たとえばデー
タブロック２０ａ）にアクセスするためにまず待ち時間
がまず生じ、第２の連続データの最初のデータ語に（た
とえばデータブロック３０ａ）アクセスするために再び
生じる。この操作を、「ジャンプ操作」とも呼び（すな
わちある連続データから他の連続データにジャンプす
る）、一般に待ち時間はジャンプ操作のたびに生じる。

【００１３】連続データへのアクセス（例えばデータ領
域２０またはその一部）を反復しなければならない場合
では、待ち時間は連続データのそれぞれのアクセス間で
生じる。この操作を「反復操作」とも呼び、（すなわち
連続データへのアクセスの反復）一般に待ち時間は反復
操作のたびに生じる。

【００１４】反復操作は、同じデータ領域に同じデータ
を繰り返し書き込むことはあまり意味があることではな
いので、データを読み出すためにのみ使用され、データ
を書き込むためには使用されない場合がほとんどであ
る。

【００１５】待ち時間の問題は、テスターまたはバック
アップシステムのようなアプリケーションにおいて重要
となり、この場合待ち時間は他のアクセス時間（たとえ
ばデータの読み出しまたは書き込み）に対して無視する
ことができない。特に、多くのジャンプおよび（また
は）反復操作を持つアプリケーションでは、必要とされ
るデータすべてをアクセスするのに必要な全時間が、メ
モリの待ち時間に主として依存する。

【００１６】あるデータ量をアクセスするとき（これら
のデータは順次的には格納されないで、１またはそれ以
上のメモリの多様な位置に分散されている）、全データ
量をアクセスするのに待ち時間が何度か生じ、全データ
量をアクセスするのに必要な時間としての「データ収集
時間」を相当に増大させる。メモリ待ち時間の場合で
は、データ収集時間が、アクセスする個々のデータ量、
特に最初のデータアクセスの数、反復およびジャンプ操
作の数に依存することは明らかである。

【００１７】待ち時間の問題を簡単に回避する１つの明
らかな可能性は、同期ランダムアクセスメモリ（ＳＲＡ
Ｍ）のような低減した待ち時間またはほとんどゼロの待
ち時間でメモリを使用することである。しかし、一般に
これらのメモリは高価でメモリ密度が低いので、格納す
る大きい量のデータを必要とするアプリケーションには
適さない。

【００１８】待ち時間の問題を回避する他の可能性は、
データを処理する間、異なって格納された連続データブ
ロック間のジャンプ、またはある連続的に格納されたデ
ータブロックの反復の代わりに、メモリにデータをロー
ドする間に必要なデータを既にソートして連続的に保管
することである。しかし、このアプローチがメモリ資源
に厳しいオーバーヘッドを招き、システムのソフトウェ
アについて厳しい管理を招くことは明らかである。

【００１９】待ち時間の問題を回避するという更なる可
能性は、反復するそのようなデータシーケンスを操作前
にメモリに完全に格納する方法で、反復操作についての
み低減し、またはほとんどゼロの待ち時間でメモリを使
用することである。しかし、反復する必要なデータシー
ケンスを格納するのに十分であることが必要な追加メモ
リのため、この可能性は柔軟性を減らし、コスト高を招
く。

【００２０】EP-A-0228332の図６は、「真のテスター・
パー・ピン(true tester-per-pin)」アーキテクチャを
持つ自動試験システムを開示する。EP-A-0228332は、Ｒ
ＡＭデータ・デコーダおよびキャッシュメモリの手段に
より、メモリにアクセスするための装置を示す。ループ
をプログラムするということは、ループが繰り返される
回数に加え、ループの最初と最後の２つの命令アドレス
を、メモリアドレスのジェネレータに格納することを必
要とする。試験シーケンスの一番最初のループでは、試
験の開始に先だってこの情報がメモリアドレス・ジェネ
レータに提供される。メモリアドレス・ジェネレータが
ループの最初のアドレスに達すると、この命令と、ルー
プの最後の命令に達するまでのすべての次の命令を、キ
ャッシュメモリに格納する。ループの最後の命令に達す
ると、メモリアドレス・ジェネレータは、プログラムさ
れた回数についてキャッシュメモリに格納された命令を
繰り返す。ループの間、ＲＡＭデータ・デコーダは、メ
モリからの命令よりむしろキャッシュメモリから届く命
令を解読する。たとえループに必要な命令の数がキャッ
シュメモリにおさまらないとしても、長さにおいて無制
限なループを利用することができる。この事象では、キ
ャッシュメモリの命令の数が使い尽くされるまで、ＲＡ
Ｍデータ・デコーダはキャッシュメモリから実施する。
その後、メモリにおける命令に戻り、ループを完了す
る。これは、次のループについていくつかのサイクルの
アドレスをフェッチおよびロードするのに必要な時間を
提供するという問題を克服し、さらにＤＲＡＭの長いサ
イクル時間のために生じることができない次の命令に即
座にアクセスする必要があるという問題をも克服する。

【００２１】US-A-4216533は、格納された複数のパター
ンを持つ複数の低速メモリと、低速メモリより速い操作
速度の第１および第２の高速メモリでのパターン生成を
開示する。第１および第２の高速メモリのうちの１つが
出力パターンを得るために読まれ、同時に複数の低速メ
モリが読まれ、読み出しデータは互いに交互して他方の
高速メモリに連続的に書き込まれる。一方の高速メモリ
からのパターン生成の完了の際に、他方の高速メモリか
らのパターン生成が成し遂げられる。

【００２２】

【発明が解決しようとする課題】本発明の目的は、メモ
リへのアクセス操作についてメモリ待ち時間の影響を減
少させることである。

【００２３】

【課題を解決するための手段】上記目的は、独立クレー
ムの機能により解決される。本発明の第１の側面による
と、メモリを使用する反復操作についてのメモリ待ち時
間の影響は、反復開始バッファ（１００）を提供するこ
とにより減少する。反復開始バッファはメモリ（１０）
に接続することができ、反復してアクセスすべきデータ
シーケンスのはじめを同時にバッファする。また、この
データシーケンスは、反復アクセスの最初でアクセスさ
れる。反復切換ユニット（１１０）は、メモリ（１０）
に接続可能であり、反復開始バッファ（１００）に接続
され、メモリ（１０）および反復開始バッファ（１０
０）の間で切り換えを行う。反復切換ユニット（１１
０）は、反復してアクセスすべきデータシーケンスのバ
ッファされたはじめをアクセスするため、反復開始バッ
ファ（１００）に切り換えることができる。

【００２４】データシーケンスを読み出しおよび（また
は）書き込むためメモリ（１０）の反復アクセスは、次
のステップを適用することにより達成される。 （ａ）第１のアクセスサイクルの間に、（ａ１）メモリ
（１０）へアクセスするステップと、（ａ２）反復開始
バッファ（１００）にデータシーケンスのはじめをバッ
ファするステップ。（ｂ）各々の連続したアクセスサイ
クルの間に、（ｂ１） 反復開始バッファ（１００）か
らデータシーケンスのバッファされたはじめを最初にア
クセスするステップと、（ｂ２）バッファされたデータ
シーケンスに連続したアドレスに、メモリ（１０）のデ
ータ接続を設定するステップと、（ｂ３）メモリ（１
０）から、さらなるデータをアクセスするステップ。

【００２５】本発明の第２の側面によると、メモリ（１
０）を使用するジャンプ操作へのメモリ待ち時間の影響
が、第１のデータバッファ（２００a）および第２のデ
ータバッファ（２００b）を提供することにより減少す
る。それぞれのデータバッファはメモリ（１０）に接続
可能であり、データシーケンスをバッファする。ジャン
プ切換ユニット（２１０）は、第１のデータバッファ
（２００a）および第２のデータバッファ（２００b）に
接続され、第１のデータバッファ（２００a）および第
２のデータバッファ（２００b）の間で切り換えを行
う。連続してアクセスすべきデータシーケンスのはじめ
をバッファするため、データバッファ（２００a,b）の
うちの１つのアイドル・メモリアクセス時間の間、メモ
リ（１０）はデータバッファ（２００a,b）のそれぞれ
他の１つについてアクセスできる。

【００２６】メモリ（１０）の異なる領域の反復アクセ
スは、次のステップを適用することにより達成すること
ができる。 （ａ）データ接続（１０５）を使用することにより、第
１のデータシーケンスを第１の領域（２０）から読み出
す、または第１の領域のために書き込むステップと、
（ｂ）データ接続（１０５）のアイドル時間の間、第２
の領域（３０）から、または第２の領域のため、第２の
データシーケンスのはじめを第１のデータバッファ（２
００ｂ）にバッファするステップと、（ｃ）第２の領域
（３０）までジャンプした後に、（ｃ１）第１のデータ
バッファ（２００b）から第２のデータシーケンスのバ
ッファされたはじめを読み出すステップと、（ｃ２）第
１のデータバッファ（２００ｂ）にバッファされたデー
タシーケンスに連続したアドレスに、第２の領域（３
０）のデータ接続（１０５）を設定するステップと、
（ｃ３）データ接続（１０５）を使用して、第２の領域
（３０）から第２のデータシーケンスを読み出す、また
は第２の領域のため第２のデータシーケンスを書き込む
ステップ。

【００２７】また、本発明の第１および第２の側面が組
み合わされ、反復操作、ジャンプ操作および（または）
反復とジャンプの組み合わせ操作への、メモリ待ち時間
の影響を減少することを可能にする。反復および（また
は）ジャンプ操作を、データを読み出しおよび（また
は）書き込みのと同様に使用することができる。

【００２８】反復され、および（または）現在のアクセ
ス操作に連続してアクセスすべきデータシーケンスのは
じめをバッファすることにより、それぞれ適用されるバ
ッファの記憶容量に依存して、連続アクセスのサイクル
／操作間の待ち時間の影響による待っている時間が減少
され、または除去することさえできる。したがって、バ
ッファ記憶容量は予想待ち時間に従い、またメモリの最
大待ち時間に従うのが好ましく、これはバッファのデー
タ内容により待ち時間がカバーされることを意味する。
このことにより、最低限の構成要素および必要とされる
オーバーヘッドの管理と共に、高い柔軟性を持つ連続
的、またはほぼ連続的なデータストリームの提供が可能
になる。バッファリングはアクセス操作の間中提供さ
れ、前もって準備する必要はない。

【００２９】本発明は、試験システムにおいて、特にＩ
Ｃテスターで使用することが好ましい。

【００３０】

【発明の実施の形態】

１． 反復操作 図２は、本発明の第１の側面による実施形態を示し、反
復操作について改良されたデータアクセス時間を提供す
る。反復開始バッファ１００は、データ接続１０５を介
してメモり１０に接続され、データ線１１５を介して反
復切換ユニット１１０に接続される。また、反復切換ユ
ニット１１０は、データ線１０５を介してメモり１０に
接続され、データ線１２０を介してプロセッサ４０に接
続される。図２で用いられる矢印の線は、メモリ１０へ
の読み出しアクセスの例についてのデータの流れの方向
を示す。

【００３１】ここで言及する任意のデータ接続は、固定
した物理的な接続を表すものでなく、メモリ１０のそれ
ぞれのデータブロックからのアクセス線およびデータブ
ロックへのアクセス線を表し、これは当該技術分野で既
知のように任意の接続手段により具体化することができ
る。メモリ１０のデータブロックの任意の１つからの、
または任意の１つへの任意のデータ接続のポインティン
グ(pointing)は、それぞれのデータ接続を介してそれぞ
れのデータブロックをアクセス（読み出しまたは書き込
み）することができることを意味し、これによりポイン
ティングの方向が読み出しまたは書き込み操作のいずれ
かについてのデータの流れの方向を示す。図２の例のよ
うに、データブロック２０ａからのデータ接続１０５の
ポインティングは、データブロック２０ａをデータ接続
１０５を介して読み出すことができることを示す。

【００３２】１．１ 読み出し反復操作 あるデータ（例えばデータ領域２０）を繰り返し読み出
す反復操作の開始において、プロセッサ４０はデータ接
続１０５を設定し、読み出すべきデータの最初のデータ
語（例えばデータブロック２０ａ）にアクセスする。待
ち時間の後、第１のデータ語が利用可能となり、これは
データ接続１０５を介して反復切換ユニット１１０だけ
でなく反復開始バッファ１００にも適用される。第１の
反復サイクルのはじめに、反復切換ユニット１１０はデ
ータ接続１０５をデータ線１２０上に切り替えるので、
結果的にプロセッサ４０はメモリ１０からデータの読み
出しを開始することができる。この例では、プロセッサ
４０は、最初のデータブロック２０ａから、データ領域
２０の最後のデータブロック２０ｃまで（１つの反復サ
イクルとして）、データ領域２０を読み始める。同時
に、読むべきデータ（この例ではデータ領域２０）も、
データ接続１０５を介して反復開始バッファ１００に適
用され、そのデータのある量は反復開始バッファ１００
の記憶容量に従ってそこにバッファされるのが好まし
い。この例では、反復開始バッファ１００は、第１のデ
ータブロック２０ａをバッファする。

【００３３】バッファされるデータの開始が、そのデー
タの反復される読み出しについての反復サイクルの開始
アドレスに一致するのに対し、反復開始バッファ１００
によりバッファされるデータ量はその記憶容量に依存す
るのは理解されよう。反復開始バッファ１００は、待ち
時間が無い、または少なくとも無視できる待ち時間を持
つよう選択するのが好ましい。以下の検討および説明を
簡単にするため、反復開始バッファ１００は待ち時間を
全く持たないものとみなす。

【００３４】読むべきデータの終わり（第１の反復サイ
クルの間）に達し、この反復サイクルが再び繰り返され
る時、反復切換ユニット１１０は直ちに（第２の反復サ
イクルの開始で）、データ線１２０上にデータ線１１５
を介して反復開始バッファ１００を切り換えるので、プ
ロセッサ４０は即座に反復開始バッファ１００にバッフ
ァされたデータを読み始めることができる。この例で
は、プロセッサ４０は反復開始バッファ１００から最初
のデータブロック２０aを読み始める。同時に、プロセ
ッサ４０はメモリ１０を起動して（矢印１２５で示され
るように）読み出すべきデータにアクセスする。しかし
この場合、データ全体の開始からではなく、反復開始バ
ッファ１００によりバッファされていない読み出すべき
データの最初のデータ語（少なくとも）からアクセスさ
れる。この例では、反復開始バッファ１００によりバッ
ファされていない読み出すべきデータの最初のデータ語
が、データブロック２０ｂである（矢印１２５で示され
るように）。待ち時間の後、このデータ語（たとえばデ
ータブロック２０ｂ）は使用可能となり、データ接続１
０５を介して（矢印１２５で示されるように現在データ
ブロック２０ｂにアクセスしているけれども）反復開始
バッファ１００および反復切換ユニット１１０に適用さ
れる。反復切換ユニット１１０はデータ線１２０上にデ
ータ接続１０５を切り換えるので、再びプロセッサ４０
は、メモリ１０から直接的にデータを読み始めることが
できる。しかし、矢印１２５で示されるようにアクセス
するデータ語から直ちに開始する。この例では、反復開
始バッファ１００にデータブロック２０ａをまず読み出
し、同時にデータ接続１０５はデータブロック２０ｂに
設定され、その後プロセッサ４０はデータブロック２０
ｂおよび２０ｃをメモリ１０から直接的に読み出す。第
２の反復サイクルでは、反復開始バッファ１００がデー
タ接続１０５により適用される何らかの更なるデータを
バッファする必要がないことは明らかである。

【００３５】上記説明した第２の反復サイクルのよう
に、各々の連続した反復サイクルは実質的に同じ方法で
繰り返される。しかし、最後の反復サイクルの間、反復
開始バッファ１００を、すでに他の目的（例えば、後で
説明するような）に使用することができる。

【００３６】アクセスすべきあるデータがメモリ１０か
ら利用することができず（その瞬間で）、反復開始バッ
ファ１００にバッファされる時は、反復切換ユニット１
１０がデータ接続１０５からデータ線１１５に切り換え
るという方法で、反復切換ユニット１１０が制御されて
同期する。このあるデータが、反復開始バッファ１００
からだけでなくメモリ１０からも利用することができる
場合には、反復切換ユニット１１０は、データ接続１０
５またはデータ線１１５のいずれか１つを選択すること
ができるが、データ接続１０５を選択するほうが好まし
く、これによりメモリ１０が選択される。そうすれば、
連続データが直接メモリ１０から読み出される。アクセ
スすべきあるデータが反復開始バッファ１００にバッフ
ァされない時は、反復切換ユニット１１０はデータ線１
１５からデータ接続１０５に切り換え、プロセッサはメ
モリ１０から直接読み続ける。好ましい実施形態では、
データ接続１０５は、反復開始バッファ１００に最後に
バッファされるデータのデータアドレスに続くデータア
ドレスに設定されるので、データは反復開始バッファ１
００または直接的にメモリ１０からのどちらかからのみ
利用可能となる。

【００３７】反復開始バッファ１００のバッファリン
グ、反復切換ユニット１１０の切り換えおよびデータ接
続１０５の設定は、当該技術分野で既知のようにプロセ
ッサ４０が制御する。そのため、プロセッサ４０が繰り
返されるべきシーケンスの長さおよび位置を含む命令を
受け取り、そこから個々の要素をどのように制御すれば
いいかという情報を引き出すのが好ましい。

【００３８】反復開始バッファ１００の記憶容量は、メ
モリ１０の待ち時間に一致するよう選択するのが好まし
く、これはメモリ１０の待ち時間に対応する時間の間、
（待ち時間が無くて）メモリ１０から読み出すことがで
きるのと同じくらい多くのデータを、反復開始バッファ
１００がバッファすることができることを意味する。好
ましい実施形態では、反復開始バッファ１００の記憶容
量は、メモリ１０に現れる最大待ち時間に対応して選択
される。その場合、反復開始バッファ１００は、メモリ
１０のいかなる起こりうる状況をもカバーすることがで
きる。

【００３９】言い換えると、本発明の第１の側面による
反復操作は、以下のステップにより実行される。 （ａ）第１の反復サイクルの間、 直接メモリ１０から読み出すべきデータを読み、反復開
始バッファ１００にそのデータのはじめをバッファする
ステップ。 （ｂ）各々の連続した反復サイクルの間、 反復開始バッファ１００から読み出すべきバッファされ
たデータのはじめを最初に読み、メモリ１０から直接的
に読み出すべきデータの残りをその後に読むステップ。

【００４０】１．２ 書き込み反復操作 図２の矢印は、メモリ１０への読み出しアクセスの例に
ついてデータの流れの方向を示す。反復操作における書
き込みアクセスは、一般にあまり意味がないが、図２の
矢印により示される方向と反対の方向にデータが流れる
ことにより、図２の実施形態を書き込みアクセスにも使
用することができことは明らかである。

【００４１】２． ジャンプ操作 図３は、本発明の第２の側面による実施形態を示し、連
続的に格納されたデータの異なる領域間のジャンプ操作
について改良されたデータアクセス時間を提供する。デ
ータ接続１０５は、第１のデータバッファ２００aおよ
び第２のデータバッファ２００bについてメモリ１０へ
のアクセスを提供する。接続１０５が、第１のデータバ
ッファ２００aまたは第２のデータバッファ２００ｂの
どちらへのアクセスを提供するのかを明らかにするた
め、第２のデータバッファ２００ｂへのデータ接続１０
５を点線で示す。ジャンプ切換ユニット２１０は、デー
タ線２０５ｂを介してデータバッファ２００ｂに接続さ
れ、またデータ線２１５を介してプロセッサ４０に接続
される。図３の矢印は、メモリ１０への読み出しアクセ
スの例についてデータの流れの方向を示す。

【００４２】後で説明する理由により、データ線２０５
ａおよび２０５ｂのデータ速度は、データ接続１０５に
よるデータ速度より遅くなるよう選択すべきことを理解
すべきである。これは、メモリ１０と、データバッファ
２００aおよび２００bとの間のデータ転送が、データバ
ッファ２００aおよび２００bと、プロセッサ４０との間
のデータ転送より速いことを意味する。言い換えると、
メモリ１０への読み出しアクセスの場合には、プロセッ
サ４０からの読み出しより高速に、データバッファ２０
０aおよび２００bがメモリ１０から「満たされる」。メ
モリ１０への書き込みアクセスの場合には、メモリ１０
への書き込みより遅く、データバッファ２００aおよび
２００bがプロセッサ４０から「満たされる」。

【００４３】２．１ 読み出しジャンプ操作 最初に、連続的に格納されたデータ（例えばデータ領域
２０および３０）の２つの異なる領域間のジャンプ操作
を含むメモリ１０への読み出しアクセスについて記述す
る。読み出しアクセスのはじめに、プロセッサ４０はデ
ータ接続１０５を設定し、連続的に格納されたデータの
第１領域（例えばデータブロック２０ａにおけるデータ
領域２０）にアクセスする。連続的に格納されたデータ
の第１の領域から読み出されたデータは、第１のデータ
バッファ２００aによりバッファされる。ジャンプ切換
ユニット２１０は、データ線２１５に向けてデータ線２
０５aを切り替えるよう設定される。プロセッサ４０
は、データ線２０５aおよび２１５を介して、（しかし
上記で指摘したように）メモリ１０から読み出すための
データ速度より遅いデータ速度で、第１のデータ・バッ
ファ２００aを読み出し始める。これは、第１のデータ
・バッファ２００aが、読み出しより速く「満たされ
る」ことを意味する。

【００４４】第１のデータバッファ２００aが完全に
「満たされる」とすぐに、第１のデータバッファ２００
aは何のデータもバッファできないので、データ接続１
０５はアイドル(idle)状態となる。プロセッサ４０はす
ぐにデータ接続１０５を設定し、連続的に格納されたデ
ータの第２の領域（たとえばデータブロック３０ａにお
けるデータ領域３０）をアクセスする。第２のデータバ
ッファ２００ｂは、連続的に格納された第２の領域から
データのバッファを始める。プロセッサ４０が第１のデ
ータバッファ２００aが「空」になったと「認識する」
と、（これは、第１のデータバッファ２００ａにバッフ
ァされたデータの残りからの読み出すための時間が、メ
モリ１０の待ち時間の範囲内か、または等しいことを意
味する）プロセッサ４０はデータ接続１０５を設定し、
直ちに連続的に格納されたデータの第１の領域からの最
後の読み出しデータに連続したデータアドレスにおい
て、連続的に格納されたデータの第１の領域を再びアク
セスし、さらなるデータ（たとえばデータ領域２０か
ら）が、第１のデータバッファ２００ａにバッファされ
る。

【００４５】上記の例において、第１のデータバッファ
２００aは何のデータもバッファすることがもうできな
いので、第１のデータバッファ２００ａは完全にデータ
ブロック２０aで「満たされ」、データ接続はアイドル
状態になる。プロセッサ４０はデータ接続１０５を設定
し、データブロック３０aにおいてデータ領域３０にア
クセスする。結果として第２のデータバッファ２００b
はデータブロック３０aのバッファリングを開始するの
で、データブロック３０ａは第２のデータバッファ２０
０ｂにバッファされる。プロセッサ４０が、第１のデー
タバッファ２００aが「空」になったと「認識する」
と、プロセッサ４０はデータ接続１０５を設定し、連続
的に格納されたデータ（しかし、今はデータブロック２
０b）の第１の領域に再びアクセスする。

【００４６】プロセッサ４０が連続的に格納されたデー
タの第２の領域にジャンプ操作を必要とするとすぐに、
連続的に格納されたデータの第２の領域の開始が第２の
データバッファ２００bにバッファされ、追加の待ち時
間を必要とすることなく、そこから即座に読み出すこと
ができる。プロセッサ４０は、第２のデータバッファ２
００ｂにバッファされたデータの後の最初のアドレスに
ついて連続的に格納された第２の領域のデータ接続１０
５を設定する。

【００４７】第２のデータバッファ２００ｂにバッファ
されるデータ量が、第２のデータバッファ２００ｂのサ
イズ、「アイドル時間」（すなわち第１のデータバッフ
ァ２００ａの連続したバッファリング・サイクル間の時
間）およびメモリ１０の待ち時間に依存することは明ら
かである。第２のデータバッファ２００ｂがバッファリ
ングを開始することができるのにアイドル時間が十分で
ない場合には、プロセッサ４０は、連続的に格納された
データの第１の領域についてデータ接続１０５を維持す
るのが好ましい。ジャンプが要求される前に全くアイド
ル時間が無い場合には、第２のデータバッファ２００ｂ
をジャンプの前に満たすことができないのは明らかであ
る。アイドル時間が第２のデータバッファ２００ｂを
「満たす」時間より大きい場合には、第２のデータバッ
ファ２００ｂを「満たし」た後、連続的に格納されたデ
ータの第１の領域に直接戻すようデータ接続１０５をプ
ロセッサ４０が設定するのが好ましい。

【００４８】したがって、それぞれのデータバッファ２
００の「満たした状態」に依存して、データバッファ２
００の一方へのデータ接続１０５のアイドル時間を、ジ
ャンプの前にデータバッファ２００の他方をさらにバッ
ファするのに使用することにより、連続的に格納された
データの領域間の更なるジャンプが達成される。

【００４９】言い換えると、本発明の第２の側面による
ジャンプ操作は、以下のステップにより実行する。 （ａ）連続的に格納されたデータの第２の領域へ連続的
に格納されたデータの第１の領域からジャンプする前
に、第１のデータバッファ２００ａに連続的に格納され
たデータの第１の領域から読み出すべきデータをバッフ
ァし、そこから読み出すステップと、データ接続１０５
のアイドル時間の間、連続的に格納されたデータの第２
の領域から読み出すべきデータのはじめを第２のデータ
バッファ２００ｂにバッファするステップ。 （ｂ）連続的に格納されたデータの第１の領域から、連
続的に格納されたデータの第２の領域にジャンプした後
に、連続的に格納されたデータの第２の領域から読み出
すべきバッファされたデータのはじめを第２のデータバ
ッファ２００から読み出すステップと、第２のデータバ
ッファ２００ｂにバッファされたデータの後の最初のア
ドレスに、連続的に格納されたデータの第２の領域のデ
ータ接続１０５を設定し、第２のデータバッファ２００
ｂに連続的に格納されたデータの第２の領域から読み出
すべきさらなるデータをバッファしてそこから読み出す
ステップと、もし必要ならば、データ接続１０５のアイ
ドル時間の間、連続したジャンプ操作の後に、連続して
読み出すべきデータのはじめを第１のデータバッファ２
００ａにバッファするステップ。

【００５０】連続的に格納されたデータの２つ以上の領
域間のジャンプを達成すべき場合には、複数のデータバ
ッファ２００ｉ（ｉ＝１．．．ｎ）が提供され、連続的
に格納されたデータの最大ｎ個の異なる領域間のジャン
プ操作についてアクセス時間を減らすことを可能にす
る。

【００５１】２．２ 書き込みジャンプ操作 図３の矢印は、メモリ１０への読み出しアクセスの例に
ついてデータの流れの方向を示す。ジャンプ操作におけ
る書き込みアクセスは、上記に記述したように読み出し
アクセスに従って達成することができる。しかし、書き
込みアクセスの場合には、データの流れが図３の矢印で
示すものと反対方向となる。メモリ１０へのデータの流
れは、マルチプレクサのような当該技術分野で既知であ
る適切な手段により指示し、導くことができる。

【００５２】３． ジャンプおよび反復の混合操作 図４、５および６は、連続的に格納されたデータの異な
る領域間のジャンプ操作および（または）反復操作につ
いて改良されたデータアクセス時間を提供する実施形態
を示す。図４、５および６の実施形態は、図２および３
の実施形態の要素を含むが、「チャネル」についてジャ
ンプおよび反復の双方の機能性を実現するためいくつか
の要素が重複する。図７は、複数のチャネルａ．．．ｎ
について、反復操作だけでなく連続的に格納されたデー
タの異なる領域間のジャンプ操作の改良されたアクセス
時間を提供する実施形態を示す。ｉ＝ａ．．．ｎのそれ
ぞれのチャネルｉは、データ接続１０５を介してメモリ
１０のそれぞれのデータ領域ｉへ接続可能なデータバッ
ファ２００ｉを含み、データ線２０５ｉを介して反復開
始バッファ１００ｉおよび反復切換ユニット１１０ｉに
接続される。反復切換ユニット１１０iは、データ線１
１５ｉを介して反復開始バッファ１００ｉに接続され、
データ線１２０ｉを介してジャンプ切換ユニット２１０
に接続される。他のすべての機能および接続は、図２お
よび３に従う。

【００５３】図４、５および７の実施形態の作用は上記
に従い、ジャンプ操作、反復操作および（または）ジャ
ンプと反復の組み合わせ操作について改良されたデータ
アクセス時間を可能にする。図４の実施例形態では、ジ
ャンプおよび（または）反復操作に対応するため、図３
によるデータバッファ２００ａ、ｂのバッファリング機
能を、反復開始バッファ１００ａ、ｂが提供する（した
がってそれぞれが機能的に等しいため、それぞれの要素
をデータバッファ１００ａ/２００ａおよび１００ｂ/２
００ｂと呼ぶ）。図５の実施形態は、「チャネル」ａ
（参照番号ａを持つ）がジャンプおよび（または）反復
操作への対応を可能にするのに対し、「チャネル」ｂ
（参照番号ｂを持つ）はジャンプ操作のみに対応するこ
とを可能にする。図６、およびそれに応じて図７の実施
形態では、すべてのチャネル（ａ、ｂ．．．ｎ）が対称
的に増やされてジャンプおよび（または）反復操作への
対応を可能にする。特定の実施例の構造が特定の必要条
件に依存し、ジャンプ操作および（または）反復操作に
対応するためのチャネル、および（または）ジャンプ操
作または反復操作のみに対応するためのチャネルを含む
ことができることを理解すべきである。

【００５４】図６の実施形態におけるジャンプおよび反
復操作を含むメモリ１０への読み出しアクセスについて
の例が以下に与えられ、それに応じて書き込みアクセス
についての例が与えられる。読み出すのは、データブロ
ックから成るデータシーケンスである。すなわち、ａ）
３x２０ａ-２０ｂ-２０ｃ、ｂ）２ｘ２０ａ-２０ｂ-３
０ａ-３０ｂ、ｃ）３x２０ｂ-３０ｂ-２０ｃ。アクセス
時間の減少についての本発明の貢献は、例えば（−１Ｌ
Ｔ）を示すことにより（これは、このアクセスステップ
で待ち時間（ＬＴ）の発生が避けられたことを意味す
る）、それぞれのアクセスステップについて示されるア
クセス時間の減少である。この例では、データブロック
の１つにアクセスするのに必要な時間は待ち時間に等し
く、バッファ１００および２００の記憶容量は１つのデ
ータブロックに等しい。

【００５５】ａ）３x２０ａ-２０ｂ-２０ｃ

【００５６】最初に、プロセッサ４０はデータ接続１０
５をデータブロック２０ａに設定する。データブロック
２０ａは第１のデータバッファ２００ａにバッファさ
れ、結果としてデータ線２０５ａを介して反復開始バッ
ファ１００ａに適用され、さらにそこにバッファされ
る。反復切換ユニット１１０ａは、データ線１２０ａに
向けてデータ線２０５ａを切り替え、ジャンプ切換バッ
ファ２１０は、データ線２１５を介してプロセッサ４０
にデータ線１２０ａを切り替える。それに応じて連続し
たデータブロック２０ｂおよび２０ｃが読み出される
が、その反復操作の第１のデータブロック２０ａだけが
反復開始バッファ１００ａにバッファされる。データブ
ロック２０ｃが第１の反復サイクルで読み出されると、
反復切換ユニット１１０ａは、データ線１２０ａの方へ
データ線１１５ａおよび反復開始バッファ１００ａを切
り替える（-１ＬＴ）。プロセッサ４０は、データ接続
１０５をデータブロック２０ｂに設定する。データブロ
ック２０ｂがアクセスされて（待ち時間後に）、第１の
データバッファ２００ａにバッファされ始めると、反復
切換ユニット１１０ａは、再びデータ線１２０ａの方へ
データ線２０５ａを切り替え、第２の反復サイクルのデ
ータブロック２０ｂおよび２０ｃは第１のデータバッフ
ァ２００ａから読み出される。第３の反復サイクルは、
第２の反復サイクルに従って実行される（-１ＬＴ）。

【００５７】 ｂ）２ｘ２０ａ-２０ｂ-２０ｃ-３０ａ-３０ｂ

【００５８】部分的なジャンプ・シーケンス２０ａ-２
０ｂ-２０ｃの始め（２０ａ）が反復開始バッファ１０
０ａにすでにバッファされるので、反復切換ユニット１
１０ａは、データ線１２０ａの方へデータ線１１５ａお
よび反復開始バッファ１００ａを切り替える（−１Ｌ
Ｔ）。プロセッサ４０は、データ接続１０５をデータブ
ロック２０ｂに設定する。データブロック２０ｂがアク
セスされ（待ち時間後に）第１のデータバッファ２００
ａにバッファされ始めると、反復切換ユニット１１０ａ
は、再びデータ線１２０ａの方へデータ線２０５ａを切
り替え、データブロック２０ｂおよび２０ｃは第１のデ
ータバッファ２００ａから読み出される。第１のデータ
バッファ２００ａにデータブロックをバッファする間、
データ接続１０５のアイドル時間が第２のデータバッフ
ァ２００ｂにデータブロック３０ａをバッファするのに
使用されると仮定する。部分的なジャンプ・シーケンス
３０ａ-３０ｂが再び繰り返されるので、それのはじめ
としてデータブロック３０ａが反復開始バッファ１００
ｂにもバッファされる。データブロック２０ｃが読まれ
た後、反復切換ユニット１１０ｂは、データ線１２０ｂ
の方へデータ線２０５ｂを切り替え、ジャンプ切換バッ
ファ２１０は、データ線２１５を介してプロセッサ４０
にデータ線１２０ｂを切り換えるので、データブロック
３０ａを第２のデータバッファ２００ｂから読み出すこ
とができる（-１ＬＴ）。同時に、データ接続１０５は
データブロック３０ｂにアクセスするよう設定され、デ
ータブロック３０ｂは待ち時間後に第２のデータバッフ
ァ２００ｂで読み出される。しかし、第２のデータバッ
ファ２００ｂからデータブロック３０ａを読み出すため
の時間が待ち時間より大きいので、データブロック３０
ａを読み出した後、すぐに第２のデータバッファ２００
ｂのデータブロック３０ｂを利用することができる。そ
のため、データブロック３０ａおよび３０ｂの間の時間
の遅延が生じない（-１ＬＴ）。データブロック３０ａ
を読み出した後、このジャンプ・シーケンスは繰り返さ
れる。データブロック２０ａは、反復開始バッファ１０
０ａから読み出され（-１ＬＴ）、データブロック２０
ｂおよび２０ｃはメモリ１０から直接読み出される（第
１のデータバッファ２００ａを介して）。データブロッ
ク３０ａは反復開始バッファ１００ｂから読み出され
（-１ＬＴ）、データブロック３０ｂは直接メモリ１０
から読み出される（第１のデータバッファ２００ｂを介
して）。

【００５９】ｃ）３x２０ｂ-３０ｂ-２０ｃ

【００６０】先行するシーケンスのデータブロック３０
ａ-３０ｂの読み出しの間、データ接続１０５のアイド
ル時間は、第１のデータバッファ２００ａにデータブロ
ック２０ｂをバッファするのに使用される。データブロ
ック２０ｂもそのシーケンスのはじめを表すので、デー
タブロック２０ｂは（また）反復開始バッファ１００ａ
に格納される。こうして、それが第１のデータバッファ
２００ａか反復開始バッファ１００ａか、またはその両
方か、いずれかに排他的にバッファされるかどうかに依
存して、データブロック２０ｂは第１のデータバッファ
２００ａまたは反復開始バッファ１００ａから読み出す
ことができる（−１ＬＴ）。同時に、データ接続１０５
はデータブロック３０ｂに設定され、データ接続３０ｂ
は第２のデータバッファ２００ｂにその後バッファされ
る。よって、データブロック２０ｂを読み出した後、デ
ータブロック３０ｂを第２のデータバッファ２００ｂ
（-１ＬＴ）から読み出すことができる。データブロッ
ク３０ｂの読み出しの間、データ接続１０５のアイドル
時間は、データブロック２０ｃを第１のデータバッファ
２００ａにバッファするのに使用されるので、データブ
ロック２０ｃを第１のデータバッファ２００ａから読み
出すことができる（−１ＬＴ）。シーケンスｃ）の次の
２つの反復サイクルからの読み出しが、反復開始バッフ
ァ１００ａからデータブロック２０ｂを、第２のデータ
バッファ２００ｂからデータブロック３０ｂを、第１の
データバッファ２００ａからデータブロック２０ｃを読
み出すことにより達成される（合計して２ｘ−３Ｌ
Ｔ）。

【００６１】記述した例では、データアクセス時間は、
全体で２６のデータブロックへのアクセスについて１６
の「待ち時間」が減少した。アクセス時間の減少がアク
セスすべきデータの実際の構造に依存することは明らか
である。書き込みアクセスまたは読み出しと書き込みの
組み合わせアクセスに応じて与えられた例を適用するこ
とができることが明らかである。

【００６２】また上記示したデータのバッファリング
が、あるシーケンス中に読み出されて他のシーケンス中
に必要なデータのような中間のバッファリングも含むこ
とを理解すべきである。しかし、中間的にバッファされ
たデータを読み出す前にはそれぞれのバッファを使用し
ないという場合には、このような中間的なバッファリン
グのみが可能であることは明らかである。たとえば、上
記ｃ）のようなシーケンスでは、先行するシーケンス
ｂ）においてデータブロック２０ｂを読み出す間、読み
出すべき第１のデータブロック２０ｂが、反復開始バッ
ファ１００ａに直ちにバッファされる。

【００６３】ＳＲＡＭ、ラッチまたはレジスタ・ファイ
ルのような（ほぼ）ゼロまたは少なくとも低減した待ち
時間を持つ当該技術分野で既知であるような任意のバッ
ファリング手段により、反復開始バッファ１００および
データバッファ２００を実現することができる。反復開
始バッファ１００は、ＲＡＭとして具体化するのが好ま
しいのに対し、データバッファ２００はＦＩＦＯ（ファ
ースト・イン、ファースト・アウト）として具体化する
のが好ましい。

【００６４】反復切換ユニット１１０およびジャンプ切
換ユニット２１０は、マルチプレクサのような当該技術
分野で既知の任意の切換ユニットにより実現することが
できる。プロセッサ４０は、当該技術分野で既知である
ような任意のプロセッサにより実現することができる。
メモリ１０は、ＳＤＲＡＭ、ＲＤＲＡＭ、ＤＲＡＭまた
はディスクのような当該技術分野で既知のような任意の
メモリまたは記憶装置により実現することができる。デ
ータ線１１５、２０５、１２０、および２１５は、バ
ス、シングル・ライン、アクセス・プロトコルの有無に
かかわらない通信チャネル、またはその種のような当該
技術分野で既知のような任意の接続手段により実現する
ことができる。

【００６５】本発明は例として次の実施態様を含む。 （１）メモリ手段（１０）にアクセスするための装置
（図２）は、メモリ手段に接続可能で、データシーケン
スが反復アクセスの最初でアクセスされる間に、反復し
てアクセスすべきデータシーケンスのはじめを同時にバ
ッファするための反復開始バッファ（１００）と、メモ
リ手段に接続可能で、反復開始バッファに接続され、メ
モリ手段および反復開始バッファの間で切り換えるため
のユニットであって、反復してアクセスすべきデータシ
ーケンスのバッファされたはじめをアクセスするため反
復開始バッファに切り換えることができる反復切換ユニ
ットとを備える。 （２）反復開始バッファの記憶容量が、メモリ手段の待
ち時間に従って選択される上記（１）に記載の装置。

【００６６】（３）それぞれがメモリ手段に接続可能で
ある、データシーケンスをバッファするための第１のデ
ータバッファ（２００ａ）および第２のデータバッファ
（２００ｂ）と、第１のデータバッファおよび第２のデ
ータバッファに接続され、第１のデータバッファおよび
第２のデータバッファの間で切り換えるためのジャンプ
切換ユニット（２１０）とを備え、連続的にアクセスす
べきデータシーケンスのはじめをバッファするため一方
のデータバッファのアイドル・メモリアクセス時間の
間、他方のデータバッファのそれぞれ１つにメモリ手段
がアクセスすることができる、メモリ手段（１０）にア
クセスするための装置（図３）。 （４）第１のデータバッファに接続され、メモリ手段に
接続可能であり、第１のデータバッファおよびメモリ手
段との間で切り換えるための第１の反復切換ユニット
（１１０ａ）と、第２のデータバッファに接続され、メ
モリ手段に接続可能であり、第２のデータバッファおよ
びメモリ手段との間で切り換えるための第２の反復切換
ユニット（１１０ｂ）とを備え、第１のデータバッファ
および第２のデータバッファが、反復してアクセスすべ
きデータシーケンスのはじめをバッファするのにそれぞ
れ適合し、第１の反復切換ユニットおよび第２の反復切
換ユニットに接続されており、それらの間で切り換える
ためのジャンプ切換ユニット（２１０）と、を備える上
記（３）に記載の装置（図４）。

【００６７】（５）第１のデータバッファに接続され、
反復してアクセスすべきデータシーケンスのはじめをバ
ッファするための第１の反復開始バッファ（１００ａ）
と、第１のデータバッファおよび第１の反復開始バッフ
ァに接続され、第１のデータバッファおよび第１の反復
開始バッファの間で切り換えるための第１の反復切換ユ
ニット（１１０ａ）であって、反復してアクセスすべき
データシーケンスのバッファされたはじめをアクセスす
るため第１の反復開始バッファに切り換え可能である反
復切換ユニットと、を備える上記（３）に記載の装置。

【００６８】（６）第２のデータバッファに接続され、
反復してアクセスすべきデータシーケンスの他のはじめ
をバッファするための第２の反復開始バッファ（１００
ｂ）と、第２のデータバッファおよび第２の反復開始バ
ッファに接続され、第２のデータバッファおよび第２の
反復開始バッファとの間で切り換えるためのユニットで
あって、反復してアクセスすべきデータシーケンスのバ
ッファされた他のはじめをアクセスするため第２の反復
開始バッファに切換可能な第２の反復切換ユニットと、
を備える上記（４）に記載の装置。

【００６９】（７）メモリ手段と第１および第２のデー
タバッファとの間のデータ転送が、第１および第２のデ
ータバッファとジャンプ切換ユニット（２１０）との間
のデータ転送より高速である上記（３）または（４）に
記載の装置。 （８）試験システム、好ましくはＩＣテスターにおける
上記（１）から（３）のいずれかに記載の装置の使用。

【００７０】（９）データシーケンスを読み出しおよび
（または）書き込むためのメモリ手段に反復してアクセ
スするため方法は、（ａ）第１のアクセスサイクルの
間、（ａ１）メモリ手段をアクセスするステップと、
（ａ２）反復開始バッファ（１００）にデータシーケン
スを同時にバッファするステップと、（ｂ）それぞれの
連続したアクセスサイクルの間、（ｂ１）反復開始バッ
ファからデータシーケンスのバッファされたはじめを最
初にアクセスするステップと、（ｂ２）メモリ手段への
データ接続を、バッファされたデータシーケンスに連続
のアドレスに設定するステップと、（ｂ３）メモリ手段
からさらなるデータをアクセスするステップと、を含
む。

【００７１】（１０）メモリ手段における異なる領域に
アクセスするための方法は、（ａ）データ接続（１０
５）を使用して第１の領域（２０）から第１のデータシ
ーケンスを読み出し、または第１の領域のため第１のデ
ータシーケンスを書き込むステップと、（ｂ）データ接
続のアイドル時間の間、第２の領域（３０）から、また
は第２の領域のため、第２のデータシーケンスのはじめ
を第１のデータバッファ（２００ｂ）にバッファするス
テップと、（ｃ）第２の領域にジャンプした後、（ｃ
１）第１のデータバッファから第２のデータシーケンス
のバッファされたはじめを読み出すステップと、（ｃ
２）第１のデータバッファ（２００ｂ）にバッファされ
たデータシーケンスに連続のアドレスに第２の領域のデ
ータ接続を設定するステップと、（ｃ３）データ接続を
使用して、第２の領域からデータシーケンスのデータを
読み出す、または第２の領域のため第２のデータシーケ
ンスのデータを書き込むステップと、を含む。

【００７２】（１１）上記（１０）のステップ（ａ）は
さらに、（ａ１）第２のデータバッファ（２００ａ）に
第１のデータシーケンスをバッファするステップと、
（ａ２）第２のデータバッファ（２００ａ）から第１の
データシーケンスを読み出しまたは書き込むステップ
と、を含む上記（１０）に記載の方法。 （１２）上記（１０）または（１１）のステップ（ｃ
３）がさらに、（ｃ４）データ接続のアイドル時間の
間、他の領域からまたは他の領域のため連続したデータ
シーケンスのはじめを第２のデータバッファにバッファ
するステップと、を含む上記（１０）または（１１）に
記載の方法。

【００７３】

【発明の効果】メモリへのアクセス操作についてメモリ
待ち時間の影響を減少することができる。

【図面の簡単な説明】

【図１】連続的に格納されるデータ領域を備えたメモリ
の例を示す図。

【図２】反復操作について改良されたデータアクセス時
間を提供する本発明の第１の側面による実施形態を示す
図。

【図３】連続して格納されるデータの異なる領域間のジ
ャンプ操作について改良されたデータアクセス時間を提
供する本発明の第２の側面による実施形態を示す図。

【図４】連続して格納されたデータの異なる領域間のジ
ャンプ操作および（または）反復操作について改良され
たデータアクセス時間を提供する１つの実施形態を示す
図。

【図５】連続して格納されたデータの異なる領域間のジ
ャンプ操作および（または）反復操作について改良され
たデータアクセス時間を提供する他の実施形態を示す
図。

【図６】連続して格納されたデータの異なる領域間のジ
ャンプ操作および（または）反復操作について改良され
たデータアクセス時間を提供する他の実施形態を示す
図。

【図７】複数のチャネルａ〜ｎの反復操作に加え連続し
て格納されたデータの異なる領域間のジャンプ操作につ
いて改良されたデータアクセス時間を提供する実施形態
を示す図。

【符号の説明】

１０ メモリ ２０ 第１の領域 ３０ 第２の領域 ４０ プロセッサ １００ 反復開始バッファ １０５ データ接続 １１０ 反復切換ユニット

Claims (1)

【特許請求の範囲】
1. 【請求項１】 メモリ手段に接続可能で、データシーケ
   ンスが反復アクセスの最初でアクセスされる間に、反復
   してアクセスすべきデータシーケンスのはじめを同時に
   バッファするための反復開始バッファと、 前記メモリ手段に接続可能で、前記反復開始バッファに
   接続され、前記メモリ手段および前記反復開始バッファ
   の間で切り換えるためのユニットであって、反復してア
   クセスすべき前記データシーケンスのバッファされたは
   じめをアクセスするため前記反復開始バッファに切り換
   えることができる反復切換ユニットと、 を備えるメモリ手段にアクセスするための装置。