JPH11126796A - ベアチップ実装方法及び実装装置 - Google Patents

ベアチップ実装方法及び実装装置

Info

Publication number
JPH11126796A
JPH11126796A JP9291248A JP29124897A JPH11126796A JP H11126796 A JPH11126796 A JP H11126796A JP 9291248 A JP9291248 A JP 9291248A JP 29124897 A JP29124897 A JP 29124897A JP H11126796 A JPH11126796 A JP H11126796A
Authority
JP
Japan
Prior art keywords
chip mounting
bare chip
magazine
unloader
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9291248A
Other languages
English (en)
Other versions
JP3037229B2 (ja
Inventor
Shinji Watanabe
真司 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niigata Fuji Xerox Manufacturing Co Ltd
Original Assignee
Niigata Fuji Xerox Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Niigata Fuji Xerox Manufacturing Co Ltd filed Critical Niigata Fuji Xerox Manufacturing Co Ltd
Priority to JP9291248A priority Critical patent/JP3037229B2/ja
Priority to US09/177,376 priority patent/US6197612B1/en
Publication of JPH11126796A publication Critical patent/JPH11126796A/ja
Application granted granted Critical
Publication of JP3037229B2 publication Critical patent/JP3037229B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】耐温度サイクル性などの信頼性確保が難しいこ
とや、単位設備あたりの生産性が低く、チップ・基板等
の部材が非常に高価となるばかりでなく、接続部に応力
が発生する。 【解決手段】フリップチップ実装機３の前後に配された
ローダ１，アンローダ２とアンローダにマガジン４を包
含するように配されたヒータ５とで構成し、ローダより
供給された基板は、フリップチップ実装機でベアチップ
を基板上に実装し、アンローダには予めマガジンがセッ
トされ、ヒータで高温状態に温度保持しておき、ベアチ
ップ実装が終了した基板はフリップチップ実装機内外に
配されたヒータにより任意設定温度以上を保ちアンロー
ダに収納し、マガジンごと高温保持し、１マガジン分の
基板収納が完了するとマガジンは排出バッファへ収納さ
れる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はベアチップ実装方法
及び実装装置に関し、特にベアチップと接続対象である
基板との実装方法とその実装装置に関する。
【０００２】
【従来の技術】従来のベアチップの基板への実装におい
ては、ベアチップの電極上に形成した金属突起と基板の
電極とを半田等で溶融接合する工法や、ベアチップの電
極上に金突起を形成し、金メッキを施した基板の電極と
を高温で熱圧着する工法などが一般的である。
【０００３】これらの工法では、ベアチップ実装時にベ
アチップ及び基板を高温に加熱し接続が終わった後常温
まで自然冷却するが、この冷却の際チップと基板の熱膨
張率の差によって接続部へ多大な応力が加わる。特に基
板にガラスエポキシ等の有機基材を使用する場合には熱
膨張率の差は顕著であり、冷却時の基板の収縮量が大き
いことによる接続部への多大な応力のため、接続部の破
壊発生率が高く効果的な応力緩和策が求められている。
【０００４】前述のように、ベアチップと基板との熱膨
張差に起因する冷却後の応力を如何に低減し、接続品質
・信頼性を確保できるかが課題となっており、この応力
を緩和しようとするいくつかの提案がなされている。
【０００５】まず一つには特開昭６３−２３７４２６号
公報にある接続に樹脂の膨張収縮を利用し接続時の温度
の低温化により熱膨張量の差を抑えようという方式で、
冷却時には既に樹脂が硬化しているため熱膨張率差によ
る接続部への応力は分散され接続部の破壊発生を抑制で
きる反面、接続を樹脂の収縮だけで得ようとするため、
耐温度サイクル性などの信頼性確保が難しいことや、急
激に昇温すると樹脂内にボイドが発生するため昇温時間
を長く必要とし、樹脂の硬化とこの昇温に要する時間を
合わせると、接続に半田などを用いた樹脂を実装後封入
する方式の数倍時間を要することから単位設備あたりの
生産性が低いなど多々の問題がある。
【０００６】また、他の提案として、特開平２−１４５
３６号公報や特開平７−７０４２号公報に見られるベア
チップや実装構造上で熱膨張率差を抑制しようとする方
式においては、チップ・基板等の部材が非常に高価とな
るばかりでなく、実質的に熱膨張率差をゼロとはできな
いため多かれ少なかれ接続部に応力が発生するという課
題が残る。本発明では、市場に出回っている一般的なワ
イヤボンディング等の接続を目的としたチップや基材に
ガラスエポキシを使用した安価な基板等適用範囲が広
く、効果的な応力の緩和を安価で実現できるという特徴
を有する。
【０００７】
【発明が解決しようとする課題】上述した従来のベアチ
ップ実装方法及び実装装置は、第１の問題点は、耐温度
サイクル性などの信頼性確保が難しいことや、昇温時間
を長く必要とし、樹脂の硬化とこの昇温に要する時間を
合わせると、接続に半田などを用いた樹脂を実装後封入
する方式の数倍時間を要することから単位設備あたりの
生産性が低い。
【０００８】その理由は、接続を樹脂の収縮だけで得て
いることや、急激に昇温すると樹脂内にボイドが発生す
るために樹脂の硬化と昇温に長時間要するためである。
【０００９】第２の問題点は、チップ・基板等の部材が
非常に高価となるばかりでなく、接続部に応力が発生す
る。
【００１０】その理由は、ベアチップや実装構造上で熱
膨張率差を抑制されたものが必要になることと、実質的
に熱膨張率差をゼロとはできないため多かれ少なかれ接
続部に応力が発生するからである。
【００１１】本発明の目的は、市場に出回っている一般
的なワイヤボンディング等の接続を目的としたチップや
基材にガラスエポキシを使用した安価な基板等適用範囲
が広く、効果的な応力の緩和を安価で実現できるベアチ
ップ実装方法及び実装装置を提供することにある。
【００１２】
【課題を解決するための手段】本発明のベアチップ実装
方法及び実装装置は、ベアチップの基板へのフリップチ
ップ実装において、フリップチップ実装機と、前記フリ
ップチップ実装機の前後に配置されたローダと，アンロ
ーダと、前記アンローダにマガジンを包含するように配
置したヒータとを含んで構成し、前記ローダより供給さ
れた基板は、前記フリップチップ実装機でベアチップを
基板上に実装し、前記アンローダには予めマガジンをセ
ットし、前記ヒータで高温状態に温度保持し、ベアチッ
プ実装が終了した基板は前記フリップチップ実装機内外
に配されたヒータにより任意設定温度以上を保ち前記ア
ンローダに収納され、前記マガジンごと高温保持され、
基板収納の完了後マガジンが排出バッファへ収納され、
ベアチップと接続対象である基板との熱膨張係数の差に
よって発生する接続部への応力緩和を実施する。
【００１３】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
【００１４】図１は本発明のベアチップ実装方法及び実
装装置の第１の一実施の形態を示す構成図である。
【００１５】本発明の第１の一実施の形態は、図１に示
すように、フリップチップ実装機３の前後に配されたロ
ーダ１，アンローダ２と前記アンローダ２にマガジン４
を包含するように配されたヒータ５とを含んで構成され
る。
【００１６】次に、本発明の第１の一実施の形態につい
て詳細に説明する。ローダ１より供給された基板は、フ
リップチップ実装機３でベアチップを基板上に実装す
る。一方アンローダ２には予めマガジン４がセットさ
れ、ヒータ５で高温状態に温度保持されている。ベアチ
ップ実装が終了した基板はフリップチップ実装機３内外
に配されたヒータ５により任意設定温度以上を保ちアン
ローダ２に収納され、マガジン４ごと高温保持される。
１マガジン分の基板収納が完了するとマガジン４は排出
バッファへ収納される。
【００１７】図２は本発明のベアチップ実装方法及び実
装装置のアンローダヒータ部の構成図（側面図）であ
り、アンローダヒータ部の構成について側面より見た図
である。マガジン４は昇降機構７で任意段に基板を収納
できる。また、この昇降時の上下限においてマガジン４
全体を加熱できるように、ヒータ５は上下限にあるマガ
ジン４を包含するサイズとしている。また、マガジン４
の温度コントールは、マガジン４直下に配した温度計測
センサ６からの温度データを温度コントローラ８に入力
し、マガジン４の温度が所望温度となるようヒータ５を
コントロールする方式としている。
【００１８】図３は本発明のベアチップ実装方法及び実
装装置のアンローダヒータ部の構成図（上面図）であ
り、アンローダヒータ部の構成について上面より見た図
である。予備バッファに次マガジン４がセットできる構
成とし、ヒータ５で事前加熱することでマガジン切り替
え時の昇温時間を必要としない。また、排出バッファを
備え、排出されたマガジン４をそのまま高温保持状態を
保ち次工程（樹脂封止工程）へ流すことで、高温状態で
の樹脂封止・硬化が可能となり、冷却時の収縮時には樹
脂が硬化しているため接続部への応力集中が防止でき
る。あるいは、マウント後常温まで冷却する場合におい
ても排出バッファのヒータコントロール機能を用い、マ
ガジン４ごと製品の冷却速度をコントロール（徐冷）す
ることでマウント後の急冷による衝撃を最小限とするこ
とが可能である。
【００１９】図４は本発明のベアチップ実装方法及び実
装装置の第２の一実施の形態を示す構成図であり、フリ
ップチップ実装機３に後工程設備である樹脂封止装置を
連結した図である。ベアチップ実装が終了した基板はフ
リップチップ実装機３、装置間連結コンベア、後工程設
備の基板搬送系に配されたヒータ５により各工程間を任
意設定温度以上を保ち樹脂硬化まで実施することが可能
である。
【００２０】
【発明の効果】以上説明したように、本発明のベアチッ
プ実装方法及び実装装置は、第１の効果は、低コストで
接続部の破壊を抑制できる。
【００２１】その理由は、生産性の高い、ベアチップを
実装した後樹脂で封止するフリップチップ実装工法にお
いて、ベアチップ実装後常温まで冷却する際に発生する
チップと基板の熱膨張率の差で生じる接続部への応力に
対し、ベアチップ実装後の温度コントロール機構を付加
したことにより、応力の発生自体を抑制できる高温保持
状態での樹脂封止や、マウント後の冷却速度に起因する
収縮による衝撃力を低下させることが可能となるからで
ある。
【図面の簡単な説明】
【図１】本発明のベアチップ実装方法及び実装装置の第
１の一実施の形態を示す構成図である。
【図２】本発明のベアチップ実装方法及び実装装置のア
ンローダヒータ部の構成図（側面図）である。
【図３】本発明のベアチップ実装方法及び実装装置のア
ンローダヒータ部の構成図（上面図）である。
【図４】本発明のベアチップ実装方法及び実装装置の第
２の一実施の形態を示す構成図である。
【符号の説明】
１ ローダ ２ アンローダ ３ フリップチップ実装機 ４ マガジン ５ ヒータ ６ 温度計測センサ ７ 昇降機構 ８ 温度コントローラ

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 ベアチップの基板へのフリップチップ実
    装において、フリップチップ実装機と、前記フリップチ
    ップ実装機の前後に配置されたローダと，アンローダ
    と、前記アンローダにマガジンを包含するように配置し
    たヒータとを含んで構成し、前記ローダより供給された
    基板は、前記フリップチップ実装機でベアチップを基板
    上に実装し、前記アンローダには予めマガジンをセット
    し、前記ヒータで高温状態に温度保持し、ベアチップ実
    装が終了した基板は前記フリップチップ実装機内外に配
    されたヒータにより任意設定温度以上を保ち前記アンロ
    ーダに収納され、前記マガジンごと高温保持され、基板
    収納の完了後マガジンが排出バッファへ収納され、ベア
    チップと接続対象である基板との熱膨張係数の差によっ
    て発生する接続部への応力緩和を実施することを特徴と
    するベアチップ実装装置。
  2. 【請求項２】 ベアチップ実装後、材料のもつ熱容量で
    室温により自然冷却されたときに比し冷却勾配を下げ冷
    却速度をコントロールすることを特徴とするベアチップ
    実装方法。
  3. 【請求項３】 ベアチップ実装後、熱膨張率差に起因す
    る冷却時の接続部への応力集中により破壊が発生する温
    度以上の高温状態を保ったまま樹脂を封入・硬化するこ
    とを特徴とするベアチップ実装方法。
  4. 【請求項４】 フリップチップ実装機以降の基板搬送経
    路に配置したヒータにより温度コントロールを行うこと
    を特徴とする請求項１記載のアチップ実装装置。
  5. 【請求項５】 フリップチップ実装機に連結したアンロ
    ーダ装置で温度コントロールを行うことを特徴とする請
    求項１記載のベアチップ実装装置。
  6. 【請求項６】 フリップチップ実装機に連結した樹脂塗
    布機の基板搬送経路に配置したヒータにより温度コント
    ロールを行うことを特徴とする請求項１記載のベアチッ
    プ実装装置。
  7. 【請求項７】 マガジンの前後に排出バッファと予備バ
    ッファを配置し、予備バッファに次マガジンをセット
    し、ヒータで事前加熱し、ベアチップ実装終了後、マガ
    ジンを排出バッファに排出し、排出された高温状態のマ
    ガジンを高温保持状態を保持したまま次工程へ流すよう
    構成したことを特徴とする請求項１記載のベアチップ実
    装装置。
JP9291248A 1997-10-23 1997-10-23 ベアチップ実装方法及び実装装置 Expired - Fee Related JP3037229B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP9291248A JP3037229B2 (ja) 1997-10-23 1997-10-23 ベアチップ実装方法及び実装装置
US09/177,376 US6197612B1 (en) 1997-10-23 1998-10-23 Semiconductor chip mounting apparatus capable of preventing connected portion between semiconductor chip and substrate from thermal stress and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9291248A JP3037229B2 (ja) 1997-10-23 1997-10-23 ベアチップ実装方法及び実装装置

Publications (2)

Publication Number Publication Date
JPH11126796A true JPH11126796A (ja) 1999-05-11
JP3037229B2 JP3037229B2 (ja) 2000-04-24

Family

ID=17766411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9291248A Expired - Fee Related JP3037229B2 (ja) 1997-10-23 1997-10-23 ベアチップ実装方法及び実装装置

Country Status (2)

Country Link
US (1) US6197612B1 (ja)
JP (1) JP3037229B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006112217A1 (ja) * 2005-03-31 2006-10-26 Toray Engineering Co., Ltd. 実装装置
US7199400B2 (en) 2003-09-09 2007-04-03 Citizen Electronics Co., Ltd. Semiconductor package
JP2007515064A (ja) * 2003-12-05 2007-06-07 テキサス インスツルメンツ インコーポレイテッド フリップチップ電子デバイスの低応力アンダーフィルへの適用を備えた、バランスのとれた製造フローのための製造システム及び装置
JP2010021315A (ja) * 2008-07-10 2010-01-28 Panasonic Corp 基板移送装置および基板移送方法
JP2010021313A (ja) * 2008-07-10 2010-01-28 Panasonic Corp 基板移送装置および基板移送方法
JP2010021312A (ja) * 2008-07-10 2010-01-28 Panasonic Corp 基板移送装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244279A (ja) * 2000-02-25 2001-09-07 Nec Niigata Ltd 基板の供給方法、基板供給装置、チップ供給装置およびチップ実装装置
JP2001257239A (ja) * 2000-03-13 2001-09-21 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US8365385B2 (en) * 2005-12-06 2013-02-05 Musashi Engineering, Inc. Processing apparatus and method

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4480975A (en) * 1981-07-01 1984-11-06 Kras Corporation Apparatus for encapsulating electronic components
US4404453A (en) * 1981-09-10 1983-09-13 Asta, Ltd. Laser bonding of microelectronic circuits
KR960015106B1 (ko) * 1986-11-25 1996-10-28 가부시기가이샤 히다찌세이사꾸쇼 면실장형 반도체패키지 포장체
JPH0671026B2 (ja) 1987-03-25 1994-09-07 三菱電機株式会社 半導体実装方法
ATE101943T1 (de) * 1988-03-05 1994-03-15 Itt Ind Gmbh Deutsche Halbleiterbauelement mit zwei anschluessen, dessen herstellverfahren und ausfuehrungsvorrichtung dafuer.
JPH0214536A (ja) 1988-07-01 1990-01-18 Oki Electric Ind Co Ltd フリップチップ実装構造
US5090609A (en) * 1989-04-28 1992-02-25 Hitachi, Ltd. Method of bonding metals, and method and apparatus for producing semiconductor integrated circuit device using said method of bonding metals
US5237205A (en) * 1989-10-02 1993-08-17 Advanced Micro Devices, Inc. Ground plane for plastic encapsulated integrated circuit die packages
US4941255A (en) * 1989-11-15 1990-07-17 Eastman Kodak Company Method for precision multichip assembly
JPH05326585A (ja) 1992-05-22 1993-12-10 Sony Corp ベアチップの実装構造及びその実装方法
GB2276977B (en) 1992-12-08 1996-09-18 Hughes Aircraft Co Thermal matched ic chip assembly and fabrication method
JP3295529B2 (ja) * 1994-05-06 2002-06-24 松下電器産業株式会社 Ｉｃ部品実装方法及び装置
US5861678A (en) * 1997-12-23 1999-01-19 Micron Technology, Inc. Method and system for attaching semiconductor dice to substrates

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7199400B2 (en) 2003-09-09 2007-04-03 Citizen Electronics Co., Ltd. Semiconductor package
JP2007515064A (ja) * 2003-12-05 2007-06-07 テキサス インスツルメンツ インコーポレイテッド フリップチップ電子デバイスの低応力アンダーフィルへの適用を備えた、バランスのとれた製造フローのための製造システム及び装置
WO2006112217A1 (ja) * 2005-03-31 2006-10-26 Toray Engineering Co., Ltd. 実装装置
JPWO2006112217A1 (ja) * 2005-03-31 2008-12-04 東レエンジニアリング株式会社 実装装置
US7621969B2 (en) 2005-03-31 2009-11-24 Toray Engineering Co., Ltd. Mounting system
JP4599401B2 (ja) * 2005-03-31 2010-12-15 東レエンジニアリング株式会社 実装装置
KR101229623B1 (ko) 2005-03-31 2013-02-04 토레이 엔지니어링 컴퍼니, 리미티드 실장 장치
JP2010021315A (ja) * 2008-07-10 2010-01-28 Panasonic Corp 基板移送装置および基板移送方法
JP2010021313A (ja) * 2008-07-10 2010-01-28 Panasonic Corp 基板移送装置および基板移送方法
JP2010021312A (ja) * 2008-07-10 2010-01-28 Panasonic Corp 基板移送装置

Also Published As

Publication number Publication date
JP3037229B2 (ja) 2000-04-24
US6197612B1 (en) 2001-03-06

Similar Documents

Publication Publication Date Title
US7901982B2 (en) Modified chip attach process
US7323360B2 (en) Electronic assemblies with filled no-flow underfill
KR101388753B1 (ko) Ｆｌｉｐ 칩 패키징 내에 몰딩된 언더필을 위한 장치 및 방법
US20080187613A1 (en) Method of manufacturing wafer-level chip-size package and molding apparatus used in the method
US8067835B2 (en) Method and apparatus for manufacturing semiconductor module
US20070095280A1 (en) Method and apparatus for attaching a workpiece to a workpiece support
US7470568B2 (en) Method of manufacturing a semiconductor device
TWI728086B (zh) 安裝裝置及安裝方法
JP3037229B2 (ja) ベアチップ実装方法及び実装装置
US7211888B2 (en) Encapsulation of pin solder for maintaining accuracy in pin position
US7588968B1 (en) Linked chip attach and underfill
JP2000286380A (ja) 半導体の実装構造および製造方法
TW201430965A (zh) 倒裝晶片構件之樹脂密封方法
US20030202332A1 (en) Second level packaging interconnection method with improved thermal and reliability performance
US20240186280A1 (en) Thermocompression bonding tool for panel-level thermo-compression bonding
JPH11154688A (ja) 半導体素子のフリップチップ実装方法
JPH05315395A (ja) 部品実装方法
JPH09162236A (ja) 半導体装置
JPH07226419A (ja) 半導体装置及びその製造方法
KR20160105415A (ko) 반도체 장치의 실장 방법 및 실장 장치
JP2001291730A (ja) 半導体装置及びその製造方法
JPH08330357A (ja) 半導体装置の製造方法
JPH07283245A (ja) 半導体チップのダイボンディング方法
KR20010049687A (ko) 반도체 장치의 실장 방법 및 반도체 실장 장치
JPS62274629A (ja) 半導体装置の製造方法およびその製造装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000208

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080225

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090225

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100225

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100225

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110225

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110225

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120225

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120225

Year of fee payment: 12

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120225

Year of fee payment: 12

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120225

Year of fee payment: 12

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees