JPH11122053A - 光通信用トランスインピーダンス型前置増幅器 - Google Patents
光通信用トランスインピーダンス型前置増幅器Info
- Publication number
- JPH11122053A JPH11122053A JP9277255A JP27725597A JPH11122053A JP H11122053 A JPH11122053 A JP H11122053A JP 9277255 A JP9277255 A JP 9277255A JP 27725597 A JP27725597 A JP 27725597A JP H11122053 A JPH11122053 A JP H11122053A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- preamplifier
- optical communication
- coupling capacitor
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
- H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
- H03F3/082—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with FET's
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Semiconductor Integrated Circuits (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【課題】 構成を簡易にすると共に低消費電力化を実現
できるようにし、また、高集積化及び広帯域化を実現で
きるようにする。 【解決手段】 入力された光電流をゲートに受け、ドレ
インが第２の負荷抵抗２１を介して電源端子Ｖddに接続
され、ソースが接地された第１のＦＥＴ２２と、ゲート
が第２の負荷抵抗２１と第１のＦＥＴ２２との共通接続
部に第１の段間結合用コンデンサ２３を介して接続さ
れ、ドレインが電源端子Ｖddに接続され、ソースが帰還
抵抗２５及び帰還結合用コンデンサ２４を介して第１の
ＦＥＴ２２のゲートに接続され、負帰還ループを形成す
る第２のＦＥＴ２６とを備えている。また、ゲートが第
２のＦＥＴ２６のソースと第２の段間結合用コンデンサ
２７を介して接続され、ドレインが電源端子Ｖddに接続
され、ソースが出力端子ＯＵＴに接続された第３のＦＥ
Ｔ２８を備えている。
できるようにし、また、高集積化及び広帯域化を実現で
きるようにする。 【解決手段】 入力された光電流をゲートに受け、ドレ
インが第２の負荷抵抗２１を介して電源端子Ｖddに接続
され、ソースが接地された第１のＦＥＴ２２と、ゲート
が第２の負荷抵抗２１と第１のＦＥＴ２２との共通接続
部に第１の段間結合用コンデンサ２３を介して接続さ
れ、ドレインが電源端子Ｖddに接続され、ソースが帰還
抵抗２５及び帰還結合用コンデンサ２４を介して第１の
ＦＥＴ２２のゲートに接続され、負帰還ループを形成す
る第２のＦＥＴ２６とを備えている。また、ゲートが第
２のＦＥＴ２６のソースと第２の段間結合用コンデンサ
２７を介して接続され、ドレインが電源端子Ｖddに接続
され、ソースが出力端子ＯＵＴに接続された第３のＦＥ
Ｔ２８を備えている。
Description
【０００１】
【発明の属する技術分野】本発明は、光受信機に用いら
れる光通信用トランスインピーダンス型前置増幅器に関
し、特に、増幅用トランジスタに化合物半導体からなる
電界効果トランジスタ（以下、ＦＥＴと略称する。）を
用いた光通信用トランスインピーダンス型前置増幅器に
関する。
れる光通信用トランスインピーダンス型前置増幅器に関
し、特に、増幅用トランジスタに化合物半導体からなる
電界効果トランジスタ（以下、ＦＥＴと略称する。）を
用いた光通信用トランスインピーダンス型前置増幅器に
関する。
【０００２】
【従来の技術】近年、情報通信の高度化に伴い、情報伝
達手段としての光通信に対する要望が高まっている。な
かでも、伝送速度は著しく向上し、現在一般的な直接変
調−直接検波（ＩＭ−ＤＤ）方式によるデジタル伝送に
おいては、２．４Ｇｂｐｓ及び１０Ｇｂｐｓの伝送速度
が実用化されており、さらには、２０Ｇｂｐｓ〜４０Ｇ
ｂｐｓの研究開発も盛んである。
達手段としての光通信に対する要望が高まっている。な
かでも、伝送速度は著しく向上し、現在一般的な直接変
調−直接検波（ＩＭ−ＤＤ）方式によるデジタル伝送に
おいては、２．４Ｇｂｐｓ及び１０Ｇｂｐｓの伝送速度
が実用化されており、さらには、２０Ｇｂｐｓ〜４０Ｇ
ｂｐｓの研究開発も盛んである。
【０００３】また、周波数が多重化された信号等をアナ
ログ伝送するシステムに関しても研究開発が盛んであ
る。例えば、狭帯域伝送には、８００ＭＨｚ帯、１．５
ＧＨｚ帯又は１．９ＧＨｚ帯を用いた移動体通信の基地
局間光通信があり、広帯域伝送には、５０ＭＨｚ〜８０
０ＭＨｚの帯域を用いる４０チャネルのテレビ信号（変
調方式：ＶＳＢ−ＡＭ）と、１２０チャネルのデジタル
映像信号（変調方式：６４ＱＡＭ）をアナログ伝送する
光ＣＡＴＶ（映像信号伝送）等とがある。
ログ伝送するシステムに関しても研究開発が盛んであ
る。例えば、狭帯域伝送には、８００ＭＨｚ帯、１．５
ＧＨｚ帯又は１．９ＧＨｚ帯を用いた移動体通信の基地
局間光通信があり、広帯域伝送には、５０ＭＨｚ〜８０
０ＭＨｚの帯域を用いる４０チャネルのテレビ信号（変
調方式：ＶＳＢ−ＡＭ）と、１２０チャネルのデジタル
映像信号（変調方式：６４ＱＡＭ）をアナログ伝送する
光ＣＡＴＶ（映像信号伝送）等とがある。
【０００４】このような光通信システムにおいては、電
気信号を光信号に変換する光送信機と共に、光信号を電
気信号に変換する光受信機が必要となる。
気信号を光信号に変換する光送信機と共に、光信号を電
気信号に変換する光受信機が必要となる。
【０００５】（第１の従来例）以下、第１の従来例とし
て、光受信機に用いられるデジタル伝送用トランスイン
ピーダンス型前置増幅器について図面を参照しながら説
明する。
て、光受信機に用いられるデジタル伝送用トランスイン
ピーダンス型前置増幅器について図面を参照しながら説
明する。
【０００６】図３は従来のデジタル伝送用のトランスイ
ンピーダンス型前置増幅器の回路構成を示している。図
３に示すように、トランスインピーダンス型前置増幅器
１１０は光受信部１００と接続されている。
ンピーダンス型前置増幅器の回路構成を示している。図
３に示すように、トランスインピーダンス型前置増幅器
１１０は光受信部１００と接続されている。
【０００７】光受信部１００は、陰極が、２０Ｖ〜３０
Ｖの高電圧に印加された高電圧電源端子ＨＶに接続さ
れ、陽極が第１の負荷抵抗１０１の一端に接続され、入
力された光信号を光電流に変換するアバランシェフォト
ダイオード又はＰＩＮフォトダイオード等からなる受光
素子１０２を有しており、該受光素子１０２は、第１の
負荷抵抗１０１の他端が接地されることにより逆バイア
スとなるように接続されている。受光素子１０２の陽極
と第１の負荷抵抗１０１との共通接続部は、直流を遮断
するコンデンサ１０３を介してトランスインピーダンス
型前置増幅器１１０の入力端子ＩＮと高インピーダンス
で接続されている。
Ｖの高電圧に印加された高電圧電源端子ＨＶに接続さ
れ、陽極が第１の負荷抵抗１０１の一端に接続され、入
力された光信号を光電流に変換するアバランシェフォト
ダイオード又はＰＩＮフォトダイオード等からなる受光
素子１０２を有しており、該受光素子１０２は、第１の
負荷抵抗１０１の他端が接地されることにより逆バイア
スとなるように接続されている。受光素子１０２の陽極
と第１の負荷抵抗１０１との共通接続部は、直流を遮断
するコンデンサ１０３を介してトランスインピーダンス
型前置増幅器１１０の入力端子ＩＮと高インピーダンス
で接続されている。
【０００８】トランスインピーダンス型前置増幅器１１
０の入力端子ＩＮには、光信号が受光素子１０２により
変換された光電流が入力される。入力された光電流をゲ
ートに受け、ドレインが第２の負荷抵抗１１１を介して
電圧が＋９Ｖの正電源端子Ｖddに接続され、ソースが接
地された第１のＦＥＴ１１２と、ゲートが第２の負荷抵
抗１１１と第１のＦＥＴ１１２との共通接続部に接続さ
れ、ドレインが正電源端子Ｖddに接続された第２のＦＥ
Ｔ１１３と、陽極が第２のＦＥＴ１１３のソースと接続
され、陰極が帰還抵抗１１４を介して第１のＦＥＴ１１
２のゲートに接続され、帰還抵抗１１４と負帰還ループ
を形成する複数のレベルシフトダイオード１１５と、ゲ
ートが第２のＦＥＴ１１３のソースとレベルシフトダイ
オード１１５の陽極との共通接続部に接続され、ドレイ
ンが正電源端子Ｖddに接続され、ソースが出力端子ＯＵ
Ｔに接続された第３のＦＥＴ１１６と、ドレインがレベ
ルシフトダイオード１１５の陰極と接続され、ゲートと
ソースとが電圧が−３．５Ｖの負電源端子Ｖssに接続さ
れた第１の電流源用ＦＥＴ１１７と、ドレインが第３の
ＦＥＴ１１６のソースと接続され、ゲートとソースとが
負電源端子Ｖssに接続された第２の電流源用ＦＥＴ１１
８とを有している。
０の入力端子ＩＮには、光信号が受光素子１０２により
変換された光電流が入力される。入力された光電流をゲ
ートに受け、ドレインが第２の負荷抵抗１１１を介して
電圧が＋９Ｖの正電源端子Ｖddに接続され、ソースが接
地された第１のＦＥＴ１１２と、ゲートが第２の負荷抵
抗１１１と第１のＦＥＴ１１２との共通接続部に接続さ
れ、ドレインが正電源端子Ｖddに接続された第２のＦＥ
Ｔ１１３と、陽極が第２のＦＥＴ１１３のソースと接続
され、陰極が帰還抵抗１１４を介して第１のＦＥＴ１１
２のゲートに接続され、帰還抵抗１１４と負帰還ループ
を形成する複数のレベルシフトダイオード１１５と、ゲ
ートが第２のＦＥＴ１１３のソースとレベルシフトダイ
オード１１５の陽極との共通接続部に接続され、ドレイ
ンが正電源端子Ｖddに接続され、ソースが出力端子ＯＵ
Ｔに接続された第３のＦＥＴ１１６と、ドレインがレベ
ルシフトダイオード１１５の陰極と接続され、ゲートと
ソースとが電圧が−３．５Ｖの負電源端子Ｖssに接続さ
れた第１の電流源用ＦＥＴ１１７と、ドレインが第３の
ＦＥＴ１１６のソースと接続され、ゲートとソースとが
負電源端子Ｖssに接続された第２の電流源用ＦＥＴ１１
８とを有している。
【０００９】また、出力端子ＯＵＴから出力される電圧
信号は、出力インピーダンスが５０Ω〜７０Ω程度に変
換されて後段の主増幅器に入力される。
信号は、出力インピーダンスが５０Ω〜７０Ω程度に変
換されて後段の主増幅器に入力される。
【００１０】このように、従来のトランスインピーダン
ス型前置増幅器１１０は、受光素子１０２によって変換
された光電流を複数段の第１のＦＥＴを用いた負帰還増
幅器によって所定電圧にまで増幅する。特に、ＧＨｚ帯
を扱うものはＧａＡｓ等からなる一の半導体基板に形成
されたマイクロ波集積回路（ＭＭＩＣ：Monolithic Mic
rowave Integrated Circuit)として実用化されている。
ス型前置増幅器１１０は、受光素子１０２によって変換
された光電流を複数段の第１のＦＥＴを用いた負帰還増
幅器によって所定電圧にまで増幅する。特に、ＧＨｚ帯
を扱うものはＧａＡｓ等からなる一の半導体基板に形成
されたマイクロ波集積回路（ＭＭＩＣ：Monolithic Mic
rowave Integrated Circuit)として実用化されている。
【００１１】（第２の従来例）また、従来の一般的なＭ
ＭＩＣにおいては、前記のトランスインピーダンス型前
置増幅器に限らず、半導体基板上に形成されるコンデン
サには、気相成長（ＣＶＤ；Chemical Vapor Depositio
n)法等を用いて形成されたシリコン酸化（ＳｉＯ2 ）膜
又はシリコン窒化（ＳｉＮ）膜を誘電体に用いるＭＩＭ
（Metal Insulator Metal）構造を持つコンデンサが使
われている。
ＭＩＣにおいては、前記のトランスインピーダンス型前
置増幅器に限らず、半導体基板上に形成されるコンデン
サには、気相成長（ＣＶＤ；Chemical Vapor Depositio
n)法等を用いて形成されたシリコン酸化（ＳｉＯ2 ）膜
又はシリコン窒化（ＳｉＮ）膜を誘電体に用いるＭＩＭ
（Metal Insulator Metal）構造を持つコンデンサが使
われている。
【００１２】
【発明が解決しようとする課題】しかしながら、第１の
従来例に係るトランスインピーダンス型前置増幅器は、
前置増幅器を構成するＦＥＴがすべて直結されているた
め、各ＦＥＴの直流バイアスを設定するための複数のレ
ベルシフトダイオードと、正電源Ｖdd及び負電源Ｖssの
２電源とが必要となる。なぜなら、直流的に結合されて
いる複数のＦＥＴにおいて１つのＦＥＴに必要な動作電
圧を確保するために、増幅器全体の電源の電位差を大き
くする必要があるからである。また、複数のレベルシフ
トダイオードに対して前置増幅器の各ＦＥＴの直流バイ
アス値がそれぞれ最適化されるようにパラメータを設定
する必要があり、また、複数のレベルシフトダイオード
は、ＭＭＩＣ化するにあたり小型化の障害となるという
問題を有している。
従来例に係るトランスインピーダンス型前置増幅器は、
前置増幅器を構成するＦＥＴがすべて直結されているた
め、各ＦＥＴの直流バイアスを設定するための複数のレ
ベルシフトダイオードと、正電源Ｖdd及び負電源Ｖssの
２電源とが必要となる。なぜなら、直流的に結合されて
いる複数のＦＥＴにおいて１つのＦＥＴに必要な動作電
圧を確保するために、増幅器全体の電源の電位差を大き
くする必要があるからである。また、複数のレベルシフ
トダイオードに対して前置増幅器の各ＦＥＴの直流バイ
アス値がそれぞれ最適化されるようにパラメータを設定
する必要があり、また、複数のレベルシフトダイオード
は、ＭＭＩＣ化するにあたり小型化の障害となるという
問題を有している。
【００１３】また、２電源構成は、負電源Ｖssを生成す
るための専用回路を必要とすると共に、ＦＥＴの動作に
必要な電圧は通常ドレイン・ソース間に印加される３Ｖ
〜４Ｖ程度で十分であるにも関わらず、正電源Ｖddと負
電源Ｖssとの電位差は１２．５Ｖとなり、光受信機の低
消費電力化が図れないという問題を有している。
るための専用回路を必要とすると共に、ＦＥＴの動作に
必要な電圧は通常ドレイン・ソース間に印加される３Ｖ
〜４Ｖ程度で十分であるにも関わらず、正電源Ｖddと負
電源Ｖssとの電位差は１２．５Ｖとなり、光受信機の低
消費電力化が図れないという問題を有している。
【００１４】一方、第２の従来例に係るＭＭＩＣにおい
て、ＭＩＭ構造を有するシリコン酸化膜及びシリコン窒
化膜を容量絶縁膜に用いたコンデンサは、ＭＭＩＣ上で
占有できる面積を考慮すると、その容量として２０ｐＦ
〜５０ｐＦ程度が限界となり、この程度の容量しか持た
ないコンデンサを段間結合等に用いると、低周波側の帯
域が制限されてしまい、広帯域化が図れないという問題
を有している。
て、ＭＩＭ構造を有するシリコン酸化膜及びシリコン窒
化膜を容量絶縁膜に用いたコンデンサは、ＭＭＩＣ上で
占有できる面積を考慮すると、その容量として２０ｐＦ
〜５０ｐＦ程度が限界となり、この程度の容量しか持た
ないコンデンサを段間結合等に用いると、低周波側の帯
域が制限されてしまい、広帯域化が図れないという問題
を有している。
【００１５】本発明は、前記従来の問題を解決し、構成
を簡易にすると共に低消費電力化を実現できるようにす
ることを第１の目的とし、高集積化及び広帯域化を実現
できるようにすることを第２の目的とする。
を簡易にすると共に低消費電力化を実現できるようにす
ることを第１の目的とし、高集積化及び広帯域化を実現
できるようにすることを第２の目的とする。
【００１６】
【課題を解決するための手段】前記の第１の目的を達成
するため、本発明に係る光通信用トランスインピーダン
ス型前置増幅器は、入力された光信号を電気信号に変換
する受光素子の出力側に接続される光通信用トランスイ
ンピーダンス型前置増幅器であって、入力信号を増幅
し、増幅した信号を出力する第１のトランジスタと、ゲ
ートが第１のトランジスタのドレインに接続された第２
のトランジスタと、第２のトランジスタのソースからの
出力信号の一部を第１のトランジスタのゲートに戻すた
めの帰還抵抗と、第１のトランジスタのドレインと第２
のトランジスタのゲートとの間に接続され、第１のトラ
ンジスタと第２のトランジスタとを直流的に分離する第
１の結合コンデンサと、第２のトランジスタのソースと
第１のトランジスタのゲートとの間に接続され、第１の
トランジスタと第２のトランジスタとを直流的に分離す
る第２の結合コンデンサとを備えている。
するため、本発明に係る光通信用トランスインピーダン
ス型前置増幅器は、入力された光信号を電気信号に変換
する受光素子の出力側に接続される光通信用トランスイ
ンピーダンス型前置増幅器であって、入力信号を増幅
し、増幅した信号を出力する第１のトランジスタと、ゲ
ートが第１のトランジスタのドレインに接続された第２
のトランジスタと、第２のトランジスタのソースからの
出力信号の一部を第１のトランジスタのゲートに戻すた
めの帰還抵抗と、第１のトランジスタのドレインと第２
のトランジスタのゲートとの間に接続され、第１のトラ
ンジスタと第２のトランジスタとを直流的に分離する第
１の結合コンデンサと、第２のトランジスタのソースと
第１のトランジスタのゲートとの間に接続され、第１の
トランジスタと第２のトランジスタとを直流的に分離す
る第２の結合コンデンサとを備えている。
【００１７】本発明の光通信用トランスインピーダンス
型前置増幅器によると、第１のトランジスタの出力側と
第２のトランジスタの入力側との間に接続され、第１の
トランジスタと第２のトランジスタとを直流的に分離す
る第１の結合コンデンサと、第２のトランジスタにおけ
る帰還ループの出力側と第１のトランジスタにおける帰
還ループの入力側との間に接続され、第１のトランジス
タと第２のトランジスタとを直流的に分離する第２の結
合コンデンサとを備えているため、各トランジスタが交
流結合となるので、各トランジスタを動作させるには、
トランジスタ単体が動作できる最小限度のバイアス電圧
でよくなる。従って、従来必要であった、複数のトラン
ジスタの直流バイアスを正負の２電源を用いて最適化す
るレベルシフトダイオードと、該レベルシフトダイオー
ドに印加する負電源とが不要となる。
型前置増幅器によると、第１のトランジスタの出力側と
第２のトランジスタの入力側との間に接続され、第１の
トランジスタと第２のトランジスタとを直流的に分離す
る第１の結合コンデンサと、第２のトランジスタにおけ
る帰還ループの出力側と第１のトランジスタにおける帰
還ループの入力側との間に接続され、第１のトランジス
タと第２のトランジスタとを直流的に分離する第２の結
合コンデンサとを備えているため、各トランジスタが交
流結合となるので、各トランジスタを動作させるには、
トランジスタ単体が動作できる最小限度のバイアス電圧
でよくなる。従って、従来必要であった、複数のトラン
ジスタの直流バイアスを正負の２電源を用いて最適化す
るレベルシフトダイオードと、該レベルシフトダイオー
ドに印加する負電源とが不要となる。
【００１８】前記の第２の目的を達成するため、本発明
の光通信用トランスインピーダンス型前置増幅器におい
て、第１のトランジスタ、第２のトランジスタ、帰還抵
抗、第１の結合コンデンサ及び第２の結合コンデンサ
が、同一の半導体基板上に形成されており、第１及び第
２の結合コンデンサが高誘電体からなる容量絶縁膜を有
していることが好ましい。このようにすると、第１及び
第２の結合コンデンサが高誘電体からなる容量絶縁膜を
有しているため、シリコン酸化膜等を用いた従来の結合
コンデンサよりも比誘電率が大きいので、従来の結合コ
ンデンサと同一の専有面積であっても結合コンデンサの
容量が大きくなる。
の光通信用トランスインピーダンス型前置増幅器におい
て、第１のトランジスタ、第２のトランジスタ、帰還抵
抗、第１の結合コンデンサ及び第２の結合コンデンサ
が、同一の半導体基板上に形成されており、第１及び第
２の結合コンデンサが高誘電体からなる容量絶縁膜を有
していることが好ましい。このようにすると、第１及び
第２の結合コンデンサが高誘電体からなる容量絶縁膜を
有しているため、シリコン酸化膜等を用いた従来の結合
コンデンサよりも比誘電率が大きいので、従来の結合コ
ンデンサと同一の専有面積であっても結合コンデンサの
容量が大きくなる。
【００１９】本発明の光通信用トランスインピーダンス
型前置増幅器において、容量絶縁膜がタンタル（Ｔａ）
又はチタン（Ｔｉ）の酸化物を含む高誘電体からなるこ
とが好ましい。
型前置増幅器において、容量絶縁膜がタンタル（Ｔａ）
又はチタン（Ｔｉ）の酸化物を含む高誘電体からなるこ
とが好ましい。
【００２０】本発明の光通信用トランスインピーダンス
型前置増幅器において、Ｔａ又はＴｉの酸化物が、酸化
タンタル（ＴａＯx 、但し、ｘは正の整数である。）又
は酸化ストロンチウムチタン（ＳｒＴｉＯx 、但し、ｘ
は正の整数である。）であることが好ましい。
型前置増幅器において、Ｔａ又はＴｉの酸化物が、酸化
タンタル（ＴａＯx 、但し、ｘは正の整数である。）又
は酸化ストロンチウムチタン（ＳｒＴｉＯx 、但し、ｘ
は正の整数である。）であることが好ましい。
【００２１】
（第１の実施形態）本発明の第１の実施形態について図
面を参照しながら説明する。
面を参照しながら説明する。
【００２２】図１は本発明の第１の実施形態に係る光通
信用トランスインピーダンス型前置増幅器の回路構成を
示している。図１に示すように、光通信用トランスイン
ピーダンス型前置増幅器２０は、外部から入力される光
信号を受信して光電流に変換する光受信部１０と接続さ
れている。
信用トランスインピーダンス型前置増幅器の回路構成を
示している。図１に示すように、光通信用トランスイン
ピーダンス型前置増幅器２０は、外部から入力される光
信号を受信して光電流に変換する光受信部１０と接続さ
れている。
【００２３】光受信部１０は、陰極が、２０Ｖ〜３０Ｖ
の高電圧に印加された高電圧電源端子ＨＶに接続され、
陽極が第１の負荷抵抗１１の一端に接続され、入力され
た光信号を光電流に変換するアバランシェフォトダイオ
ード又はＰＩＮフォトダイオード等からなる受光素子１
２を有しており、該受光素子１２は、第１の負荷抵抗１
１の他端が接地されることにより逆バイアスとなるよう
に接続されている。受光素子１２の陽極と第１の負荷抵
抗１１との共通接続部は、直流を遮断するコンデンサ１
３を介して光通信用トランスインピーダンス型前置増幅
器２０の入力端子ＩＮと高インピーダンスで接続されて
いる。
の高電圧に印加された高電圧電源端子ＨＶに接続され、
陽極が第１の負荷抵抗１１の一端に接続され、入力され
た光信号を光電流に変換するアバランシェフォトダイオ
ード又はＰＩＮフォトダイオード等からなる受光素子１
２を有しており、該受光素子１２は、第１の負荷抵抗１
１の他端が接地されることにより逆バイアスとなるよう
に接続されている。受光素子１２の陽極と第１の負荷抵
抗１１との共通接続部は、直流を遮断するコンデンサ１
３を介して光通信用トランスインピーダンス型前置増幅
器２０の入力端子ＩＮと高インピーダンスで接続されて
いる。
【００２４】光通信用トランスインピーダンス型前置増
幅器２０の入力端子ＩＮには、外部から入力された光信
号が受光素子１２によって変換された光電流が入力され
る。入力された光電流をゲートに受け、ドレインが第２
の負荷抵抗２１を介して電圧が＋３Ｖの電源端子Ｖddに
接続され、ソースが接地された第１のＦＥＴ２２と、ゲ
ートが第２の負荷抵抗２１と第１のＦＥＴ２２との共通
接続部に第１の結合コンデンサとしての第１の段間結合
用コンデンサ２３を介して接続され、ドレインが電源端
子Ｖddに接続され、ソースが帰還抵抗２５及び第２の結
合コンデンサとしての帰還結合用コンデンサ２４を介し
て第１のＦＥＴ２２のゲートに接続され、負帰還ループ
を形成する第２のＦＥＴ２６と、ゲートが第２のＦＥＴ
２６のソースと第２の段間結合用コンデンサ２７を介し
て接続され、ドレインが電源端子Ｖddに接続され、ソー
スが出力端子ＯＵＴに接続された第３のＦＥＴ２８とを
備えている。また、出力端子ＯＵＴから出力される電圧
信号は、出力インピーダンスが５０Ω〜７０Ω程度に変
換されて後段の主増幅器（図示せず）に入力される。
幅器２０の入力端子ＩＮには、外部から入力された光信
号が受光素子１２によって変換された光電流が入力され
る。入力された光電流をゲートに受け、ドレインが第２
の負荷抵抗２１を介して電圧が＋３Ｖの電源端子Ｖddに
接続され、ソースが接地された第１のＦＥＴ２２と、ゲ
ートが第２の負荷抵抗２１と第１のＦＥＴ２２との共通
接続部に第１の結合コンデンサとしての第１の段間結合
用コンデンサ２３を介して接続され、ドレインが電源端
子Ｖddに接続され、ソースが帰還抵抗２５及び第２の結
合コンデンサとしての帰還結合用コンデンサ２４を介し
て第１のＦＥＴ２２のゲートに接続され、負帰還ループ
を形成する第２のＦＥＴ２６と、ゲートが第２のＦＥＴ
２６のソースと第２の段間結合用コンデンサ２７を介し
て接続され、ドレインが電源端子Ｖddに接続され、ソー
スが出力端子ＯＵＴに接続された第３のＦＥＴ２８とを
備えている。また、出力端子ＯＵＴから出力される電圧
信号は、出力インピーダンスが５０Ω〜７０Ω程度に変
換されて後段の主増幅器（図示せず）に入力される。
【００２５】第１のＦＥＴ２２のゲートは第１のゲート
バイアス抵抗２９を介して第１のゲートバイアス端子Ｖ
g1と接続され、第２のＦＥＴ２６のゲートは第２のゲー
トバイアス抵抗３０を介して第２のゲートバイアス端子
Ｖg2と接続され、第３のＦＥＴ２８のゲートは第３のゲ
ートバイアス抵抗３１を介して第３のゲートバイアス端
子Ｖg3と接続されており、第２のＦＥＴ２６のソースは
第１の抵抗３２を介して接地され、第３のＦＥＴ２８の
ソースは第２の抵抗３３を介して接地されている。ここ
で、各ゲートバイアス端子Ｖg1〜Ｖg3に印加される電圧
は、ＧａＡｓからなるＦＥＴの場合は、ＦＥＴのサイズ
やしきい値電圧にもよるが−１Ｖ程度である。
バイアス抵抗２９を介して第１のゲートバイアス端子Ｖ
g1と接続され、第２のＦＥＴ２６のゲートは第２のゲー
トバイアス抵抗３０を介して第２のゲートバイアス端子
Ｖg2と接続され、第３のＦＥＴ２８のゲートは第３のゲ
ートバイアス抵抗３１を介して第３のゲートバイアス端
子Ｖg3と接続されており、第２のＦＥＴ２６のソースは
第１の抵抗３２を介して接地され、第３のＦＥＴ２８の
ソースは第２の抵抗３３を介して接地されている。ここ
で、各ゲートバイアス端子Ｖg1〜Ｖg3に印加される電圧
は、ＧａＡｓからなるＦＥＴの場合は、ＦＥＴのサイズ
やしきい値電圧にもよるが−１Ｖ程度である。
【００２６】本前置増幅器を、例えば、０．５ＧＨｚ〜
６ＧＨｚ程度の帯域を扱うアナログ伝送に応用する場合
には、第１の段間結合用コンデンサ２３は約３０ｐＦ、
帰還結合用コンデンサ２４及び第２の段間結合用コンデ
ンサ２７は約１５０ｐＦ程度で十分である。
６ＧＨｚ程度の帯域を扱うアナログ伝送に応用する場合
には、第１の段間結合用コンデンサ２３は約３０ｐＦ、
帰還結合用コンデンサ２４及び第２の段間結合用コンデ
ンサ２７は約１５０ｐＦ程度で十分である。
【００２７】このように、本実施形態によると、前置増
幅器を構成する複数のＦＥＴに対して、各ＦＥＴ間及び
帰還ループ内に交流結合し直流的に完全に分離させる結
合コンデンサが挿入されているため、従来のように、電
源の電位差を１０Ｖ以上確保すると共に各ＦＥＴの直流
バイアスを設定するための、負電源Ｖss及びレベルシフ
トダイオードが不要となる。すなわち、各増幅段のＦＥ
Ｔに対して動作に必要な最小限の電源電圧、例えば、３
Ｖ程度を与えるだけで済むため、前置増幅器が低電圧で
駆動できるようになる。従って、電源電圧の低下分だけ
前置増幅器の消費電力を減らすことができるので、実用
上、極めて有効である。
幅器を構成する複数のＦＥＴに対して、各ＦＥＴ間及び
帰還ループ内に交流結合し直流的に完全に分離させる結
合コンデンサが挿入されているため、従来のように、電
源の電位差を１０Ｖ以上確保すると共に各ＦＥＴの直流
バイアスを設定するための、負電源Ｖss及びレベルシフ
トダイオードが不要となる。すなわち、各増幅段のＦＥ
Ｔに対して動作に必要な最小限の電源電圧、例えば、３
Ｖ程度を与えるだけで済むため、前置増幅器が低電圧で
駆動できるようになる。従って、電源電圧の低下分だけ
前置増幅器の消費電力を減らすことができるので、実用
上、極めて有効である。
【００２８】なお、本実施形態において、前置増幅器を
０．５ＧＨｚ〜６ＧＨｚの帯域を扱えるアナログ伝送用
トランスインピーダンス前置増幅器としたが、これに限
定されるものではない。
０．５ＧＨｚ〜６ＧＨｚの帯域を扱えるアナログ伝送用
トランスインピーダンス前置増幅器としたが、これに限
定されるものではない。
【００２９】（第２の実施形態）以下、本発明の第２の
実施形態について図面を参照しながら説明する。
実施形態について図面を参照しながら説明する。
【００３０】図２は本発明の第２の実施形態に係るＭＭ
ＩＣ化された光通信用トランスインピーダンス型前置増
幅器の部分的な断面構成を示している。図２に示すよう
に、ＧａＡｓからなる半絶縁性基板４０の上には、例え
ば、ＦＥＴ４１と該ＦＥＴ４１と異なる他のＦＥＴ（図
示せず）との間を直流的に分離する段間結合用コンデン
サ４２とが形成されている。
ＩＣ化された光通信用トランスインピーダンス型前置増
幅器の部分的な断面構成を示している。図２に示すよう
に、ＧａＡｓからなる半絶縁性基板４０の上には、例え
ば、ＦＥＴ４１と該ＦＥＴ４１と異なる他のＦＥＴ（図
示せず）との間を直流的に分離する段間結合用コンデン
サ４２とが形成されている。
【００３１】ＦＥＴ４１は、半絶縁性基板４０の上のリ
セス領域に形成されたショットキ型のゲート電極５１
と、該ゲート電極５１のゲート長方向側に形成されたソ
ース電極５２及びドレイン電極５３とから構成されてい
る。ゲート電極５１、ソース電極５２及びドレイン電極
５３は、シリコン酸化膜等からなる第１の層間絶縁膜５
４及び第２の層間絶縁膜５５によって覆われることによ
り互いに絶縁されると共に、ソース電極５２及びドレイ
ン電極５３の各上面には、アルミニウム等からなり、第
２の層間絶縁膜５５に設けられたコンタクトホールに充
填され、ソース電極５２及びドレイン電極５３とそれぞ
れ電気的に接続される金属配線５６が形成されている。
セス領域に形成されたショットキ型のゲート電極５１
と、該ゲート電極５１のゲート長方向側に形成されたソ
ース電極５２及びドレイン電極５３とから構成されてい
る。ゲート電極５１、ソース電極５２及びドレイン電極
５３は、シリコン酸化膜等からなる第１の層間絶縁膜５
４及び第２の層間絶縁膜５５によって覆われることによ
り互いに絶縁されると共に、ソース電極５２及びドレイ
ン電極５３の各上面には、アルミニウム等からなり、第
２の層間絶縁膜５５に設けられたコンタクトホールに充
填され、ソース電極５２及びドレイン電極５３とそれぞ
れ電気的に接続される金属配線５６が形成されている。
【００３２】段間結合用コンデンサ４２は、半絶縁性基
板４０における第１の層間絶縁膜５４の上に順次形成さ
れ、ＴｉＰｔからなる下部電極５７と、高誘電体のＳｒ
ＴｉＯ3 からなる容量絶縁膜５８と、ＷＳｉＮ／ＴｉＡ
ｕからなる上部電極５９とから構成されている。ここ
で、容量絶縁膜５８は、例えば、低温スパッタ法等を用
いて堆積されている。さらに、下部電極５７の上面にお
ける容量絶縁膜５８及び上部電極５９を含む全面に第２
の層間絶縁膜５５が堆積されている。下部電極５７の上
面における容量絶縁膜５８の外側には、第２の層間絶縁
膜５５に設けられたコンタクトホールに充填され、下部
電極５７と電気的に接続される金属配線５６が形成され
ると共に、上部電極５９の上面には、第２の層間絶縁膜
５５に設けられたコンタクトホールに充填され、上部電
極５９と電気的に接続される金属配線５６が形成されて
いる。
板４０における第１の層間絶縁膜５４の上に順次形成さ
れ、ＴｉＰｔからなる下部電極５７と、高誘電体のＳｒ
ＴｉＯ3 からなる容量絶縁膜５８と、ＷＳｉＮ／ＴｉＡ
ｕからなる上部電極５９とから構成されている。ここ
で、容量絶縁膜５８は、例えば、低温スパッタ法等を用
いて堆積されている。さらに、下部電極５７の上面にお
ける容量絶縁膜５８及び上部電極５９を含む全面に第２
の層間絶縁膜５５が堆積されている。下部電極５７の上
面における容量絶縁膜５８の外側には、第２の層間絶縁
膜５５に設けられたコンタクトホールに充填され、下部
電極５７と電気的に接続される金属配線５６が形成され
ると共に、上部電極５９の上面には、第２の層間絶縁膜
５５に設けられたコンタクトホールに充填され、上部電
極５９と電気的に接続される金属配線５６が形成されて
いる。
【００３３】このように、本実施形態によると、ＭＭＩ
Ｃ化するにあたり、ＦＥＴ４１と該ＦＥＴ４１と異なる
他のＦＥＴとの間を直流的に分離する段間結合用コンデ
ンサ４２を設けており、該段間結合用コンデンサ４２の
容量絶縁膜にはＳｒＴｉＯ3からなる高誘電体膜を用い
ている。
Ｃ化するにあたり、ＦＥＴ４１と該ＦＥＴ４１と異なる
他のＦＥＴとの間を直流的に分離する段間結合用コンデ
ンサ４２を設けており、該段間結合用コンデンサ４２の
容量絶縁膜にはＳｒＴｉＯ3からなる高誘電体膜を用い
ている。
【００３４】高誘電体であるＳｒＴｉＯ3 は、高い比誘
電率を有するため、ＤＲＡＭのキャパシタ等に応用する
研究開発が盛んである。ＳｒＴｉＯ3 の比誘電率は、そ
の生成条件にも依存するが約１５０〜２００程度であ
り、従来の半導体プロセスで通常用いられる、比誘電率
が４．２のシリコン酸化膜及び比誘電率が７のシリコン
窒化膜に比べて約２０〜５０倍である。
電率を有するため、ＤＲＡＭのキャパシタ等に応用する
研究開発が盛んである。ＳｒＴｉＯ3 の比誘電率は、そ
の生成条件にも依存するが約１５０〜２００程度であ
り、従来の半導体プロセスで通常用いられる、比誘電率
が４．２のシリコン酸化膜及び比誘電率が７のシリコン
窒化膜に比べて約２０〜５０倍である。
【００３５】すなわち、ＳｒＴｉＯ3 をコンデンサの容
量絶縁膜として用いることにより、シリコン酸化膜やシ
リコン窒化膜を用いた従来のコンデンサに比べて占有面
積を約２０分の１から５０分の１にすることができるた
め、高集積化及び基板の小型化が容易となる。
量絶縁膜として用いることにより、シリコン酸化膜やシ
リコン窒化膜を用いた従来のコンデンサに比べて占有面
積を約２０分の１から５０分の１にすることができるた
め、高集積化及び基板の小型化が容易となる。
【００３６】また、コンデンサの占有面積を従来と同様
とすると、コンデンサの容量を２０〜５０倍程度大きく
できるので、従来では不可能であった広帯域の周波数特
性を持つ低消費電力のＭＭＩＣを実現できる。
とすると、コンデンサの容量を２０〜５０倍程度大きく
できるので、従来では不可能であった広帯域の周波数特
性を持つ低消費電力のＭＭＩＣを実現できる。
【００３７】なお、本実施形態においては、高誘電体に
ＳｒＴｉＯ3 を用いたが、これに限らず、ＴａＯx であ
ってもよい。
ＳｒＴｉＯ3 を用いたが、これに限らず、ＴａＯx であ
ってもよい。
【００３８】また、伝送する信号の種類又は周波数帯域
によって、各ＦＥＴ間及び帰還ループ内に挿入される結
合コンデンサの容量を、ＭＭＩＣに集積化できる範囲で
選択しなければならないことは言うまでもない。
によって、各ＦＥＴ間及び帰還ループ内に挿入される結
合コンデンサの容量を、ＭＭＩＣに集積化できる範囲で
選択しなければならないことは言うまでもない。
【００３９】また、ＭＭＩＣとして光通信用トランスイ
ンピーダンス型前置増幅器を例に挙げたが、これに限ら
ず、ＭＭＩＣ上に形成される各種のコンデンサに高誘電
体を用いれば、回路の高集積化及び基板の小型化が容易
となる。
ンピーダンス型前置増幅器を例に挙げたが、これに限ら
ず、ＭＭＩＣ上に形成される各種のコンデンサに高誘電
体を用いれば、回路の高集積化及び基板の小型化が容易
となる。
【００４０】
【発明の効果】本発明に係る光通信用トランスインピー
ダンス型前置増幅器によると、第１のトランジスタと第
２のトランジスタにおける帰還ループを含めて出力側と
入力側とを直流的に分離する結合コンデンサを備えてい
るため、各トランジスタが交流結合となり、各トランジ
スタを動作させるには、トランジスタ単体が動作できる
最小限度のバイアス電圧でよくなる。これにより、従来
必要であった、レベルシフトダイオードと、該レベルシ
フトダイオードに印加する負電源とが不要となり、構成
を簡易化でき小型化が図れると共に、低電圧駆動が可能
となるので消費電力を低減することができる。
ダンス型前置増幅器によると、第１のトランジスタと第
２のトランジスタにおける帰還ループを含めて出力側と
入力側とを直流的に分離する結合コンデンサを備えてい
るため、各トランジスタが交流結合となり、各トランジ
スタを動作させるには、トランジスタ単体が動作できる
最小限度のバイアス電圧でよくなる。これにより、従来
必要であった、レベルシフトダイオードと、該レベルシ
フトダイオードに印加する負電源とが不要となり、構成
を簡易化でき小型化が図れると共に、低電圧駆動が可能
となるので消費電力を低減することができる。
【００４１】本発明の光通信用トランスインピーダンス
型前置増幅器において、第１のトランジスタ、第２のト
ランジスタ、帰還抵抗、第１の結合コンデンサ及び第２
の結合コンデンサが同一の半導体基板上に形成されてお
り、第１及び第２の結合コンデンサが高誘電体からなる
容量絶縁膜を有していると、第１及び第２の結合コンデ
ンサは、シリコン酸化膜等を用いた従来の結合コンデン
サよりも比誘電率が大きいので、従来の結合コンデンサ
と同一の専有面積であっても結合コンデンサの容量が大
きくなる。従って、段間に結合コンデンサを用いたとし
ても、広帯域なＭＭＩＣを実現できる。また、結合コン
デンサの容量を従来の結合コンデンサと同程度とする
と、該結合コンデンサの専有面積を縮小できるので、さ
らに小型化を達成できる。
型前置増幅器において、第１のトランジスタ、第２のト
ランジスタ、帰還抵抗、第１の結合コンデンサ及び第２
の結合コンデンサが同一の半導体基板上に形成されてお
り、第１及び第２の結合コンデンサが高誘電体からなる
容量絶縁膜を有していると、第１及び第２の結合コンデ
ンサは、シリコン酸化膜等を用いた従来の結合コンデン
サよりも比誘電率が大きいので、従来の結合コンデンサ
と同一の専有面積であっても結合コンデンサの容量が大
きくなる。従って、段間に結合コンデンサを用いたとし
ても、広帯域なＭＭＩＣを実現できる。また、結合コン
デンサの容量を従来の結合コンデンサと同程度とする
と、該結合コンデンサの専有面積を縮小できるので、さ
らに小型化を達成できる。
【００４２】本発明の光通信用トランスインピーダンス
型前置増幅器において、容量絶縁膜がＴａ又はＴｉの酸
化物を含む高誘電体からなると、該高誘電体は半導体製
造プロセスになじみやすい。
型前置増幅器において、容量絶縁膜がＴａ又はＴｉの酸
化物を含む高誘電体からなると、該高誘電体は半導体製
造プロセスになじみやすい。
【図１】本発明の第１の実施形態に係る光通信用トラン
スインピーダンス型前置増幅器を示す回路図である。
スインピーダンス型前置増幅器を示す回路図である。
【図２】本発明の第２の実施形態に係るＭＭＩＣ化され
た光通信用トランスインピーダンス型前置増幅器を示す
部分構成断面図である。
た光通信用トランスインピーダンス型前置増幅器を示す
部分構成断面図である。
【図３】従来のトランスインピーダンス型前置増幅器を
示す回路図である。
示す回路図である。
１０ 光受信部 １１ 第１の負荷抵抗 １２ 受光素子 １３ コンデンサ ２０ 光通信用トランスインピーダンス型前置増幅器 ２１ 第２の負荷抵抗 ２２ 第１のＦＥＴ ２３ 第１の段間結合用コンデンサ（第１の結合コン
デンサ） ２４ 帰還結合用コンデンサ（第２の結合コンデン
サ） ２５ 帰還抵抗 ２６ 第２のＦＥＴ ２７ 第２の段間結合用コンデンサ ２８ 第３のＦＥＴ ２９ 第１のゲートバイアス抵抗 ３０ 第２のゲートバイアス抵抗 ３１ 第３のゲートバイアス抵抗 ３２ 第１の抵抗 ３３ 第２の抵抗 ＩＮ 入力端子 ＯＵＴ 出力端子 ＨＶ 高電圧電源端子 Ｖdd 電源端子 Ｖg1 第１のゲートバイアス端子 Ｖg2 第２のゲートバイアス端子 Ｖg3 第３のゲートバイアス ４０ 半絶縁性基板 ４１ ＦＥＴ ４２ 段間結合用コンデンサ ５１ ゲート電極 ５２ ソース電極 ５３ ドレイン電極 ５４ 第１の層間絶縁膜 ５５ 第２の層間絶縁膜 ５６ 金属配線 ５７ 下部電極 ５８ 容量絶縁膜 ５９ 上部電極
デンサ） ２４ 帰還結合用コンデンサ（第２の結合コンデン
サ） ２５ 帰還抵抗 ２６ 第２のＦＥＴ ２７ 第２の段間結合用コンデンサ ２８ 第３のＦＥＴ ２９ 第１のゲートバイアス抵抗 ３０ 第２のゲートバイアス抵抗 ３１ 第３のゲートバイアス抵抗 ３２ 第１の抵抗 ３３ 第２の抵抗 ＩＮ 入力端子 ＯＵＴ 出力端子 ＨＶ 高電圧電源端子 Ｖdd 電源端子 Ｖg1 第１のゲートバイアス端子 Ｖg2 第２のゲートバイアス端子 Ｖg3 第３のゲートバイアス ４０ 半絶縁性基板 ４１ ＦＥＴ ４２ 段間結合用コンデンサ ５１ ゲート電極 ５２ ソース電極 ５３ ドレイン電極 ５４ 第１の層間絶縁膜 ５５ 第２の層間絶縁膜 ５６ 金属配線 ５７ 下部電極 ５８ 容量絶縁膜 ５９ 上部電極
Claims (4)
- 【請求項１】 入力された光信号を電気信号に変換する
受光素子の出力側に接続される光通信用トランスインピ
ーダンス型前置増幅器であって、 入力信号を増幅し、増幅した信号を出力する第１のトラ
ンジスタと、 ゲートが前記第１のトランジスタのドレインに接続され
た第２のトランジスタと、 前記第２のトランジスタのソースからの出力信号の一部
を前記第１のトランジスタのゲートに戻すための帰還抵
抗と、 前記第１のトランジスタのドレインと前記第２のトラン
ジスタのゲートとの間に接続され、前記第１のトランジ
スタと前記第２のトランジスタとを直流的に分離する第
１の結合コンデンサと、 前記第２のトランジスタのソースと前記第１のトランジ
スタのゲートとの間に接続され、前記第１のトランジス
タと前記第２のトランジスタとを直流的に分離する第２
の結合コンデンサとを備えていることを特徴とする光通
信用トランスインピーダンス型前置増幅器。 - 【請求項２】 前記第１のトランジスタ、第２のトラン
ジスタ、帰還抵抗、第１の結合コンデンサ及び第２の結
合コンデンサは、同一の半導体基板上に形成されてお
り、 前記第１及び第２の結合コンデンサは高誘電体からなる
容量絶縁膜を有していることを特徴とする光通信用トラ
ンスインピーダンス型前置増幅器。 - 【請求項３】 前記容量絶縁膜はＴａ又はＴｉの酸化物
を含む高誘電体からなることを特徴とする請求項２に記
載の光通信用トランスインピーダンス型前置増幅器。 - 【請求項４】 前記Ｔａ又はＴｉの酸化物は、ＴａＯx
又はＳｒＴｉＯx であることを特徴とする請求項３に記
載の光通信用トランスインピーダンス型前置増幅器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9277255A JPH11122053A (ja) | 1997-10-09 | 1997-10-09 | 光通信用トランスインピーダンス型前置増幅器 |
| EP98113842A EP0909021A3 (en) | 1997-10-09 | 1998-07-23 | Transimpedance pre-amplifier for optical communication |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9277255A JPH11122053A (ja) | 1997-10-09 | 1997-10-09 | 光通信用トランスインピーダンス型前置増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11122053A true JPH11122053A (ja) | 1999-04-30 |
Family
ID=17580986
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9277255A Withdrawn JPH11122053A (ja) | 1997-10-09 | 1997-10-09 | 光通信用トランスインピーダンス型前置増幅器 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0909021A3 (ja) |
| JP (1) | JPH11122053A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4917537B2 (ja) * | 2004-08-12 | 2012-04-18 | フィニサー コーポレイション | フィルタ処理を一体化して寄生静電容量が低減されたトランスインピーダンス増幅器 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2523854B (en) | 2014-05-23 | 2016-06-08 | Hilight Semiconductor Ltd | Circuitry |
-
1997
- 1997-10-09 JP JP9277255A patent/JPH11122053A/ja not_active Withdrawn
-
1998
- 1998-07-23 EP EP98113842A patent/EP0909021A3/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4917537B2 (ja) * | 2004-08-12 | 2012-04-18 | フィニサー コーポレイション | フィルタ処理を一体化して寄生静電容量が低減されたトランスインピーダンス増幅器 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0909021A2 (en) | 1999-04-14 |
| EP0909021A3 (en) | 2001-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3179628B1 (en) | Amplifier devices with in-package transmission line combiner | |
| US8334580B2 (en) | Semiconductor chip comprising a directional coupler having a specific main line and sub-line arrangement | |
| US7298600B2 (en) | Semiconductor integrated circuit device | |
| US7741896B2 (en) | High voltage drive circuit employing capacitive signal coupling and associated devices and methods | |
| US8723260B1 (en) | Semiconductor radio frequency switch with body contact | |
| US5903827A (en) | Single balanced frequency downconverter for direct broadcast satellite transmissions and hybrid ring signal combiner | |
| US6396342B1 (en) | Microwave amplifier generating distortion-reduced high output microwave power | |
| US7420790B2 (en) | Integrated circuit with protection against electrostatic damage | |
| JP2000068747A (ja) | 検波回路 | |
| US5652425A (en) | Photoelectric conversion module with noise compensation | |
| US20090115548A1 (en) | Balun circuit and integrated circuit device | |
| US9163982B2 (en) | Optical receiver device | |
| JPH11122053A (ja) | 光通信用トランスインピーダンス型前置増幅器 | |
| KR100245101B1 (ko) | 출력 증폭기 회로를 포함하는 촬상 장치 및 출력 증폭기의 형성 방법 | |
| US6678507B1 (en) | Power amplifier system and mobile communication terminal device | |
| KR101145569B1 (ko) | 전자 장치 및 반도체 기판 | |
| US6708022B1 (en) | Power amplification system and mobile radio communication terminal | |
| US7368997B2 (en) | Signal amplifier and integrated circuit | |
| US7391797B2 (en) | Integrated circuit for controlling a laser diode | |
| EP1427100B1 (en) | Preamplification circuit | |
| CN110249523B (zh) | 放大器 | |
| JP2008035203A (ja) | 電力増幅回路およびそれを用いた送信機ならびに送受信機 | |
| JPH0734526B2 (ja) | 発振装置 | |
| JP3106437B2 (ja) | 光電子集積回路素子 | |
| JP4267983B2 (ja) | 起動信号出力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050104 |