JPH11121752A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JPH11121752A
JPH11121752A JP28016797A JP28016797A JPH11121752A JP H11121752 A JPH11121752 A JP H11121752A JP 28016797 A JP28016797 A JP 28016797A JP 28016797 A JP28016797 A JP 28016797A JP H11121752 A JPH11121752 A JP H11121752A
Authority
JP
Japan
Prior art keywords
thin film
gate insulating
excimer laser
insulating film
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28016797A
Other languages
Japanese (ja)
Inventor
Mutsuko Hatano
睦子 波多野
Hajime Akimoto
秋元  肇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP28016797A priority Critical patent/JPH11121752A/en
Publication of JPH11121752A publication Critical patent/JPH11121752A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To make it possible to constitute a MIS field-effect transistor, which is actuated on a low-cost insulating board in a low voltage and at a high speed, is highly reliable and consists of a polycrystalline silicon thin film, by a method wherein an excimer laser having a prescribed wavelength irradiates the surface of the polycrystalline silicon thin film to form a gate insulating film. SOLUTION: An excimer laser irradiates an amorphous silicon thin film layer 1 deposited on an insulative substrate 10, which consists of glass, by a CVD method, whereby the thin film layer 1 is crystallized to form a polycrystalline silicon thin film layer 9 on the substrate 10. Subsequently, the excimer laser irradiates the surface of the thin film layer 9 in an oxygen atmosphere and a gate insulating film 17 consisting of an SiO2 film is formed on the layer 9. Here, when a laser beam of an ultraviolet-range wavelength (shorter than 400 nm) irradiates the layer 9 being put in the oxygen atmosphere, the surface of the layer 9 not only can be locally heated but also a reaction in the interface between the layer 9 and the film 17 can be accelerated. Moreover, an oxide film is a linearity proportional region until its thickenss is a thickness of 100 nm and the thickness of the oxide film is increased in proportion to the number of times of laser irradiation.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、絶縁性基板上の多
結晶シリコン薄膜に形成したMIS型電界効果トランジス
タに係り、高品質なゲート絶縁膜を有する半導体装置及
びその製造方法に関する。
The present invention relates to a MIS field-effect transistor formed on a polycrystalline silicon thin film on an insulating substrate, and more particularly to a semiconductor device having a high-quality gate insulating film and a method of manufacturing the same.

【0002】[0002]

【従来の技術】従来の多結晶シリコン薄膜を用いたMIS
型電界効果トランジスタのゲート絶縁膜として、900度
以上の高温炉中での多結晶シリコン薄膜を熱酸化して形
成した熱酸化シリコン膜が用いられていた(特開昭62−
117371号公報)。一方、ガラスなどの安価な絶縁基板上
に多結晶シリコン薄膜のMIS型電界効果トランジスタを
構成するために、ゲート絶縁膜としては低温成膜が可能
な減圧化学気相成長(CVD)法やECRCVD法(IEDM95 Dige
st,837(1995))などで形成されるSiO2堆積膜が用い
られていた。
2. Description of the Related Art Conventional MIS using a polycrystalline silicon thin film
A thermal silicon oxide film formed by thermally oxidizing a polycrystalline silicon thin film in a high-temperature furnace at 900 ° C. or higher has been used as a gate insulating film of a field effect transistor (Japanese Patent Laid-Open No. Sho 62-62).
No. 117371). On the other hand, low-pressure chemical vapor deposition (CVD) or ECRCVD, which can be formed at low temperature, can be used as a gate insulating film in order to construct a MIS field-effect transistor of polycrystalline silicon thin film on an inexpensive insulating substrate such as glass. (IEDM95 Dige
st, 837 (1995)) is SiO 2 deposited film formed in the like has been used.

【0003】[0003]

【発明が解決しようとする課題】上記従来の熱酸化シリ
コン膜の成膜には、900度以上の高温での熱処理プロセ
スが必要であるので、ガラスなどの安価な絶縁基板を用
いることができない。また、熱酸化プロセスでは多結晶
シリコン膜の粒界に酸素が拡散しやすい、結晶粒により
面方位が異なることが原因で、膜全体に均一に酸化が進
まない。このため均一な膜厚のゲート絶縁膜を形成する
ことができない、多結晶シリコン膜の表面の凹凸が大き
くなる、などの問題を生じる。これが原因でトランジス
タ特性のゲート耐圧の低下、あるいはキャリアの表面散
乱により移動度の低下が見られる。従来技術では、以上
のような理由からデバイス性能を向上させるために有効
なゲート絶縁膜の薄膜化が困難で、トランジスタの低電
圧化、高速化、信頼性を向上させることは困難であっ
た。
The above-described conventional thermal oxide silicon film requires a heat treatment process at a high temperature of 900 ° C. or higher, so that an inexpensive insulating substrate such as glass cannot be used. Further, in the thermal oxidation process, oxidation does not proceed uniformly over the entire film due to the fact that oxygen easily diffuses into the grain boundaries of the polycrystalline silicon film and the crystal grains have different plane orientations. For this reason, problems such as the inability to form a gate insulating film having a uniform thickness and an increase in unevenness on the surface of the polycrystalline silicon film occur. This causes a decrease in gate breakdown voltage of transistor characteristics or a decrease in mobility due to carrier surface scattering. In the related art, it is difficult to reduce the thickness of a gate insulating film effective for improving device performance for the above reasons, and it is difficult to reduce the voltage, increase the speed, and improve the reliability of the transistor.

【0004】一方、SiO2堆積膜は、膜中に不純物を含む
ため、フラットバンド電圧シフトや界面準位密度の増加
を引き起こす。このため、トランジスタのしきい電圧の
低電圧化と制御性の向上、サブスレッショルド特性の向
上を図ることに課題があった。さらにゲート耐圧の低
下、トランジスタ特性の変動という問題も生じる。従っ
て、トランジスタの低電圧化、高速化、信頼性を向上さ
せることは困難であった。
On the other hand, the SiO 2 deposited film contains impurities in the film, and thus causes a flat band voltage shift and an increase in interface state density. For this reason, there has been a problem in reducing the threshold voltage of the transistor, improving controllability, and improving sub-threshold characteristics. Further, problems such as a decrease in gate breakdown voltage and a change in transistor characteristics occur. Therefore, it has been difficult to reduce the voltage, increase the speed, and improve the reliability of the transistor.

【0005】また、従来技術によれば、同一基板上のト
ランジスタのゲート絶縁膜の厚さを、任意に変化させる
ことは困難であった。このため、回路やシステムの性能
に応じて、トランジスタ特性を制御することができなか
った。
Further, according to the prior art, it has been difficult to arbitrarily change the thickness of the gate insulating film of the transistor on the same substrate. For this reason, the transistor characteristics cannot be controlled according to the performance of the circuit or the system.

【0006】本発明の第1の目的は、上記従来技術の問
題点を解決し、ガラスなどの安価な絶縁基板上に低電
圧、高速で動作し、信頼性が高い多結晶シリコン薄膜の
MIS型電界効果トランジスタを構成することが可能な半
導体装置とその製造方法を提供することにある。
A first object of the present invention is to solve the above-mentioned problems of the prior art and provide a highly reliable polycrystalline silicon thin film which operates at low voltage and high speed on an inexpensive insulating substrate such as glass.
An object of the present invention is to provide a semiconductor device capable of forming an MIS field-effect transistor and a method of manufacturing the same.

【0007】本発明の第2の目的は、同一基板上のトラ
ンジスタのゲート絶縁膜の厚さを、任意に変化させる半
導体装置とその製造方法を提供することにある。
A second object of the present invention is to provide a semiconductor device in which the thickness of a gate insulating film of a transistor on the same substrate is arbitrarily changed, and a method of manufacturing the same.

【0008】[0008]

【課題を解決するための手段】上記第1の目的は、ゲー
ト絶縁膜を波長600nm以下のエキシマレーザを照射して
形成することにより達成される。さらに、多結晶シリコ
ン薄膜表面にエキシマレーザを照射することにより形成
した酸化膜と化学気相成長(CVD)法により堆積した酸
化膜との2層から構成されるゲート絶縁膜を用いること
により、容易に目的を達成することができる。また、第
2の目的は、該ゲート絶縁膜の厚さをレーザの照射エネ
ルギーと回数を変化させることにより制御することで達
成できる。
The first object is achieved by irradiating the gate insulating film with an excimer laser having a wavelength of 600 nm or less. Furthermore, by using a gate insulating film composed of two layers, an oxide film formed by irradiating the surface of the polycrystalline silicon thin film with an excimer laser and an oxide film deposited by a chemical vapor deposition (CVD) method, The purpose can be achieved. Further, the second object can be achieved by controlling the thickness of the gate insulating film by changing the irradiation energy and the number of times of the laser.

【0009】[0009]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

(実施例1)図1は、本発明の第1の実施例である半導
体装置の製造方法を示す。ガラスからなる絶縁性基板10
上へ、化学気相成長(CVD)法を適用して堆積した厚さ5
0nmの非結晶シリコン薄膜層1にエキシマレーザを照射す
ることで結晶化して、多結晶シリコン薄膜層9を形成す
る(図1(a),(b))。続いて酸素雰囲気中でエキシ
マレーザを多結晶シリコン薄膜層9表面に照射し、SiO2
からなる厚さ20nmのゲート絶縁膜17を形成する(図1
(c))。ここでCVD法で膜厚200nmの導電性を有する多
結晶シリコンを全面に堆積した後、異方性エッチングに
よりゲート電極18を形成する(図1(d))。続いてゲ
ート電極18をマスクとして自己整合的にn型の高濃度不
純物を導入し、ソース、ドレイン領域20、19を形成する
(図1(e))。以上のようにして、多結晶シリコン薄
膜のMIS型電界効果トランジスタが得られた。
(Embodiment 1) FIG. 1 shows a method of manufacturing a semiconductor device according to a first embodiment of the present invention. Insulating substrate 10 made of glass
On top, a thickness of 5 deposited by chemical vapor deposition (CVD)
The 0 nm amorphous silicon thin film layer 1 is crystallized by excimer laser irradiation to form a polycrystalline silicon thin film layer 9 (FIGS. 1 (a) and 1 (b)). Followed by irradiating the excimer laser to the polycrystalline silicon thin film layer 9 surface in an oxygen atmosphere, SiO 2
A 20-nm-thick gate insulating film 17 made of
(C)). Here, polycrystalline silicon having a thickness of 200 nm having conductivity is deposited on the entire surface by a CVD method, and then a gate electrode 18 is formed by anisotropic etching (FIG. 1D). Subsequently, high-concentration n-type impurities are introduced in a self-aligned manner using the gate electrode 18 as a mask to form source and drain regions 20 and 19 (FIG. 1E). As described above, a polycrystalline silicon thin film MIS type field effect transistor was obtained.

【0010】本実施例では、非結晶シリコン薄膜の結晶
化とゲート絶縁膜を形成のためのレーザ照射はそれぞれ
独立に行った。これにより、ゲート絶縁膜の品質、界面
の状態が向上すると同時に、膜厚制御の精度も向上する
という効果がある。
In this embodiment, the crystallization of the amorphous silicon thin film and the laser irradiation for forming the gate insulating film were performed independently. As a result, the quality of the gate insulating film and the state of the interface are improved, and the accuracy of controlling the film thickness is also improved.

【0011】エキシマレーザ照射による酸化過程を詳細
に説明する。酸素雰囲気中にある多結晶シリコン薄膜に
紫外領域波長(400nm以下)のレーザを照射すると、薄
膜表面を局所的に加熱できるばかりでなく、界面での反
応を促進することができる。図2(a)に示すように、
波長が400nm以下になるとSiの光吸収係数は、著しく増
大するからである。
The oxidation process by excimer laser irradiation will be described in detail. When a polycrystalline silicon thin film in an oxygen atmosphere is irradiated with a laser having an ultraviolet region wavelength (400 nm or less), not only can the thin film surface be locally heated, but also the reaction at the interface can be promoted. As shown in FIG.
This is because the light absorption coefficient of Si significantly increases when the wavelength is 400 nm or less.

【0012】図2(b)は、1atmO2中での酸化膜厚のレ
ーザ照射回数、および照射エネルギー依存性を示す。酸
化膜厚が100nmまでは線形性比例領域であり、レーザ照
射回数に比例して酸化膜厚は増加する。このため、1nm
の精度で正確に酸化膜厚を制御することができ、またそ
の際の線形性比例定数は1000℃、1atmO2中で熱酸化した
場合と比べて100倍以上大きな値を示す。これはレーザ
光によって酸素分子が励起されて、すでに形成されてい
る酸化膜を通してシリコン表面へ酸化種の拡散が促進さ
れる効果である。従って反応律速過程において、酸化速
度を大きく上げることができる。さらに、多結晶シリコ
ン薄膜/ゲート絶縁膜の界面準位密度が低減されるとい
う効果もある。
FIG. 2B shows the dependence of the oxide film thickness in 1 atmO 2 on the number of laser irradiations and the irradiation energy. The region up to an oxide film thickness of 100 nm is a linearity proportional region, and the oxide film thickness increases in proportion to the number of laser irradiations. For this reason, 1 nm
The thickness of the oxide film can be accurately controlled with the precision described above, and the linearity proportionality constant at that time shows a value that is 100 times or more larger than that in the case of thermal oxidation in 1000 ° C. and 1 atmO 2 . This is an effect that oxygen molecules are excited by the laser beam, and diffusion of the oxidized species to the silicon surface through the already formed oxide film is promoted. Therefore, the oxidation rate can be greatly increased in the reaction rate controlling process. Further, there is an effect that the interface state density of the polycrystalline silicon thin film / gate insulating film is reduced.

【0013】また、図2からわかるように、酸化膜厚
は、レーザの照射エネルギーの増大に伴い増加する。一
方、1パルスでのレーザ照射時間は10ns以下と短いた
め、粒界に酸素が拡散する距離を数nm以下に抑えること
ができる。このため均一な膜厚のゲート絶縁膜を形成す
ることができると同時に多結晶シリコン膜の表面の凹凸
を抑制することもできる。従ってトランジスタ特性のゲ
ート耐圧を向上させ、移動度の向上を図ることができ
る。
As can be seen from FIG. 2, the oxide film thickness increases with an increase in laser irradiation energy. On the other hand, since the laser irradiation time in one pulse is as short as 10 ns or less, the distance over which oxygen diffuses into the grain boundaries can be suppressed to several nm or less. Therefore, a gate insulating film having a uniform thickness can be formed, and at the same time, irregularities on the surface of the polycrystalline silicon film can be suppressed. Therefore, the gate breakdown voltage of the transistor characteristics can be improved, and the mobility can be improved.

【0014】以上示したように、本実施例によれば、薄
膜ガラスなどの安価な絶縁基板上に薄いゲート絶縁膜の
膜厚を均一に精度よく制御することができるので、低電
圧、高速で動作し、信頼性が高い多結晶シリコン薄膜の
MIS型電界効果トランジスタを得ることができる。
As described above, according to this embodiment, the thickness of a thin gate insulating film can be uniformly and accurately controlled on an inexpensive insulating substrate such as a thin film glass, so that low voltage and high speed can be achieved. Operates and is highly reliable
An MIS type field effect transistor can be obtained.

【0015】本実施例では、ゲート絶縁膜として酸化シ
リコン膜を形成したが、酸化シリコン膜形成後続いて窒
化性ガス雰囲気中でエキシマレーザを照射することによ
り、信頼性が高い酸窒化膜を得ることができる。また、
ゲート絶縁膜形成後続いてフッ素系ガス雰囲気中でエキ
シマレーザを照射することにより、ゲート絶縁膜の信頼
性をより向上させることができる。
In this embodiment, a silicon oxide film is formed as a gate insulating film. However, after forming the silicon oxide film, a highly reliable oxynitride film is obtained by irradiating an excimer laser in a nitriding gas atmosphere. Can be. Also,
By irradiating an excimer laser in a fluorine-based gas atmosphere after the formation of the gate insulating film, the reliability of the gate insulating film can be further improved.

【0016】(実施例2)図4は本発明の第2の実施例
である半導体装置の製造方法を示す。ガラスからなる絶
縁性基板10上へ、化学気相成長(CVD)法を適用して堆
積した厚さ50nmの非結晶シリコン薄膜層1にエキシマレ
ーザを照射することで結晶化して、多結晶シリコン薄膜
層9を形成する(図2(a),(b))。続いてイオン打
ち込み法あるいはイオンドーピング法により、多結晶シ
リコン薄膜層9から深さ方向に必要なゲート絶縁膜の厚
さに対応した深さ20nmの酸素イオン導入領域16を形成す
る(図1(c))。
Embodiment 2 FIG. 4 shows a method of manufacturing a semiconductor device according to a second embodiment of the present invention. A 50 nm thick amorphous silicon thin film layer 1 deposited on a glass insulating substrate 10 by applying a chemical vapor deposition (CVD) method is crystallized by irradiating an excimer laser to a polycrystalline silicon thin film. The layer 9 is formed (FIGS. 2A and 2B). Subsequently, an oxygen ion introduction region 16 having a depth of 20 nm corresponding to the required thickness of the gate insulating film is formed in the depth direction from the polycrystalline silicon thin film layer 9 by ion implantation or ion doping (FIG. 1 (c)). )).

【0017】次に真空中でエキシマレーザを多結晶シリ
コン薄膜層9表面に照射し、多結晶シリコン薄膜表面に
導入した酸素と反応させ、SiO2からなる厚さ20nmのゲー
ト絶縁膜17を形成する(図1(d))。以下、図示を略
すが、さらにCVD法で膜厚200nmの導電性を有する多結晶
シリコンを全面に堆積した後、異方性エッチングにより
ゲート電極を形成し、このゲート電極に対して自己整合
的にn型の高濃度不純物を導入し、ソース、ドレイン領
域を形成し、多結晶シリコン薄膜のMIS型電界効果トラ
ンジスタを得た。
Next, the surface of the polycrystalline silicon thin film layer 9 is irradiated with an excimer laser in a vacuum to react with oxygen introduced on the surface of the polycrystalline silicon thin film, thereby forming a 20-nm thick gate insulating film 17 made of SiO 2. (FIG. 1 (d)). Hereinafter, although not shown, a 200-nm-thick conductive polycrystalline silicon film is further deposited on the entire surface by a CVD method, and then a gate electrode is formed by anisotropic etching. Source and drain regions were formed by introducing n-type high-concentration impurities, and an MIS field-effect transistor of a polycrystalline silicon thin film was obtained.

【0018】この方法によると、図3に示すように酸素
イオン打ち込みエネルギーにより、ゲート絶縁膜の厚さ
を制御することができる。また1パルスでのレーザ照射
時間は10ns以下と短いため、粒界に酸素が拡散する距離
を数nm以下に抑えることができる。このため均一な膜厚
のゲート絶縁膜を形成することができると同時に多結晶
シリコン膜の表面の凹凸を抑制することもできる。従っ
てトランジスタ特性のゲート耐圧を向上させ、移動度の
向上を図ることができる。
According to this method, the thickness of the gate insulating film can be controlled by the oxygen ion implantation energy as shown in FIG. Further, since the laser irradiation time in one pulse is as short as 10 ns or less, the distance over which oxygen diffuses into the grain boundary can be suppressed to several nm or less. Therefore, a gate insulating film having a uniform thickness can be formed, and at the same time, irregularities on the surface of the polycrystalline silicon film can be suppressed. Therefore, the gate breakdown voltage of the transistor characteristics can be improved, and the mobility can be improved.

【0019】以上示したように、本実施例によれば、ガ
ラスなどの安価な絶縁基板上に薄いゲート絶縁膜の膜厚
を均一に精度よく制御することができるので、低電圧、
高速で動作し、信頼性が高い多結晶シリコン薄膜のMIS
型電界効果トランジスタを得ることができる。
As described above, according to the present embodiment, the thickness of a thin gate insulating film can be uniformly and accurately controlled on an inexpensive insulating substrate such as glass.
High-speed, highly reliable polycrystalline silicon thin film MIS
Type field effect transistor can be obtained.

【0020】本実施例では、非結晶シリコン薄膜の結晶
化とゲート絶縁膜を形成のためのレーザ照射はそれぞれ
独立に行ったが、酸素雰囲気中で結晶化とゲート絶縁膜
形成を同時に行っても同様の効果を得ることができる。
In this embodiment, the crystallization of the amorphous silicon thin film and the laser irradiation for forming the gate insulating film are performed independently, but the crystallization and the formation of the gate insulating film may be performed simultaneously in an oxygen atmosphere. Similar effects can be obtained.

【0021】(実施例3)図5は、本発明の第3の実施
例である多結晶シリコン薄膜のMIS型電界効果トランジ
スタの断面構造を示す。ゲート絶縁膜は、本発明の第
1、あるいは第2の実施例によりエキシマレーザを照射
することにより形成したゲート絶縁膜17と化学気相成長
(CVD)法により堆積したゲート絶縁膜14の2層から構成
される。すなわち、チャネルが形成される多結晶シリコ
ン薄膜9の表面には、不純物の含有量が小さく、界面準
位密度が小さいゲート絶縁膜17を採用し、その上層に被
覆性が優れたゲート絶縁膜14を積層する。本実施例によ
れば、低電圧、高速で動作し、信頼性が高い多結晶シリ
コン薄膜のMIS型電界効果トランジスタを得ることがで
きる。
(Embodiment 3) FIG. 5 shows a cross-sectional structure of a polycrystalline silicon thin film MIS type field effect transistor according to a third embodiment of the present invention. The gate insulating film has two layers: a gate insulating film 17 formed by irradiating an excimer laser according to the first or second embodiment of the present invention and a gate insulating film 14 deposited by a chemical vapor deposition (CVD) method. Consists of That is, on the surface of the polycrystalline silicon thin film 9 on which the channel is formed, a gate insulating film 17 having a low impurity content and a low interface state density is adopted, and a gate insulating film 14 having an excellent covering property is formed thereon. Are laminated. According to the present embodiment, it is possible to obtain a highly reliable polycrystalline silicon thin film MIS field effect transistor that operates at a low voltage and at a high speed.

【0022】(実施例4)本発明のガラス基板上に形成
される薄膜トランジスタを画像表示素子として用い、駆
動回路102,メモリ104,CPU103,インタフェース105な
どの周辺回路をガラス基板に一体化して構成した画像表
示装置を図6に示す。一体化して構成するために、特別
な実装が不必要であり、信号を高速で伝送することがで
きる、低コスト化を図ることができる、などの効果があ
る。
Example 4 A thin film transistor formed on a glass substrate of the present invention was used as an image display element, and peripheral circuits such as a drive circuit 102, a memory 104, a CPU 103, and an interface 105 were integrated with the glass substrate. FIG. 6 shows an image display device. Since it is configured integrally, special mounting is not required, and there are effects that signals can be transmitted at high speed and cost can be reduced.

【0023】周辺回路を構成するMIS型薄膜電界効果ト
ランジスタは、高速・低電圧駆動が重要である。このた
め、ゲート絶縁膜は50nm以下に薄膜にする必要がある。
一方、画像表示部を駆動するMIS型薄膜電界効果トラン
ジスタは、高い耐圧と信頼性の向上が重要である。この
ためゲート絶縁膜を20nm以下の薄膜にすることはできな
い。従って、同一基板上のトランジスタのゲート絶縁膜
の厚さを、用途によって局所的に変化することが重要で
ある。
It is important that the MIS type thin film field effect transistor constituting the peripheral circuit be driven at high speed and at low voltage. For this reason, the gate insulating film needs to be thinned to 50 nm or less.
On the other hand, it is important for the MIS type thin film field effect transistor that drives the image display section to have high breakdown voltage and improved reliability. For this reason, the gate insulating film cannot be made as thin as 20 nm or less. Therefore, it is important to locally change the thickness of the gate insulating film of the transistor on the same substrate depending on the application.

【0024】本発明の第4の実施例は、ゲート絶縁膜を
形成するための波長400nm以下のエキシマレーザの照射
回数、あるいは照射エネルギーを変化させるための製造
方法である。すなわち画像表示部は、周辺回路部よりレ
ーザ照射回数を多く、あるいはレーザ照射エネルギーを
大きくすることにより、ゲート絶縁膜の厚さを高精度に
制御することができる。
The fourth embodiment of the present invention is a manufacturing method for changing the number of irradiations or the irradiation energy of an excimer laser having a wavelength of 400 nm or less for forming a gate insulating film. That is, the image display unit can control the thickness of the gate insulating film with high precision by increasing the number of laser irradiations or increasing the laser irradiation energy compared with the peripheral circuit unit.

【0025】[0025]

【発明の効果】本発明によれば、高品質なゲート絶縁膜
により、低電圧、高速で動作し、信頼性が高い多結晶シ
リコン薄膜のMIS型電界効果トランジスタを得ることが
できる。
According to the present invention, it is possible to obtain a highly reliable polycrystalline silicon thin film MIS type field effect transistor which operates at a low voltage and at a high speed with a high quality gate insulating film.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例による半導体装置の製造
工程を示す断面図。
FIG. 1 is a sectional view showing a manufacturing process of a semiconductor device according to a first embodiment of the present invention.

【図2】Siの光吸収特性(a)およびレーザエネルギと
生成SiO2膜厚の関係(b)を示すグラフ。
FIG. 2 is a graph showing a light absorption characteristic of Si (a) and a relationship (b) between laser energy and a formed SiO 2 film thickness.

【図3】酸素イオン打込みエネルギと生成SiO2膜厚の関
係を示すグラフ。
FIG. 3 is a graph showing a relationship between oxygen ion implantation energy and formed SiO 2 film thickness.

【図4】本発明の第2の実施例による半導体装置の製造
工程を示す断面図。
FIG. 4 is a sectional view illustrating a manufacturing process of a semiconductor device according to a second embodiment of the present invention.

【図5】本発明の第3の実施例による半導体装置の断面
構造。
FIG. 5 is a cross-sectional structure of a semiconductor device according to a third embodiment of the present invention.

【図6】本発明の第4の実施例による半導体装置及びそ
の製造方法を示す斜視図。
FIG. 6 is a perspective view showing a semiconductor device and a method of manufacturing the same according to a fourth embodiment of the present invention.

【符号の説明】[Explanation of symbols]

9…多結晶シリコン薄膜層、10…絶縁性基板、1…非結晶
シリコン薄膜層、14…ゲート絶縁膜、17…ゲート絶縁
膜、18…ゲート電極、19…ドレイン領域、20…ソース領
域、16…酸素イオン導入領域、100 …ガラス基板、101
…画像表示部、102…駆動回路、103…CPU、104…メモ
リ、105 …インタフェース。
9 ... polycrystalline silicon thin film layer, 10 ... insulating substrate, 1 ... amorphous silicon thin film layer, 14 ... gate insulating film, 17 ... gate insulating film, 18 ... gate electrode, 19 ... drain region, 20 ... source region, 16 ... Oxygen ion introduction region, 100 ... Glass substrate, 101
... image display unit, 102 ... drive circuit, 103 ... CPU, 104 ... memory, 105 ... interface.

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】絶縁性基板上の非晶質シリコンあるいは多
結晶シリコン薄膜からなる半導体層上にゲート絶縁膜を
介して設けたゲート電極と、該半導体層に設けたソー
ス、ドレイン領域を有するMIS型電界効果トランジスタ
において、該ゲート絶縁膜は波長400nm以下のエキシマ
レーザを照射することにより形成され、該ゲート絶縁膜
の厚さは照射エネルギーと回数により制御する工程を有
することを特徴とする半導体装置の製造方法。
An MIS having a gate electrode provided on a semiconductor layer made of an amorphous silicon or polycrystalline silicon thin film on an insulating substrate via a gate insulating film, and a source / drain region provided in the semiconductor layer In the field-effect transistor, the gate insulating film is formed by irradiating an excimer laser having a wavelength of 400 nm or less, and the thickness of the gate insulating film is controlled by irradiation energy and the number of times. Manufacturing method.
【請求項2】請求項1において、酸素雰囲気中で該非晶
質シリコンあるいは多結晶シリコン薄膜表面にエキシマ
レーザを照射する酸化工程を有することを特徴とする半
導体装置の製造方法。
2. The method of manufacturing a semiconductor device according to claim 1, further comprising an oxidation step of irradiating the surface of the amorphous silicon or polycrystalline silicon thin film with an excimer laser in an oxygen atmosphere.
【請求項3】請求項1において、該非晶質シリコンある
いは多結晶シリコン薄膜表面に酸素イオンをイオン打ち
込みあるいはイオンドーピングにより導入する工程と、
該酸素イオンが導入された多結晶シリコン表面にエキシ
マレーザを照射する工程とを有することを特徴とする半
導体装置の製造方法。
3. The method according to claim 1, wherein oxygen ions are implanted into the surface of the amorphous silicon or polycrystalline silicon thin film by ion implantation or ion doping.
Irradiating an excimer laser to the surface of the polycrystalline silicon into which the oxygen ions have been introduced.
【請求項4】請求項1において、酸素雰囲気中で該非晶
質シリコンあるいは多結晶シリコン薄膜表面にエキシマ
レーザを照射する酸化工程と、窒化性ガス雰囲気中でエ
キシマレーザを照射する窒化工程を有することを特徴と
する半導体装置の製造方法。
4. The method according to claim 1, further comprising an oxidizing step of irradiating the surface of the amorphous silicon or polycrystalline silicon thin film with an excimer laser in an oxygen atmosphere, and a nitriding step of irradiating the excimer laser in a nitriding gas atmosphere. A method for manufacturing a semiconductor device, comprising:
【請求項5】請求項1において、酸素雰囲気中で該非晶
質シリコンあるいは多結晶シリコン薄膜表面にエキシマ
レーザを照射する酸化工程と、フッ素系雰囲気中でエキ
シマレーザを照射する工程を有することを特徴とする半
導体装置の製造方法。
5. The method according to claim 1, further comprising an oxidation step of irradiating the surface of the amorphous silicon or polycrystalline silicon thin film with an excimer laser in an oxygen atmosphere, and a step of irradiating the excimer laser in a fluorine-based atmosphere. Manufacturing method of a semiconductor device.
【請求項6】ゲート絶縁膜が、絶縁性基板上の非晶質シ
リコンあるいは多結晶シリコン薄膜表面に波長400nm以
下のエキシマレーザを照射することにより形成された酸
化膜と、化学気相成長(CVD)法により堆積した酸化膜
との2層から構成されることを特徴とする半導体装置。
6. An oxide film formed by irradiating the surface of an amorphous silicon or polycrystalline silicon thin film on an insulating substrate with an excimer laser having a wavelength of 400 nm or less, and a gate insulating film formed by chemical vapor deposition (CVD). A semiconductor device comprising two layers: an oxide film deposited by a method).
【請求項7】請求項6記載のエキシマレーザを照射する
ことにより形成した酸化膜の厚さは、20nm以下であるこ
とを特徴とする半導体装置。
7. A semiconductor device according to claim 6, wherein the thickness of the oxide film formed by irradiating the excimer laser is 20 nm or less.
【請求項8】請求項6記載のゲート絶縁膜は、酸素雰囲
気中で該非晶質シリコンあるいは多結晶シリコン薄膜表
面にエキシマレーザを照射する酸化工程、化学気相成長
(CVD)法により酸化膜を堆積する工程、窒素あるいは
酸素雰囲気中でエキシマレーザを照射する工程を有する
ことを特徴とする半導体装置の製造方法。
8. The gate insulating film according to claim 6, wherein the oxide film is formed by an oxidation step of irradiating the surface of the amorphous silicon or polycrystalline silicon thin film with an excimer laser in an oxygen atmosphere, and a chemical vapor deposition (CVD) method. A method for manufacturing a semiconductor device, comprising: a step of depositing; and a step of irradiating an excimer laser in a nitrogen or oxygen atmosphere.
【請求項9】絶縁性基板上に画像表示部と周辺回路を有
する画像表示装置であって、前記画像表示部を駆動する
MIS型薄膜電界効果トランジスタの第1のゲート絶縁膜
は、前記周辺回路を構成するMIS型薄膜電界効果トラン
ジスタの第2のゲート絶縁膜よりも膜厚が大きいことを
特徴とする半導体装置。
9. An image display device having an image display unit and a peripheral circuit on an insulating substrate, wherein the image display unit is driven.
A semiconductor device, wherein the first gate insulating film of the MIS type thin film field effect transistor is thicker than the second gate insulating film of the MIS type thin film field effect transistor forming the peripheral circuit.
【請求項10】絶縁性基板上に画像表示部と周辺回路を
有する画像表示装置であって、前記画像表示部を駆動す
るMIS型薄膜電界効果トランジスタの第1のゲート絶縁
膜を形成するための波長400nm以下のエキシマレーザの
照射エネルギーは、前記周辺回路を構成するMIS型薄膜
電界効果トランジスタの第2のゲート絶縁膜を形成する
ための照射エネルギーより大きいことを特徴とする半導
体装置の製造方法。
10. An image display device having an image display section and a peripheral circuit on an insulating substrate, wherein the first gate insulating film of the MIS type thin film field effect transistor for driving the image display section is formed. A method of manufacturing a semiconductor device, wherein irradiation energy of an excimer laser having a wavelength of 400 nm or less is larger than irradiation energy for forming a second gate insulating film of an MIS type thin film field effect transistor constituting the peripheral circuit.
【請求項11】絶縁性基板上に画像表示部と周辺回路を
有する画像表示装置であって、前記画像表示部を駆動す
るMIS型薄膜電界効果トランジスタの第1のゲート絶縁
膜を形成するための波長400nm以下のエキシマレーザの
照射回数は、前記周辺回路を構成するMIS型薄膜電界効
果トランジスタの第2のゲート絶縁膜を形成するための
照射回数よりも多いことを特徴とする半導体装置の製造
方法。
11. An image display device having an image display portion and a peripheral circuit on an insulating substrate, wherein the first gate insulating film of an MIS type thin film field effect transistor for driving the image display portion is formed. A method for manufacturing a semiconductor device, wherein the number of times of irradiation with an excimer laser having a wavelength of 400 nm or less is larger than the number of times of irradiation for forming a second gate insulating film of an MIS type thin film field effect transistor constituting the peripheral circuit. .
JP28016797A 1997-10-14 1997-10-14 Semiconductor device and manufacture thereof Pending JPH11121752A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28016797A JPH11121752A (en) 1997-10-14 1997-10-14 Semiconductor device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28016797A JPH11121752A (en) 1997-10-14 1997-10-14 Semiconductor device and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH11121752A true JPH11121752A (en) 1999-04-30

Family

ID=17621246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28016797A Pending JPH11121752A (en) 1997-10-14 1997-10-14 Semiconductor device and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH11121752A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100607607B1 (en) 2003-03-28 2006-08-02 후지쓰 메디아 데바이스 가부시키가이샤 Surface acoustic wave device and method of fabricating the same
JP2015502029A (en) * 2011-11-11 2015-01-19 京東方科技集團股▲ふん▼有限公司 THIN FILM TRANSISTOR, MANUFACTURING METHOD THEREOF, AND DISPLAY DEVICE
WO2016138715A1 (en) * 2015-03-03 2016-09-09 京东方科技集团股份有限公司 Preparation method for low temperature polysilicon thin film and thin film transistor, thin film transistor , display panel and display device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100607607B1 (en) 2003-03-28 2006-08-02 후지쓰 메디아 데바이스 가부시키가이샤 Surface acoustic wave device and method of fabricating the same
JP2015502029A (en) * 2011-11-11 2015-01-19 京東方科技集團股▲ふん▼有限公司 THIN FILM TRANSISTOR, MANUFACTURING METHOD THEREOF, AND DISPLAY DEVICE
WO2016138715A1 (en) * 2015-03-03 2016-09-09 京东方科技集团股份有限公司 Preparation method for low temperature polysilicon thin film and thin film transistor, thin film transistor , display panel and display device
US9842735B2 (en) 2015-03-03 2017-12-12 Boe Technology Group Co., Ltd. Method of manufacturing low temperature polycrystalline silicon thin film and thin film transistor, thin film transistor, display panel and display device

Similar Documents

Publication Publication Date Title
KR950001151B1 (en) Manufacturing method of semiconductor device
JP4709442B2 (en) Thin film transistor manufacturing method
US7608475B2 (en) Buffer layer for promoting electron mobility and thin film transistor having the same
JP4406540B2 (en) Thin film transistor substrate and manufacturing method thereof
JP2003068757A (en) Active matrix substrate and manufacturing method thereof
JP4312741B2 (en) Thin film transistor substrate for liquid crystal display device and manufacturing method thereof
JPH11121752A (en) Semiconductor device and manufacture thereof
JP2001185548A (en) Semiconductor device and manufacturing method thereof
KR20050106250A (en) A method of fabricating poly thin film transistor with plasma treatment
KR100271082B1 (en) Method of manufacturing semiconductor device
JPH09139499A (en) Manufacture of thin film transistor
JP2000068518A (en) Manufacture of thin-film transistor
JP2759411B2 (en) Semiconductor device and manufacturing method thereof
JP2734359B2 (en) Thin film transistor and method of manufacturing the same
JPH03227525A (en) Manufacture of thin film transistor
JPH04320378A (en) Memory transistor
JPH077157A (en) Manufacture of thin film transistor
JPH06181178A (en) Fabrication of thin film transistor
KR20030038725A (en) Method of manufacturing a semiconductor device comprising mos-transistors having gate oxides of different thicknesses
JP2939819B2 (en) Method for manufacturing thin film transistor
JP2888461B2 (en) Insulated gate semiconductor device and method of manufacturing the same
JPH0536721A (en) Manufacture of field effect transistor
JP3213531B2 (en) Method for manufacturing semiconductor device
JPH11145425A (en) Manufacture of semiconductor element and semiconductor device
JP3684909B2 (en) Thin film transistor manufacturing method

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040824

A131 Notification of reasons for refusal

Effective date: 20040831

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041029

A02 Decision of refusal

Effective date: 20050201

Free format text: JAPANESE INTERMEDIATE CODE: A02