JPH11121748A - Semiconductor substrate and semiconductor element - Google Patents

Semiconductor substrate and semiconductor element

Info

Publication number
JPH11121748A
JPH11121748A JP22700498A JP22700498A JPH11121748A JP H11121748 A JPH11121748 A JP H11121748A JP 22700498 A JP22700498 A JP 22700498A JP 22700498 A JP22700498 A JP 22700498A JP H11121748 A JPH11121748 A JP H11121748A
Authority
JP
Japan
Prior art keywords
silicon carbide
thin film
crystal
semiconductor substrate
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22700498A
Other languages
Japanese (ja)
Inventor
Makoto Kitahata
真 北畠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP22700498A priority Critical patent/JPH11121748A/en
Publication of JPH11121748A publication Critical patent/JPH11121748A/en
Pending legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To make it possible to obtain a semiconductor element, which is high in breakdown voltage and is large also in electric capacity, by a method wherein a semiconductor substrate comprises a silicon thin film crystal grown on the surface of an electrically conductive silicon carbide crystal. SOLUTION: This semiconductor substrate 1 is formed by crystal growing a silicon thin film 13 on the surface of a silicon carbide(SiC) substrate 12. The SiC substrate 12 consists of a 6H-SiC single crystal and the surface of the substrate 12 is formed in such a way that the surface is formed into an offcut surface of 4 deg. of the face (0001). Moreover, the Si thin film 13 also has the same offcut surface as the above offcut surface) and the Si thin film 13 is formed of a single crystal which can form a MOS transistor or the like. Owing to this, the surface of the substrate 12 hating the offcut surface of the 4 deg. of the face (0001) is cleaned, the substrate 12 is introduced in an MBE growth chamber and with the substrate 12 heated at 800 deg.C or thereabouts, for example, at the degree of vacuum of 10<-8> Torr or thereabouts, for example, an Si film is fed from a k-cell to the substrate 12. Thereby, the thin film 13 is heteroepitaxially grown.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、珪素(シリコン:
Si)、および炭化珪素(炭化シリコン:SiC)を含
む半導体基板およびそのような半導体基板を用いた半導
体素子に関し、特に、耐圧が高く、電流容量も大きい大
電力用に適した半導体素子に関するものである。
The present invention relates to silicon (silicon:
The present invention relates to a semiconductor substrate containing Si) and silicon carbide (silicon carbide: SiC) and a semiconductor device using such a semiconductor substrate, and more particularly to a semiconductor device having a high withstand voltage and a large current capacity. is there.

【0002】[0002]

【従来の技術】従来のMOS(Metal Oxide Silicon)
やバイポーラトランジスタなどの半導体素子は、例えば
シリコン基板に不純物を注入した層状構造等を形成して
構成されている。
2. Description of the Related Art Conventional MOS (Metal Oxide Silicon)
Semiconductor devices such as transistors and bipolar transistors are formed by forming a layered structure or the like in which impurities are implanted into a silicon substrate, for example.

【0003】このような半導体素子の耐圧は、出力電流
経路となるシリコン層が絶縁破壊を生じる程度等によっ
て制約される。また、電流容量は、特性劣化を生じるよ
うな素子温度の上昇程度などによって制約される。
The breakdown voltage of such a semiconductor device is limited by the degree to which a silicon layer serving as an output current path causes dielectric breakdown. In addition, the current capacity is limited by the degree of increase in the element temperature that causes deterioration of characteristics.

【0004】そこで、従来、半導体素子の耐圧を高くす
るために、シリコン層の厚さを厚くしたり、また、電流
容量を増大させるために、構造的に放熱量が大きくなる
ように構成したりしている。さらに、より高電圧や高電
流を必要とする回路を構成する場合には、多数の半導体
素子を直列や並列に接続したり、空冷フィンや水冷装置
等の付属装置を設けて素子の温度上昇を抑えるようにし
たりしている。
Therefore, conventionally, the thickness of the silicon layer is increased in order to increase the breakdown voltage of the semiconductor element, and the heat dissipation is structurally increased in order to increase the current capacity. doing. Furthermore, when configuring a circuit that requires a higher voltage or higher current, a large number of semiconductor elements can be connected in series or in parallel, or an auxiliary device such as an air-cooling fin or water-cooling device can be provided to reduce the temperature rise of the element. I try to keep it down.

【0005】[0005]

【発明が解決しようとする課題】しかし、上記のように
多数の半導体素子を用いたり大がかりな冷却装置を用い
たりすることは、半導体素子を用いて構成する装置の大
型化や複雑化を招き、製造コストも増大する。一方、半
導体素子単体の耐圧や電流容量は、大幅に向上させるこ
とが困難である。特に、耐圧を高くするためにシリコン
層の厚さを増大させると、放熱量が低下しがちであると
ともに、オン時抵抗が増大するため、損失が増大して一
層発熱量が多くなる。
However, the use of a large number of semiconductor elements or the use of a large-scale cooling device as described above causes an increase in the size and complexity of a device configured using semiconductor elements. Manufacturing costs also increase. On the other hand, it is difficult to significantly improve the withstand voltage and current capacity of a single semiconductor element. In particular, when the thickness of the silicon layer is increased in order to increase the breakdown voltage, the amount of heat radiation tends to decrease, and the on-time resistance increases, so that the loss increases and the amount of heat generation further increases.

【0006】なお、放熱量の増大等を図った半導体素子
としては、例えば特開昭59−27544号公報に開示
されているように、酸化ベリリウム等を含む炭化珪素が
焼結されて成る絶縁性の基礎基板上にシリコン層を形成
したものが知られている。しかし、そのような焼結体の
基礎基板上に形成されるシリコン層は多結晶体であるた
め、結晶粒を増大させるためにレーザビームによる加熱
などの繁雑な工程を必要とする。しかも、そのような焼
結体の炭化珪素の基礎基板を用いても、炭化珪素基板は
単なる絶縁体の放熱板であり、耐圧性の向上やオン時抵
抗の低減には何ら寄与しない。
[0006] As a semiconductor element for which the amount of heat radiation is increased, for example, as disclosed in JP-A-59-27544, an insulating material formed by sintering silicon carbide containing beryllium oxide or the like is used. A silicon substrate formed on a basic substrate is known. However, since the silicon layer formed on the base substrate of such a sintered body is a polycrystalline body, a complicated process such as heating with a laser beam is required to increase crystal grains. In addition, even if such a sintered silicon carbide base substrate is used, the silicon carbide substrate is merely a radiator plate of an insulator, and does not contribute to improving the pressure resistance or reducing the on-state resistance.

【0007】本発明は、上記の点に鑑み、高耐圧で、電
流容量も大きい半導体素子、およびそのような半導体素
子を形成し得る半導体基板の提供を目的としている。
In view of the above, it is an object of the present invention to provide a semiconductor element having a high withstand voltage and a large current capacity, and a semiconductor substrate on which such a semiconductor element can be formed.

【0008】[0008]

【課題を解決するための手段】本発明の半導体基板は、
電気伝導性の炭化珪素結晶の表面に結晶成長させた珪素
薄膜を含むことを特徴としている。
According to the present invention, there is provided a semiconductor substrate comprising:
It is characterized by including a silicon thin film grown on the surface of an electrically conductive silicon carbide crystal.

【0009】これにより、耐圧に関与する空乏層が炭化
珪素側まで広がって形成され絶縁耐圧の高い半導体基板
を得ることができる。また、出力電流経路を流れる電流
によって発生する熱は、熱伝導率の大きい炭化珪素を介
して効率的に放熱されるので、上昇温度の低い半導体基
板を得ることができる。したがって、耐圧が高く許容電
流も大きい、大電力用のトランジスタ等の半導体素子を
形成することができる。
Thus, a semiconductor substrate having a high withstand voltage can be obtained because the depletion layer involved in the withstand voltage extends to the silicon carbide side. Further, heat generated by a current flowing through the output current path is efficiently radiated through silicon carbide having a high thermal conductivity, so that a semiconductor substrate having a low temperature rise can be obtained. Therefore, a semiconductor element such as a high-power transistor having a high withstand voltage and a large allowable current can be formed.

【0010】また、前記炭化珪素が単結晶であり、前記
珪素薄膜が炭化珪素結晶の表面にヘテロエピタキシャル
成長させた単結晶薄膜であることを特徴としている。
The silicon carbide is a single crystal, and the silicon thin film is a single crystal thin film heteroepitaxially grown on the surface of the silicon carbide crystal.

【0011】このような炭化珪素と珪素の単結晶薄膜と
は、良好な結晶構造と急峻な界面とを有し、半導体素子
の電流経路等を構成する電気的にアクティブな部材とし
て用いることができる。ここで、上記炭化珪素および珪
素の単結晶薄膜は、必ずしも薄膜等の全領域にわたって
完全な結晶構造を有するものでなくてもよい。すなわ
ち、通常の単結晶がそうであるように、珪素薄膜の界面
や内部に多少の格子欠陥を含むものなどであっても、実
質的にアモルファスや多結晶体と明確に区別される電気
伝導性を有する結晶状態であればよい。
Such a silicon carbide and silicon single crystal thin film has a good crystal structure and a steep interface, and can be used as an electrically active member constituting a current path or the like of a semiconductor element. . Here, the silicon carbide and the single crystal thin film of silicon do not necessarily have to have a complete crystal structure over the entire region such as the thin film. In other words, even in the case where a silicon thin film contains some lattice defects at the interface or inside, as in the case of a normal single crystal, the electrical conductivity is clearly distinguished from the amorphous or polycrystalline material. It is sufficient if it is a crystalline state having

【0012】本願発明者は、上記のような珪素薄膜の結
晶成長を容易にするために種々試みた結果、炭化珪素結
晶として、所定の結晶構造および表面を有するものを用
いればよいことを見出した。すなわち、炭化珪素結晶が
3C−SiCであり、炭化珪素結晶の表面が(001)
面もしくは{111}面である場合、または炭化珪素結
晶がα−SiCであり、炭化珪素結晶の表面が{000
1}面であることにより、珪素薄膜の結晶成長が容易に
なる。
As a result of various attempts to facilitate the crystal growth of the silicon thin film as described above, the present inventor has found that a silicon carbide crystal having a predetermined crystal structure and surface may be used. . That is, the silicon carbide crystal is 3C—SiC, and the surface of the silicon carbide crystal is (001).
Plane or {111} plane, or the silicon carbide crystal is α-SiC, and the surface of the silicon carbide crystal is
The 1} plane facilitates crystal growth of the silicon thin film.

【0013】ここで、3C−SiCとは、多くの結晶多
形を示す炭化珪素の中で立方晶形の結晶構造を有するも
のをいい(Cは立方晶を示す。)、β−SiCとも呼ば
れるものである。一方、α−SiCとは、β−SiC以
外の結晶構造を有するものをいい、4H、6H、15R
(Hは六方晶を、Rは菱面体構造を示す。)等の結晶構
造を有するものが含まれる。。
[0013] Here, 3C-SiC refers to silicon carbide having a cubic crystal structure among silicon carbides exhibiting many crystal polymorphs (C indicates a cubic crystal), and also referred to as β-SiC. It is. On the other hand, α-SiC refers to those having a crystal structure other than β-SiC, such as 4H, 6H, 15R
(H represents a hexagonal crystal, and R represents a rhombohedral structure.). .

【0014】また、炭化珪素結晶の表面が(001)
面、{111}面、または{0001}のオフカット面
であって、テラスの幅が1nm以上であるか、または上
記各面から0.05°以上、かつ10°以下傾いたオフ
カット面である場合には、珪素薄膜のヘテロエピタキシ
ャル成長が一層容易になる。なお、テラスの幅が1nm
より小さい場合や、上記結晶方位からの傾きが10°よ
りも大きい場合には、珪素が、それぞれ結晶方位の異な
る結晶粒を含む多結晶となり、結晶粒界での電子の移動
が妨げられるなどの問題を生じがちになる。
The surface of the silicon carbide crystal is (001)
Plane, {111} plane, or {0001} off-cut plane, wherein the width of the terrace is 1 nm or more, or an off-cut plane inclined from each of the above surfaces by 0.05 ° or more and 10 ° or less. In some cases, heteroepitaxial growth of a silicon thin film becomes easier. The width of the terrace is 1 nm
If the diameter is smaller or the inclination from the crystal orientation is larger than 10 °, silicon becomes polycrystalline including crystal grains having different crystal orientations, and the movement of electrons at crystal grain boundaries is hindered. Prone to problems.

【0015】上記炭化珪素結晶は、珪素結晶の表面に形
成されたものを用いてもよい。すなわち、炭化珪素結晶
は、珪素結晶の表面に比較的容易に形成しやすく、ま
た、そのような炭化珪素結晶は一般に市販されているも
のを入手することなども容易である。
The silicon carbide crystal may be formed on the surface of the silicon crystal. That is, the silicon carbide crystal is relatively easily formed on the surface of the silicon crystal, and a commercially available silicon carbide crystal can be easily obtained.

【0016】また、本発明の半導体素子は、電気伝導性
の炭化珪素結晶の表面に結晶成長させた珪素薄膜を含む
半導体素子であって、前記炭化珪素結晶が出力電流経路
中に設けられていることを特徴としている。より具体的
には、ソース電極またはエミッタ電極と、ドレイン電極
またはコレクタ電極との間に珪素薄膜が介在するように
構成されている。
A semiconductor device according to the present invention is a semiconductor device including a silicon thin film crystal-grown on the surface of an electrically conductive silicon carbide crystal, wherein the silicon carbide crystal is provided in an output current path. It is characterized by: More specifically, it is configured such that a silicon thin film is interposed between a source electrode or an emitter electrode and a drain electrode or a collector electrode.

【0017】このように構成されていることにより、半
導体素子のオフ時には、半導体素子に印加される電圧に
よる電界が、主として珪素よりも絶縁耐圧が高い炭化珪
素にかかるため、高い耐圧を得ることができる。また、
半導体素子のオン時に発生する熱は、熱伝導率の大きい
炭化珪素を介して放熱されるので、上昇温度が低く抑え
られ、したがって、大きな電流を流すことができる。一
方、従来の珪素を用いた半導体素子と同等の耐圧に設定
する場合には、炭化珪素の厚さを薄くすることができる
ので、出力電流経路が短くなってオン抵抗が低減される
うえ、放熱効率がさらに高くなるとともに、損失が低下
することにより発熱量が減少するため、一層、半導体素
子の上昇温度を低く抑えることができ、したがって、許
容電流を大きくすることができる。
With this configuration, when the semiconductor element is turned off, the electric field due to the voltage applied to the semiconductor element is mainly applied to silicon carbide having a higher withstand voltage than silicon, so that a high withstand voltage can be obtained. it can. Also,
The heat generated when the semiconductor element is turned on is radiated through silicon carbide having a high thermal conductivity, so that the temperature rise can be suppressed low, and a large current can flow. On the other hand, when the breakdown voltage is set to be equivalent to that of a conventional semiconductor device using silicon, the thickness of silicon carbide can be reduced, so that the output current path is shortened, the on-resistance is reduced, and the heat dissipation is reduced. Since the efficiency is further increased and the heat loss is reduced due to the reduced loss, the temperature rise of the semiconductor element can be further reduced, and the allowable current can be increased.

【0018】[0018]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

(実施の形態1)実施の形態1に係る半導体基板11
は、図1に示すように、炭化珪素(炭化シリコン:Si
C)基板12の表面に珪素(シリコン:Si)薄膜13
が結晶成長して形成されている。
(Embodiment 1) Semiconductor substrate 11 according to Embodiment 1
Represents silicon carbide (silicon carbide: Si) as shown in FIG.
C) Silicon (silicon: Si) thin film 13 on the surface of substrate 12
Are formed by crystal growth.

【0019】上記SiC基板12は、6H−SiCの単
結晶から成り、その表面が(0001)面の4°のオフ
カット面になるように形成されている。また、Si薄膜
13も、同様のオフカット面を有し、MOSトランジス
タ等を形成可能な単結晶が形成されている。
The SiC substrate 12 is made of a 6H-SiC single crystal, and is formed so that its surface is a 4 ° off-cut surface of the (0001) plane. The Si thin film 13 also has a similar off-cut surface, and is formed of a single crystal capable of forming a MOS transistor or the like.

【0020】上記のような半導体基板11は、次のよう
にして製造することができる。
The semiconductor substrate 11 as described above can be manufactured as follows.

【0021】(1)まず、(0001)面の4°のオフ
カット面を有する6H−SiCの単結晶から成るSiC
基板12の表面を洗浄し、MBE成長室内に導入する。
(1) First, a SiC made of a 6H-SiC single crystal having a 4 ° off-cut surface of the (0001) plane
The surface of the substrate 12 is cleaned and introduced into the MBE growth chamber.

【0022】(2)次に、10-8Torr程度の真空度
で、SiC基板12を800℃程度に加熱するととも
に、k−cellからSiを供給することにより、Si
薄膜13をヘテロエピタキシャル成長させる。
(2) Next, the SiC substrate 12 is heated to about 800 ° C. at a degree of vacuum of about 10 −8 Torr, and Si is supplied from the k-cell to obtain Si.
The thin film 13 is heteroepitaxially grown.

【0023】なお、Si薄膜13のヘテロエピタキシャ
ル成長は、CVD装置を用い、同様の基板温度に加熱す
るとともにシランを供給することによっても行うことが
できる。
The heteroepitaxial growth of the Si thin film 13 can also be performed by using a CVD apparatus, heating the substrate to a similar temperature, and supplying silane.

【0024】また、SiC基板12は、上記のようにオ
フカット面を有するものに限らず、(0001)面また
は下記(数1)で示す面({0001}面)を有してい
れば、Si薄膜13を結晶成長させることができるが、
これらの面のオフカット面を有する場合には、より容易
に結晶成長させることができる。より詳しくは、テラス
の幅が1nm以上、または、上記結晶方位からの傾きが
0.05°以上、10°以下のオフカット面を有する場
合に、特に結晶成長が容易になる。
The SiC substrate 12 is not limited to the one having the off-cut surface as described above, but may have a (0001) surface or a surface ({0001} surface) shown by the following (Formula 1). Although the crystal growth of the Si thin film 13 can be performed,
When these surfaces have off-cut surfaces, crystal growth can be more easily performed. More specifically, when the terrace width is 1 nm or more, or when it has an off-cut surface whose inclination from the crystal orientation is 0.05 ° or more and 10 ° or less, crystal growth becomes particularly easy.

【0025】[0025]

【数1】 (Equation 1)

【0026】また、6H−SiCに限らず、他の多形の
SiC、例えば4H−SiC等のα−SiCで、{00
01}面を有するものや、3C−SiCで、(001)
面または{111}面を有するものを用いてもよい。さ
らに、これらの上記と同様のオフカット面を有するもの
を用いると、やはり、より結晶成長が容易になる。この
場合には、形成されるSi薄膜13も同様のオフカット
面を有するものになる。
In addition to 6H-SiC, other polymorphic SiC, for example, α-SiC such as 4H-SiC, can be used in the form of $ 00.
A (001) plane having a {01} plane or 3C-SiC
A plane or a plane having a {111} plane may be used. Further, when those having the same off-cut surface as those described above are used, the crystal growth becomes easier. In this case, the formed Si thin film 13 also has a similar off-cut surface.

【0027】(実施の形態2)実施の形態2にかかる半
導体基板21は、図2に示すように、Si基板24上
に、SiC層22、およびSi薄膜23がそれぞれ結晶
成長して形成されている。
(Second Embodiment) As shown in FIG. 2, a semiconductor substrate 21 according to a second embodiment is formed by forming a SiC layer 22 and a Si thin film 23 on a Si substrate 24 by crystal growth. I have.

【0028】上記Si基板24は、Siの単結晶のウェ
ハから成り、その表面が(001)面になるように形成
されている。また、SiC層22およびSi薄膜23
も、同様の結晶構造(表面が(001)の3C−Si
C、Si)を有する単結晶から成っている。
The Si substrate 24 is made of a Si single crystal wafer, and is formed so that its surface is a (001) plane. Further, the SiC layer 22 and the Si thin film 23
Has the same crystal structure (3C-Si having a surface of (001))
C, Si).

【0029】上記のような半導体基板21は、次のよう
にして製造することができる。
The semiconductor substrate 21 as described above can be manufactured as follows.

【0030】(1)まず、(001)面を有するSiの
単結晶から成るSi基板24の表面を洗浄し、MBE成
長室内に導入する。
(1) First, the surface of a Si substrate 24 made of a single crystal of Si having a (001) plane is cleaned and introduced into an MBE growth chamber.

【0031】(2)次に、炭素(C)を電子ビーム蒸着
器から供給するとともに、10-8Torr程度の真空度
で、Si基板24を1000℃程度に加熱する。Si基
板24の温度が上昇したら、さらに、k−cellから
Siを供給することにより、Si基板24と同様の(0
01)面を有する3C−SiCのSiC層22をヘテロ
エピタキシャル成長させる。
(2) Next, carbon (C) is supplied from the electron beam evaporator, and the Si substrate 24 is heated to about 1000 ° C. at a degree of vacuum of about 10 −8 Torr. When the temperature of the Si substrate 24 rises, Si is further supplied from the k-cell so that (0)
01) A 3C-SiC SiC layer 22 having a plane is heteroepitaxially grown.

【0032】(3)さらに、前記実施の形態1と同様に
して、SiC層22の表面にSi薄膜23をヘテロエピ
タキシャル成長させる。
(3) Further, in the same manner as in the first embodiment, a Si thin film 23 is heteroepitaxially grown on the surface of the SiC layer 22.

【0033】なお、Si基板24として、実施の形態1
のSiC基板12と同様に、テラスの幅が1nm以上、
または、上記結晶方位からの傾きが0.05°以上、1
0°以下のオフカット面を有するものを用いると、特に
結晶成長が容易になる。この場合には、形成されるSi
C層22およびSi薄膜23も同様のオフカット面を有
するものになる。
The Si substrate 24 according to the first embodiment is used.
As in the case of the SiC substrate 12, the width of the terrace is 1 nm or more,
Alternatively, the inclination from the crystal orientation is 0.05 ° or more,
The use of a material having an off-cut surface of 0 ° or less facilitates crystal growth. In this case, the Si
The C layer 22 and the Si thin film 23 also have similar off-cut surfaces.

【0034】また、Si基板24として、{111}面
を有するものを用いても、SiC層22およびSi薄膜
23を結晶成長させることができる。さらに、{11
1}面に対しても、上記と同様のオフカット面を有する
ものを用いると、やはり、より結晶成長が容易になる。
Further, even if a Si substrate 24 having a {111} plane is used, the SiC layer 22 and the Si thin film 23 can be crystal-grown. In addition, $ 11
When a 1} -plane having the same off-cut plane as described above is used, crystal growth becomes easier.

【0035】(実施の形態3)前記実施の形態1の半導
体基板11を用いた縦型MOSトランジスタの例を説明
する。
(Embodiment 3) An example of a vertical MOS transistor using the semiconductor substrate 11 of Embodiment 1 will be described.

【0036】このMOSトランジスタに用いられる半導
体基板11は、図3に示すように、円盤状で厚さが30
0μmのSiC基板12の表面12aに、厚さが10μ
mの単結晶のSi薄膜13が結晶成長されて形成されて
いる。上記SiC基板12は、あらかじめドーパントと
しての窒素(N)が1018レベルのドーピングレベルで
ドープされ、n型6H−SiCに形成されている。ま
た、Si薄膜13は、例えば結晶成長中にホスフィンを
供給することにより、ドーパントとしてのリン(P)が
1017程度のドーピングレベルで注入され、n-型に形
成されている。
As shown in FIG. 3, the semiconductor substrate 11 used for this MOS transistor has a disk shape and a thickness of 30 mm.
On the surface 12a of the SiC substrate 12 having a thickness of 10 μm,
m single crystal Si thin film 13 is formed by crystal growth. The SiC substrate 12 is doped with nitrogen (N) as a dopant in advance at a doping level of 10 18 to form n-type 6H-SiC. The Si thin film 13 is formed into an n -type by supplying phosphine during crystal growth, for example, to implant phosphorus (P) as a dopant at a doping level of about 10 17 .

【0037】Si薄膜13には、その表面13aから5
μmの深さにボロン(B)がドープされたドーナツ形の
p型層36が形成されている。このp型層36中には、
さらにリン(P)等のイオン注入により、n+型層37
が形成されている。
The Si thin film 13 has 5
A donut-shaped p-type layer 36 doped with boron (B) to a depth of μm is formed. In this p-type layer 36,
Further, the n + -type layer 37 is implanted by ion implantation of phosphorus (P) or the like.
Are formed.

【0038】上記n+型層37の上方には、ポリシリコ
ンから成り、n+型層37にオーミック接合するソース
電極38が設けられている。また、Si薄膜13の中心
部上方、すなわちp型層36の内周部付近の上方には、
シリコン酸化膜39を介して、アルミニウム(Al)か
ら成るゲート電極40が設けられている。すなわち、主
として、スイッチングを行うゲート部分がSi薄膜13
上にシリコン酸化膜39を介して形成されている。一
方、SiC基板12の裏面側には、ニッケル(Ni)の
オーミック電極から成るドレイン電極34が形成されて
いる。
Above the n + -type layer 37, there is provided a source electrode 38 made of polysilicon and in ohmic contact with the n + -type layer 37. Further, above the center of the Si thin film 13, that is, above the vicinity of the inner periphery of the p-type layer 36,
A gate electrode 40 made of aluminum (Al) is provided via a silicon oxide film 39. That is, the gate portion for switching is mainly composed of the Si thin film 13.
It is formed thereon with a silicon oxide film 39 interposed therebetween. On the other hand, a drain electrode 34 made of a nickel (Ni) ohmic electrode is formed on the back side of the SiC substrate 12.

【0039】上記のように構成されたMOSトランジス
タは、ゲート電極40に印加される電圧に応じて、ソー
ス電極38とドレイン電極34との間の導通が制御され
る。
In the MOS transistor configured as described above, the conduction between the source electrode 38 and the drain electrode 34 is controlled according to the voltage applied to the gate electrode 40.

【0040】すなわち、オフ時には、n-型のSi薄膜
13からSiC基板12にかけて空乏層が広がり、ソー
ス電極38とドレイン電極34との間が非導通状態にな
る。この場合、電界は主にSiC基板12にかかるた
め、MOSトランジスタの耐圧は、Siよりも絶縁耐圧
が高いSiCによってほぼ定まり、1000V以上の耐
圧であることが確認された。すなわち、上記SiC基板
12と同じ厚さ(300μm)のn-型Si基板を用い
た従来のMOSトランジスタの耐圧が500Vであるの
に対して、大幅に耐圧を向上させることができる。
That is, when turned off, the depletion layer spreads from the n type Si thin film 13 to the SiC substrate 12, and the source electrode 38 and the drain electrode 34 become non-conductive. In this case, since the electric field is mainly applied to the SiC substrate 12, the withstand voltage of the MOS transistor is substantially determined by SiC having a higher withstand voltage than Si, and it has been confirmed that the withstand voltage is 1000 V or more. That is, the withstand voltage of the conventional MOS transistor using the n -type Si substrate having the same thickness (300 μm) as the SiC substrate 12 is 500 V, but the withstand voltage can be greatly improved.

【0041】一方、オン時には、n+型層37、Si薄
膜13、およびSiC基板12を介して、ソース電極3
8とドレイン電極34との間に電流が流れる導通状態に
なる。このとき、MOSトランジスタは流れる電流によ
って発熱するが、SiCは熱伝導率が大きく、また、S
iC基板12と、その表面に結晶成長して形成されたS
i薄膜13との接合面での熱伝達率が大きいため、発生
した熱はSiC基板12を介して効率よく放熱される。
それゆえ、Si基板を用いた同じサイズのMOSトラン
ジスタに比べて、1.8倍の電流を流しても、MOSト
ランジスタの上昇温度を同じ程度に抑えることができ
る。
On the other hand, at the time of ON, the source electrode 3 is connected via the n + -type layer 37, the Si thin film 13, and the SiC substrate 12.
8 and the drain electrode 34 are brought into a conducting state in which a current flows. At this time, the MOS transistor generates heat due to the flowing current, but SiC has a large thermal conductivity, and
iC substrate 12 and S formed by crystal growth on its surface
Since the heat transfer coefficient at the joint surface with the i thin film 13 is large, the generated heat is efficiently radiated through the SiC substrate 12.
Therefore, the temperature rise of the MOS transistor can be suppressed to the same level even if a current 1.8 times larger than that of the same size MOS transistor using the Si substrate is applied.

【0042】また、上記のようなMOSトランジスタの
耐圧を、厚さが300μmのSi基板を用いたMOSト
ランジスタと同じ500Vに設定するとすると、SiC
基板12の厚さを100μm以下程度に薄くすることが
できる。この場合には、出力電流経路が短くなるので、
オン抵抗が70%以下に低減される。しかも、放熱効率
がさらに高くくなるとともに、損失が低下することによ
り発熱量が減少するので、一層、MOSトランジスタの
上昇温度を低く抑えることができる。
If the breakdown voltage of the MOS transistor as described above is set to 500 V, which is the same as that of a MOS transistor using a 300 μm-thick Si substrate, the SiC
The thickness of the substrate 12 can be reduced to about 100 μm or less. In this case, the output current path becomes shorter,
The on-resistance is reduced to 70% or less. In addition, the heat dissipation efficiency is further increased, and the heat loss is reduced due to the reduced loss, so that the temperature rise of the MOS transistor can be further reduced.

【0043】(実施の形態4)上記実施の形態3のMO
Sトランジスタにおける半導体基板11に代えて、図4
に示すように、実施の形態2の半導体基板21を用いて
もよい。なお、前記実施の形態2、3と同様の機能を有
する構成要素については、同一の符号を付して説明を省
略する。
(Embodiment 4) MO of Embodiment 3
Instead of the semiconductor substrate 11 in the S transistor, FIG.
As shown in FIG. 7, the semiconductor substrate 21 of the second embodiment may be used. Note that components having the same functions as those of the second and third embodiments are denoted by the same reference numerals and description thereof is omitted.

【0044】このように構成される場合でも、やはり、
出力電流経路中(ソース電極38、ドレイン電極34
間)にSiC層22が介在しているため、耐圧が高くな
るとともに、SiC層22の熱伝導率が大きいため、放
熱効率が高く、上昇温度が低く抑えられるので、大きな
電流を流すことができる。
Even in the case of such a configuration,
In the output current path (source electrode 38, drain electrode 34
Since the SiC layer 22 intervenes between them, the withstand voltage is increased, and the thermal conductivity of the SiC layer 22 is large, so that the heat dissipation efficiency is high and the temperature rise is suppressed low, so that a large current can flow. .

【0045】(実施の形態5)前記実施の形態1の半導
体基板11を用いたMOSトランジスタの他の例を説明
する。なお、本実施の形態5においても、前記実施の形
態1、3と同様の機能を有する構成要素については、同
一の符号を付して説明を省略する。
(Fifth Embodiment) Another example of the MOS transistor using the semiconductor substrate 11 of the first embodiment will be described. In the fifth embodiment as well, components having the same functions as those in the first and third embodiments are given the same reference numerals, and description thereof is omitted.

【0046】このMOSトランジスタは、図5に示すよ
うに、Si薄膜13の一部が除去され、SiC基板12
が露出した部分にドレイン電極44が設けられている。
上記Si薄膜13の除去は、例えば酸素とフロンガスを
用いたプラズマエッチングにより行うことができる。な
お、Si薄膜13が完全に除去されずにSiC基板12
とゲート電極44との間に若干のSi薄膜13が介在し
ていても、MOSトランジスタを形成することはでき
る。
In this MOS transistor, as shown in FIG. 5, a part of the Si thin film 13 is removed and the SiC substrate 12 is removed.
The drain electrode 44 is provided in a portion where the is exposed.
The removal of the Si thin film 13 can be performed, for example, by plasma etching using oxygen and chlorofluorocarbon gas. Note that the SiC substrate 12 is not completely removed without removing the Si thin film 13.
Even if a small amount of the Si thin film 13 is interposed between the gate electrode 44 and the gate electrode 44, a MOS transistor can be formed.

【0047】上記のように構成される場合でも、やは
り、高い耐圧が得られるとともに、上昇温度を低く抑え
て大きな電流を流すことができる。
Even in the case of the above configuration, a high withstand voltage can be obtained, and a large current can be supplied while the temperature rise is kept low.

【0048】なお、上記実施の形態3〜5においては、
半導体基板11,21を用いてMOSトランジスタを形
成した例を示したが、バイポーラトランジスタを形成す
る場合でも、出力電流経路中にSiCが介在するように
形成することにより、同様に耐圧の向上および電流容量
の増大の効果が得られる。
In the above-described third to fifth embodiments,
Although an example in which MOS transistors are formed using the semiconductor substrates 11 and 21 has been described, even when a bipolar transistor is formed, the formation of SiC in the output current path similarly improves the withstand voltage and increases the current. The effect of increasing the capacity can be obtained.

【0049】[0049]

【発明の効果】本発明は、以上説明したような形態で実
施され、以下に記載されるような効果を奏する。
The present invention is embodied in the form described above and has the following effects.

【0050】すなわち、電気伝導性の炭化珪素結晶の表
面に結晶成長させた珪素薄膜を含む半導体基板を形成
し、上記炭化珪素結晶が、半導体素子の出力電流経路中
に設けられていることにより、高耐圧で、電流容量も大
きい半導体素子、およびそのような半導体素子を形成し
得る半導体基板を得ることができるという効果を奏す
る。
That is, a semiconductor substrate including a silicon thin film grown on an electrically conductive silicon carbide crystal is formed, and the silicon carbide crystal is provided in an output current path of a semiconductor element. It is possible to obtain a semiconductor element having a high withstand voltage and a large current capacity and a semiconductor substrate on which such a semiconductor element can be formed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 実施の形態1の半導体基板の構成を示す断面
図である。
FIG. 1 is a cross-sectional view illustrating a configuration of a semiconductor substrate according to a first embodiment;

【図2】 実施の形態2の半導体基板の構成を示す断面
図である。
FIG. 2 is a sectional view illustrating a configuration of a semiconductor substrate according to a second embodiment;

【図3】 実施の形態3の半導体素子の構成を示す断面
図である。
FIG. 3 is a cross-sectional view illustrating a configuration of a semiconductor device according to a third embodiment;

【図4】 実施の形態4の半導体素子の構成を示す断面
図である。
FIG. 4 is a cross-sectional view illustrating a configuration of a semiconductor device according to a fourth embodiment.

【図5】 実施の形態5の半導体素子の構成を示す断面
図である。
FIG. 5 is a cross-sectional view showing a configuration of a semiconductor device of a fifth embodiment.

【符号の説明】[Explanation of symbols]

11 半導体基板 12 SiC基板 12a 表面 13 Si薄膜 13a 表面 21 半導体基板 22 SiC層 23 Si薄膜 24 Si基板 34 ドレイン電極 36 p型層 37 n+型層 38 ソース電極 39 シリコン酸化膜 40 ゲート電極 44 ドレイン電極Reference Signs List 11 semiconductor substrate 12 SiC substrate 12a surface 13 Si thin film 13a surface 21 semiconductor substrate 22 SiC layer 23 Si thin film 24 Si substrate 34 drain electrode 36 p-type layer 37 n + type layer 38 source electrode 39 silicon oxide film 40 gate electrode 44 drain electrode

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 21/331 H01L 29/72 29/73 29/78 301B ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 6 Identification code FI H01L 21/331 H01L 29/72 29/73 29/78 301B

Claims (15)

【特許請求の範囲】[Claims] 【請求項1】 電気伝導性の炭化珪素結晶の表面に結晶
成長させた珪素薄膜を含むことを特徴とする半導体基
板。
1. A semiconductor substrate comprising a silicon thin film crystal-grown on the surface of an electrically conductive silicon carbide crystal.
【請求項2】 請求項1の半導体基板であって、前記炭
化珪素が単結晶であり、前記珪素薄膜が炭化珪素結晶の
表面にヘテロエピタキシャル成長させた単結晶薄膜であ
ることを特徴とする半導体基板。
2. The semiconductor substrate according to claim 1, wherein said silicon carbide is a single crystal, and said silicon thin film is a single crystal thin film heteroepitaxially grown on a surface of said silicon carbide crystal. .
【請求項3】 請求項1の半導体基板であって、前記炭
化珪素結晶が3C−SiCであり、前記珪素薄膜が結晶
成長する前記炭化珪素結晶の表面が(001)面である
ことを特徴とする半導体基板。
3. The semiconductor substrate according to claim 1, wherein the silicon carbide crystal is 3C—SiC, and a surface of the silicon carbide crystal on which the silicon thin film grows is a (001) plane. Semiconductor substrate.
【請求項4】 請求項1の半導体基板であって、前記炭
化珪素結晶が3C−SiCであり、前記珪素薄膜が結晶
成長する前記炭化珪素結晶の表面が(001)面のオフ
カット面であって、前記表面に存在する(001)テラ
スの幅が1nm以上であることを特徴とする半導体基
板。
4. The semiconductor substrate according to claim 1, wherein the silicon carbide crystal is 3C—SiC, and a surface of the silicon carbide crystal on which the silicon thin film grows is an (001) off-cut plane. A width of the (001) terrace existing on the surface is 1 nm or more.
【請求項5】 請求項1の半導体基板であって、前記炭
化珪素結晶が3C−SiCであり、前記珪素薄膜が結晶
成長する前記炭化珪素結晶の表面が(001)面から
0.05°以上、かつ10°以下傾いたオフカット面で
あることを特徴とする半導体基板。
5. The semiconductor substrate according to claim 1, wherein the silicon carbide crystal is 3C—SiC, and a surface of the silicon carbide crystal on which the silicon thin film grows is 0.05 ° or more from a (001) plane. A semiconductor substrate having an off-cut surface inclined at an angle of 10 ° or less.
【請求項6】 請求項1の半導体基板であって、前記炭
化珪素結晶が3C−SiCであり、前記珪素薄膜が結晶
成長する前記炭化珪素結晶の表面が{111}面である
ことを特徴とする半導体基板。
6. The semiconductor substrate according to claim 1, wherein the silicon carbide crystal is 3C—SiC, and a surface of the silicon carbide crystal on which the silicon thin film grows is a {111} plane. Semiconductor substrate.
【請求項7】 請求項1の半導体基板であって、前記炭
化珪素結晶が3C−SiCであり、前記珪素薄膜が結晶
成長する前記炭化珪素結晶の表面が{111}面のオフ
カット面であって、前記表面に存在する{111}テラ
スの幅が1nm以上であることを特徴とする半導体基
板。
7. The semiconductor substrate according to claim 1, wherein said silicon carbide crystal is 3C—SiC, and a surface of said silicon carbide crystal on which said silicon thin film grows is an off-cut plane of {111} plane. A width of the {111} terrace existing on the surface is 1 nm or more.
【請求項8】 請求項1の半導体基板であって、前記炭
化珪素結晶が3C−SiCであり、前記珪素薄膜が結晶
成長する前記炭化珪素結晶の表面が{111}面から
0.05°以上、かつ10°以下傾いたオフカット面で
あることを特徴とする半導体基板。
8. The semiconductor substrate according to claim 1, wherein the silicon carbide crystal is 3C—SiC, and a surface of the silicon carbide crystal on which the silicon thin film grows is 0.05 ° or more from a {111} plane. A semiconductor substrate having an off-cut surface inclined at an angle of 10 ° or less.
【請求項9】 請求項1の半導体基板であって、前記炭
化珪素結晶がα−SiCであり、前記珪素薄膜が結晶成
長する前記炭化珪素結晶の表面が{0001}面である
ことを特徴とする半導体基板。
9. The semiconductor substrate according to claim 1, wherein the silicon carbide crystal is α-SiC, and a surface of the silicon carbide crystal on which the silicon thin film grows is a {0001} plane. Semiconductor substrate.
【請求項10】 請求項1の半導体基板であって、前記
炭化珪素結晶がα−SiCであり、前記珪素薄膜が結晶
成長する前記炭化珪素結晶の表面が{0001}面のオ
フカット面であって、前記表面に存在する{0001}
テラスの幅が1nm以上であることを特徴とする半導体
基板。
10. The semiconductor substrate according to claim 1, wherein said silicon carbide crystal is α-SiC, and a surface of said silicon carbide crystal on which said silicon thin film grows is an off-cut plane of {0001} plane. And {0001} existing on the surface
A semiconductor substrate having a terrace width of 1 nm or more.
【請求項11】 請求項1の半導体基板であって、前記
炭化珪素結晶がα−SiCであり、前記珪素薄膜が結晶
成長する前記炭化珪素結晶の表面が{0001}面から
0.05°以上、かつ10°以下傾いたオフカット面で
あることを特徴とする半導体基板。
11. The semiconductor substrate according to claim 1, wherein said silicon carbide crystal is α-SiC, and a surface of said silicon carbide crystal on which said silicon thin film grows is 0.05 ° or more from a {0001} plane. A semiconductor substrate having an off-cut surface inclined at an angle of 10 ° or less.
【請求項12】 請求項1の半導体基板であって、前記
炭化珪素結晶が珪素結晶の表面に形成されていることを
特徴とする半導体基板。
12. The semiconductor substrate according to claim 1, wherein the silicon carbide crystal is formed on a surface of the silicon crystal.
【請求項13】 電気伝導性の炭化珪素結晶の表面に結
晶成長させた珪素薄膜を含む半導体素子であって、前記
炭化珪素結晶が、出力電流経路中に設けられていること
を特徴とする半導体素子。
13. A semiconductor device including a silicon thin film crystal-grown on the surface of an electrically conductive silicon carbide crystal, wherein the silicon carbide crystal is provided in an output current path. element.
【請求項14】 請求項13の電界効果型半導体素子で
あって、ソース電極が、出力電流経路における前記珪素
薄膜側に設けられる一方、ドレイン電極が、出力電流経
路における前記炭化珪素結晶側に設けられていることを
特徴とする半導体素子。
14. The field-effect semiconductor device according to claim 13, wherein a source electrode is provided on the silicon thin film side in an output current path, and a drain electrode is provided on the silicon carbide crystal side in an output current path. A semiconductor element characterized in that:
【請求項15】 請求項13のバイポーラ型半導体素子
であって、エミッタ電極が、出力電流経路における前記
珪素薄膜側に設けられる一方、コレクタ電極が、出力電
流経路における前記炭化珪素結晶側に設けられているこ
とを特徴とする半導体素子。
15. The bipolar semiconductor device according to claim 13, wherein an emitter electrode is provided on said silicon thin film side in an output current path, and a collector electrode is provided on said silicon carbide crystal side in an output current path. A semiconductor element characterized by the following.
JP22700498A 1997-08-13 1998-08-11 Semiconductor substrate and semiconductor element Pending JPH11121748A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22700498A JPH11121748A (en) 1997-08-13 1998-08-11 Semiconductor substrate and semiconductor element

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP21838897 1997-08-13
JP9-218388 1997-08-13
JP22700498A JPH11121748A (en) 1997-08-13 1998-08-11 Semiconductor substrate and semiconductor element

Publications (1)

Publication Number Publication Date
JPH11121748A true JPH11121748A (en) 1999-04-30

Family

ID=26522537

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22700498A Pending JPH11121748A (en) 1997-08-13 1998-08-11 Semiconductor substrate and semiconductor element

Country Status (1)

Country Link
JP (1) JPH11121748A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6329088B1 (en) * 1999-06-24 2001-12-11 Advanced Technology Materials, Inc. Silicon carbide epitaxial layers grown on substrates offcut towards <1{overscore (1)}00>
JP2006245243A (en) * 2005-03-02 2006-09-14 Fuji Electric Device Technology Co Ltd Semiconductor device and manufacturing method thereof
JP2006351743A (en) * 2005-06-15 2006-12-28 Fuji Electric Holdings Co Ltd Mos gate type silicon carbide semiconductor device and manufacturing method thereof
JP2007123434A (en) * 2005-10-26 2007-05-17 Toyota Motor Corp Manufacturing method of silicon carbide semiconductor material
JPWO2009153857A1 (en) * 2008-06-17 2011-11-24 富士通株式会社 Semiconductor device and manufacturing method thereof
US9184230B2 (en) 2011-04-08 2015-11-10 Fuji Electric Co., Ltd. Silicon carbide vertical field effect transistor

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6329088B1 (en) * 1999-06-24 2001-12-11 Advanced Technology Materials, Inc. Silicon carbide epitaxial layers grown on substrates offcut towards <1{overscore (1)}00>
US6641938B2 (en) 1999-06-24 2003-11-04 Advanced Technology Materials, Inc. Silicon carbide epitaxial layers grown on substrates offcut towards <1100>
JP2006245243A (en) * 2005-03-02 2006-09-14 Fuji Electric Device Technology Co Ltd Semiconductor device and manufacturing method thereof
JP2006351743A (en) * 2005-06-15 2006-12-28 Fuji Electric Holdings Co Ltd Mos gate type silicon carbide semiconductor device and manufacturing method thereof
JP2007123434A (en) * 2005-10-26 2007-05-17 Toyota Motor Corp Manufacturing method of silicon carbide semiconductor material
JPWO2009153857A1 (en) * 2008-06-17 2011-11-24 富士通株式会社 Semiconductor device and manufacturing method thereof
US9184230B2 (en) 2011-04-08 2015-11-10 Fuji Electric Co., Ltd. Silicon carbide vertical field effect transistor

Similar Documents

Publication Publication Date Title
US5895939A (en) Silicon carbide field effect transistor with increased avalanche withstand capability
JP5328930B2 (en) Semiconductor device having current shift region and related method
US7687825B2 (en) Insulated gate bipolar conduction transistors (IBCTS) and related methods of fabrication
JP5559530B2 (en) Junction barrier Schottky rectifier and manufacturing method thereof
US10672875B2 (en) Silicon carbide semiconductor device and a method for forming a silicon carbide semiconductor device
US20070290211A1 (en) Bipolar Semiconductor Device and Process for Producing the Same
JP5011493B2 (en) Method for manufacturing silicon carbide semiconductor element
JP2012134513A (en) Methods of forming power semiconductor devices using boule-grown silicon carbide drift layers, and power semiconductor devices formed by the method
EP3117463B1 (en) Igbt structure for wide band-gap semiconductor materials
JP4879507B2 (en) Bipolar semiconductor device forward voltage recovery method, stacking fault reduction method, and bipolar semiconductor device
JP2005311347A (en) Process for producing schottky junction semiconductor device
US20050280114A1 (en) Lateral power diodes
JP2004022878A (en) Semiconductor device and its manufacturing process
JP2008171891A (en) Semiconductor device and its manufacturing method
JP3972450B2 (en) Method for manufacturing silicon carbide semiconductor device
JPH11121748A (en) Semiconductor substrate and semiconductor element
JP2023068113A (en) Silicon carbide semiconductor device
JP3635956B2 (en) Method for manufacturing silicon carbide Schottky barrier diode
JP5921089B2 (en) Epitaxial wafer manufacturing method and semiconductor device manufacturing method
JP2004022796A (en) Silicon carbide semiconductor element and its manufacturing process
JP2005026408A (en) Semiconductor element and its fabricating process
EP0971394A1 (en) Semiconductor substrate and semiconductor device
EP0701288A2 (en) Semiconductor device and method of manufacturing the same
JP2006237116A (en) Semiconductor device
JP2007027630A (en) Bipolar semiconductor device and its manufacturing method