JP2005311347A - Process for producing schottky junction semiconductor device - Google Patents
Process for producing schottky junction semiconductor device Download PDFInfo
- Publication number
- JP2005311347A JP2005311347A JP2005089226A JP2005089226A JP2005311347A JP 2005311347 A JP2005311347 A JP 2005311347A JP 2005089226 A JP2005089226 A JP 2005089226A JP 2005089226 A JP2005089226 A JP 2005089226A JP 2005311347 A JP2005311347 A JP 2005311347A
- Authority
- JP
- Japan
- Prior art keywords
- schottky
- semiconductor device
- epitaxial layer
- heat treatment
- factor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、炭化珪素エピタキシャル層の表面にショットキー電極層を形成するショットキー接合型半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a Schottky junction semiconductor device in which a Schottky electrode layer is formed on the surface of a silicon carbide epitaxial layer.
炭化珪素(SiC)は、Siと比べてバンドギャップが約3倍、飽和ドリフト速度が約2倍、絶縁破壊電界強度が約10倍と優れた物性値を有する半導体であることから、電力用半導体装置の材料として開発が進み、現在ではSiCを用いたショットキーダイオードが市販されるに至っている。 Silicon carbide (SiC) is a semiconductor that has excellent physical properties such as a band gap of about 3 times, a saturation drift velocity of about 2 times, and a breakdown electric field strength of about 10 times that of Si. Development has progressed as a material for the device, and Schottky diodes using SiC are now on the market.
このショットキーダイオードは、昇華法などにより結晶成長させたSiCのバルク単結晶をウエハ状にスライスして得られたSiC単結晶基板と、このSiC単結晶基板の表面から化学気相蒸着法(CVD:Chemical Vapor Deposition)でSiC単結晶膜を成長さ
せたエピタキシャル層と、このエピタキシャル層の表面にスパッタ法、真空蒸着法などにより形成したショットキー電極と、SiC単結晶基板の裏面側に形成したオーミック電極とから構成される。ショットキー電極の材料としては、ニッケル、チタンなどが用いられている(特許文献1)。
This Schottky diode includes a SiC single crystal substrate obtained by slicing a SiC bulk single crystal grown by a sublimation method into a wafer shape, and a chemical vapor deposition method (CVD) from the surface of the SiC single crystal substrate. : Epitaxial layer with SiC single crystal film grown by Chemical Vapor Deposition), Schottky electrode formed by sputtering or vacuum deposition on the surface of this epitaxial layer, and ohmic formed on the back side of SiC single crystal substrate And electrodes. As a material for the Schottky electrode, nickel, titanium, or the like is used (Patent Document 1).
ショットキーダイオードのような、ショットキー接合型の電力用半導体装置では、電力損失を小さくする必要がある。順方向への通電時における電力損失と、逆方向電圧の作用時におけるリーク電流などによる電力損失との総和に基づいたショットキーダイオードの電力損失は、ショットキー電極とSiCエピタキシャル層との接合界面におけるショットキー障壁の高さ(SBH:Schottky Barrier Height)に依存する。 In a Schottky junction type power semiconductor device such as a Schottky diode, it is necessary to reduce power loss. The power loss of the Schottky diode based on the sum of the power loss at the time of energization in the forward direction and the power loss due to the leakage current at the time of the action of the reverse voltage is at the junction interface between the Schottky electrode and the SiC epitaxial layer. Depends on the Schottky Barrier Height (SBH).
例えば、50%デューティーサイクルにおけるショットキーダイオードの電力損失密度は1/2(VfJf+VrJr)と記載できる(非特許文献1)。ここで、Vrは逆方向電圧
、Jfは順方向電流、Vfは順方向電圧、Jrは逆方向電流である。ショットキーダイオー
ドの評価はVrとJfで表現される。一方、VfとJrはSBHに依存する。一例として、Jfを100Acm-2、Vrを4kVとして4H−SiCショットキーダイオードの電力損失を計算すると、25℃〜200℃の範囲内において、SBHが1.18〜1.3eVであるときに最小になる。
For example, the power loss density of a Schottky diode at a 50% duty cycle can be described as ½ (V f J f + V r J r ) (Non-Patent Document 1). Here, V r is a reverse voltage, J f is a forward current, V f is a forward voltage, and J r is a reverse current. The evaluation of the Schottky diode is expressed by V r and J f . On the other hand, V f and J r depend on SBH. As an example, when calculating the power loss of a 4H-SiC Schottky diode with J f being 100 Acm −2 and V r being 4 kV, when SBH is 1.18 to 1.3 eV within a range of 25 ° C. to 200 ° C. To a minimum.
逆方向耐電圧が0.6〜5.0kV程度であるショットキーダイオードが使用されることが多いが、このような逆方向耐電圧では、SBHが0.9〜1.3eV程度である場合に電力損失が最小となる。しかし、ニッケルもしくはチタンでショットキー電極を形成した場合、そのSBHは、ニッケルで1.6eV、チタンで0.8eV程度となり、ショットキーダイオードの電力損失を最小にすることはできない。 A Schottky diode having a reverse withstand voltage of about 0.6 to 5.0 kV is often used. With such a reverse withstand voltage, when SBH is about 0.9 to 1.3 eV, Power loss is minimized. However, when the Schottky electrode is formed of nickel or titanium, the SBH is about 1.6 eV for nickel and about 0.8 eV for titanium, and the power loss of the Schottky diode cannot be minimized.
SiC層上にTiでショットキー電極を形成した後、所定温度で熱処理を行うことによりSBHを制御することが提案されている。ところが、このようにチタンなどでショットキー電極を形成したものに熱処理を施すと、図2にも示したように、ショットキーダイオードの性能を表すパラメータである理想因子(n因子)の値が増大して、理想的な値である1から大きく離れてしまう。 It has been proposed to control SBH by forming a Schottky electrode with Ti on a SiC layer and then performing heat treatment at a predetermined temperature. However, when heat treatment is performed on such a Schottky electrode formed of titanium or the like, the ideal factor (n factor), which is a parameter representing the performance of the Schottky diode, increases as shown in FIG. Thus, it is far from the ideal value of 1.
一般に、ショットキー障壁界面を通過する電流が障壁の山の上だけを通過する場合、すなわち熱拡散電流輸送のみであるとした場合では、電圧に対して電流が指数関数的に増大し、電流値はexp(eV/kT)−1(ここで、eは素電荷、Vは電圧、kはボルツマ
ン定数、Tは温度)と表される。しかし、障壁の山の上だけでなく、障壁の内部をトンネリングなどにより通過する場合では、電圧が低くても電流が流れてしまい、電流値は上式からずれるため、電圧Vを見かけ上、式に合うようにV/nで置き換えて、電流値はexp(eV/nkT)−1と表現される。このnが理想因子であり、熱拡散輸送電流のみの理想的な場合ではn=1であるが、各種の要因によりこれ以外の電流が流れる実際の場合では、n因子の値は1よりも大きくなる。
In general, when the current passing through the Schottky barrier interface passes only on the peak of the barrier, that is, only the thermal diffusion current transport, the current increases exponentially with respect to the voltage, and the current value is expressed as exp. (EV / kT) -1 (where e is an elementary charge, V is a voltage, k is a Boltzmann constant, and T is a temperature). However, in the case of passing through the inside of the barrier by tunneling or the like as well as on the top of the barrier, current flows even if the voltage is low, and the current value deviates from the above equation. Thus, replacing with V / n, the current value is expressed as exp (eV / nkT) -1. This n is an ideal factor, and n = 1 in the ideal case of only the thermal diffusion transport current, but in the actual case where other current flows due to various factors, the value of the n factor is larger than 1. Become.
上記したように、Tiなどでショットキー電極を形成した後、SBHを制御するために所定温度での熱処理を行うとn因子の値は1よりも大幅に増加してショットキーダイオードの性能が劣化し、例えば逆方向電圧の作用時におけるリーク電流が増加してしまうなどの問題があった。
本発明は、上記したような従来技術における問題点を解決するためになされたものであり、ショットキーダイオードで多く使用される0.6〜5.0kV程度の耐電圧のものを得る際に、n因子を増加させることなく、ショットキー障壁の高さを電力損失が最小となる所望の値に制御可能なショットキー接合型半導体装置の製造方法を提供することを目的としている。 The present invention has been made to solve the above-described problems in the prior art, and when obtaining a withstand voltage of about 0.6 to 5.0 kV, which is often used in Schottky diodes, An object of the present invention is to provide a method for manufacturing a Schottky junction semiconductor device capable of controlling the height of the Schottky barrier to a desired value that minimizes power loss without increasing the n factor.
本発明者は、モリブテンもしくはタングステンを用いてショットキー電極を形成して熱処理を行うことにより、n因子を約1.05以下に保った状態で、ショットキー障壁の高さを1.0〜1.3eVと、電力損失が最小となる領域において所望の最適値に制御することができることを見出し本発明を完成するに至った。 The present inventor forms a Schottky electrode using molybdenum or tungsten and performs heat treatment, so that the height of the Schottky barrier is 1.0 to 1 in a state where the n factor is kept at about 1.05 or less. The present invention has been completed by finding that it can be controlled to a desired optimum value in a region where the power loss is as small as .3 eV.
本発明のショットキー接合型半導体装置の製造方法は、炭化珪素エピタキシャル層の表面にショットキー電極を形成するショットキー接合型半導体装置の製造方法であって、
炭化珪素エピタキシャル層の表面にモリブテン、タングステン、またはこれらの合金からなるショットキー電極を形成した後、熱処理することによって、炭化珪素エピタキシャル層とショットキー電極との界面で合金化反応を起こして該界面に合金層を形成し、これにより、n因子をほぼ一定の低い値に保った状態でショットキー障壁の高さを制御することを特徴としている。
A method for manufacturing a Schottky junction semiconductor device according to the present invention is a method for manufacturing a Schottky junction semiconductor device in which a Schottky electrode is formed on the surface of a silicon carbide epitaxial layer,
A Schottky electrode made of molybdenum, tungsten, or an alloy thereof is formed on the surface of the silicon carbide epitaxial layer and then heat-treated to cause an alloying reaction at the interface between the silicon carbide epitaxial layer and the Schottky electrode. An alloy layer is formed on the surface, and thereby the height of the Schottky barrier is controlled in a state where the n factor is maintained at a substantially constant low value.
この熱処理は、300〜1200℃、好ましくは400〜700℃で行われ、これにより、n因子を1.05以下に保った状態で、ショットキー障壁の高さを、1.0〜1.3eV(モリブテンでは1.1〜1.3eV、タングステンでは1.0〜1.1eV)の範囲内で任意に制御することができる。 This heat treatment is performed at 300 to 1200 ° C., preferably 400 to 700 ° C., so that the height of the Schottky barrier is 1.0 to 1.3 eV while maintaining the n factor at 1.05 or less. It can be arbitrarily controlled within the range of 1.1 to 1.3 eV for molybdenum and 1.0 to 1.1 eV for tungsten.
本発明によれば、n因子を大幅に増加させることなく、ショットキー障壁の高さを電力損失が最小となる領域において所望の値に制御することができる。
また、製造時においてショットキー電極に対して予め高温の熱処理が加えられているので、高温環境下の特性がよく、さらにサージ電流等による発熱に対する耐熱性が高いショットキー接合型半導体装置を得ることができる。
According to the present invention, the height of the Schottky barrier can be controlled to a desired value in a region where the power loss is minimized without significantly increasing the n factor.
In addition, since a high temperature heat treatment is applied to the Schottky electrode in advance at the time of manufacture, a Schottky junction type semiconductor device having good characteristics under a high temperature environment and having high heat resistance against heat generation due to a surge current or the like is obtained. Can do.
以下、図面を参照しながら本発明の実施形態について説明する。図1(a)〜(d)は、本発明の一実施形態におけるショットキーダイオードの製造工程を説明する断面図である。図1(a)において、1はSiC単結晶基板、2はSiCエピタキシャル層、3はイオン注入層である。SiC単結晶基板1は、高濃度(5×1018cm-3)に不純物がドープされたn型の4H−SiC基板であり、昇華法(改良レーリー法)により結晶成長させたSiCのバルク結晶をスライスしたものを使用している。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. 1A to 1D are cross-sectional views illustrating a manufacturing process of a Schottky diode in one embodiment of the present invention. In FIG. 1A, 1 is a SiC single crystal substrate, 2 is a SiC epitaxial layer, and 3 is an ion implantation layer. The SiC single crystal substrate 1 is an n-type 4H—SiC substrate doped with impurities at a high concentration (5 × 10 18 cm −3 ), and is a bulk crystal of SiC grown by a sublimation method (modified Rayleigh method). The slice is used.
改良レーリー法による場合、例えば、坩堝にSiC粉末を入れて2200〜2400℃で加熱して気化し、種結晶の表面に典型的には0.8〜1mm/hの速度で堆積させてバルク成長させる。得られたインゴットを所定の厚さに、所望の結晶面が表出するようにスライスしてSiC単結晶基板1が得られる。 In the case of the modified Rayleigh method, for example, SiC powder is put into a crucible and heated at 2200 to 2400 ° C. to vaporize and deposited on the surface of the seed crystal typically at a rate of 0.8 to 1 mm / h for bulk growth. Let SiC single crystal substrate 1 is obtained by slicing the obtained ingot to a predetermined thickness so that a desired crystal plane is exposed.
このSiC単結晶基板1の表面を研磨処理などで平滑化する。切り出したウエハの表面を、水素エッチング、化学機械研磨(CMP:Chemical Mechanical Polishing)などにより処理して鏡面状に平滑化すると、エピタキシャル膜へのベーサルプレーン転位の伝播密度が低減する。 The surface of the SiC single crystal substrate 1 is smoothed by a polishing process or the like. If the surface of the cut wafer is processed into a mirror surface by hydrogen etching, chemical mechanical polishing (CMP), or the like, the propagation density of basal plane dislocations to the epitaxial film is reduced.
次に、SiC単結晶基板1の平滑化した表面からCVD法によってSiC単結晶膜をエピタキシャル成長させる。Cの原料ガスとしはプロパン等が用いられ、Siの原料ガスとしてはシラン等が用いられる。これらの原料ガスと、水素等のキャリアガスと、ドーパントガスである窒素との混合ガスをSiC単結晶基板の表面に供給する。 Next, an SiC single crystal film is epitaxially grown from the smoothed surface of SiC single crystal substrate 1 by a CVD method. Propane or the like is used as the C source gas, and silane or the like is used as the Si source gas. A mixed gas of these source gases, a carrier gas such as hydrogen, and nitrogen as a dopant gas is supplied to the surface of the SiC single crystal substrate.
これらのガス雰囲気下、例えば1500〜1600℃、40〜80Torrの条件で、2〜20μm/hの成長速度でSiCをエピタキシャル成長させる。これにより、SiC単結晶基板1と同一の結晶型である4H−SiC単結晶がステップフロー成長し、不純物として窒素が2.2×1015cm-3ドープされた膜厚30μmのSiCエピタキシャル層2が形成される。
Under these gas atmospheres, for example, SiC is epitaxially grown at a growth rate of 2 to 20 μm / h under conditions of 1500 to 1600 ° C. and 40 to 80 Torr. As a result, a 4H—SiC single crystal having the same crystal type as that of the SiC single crystal substrate 1 is step-flow grown, and a 30 μm thick SiC
エピタキシャル成長を行うための具体的な装置としては、縦型ホットウォール炉を用いることができる。縦型ホットウォール炉には、石英で形成された水冷2重円筒管が設置され、水冷2重円筒管の内部には、円筒状断熱材、グラファイトで形成されたホットウォール、およびSiC単結晶基板を縦方向に保持するための楔形サセプタが設置されている。水冷2重円筒管の外側周囲には、高周波加熱コイルが設置され、高周波加熱コイルによりホットウォールを高周波誘導加熱し、ホットウォールからの輻射熱により、楔形サセプタに保持されたSiC単結晶基板を加熱する。SiC単結晶基板を加熱しながら水冷2重円筒管の下方より反応ガスを供給することによって、SiC単結晶基板の表面にSiCがエピタキシャル成長する。 As a specific apparatus for performing epitaxial growth, a vertical hot wall furnace can be used. In the vertical hot wall furnace, a water-cooled double cylindrical tube made of quartz is installed. Inside the water-cooled double cylindrical tube, a cylindrical heat insulating material, a hot wall made of graphite, and a SiC single crystal substrate Is provided with a wedge-shaped susceptor for holding the device vertically. A high-frequency heating coil is installed around the outside of the water-cooled double cylindrical tube, the hot wall is induction-heated by the high-frequency heating coil, and the SiC single crystal substrate held by the wedge-shaped susceptor is heated by radiant heat from the hot wall. . SiC is epitaxially grown on the surface of the SiC single crystal substrate by supplying a reaction gas from below the water-cooled double cylindrical tube while heating the SiC single crystal substrate.
SiC単結晶基板1の表面にSiCエピタキシャル層2を成膜した後、この基板を洗浄し、次いで熱酸化炉に基板を導入して1125℃で1時間程度の酸化処理を施す。これによって、イオン注入時に汚染を防止するための保護膜として作用する酸化膜をSiCエピタキシャル層2の上に形成する。
After the SiC
次に、フォトリソグラフィーによって酸化膜の一部を除去して開口を形成し、この開口からSiCエピタキシャル層2を露出させる。その後、この開口からp型不純物となるアルミニウムをイオン注入し、アルミイオン注入層3(JTE:Junction Termination Extension)を形成する。このアルミイオン注入層3は、後に形成するショットキー電極の周縁部における電界集中を緩和して耐電圧性を向上するために、ショットキー電極の周縁部
となる位置に形成される。アルミイオン注入層3中のアルミイオン濃度は、中心から外部に向かって濃度が低くなるように制御され、アルミイオン濃度は中心において2.2×1018cm-3、外部において3×1017cm-3となっている。アルミイオンを注入した後、アルミニウムを電気的に活性化するために1700℃で3分間の熱処理を施す。
Next, a part of the oxide film is removed by photolithography to form an opening, and SiC
次に、得られた基板を洗浄した後、1200℃で5時間の酸化処理を施し、図1(b)に示したように、基板の両面にSiO2の酸化膜4,5を形成する。SiC単結晶基板1
の裏面側の酸化膜5をバッファードフッ酸により除去した後、図1(c)に示したように、この裏面に真空蒸着法により膜厚350nmのニッケル膜6を堆積させ、次いで、1050℃で90秒間の熱処理を施す。この熱処理によって、図1(d)に示したように、ニッケル膜6とSiC単結晶基板1は合金(ニッケルシリサイド)層を形成し、オーミック電極7として機能する。
Next, after the obtained substrate is washed, an oxidation treatment is performed at 1200 ° C. for 5 hours to form SiO 2 oxide films 4 and 5 on both surfaces of the substrate, as shown in FIG. SiC single crystal substrate 1
After removing the
オーミック電極7を形成した後、上記と同様にフォトリソグラフィーによりショットキー電極を形成する領域の酸化膜4を除去する。次いで、スパッタ法により、室温〜50℃程度で数分間、スパッタガスとしてArを用いてSiCエピタキシャル層2の表面にモリブテン膜8(ショットキー電極)を膜厚100nmで堆積する。
After the ohmic electrode 7 is formed, the oxide film 4 in the region where the Schottky electrode is to be formed is removed by photolithography in the same manner as described above. Next, a molybdenum film 8 (Schottky electrode) is deposited to a thickness of 100 nm on the surface of the
モリブテン膜8を堆積した後、所定温度で熱処理を施す。好ましくはアルゴン、窒素などの不活性ガスの雰囲気下で熱処理する。
この熱処理によって、炭化珪素エピタキシャル層2とショットキー電極8との界面で合金化が進行し、界面に数nmの合金層が形成される。この合金層の存在は、高分解能透過型電子顕微鏡によってコントラスト像として確認することができる。合金層の組成は、MoCとMoSiとからなるアロイであると考えられる。
After the molybdenum film 8 is deposited, heat treatment is performed at a predetermined temperature. The heat treatment is preferably performed in an atmosphere of an inert gas such as argon or nitrogen.
By this heat treatment, alloying proceeds at the interface between the silicon
熱処理によって合金層を形成することにより、ショットキーダイオードの使用時において温度条件などの変動に対して物性を安定化するとともに、電力損失が最小となる領域においてSBHが所望の値となるようにSBHを制御することができる。すなわち、300〜1200℃、好ましくは400〜700℃の範囲内で熱処理を施すことによって、SBHを1.1〜1.3eV(400〜700℃では1.1〜1.25eV)の間で任意に制御することができる。この際、n因子はこの温度範囲における熱処理によってはほとんど変動せずに、1に近い低い値に保たれる。 By forming the alloy layer by heat treatment, the physical properties are stabilized against fluctuations in temperature conditions and the like when using the Schottky diode, and the SBH is set to a desired value in a region where the power loss is minimized. Can be controlled. That is, by performing heat treatment within a range of 300 to 1200 ° C., preferably 400 to 700 ° C., SBH can be arbitrarily set between 1.1 to 1.3 eV (1.1 to 1.25 eV at 400 to 700 ° C.). Can be controlled. At this time, the n-factor does not fluctuate substantially by heat treatment in this temperature range, and is kept at a low value close to 1.
熱処理温度とSBH、および熱処理温度とn因子との関係を図2に示す。このように、モリブテンを使用した場合、SBHは熱処理前の約1.1eVから、600℃では約1.2eVまで増加するとともに、n因子は1.05以下のほぼ一定値に保たれる。なお、図示していないが熱処理温度900℃ではSBHが1.27eV、n因子は1.05以下であった。本実施形態では、600℃で10分間熱処理することにより、耐電圧4kVの場合に電力損失を低減するための最適値である1.2eVにSBHを調節した。 FIG. 2 shows the relationship between the heat treatment temperature and SBH, and the heat treatment temperature and n factor. Thus, when molybdenum is used, SBH increases from about 1.1 eV before heat treatment to about 1.2 eV at 600 ° C., and the n factor is maintained at a substantially constant value of 1.05 or less. Although not shown, at a heat treatment temperature of 900 ° C., SBH was 1.27 eV and the n factor was 1.05 or less. In this embodiment, SBH was adjusted to 1.2 eV, which is the optimum value for reducing power loss when the withstand voltage is 4 kV, by performing heat treatment at 600 ° C. for 10 minutes.
これに対して、従来からショットキー電極に使用されている金属の一つであるチタンでは、図2に示したように、熱処理を施すことによりSBHを制御することはできるが、同時にn因子が大幅に変動、増加するため、これによって逆方向電圧の印加時におけるリーク電流が増加するなど素子の性能に影響してしまう。 On the other hand, titanium, which is one of the metals conventionally used for Schottky electrodes, can control SBH by performing heat treatment as shown in FIG. Since it fluctuates and increases significantly, this affects the device performance such as an increase in leakage current when a reverse voltage is applied.
本実施形態により得られたショットキーダイオードについて順方向および逆方向の電流電圧測定を20℃の温度下において行った結果を図3に示す。図3(a)は順方向特性、図3(b)は逆方向特性である。特性オン抵抗(Ron)は12.2mΩcm2、特性オ
ン電圧(Vf:順方向電流密度が100Acm-2となる電圧)は2.2Vであり、耐電圧は4.4kVであった。このように、高い耐電圧を有するとともに、特性オン抵抗および
特性オン電圧が非常に低い、電力損失の少ないショットキーダイオードが得られた。
FIG. 3 shows the result of measuring forward and reverse currents and voltages at a temperature of 20 ° C. for the Schottky diode obtained by this embodiment. 3A shows the forward characteristics, and FIG. 3B shows the backward characteristics. The characteristic on-resistance (Ron) was 12.2 mΩcm 2 , the characteristic on-voltage (Vf: voltage at which the forward current density was 100 Acm −2 ) was 2.2 V, and the withstand voltage was 4.4 kV. Thus, a Schottky diode having a high withstand voltage and a very low characteristic on-resistance and characteristic on-voltage with low power loss was obtained.
上記の実施形態に準じて作製した2つのショットキーダイオードの物性値を下記に示す。
[ショットキーダイオード(1)]
SBH:1.27V
n因子:1.02
(以下、20℃における測定値)
特性オン抵抗:12.20mΩcm2
特性オン電圧:2.16V
耐電圧:4.40V
リーク電流密度:0.66mAcm-2(逆方向電圧4.0kV)
[ショットキーダイオード(2)]
SBH:1.28V
n因子:1.02
(以下、20℃における測定値)
特性オン抵抗:9.07mΩcm2
特性オン電圧:1.89V
耐電圧:4.15V
リーク電流密度:0.14mAcm-2(逆方向電圧3.5kV)
0.96mAcm-2(逆方向電圧4.0kV)
(以下、150℃における測定値)
特性オン抵抗:29.46mΩcm2
特性オン電圧:3.64V
リーク電流密度:0.30mAcm-2(逆方向電圧3.0kV)
なお、ショットキーダイオード(2)の逆方向電圧3.5kVにおけるリーク電流密度0.14mAcm-2は、上記の非特許文献2において報告された5-kV Ni-4H-SiCショットキーダイオードの1/100以下の値であるにもかかわらず、特性オン電圧(at 25Acm-2)はその約1/2の値であった。
The physical property values of two Schottky diodes manufactured according to the above embodiment are shown below.
[Schottky diode (1)]
SBH: 1.27V
n factor: 1.02
(Hereinafter measured values at 20 ° C.)
Characteristic on-resistance: 12.20 mΩcm 2
Characteristic ON voltage: 2.16V
Withstand voltage: 4.40V
Leakage current density: 0.66 mAcm −2 (reverse voltage 4.0 kV)
[Schottky diode (2)]
SBH: 1.28V
n factor: 1.02
(Hereinafter measured values at 20 ° C.)
Characteristic on-resistance: 9.07 mΩcm 2
Characteristic ON voltage: 1.89V
Withstand voltage: 4.15V
Leakage current density: 0.14 mAcm −2 (reverse voltage 3.5 kV)
0.96 mAcm -2 (reverse voltage 4.0 kV)
(Hereafter, measured value at 150 ° C.)
Characteristic on-resistance: 29.46 mΩcm 2
Characteristic ON voltage: 3.64V
Leakage current density: 0.30 mAcm -2 (reverse voltage 3.0 kV)
Note that the leakage current density of 0.14 mAcm −2 at a reverse voltage of 3.5 kV of the Schottky diode (2) is 1/5 of the 5-kV Ni-4H—SiC Schottky diode reported in
さらに、ショットキーダイオード(2)を150℃において順方向電流100mAcm-2、逆電圧3kVで作動させたところ、オン状態とオフ状態における電力損失はそれぞれ364Wcm-2、0.9Wcm-2であった。このように、高温環境下においてもオフ状態の電力損失はオン状態と比較して非常に小さい。
Furthermore, the forward current 100MAcm -2 Schottky diode (2) at 0.99 ° C., was operated at a
本発明では、製造工程において予めショットキー電極に高温の熱処理が加えられているので、本発明により得られるショットキーダイオードは高温下においても安定した作動が可能であり、高温環境下の特性がよい。例えば、上記の例のように高温下においてもリーク電流が非常に少なく、例えば250℃でも作動が可能である。また、ダイオード等に突発的に流れるサージ電流によって発熱しても、上記したように予めショットキー電極に高温の熱処理が加えられているので損傷しにくく、耐熱性が高い。 In the present invention, since a high-temperature heat treatment is applied to the Schottky electrode in advance in the manufacturing process, the Schottky diode obtained according to the present invention can operate stably even at high temperatures and has good characteristics in a high-temperature environment. . For example, the leakage current is very small even at a high temperature as in the above example, and the operation is possible even at 250 ° C., for example. Even if heat is generated by a surge current that suddenly flows in a diode or the like, the Schottky electrode is preliminarily subjected to high-temperature heat treatment as described above, so that it is not easily damaged and has high heat resistance.
本実施形態ではショットキー電極の形成材料としてモリブテンを使用したが、図2に示したように、タングステンを使用しても、n因子を低い値に保ち素子の性能を劣化させることなく、ショットキー障壁の高さを電力損失が最小となる領域において所望の値に制御することができる。同図では、熱処理前では約1.2eVであったSBHが600℃では約1.1eVまで減少するとともに、n因子は1.05以下のほぼ一定値に保たれている。なお、図示していないが熱処理温度700℃ではSBHが1.06eV、n因子は1.05以下であった。 In this embodiment, molybdenum is used as a material for forming the Schottky electrode. However, as shown in FIG. 2, even when tungsten is used, the n-factor is kept low and the performance of the element is not deteriorated. The height of the barrier can be controlled to a desired value in a region where the power loss is minimized. In the figure, SBH, which was about 1.2 eV before the heat treatment, decreases to about 1.1 eV at 600 ° C., and the n factor is maintained at a substantially constant value of 1.05 or less. Although not shown, at a heat treatment temperature of 700 ° C., SBH was 1.06 eV and n factor was 1.05 or less.
電極の形成材料としてタングステンを使用する場合、タングステン膜をSiCエピタキシャル層の上に堆積してショットキー電極を形成した後、所定温度で熱処理を施す。好ましくはアルゴン、窒素などの不活性ガスの雰囲気下で熱処理する。この熱処理によって、炭化珪素エピタキシャル層とショットキー電極との界面で合金化が進行し、界面に数nmの合金層が形成される。合金層の組成は、WCとWSiとからなるアロイであると考えられる。 When tungsten is used as the electrode forming material, a tungsten film is deposited on the SiC epitaxial layer to form a Schottky electrode, and then heat treatment is performed at a predetermined temperature. The heat treatment is preferably performed in an atmosphere of an inert gas such as argon or nitrogen. By this heat treatment, alloying proceeds at the interface between the silicon carbide epitaxial layer and the Schottky electrode, and an alloy layer of several nm is formed at the interface. The composition of the alloy layer is considered to be an alloy composed of WC and WSi.
300〜1200℃、好ましくは400〜700℃の範囲内で熱処理を施し、これによってタングステンとSiCとを界面で反応させて合金層を形成することにより、n因子を1.05以下に保った状態で、SBHを1.0〜1.1eV(400〜700℃では1.05〜1.1eV)の間で、電力損失が最も小さい最適値となるように任意に制御することができる。モリブテンとタングステンの合金を使用してショットキー電極を形成した場合であっても、上記の温度範囲での熱処理によって同様の制御が可能である。 A state in which the n factor is kept at 1.05 or less by performing heat treatment within a range of 300 to 1200 ° C., preferably 400 to 700 ° C., thereby forming an alloy layer by reacting tungsten and SiC at the interface. Thus, the SBH can be arbitrarily controlled within the range of 1.0 to 1.1 eV (1.05 to 1.1 eV at 400 to 700 ° C.) so that the power loss becomes the optimum value. Even when a Schottky electrode is formed using an alloy of molybdenum and tungsten, the same control can be performed by heat treatment in the above temperature range.
以上、本発明の好ましい実施形態について説明したが、本発明はこの実施形態に限定されるものではなく、その要旨を逸脱しない範囲内において各種の変形、変更が可能である。その一例を以下に示す。 As mentioned above, although preferable embodiment of this invention was described, this invention is not limited to this embodiment, In the range which does not deviate from the summary, various deformation | transformation and change are possible. An example is shown below.
SiC単結晶基板として、改良レーリー法によりバルク成長させたものの他、CVD法によってバルク成長させたものを用いてもよい。
エピタキシャル膜を成長させる単結晶基板は、例えばシリコンであってもよい。上記の実施形態のようにエピタキシャル膜を成長させる基板としてSiC単結晶基板を使用する場合、その結晶型は特に限定されず、各種の結晶型のSiC単結晶基板を使用できる。例えば上記の実施形態で用いた4H−SiC(六方晶四回周期型)の他に好ましいものとしては、6H−SiC(六方晶六回周期型)、3C(立方晶三回周期型)などがある。
As the SiC single crystal substrate, a substrate grown in bulk by the CVD method as well as a substrate grown in bulk by the modified Rayleigh method may be used.
The single crystal substrate on which the epitaxial film is grown may be silicon, for example. When an SiC single crystal substrate is used as a substrate on which an epitaxial film is grown as in the above embodiment, the crystal type is not particularly limited, and various crystal types of SiC single crystal substrates can be used. For example, in addition to 4H—SiC (hexagonal quadruple periodic type) used in the above embodiment, 6H—SiC (hexagonal hexaperiodic type), 3C (cubic triple periodic type) and the like are preferable. .
本発明ではSiC単結晶基板のエピタキシャル成長を行う結晶面、結晶方位も特に限定されない。SiC単結晶基板のエピタキシャル成長を行う結晶面としては、例えば(0001)Si面、(000−1)C面、(11−20)面、(01−10)面、(03−38)面などが挙げられる。 In the present invention, the crystal plane and crystal orientation for epitaxial growth of the SiC single crystal substrate are not particularly limited. Examples of crystal planes for epitaxial growth of the SiC single crystal substrate include (0001) Si plane, (000-1) C plane, (11-20) plane, (01-10) plane, (03-38) plane, and the like. Can be mentioned.
(0001)Si面、(000−1)C面でエピタキシャル成長させる場合、[01−
10]方向、[11−20]方向、あるいは[01−10]方向と[11−20]方向との中間
方向のオフ方位に、例えば1〜12°のオフ角で傾斜させて切り出した基板を使用し、この結晶面からステップフロー成長技術によりSiCをエピタキシャル成長させる。
When epitaxial growth is performed on the (0001) Si face and the (000-1) C face, [01−
10] direction, [11-20] direction, or a substrate cut out by inclining at an off angle of, for example, 1 to 12 ° in the off direction in the intermediate direction between the [01-10] direction and the [11-20] direction. Then, SiC is epitaxially grown from this crystal plane by a step flow growth technique.
なお、上記において、格子方位および格子面について、個別方位は[]、個別面は()で示し、負の指数については結晶学上、”−”(バー)を数字の上に付けることになっているが、明細書の作成の都合上、数字の前に負号を付けてこれに代えている。 In the above, regarding the lattice orientation and lattice plane, the individual orientation is indicated by [], the individual plane is indicated by (), and the negative index is crystallographically indicated by “−” (bar) on the number. However, for the convenience of the description, a negative sign is added before the number to replace it.
ショットキー電極の周縁部における電界集中を緩和するために、本実施形態のようにイオン注入層を形成する場合、例えばSiCエピタキシャル層の導電型とは逆の導電型の他の不純物をイオン注入してもよい。 In order to alleviate the electric field concentration at the peripheral edge of the Schottky electrode, when forming the ion implantation layer as in this embodiment, for example, ions of other impurities having a conductivity type opposite to the conductivity type of the SiC epitaxial layer are implanted. May be.
モリブテンまたはタングステンをSiCエピタキシャル層上に堆積する方法として、スパッタ法の他、真空蒸着法、電子ビーム法などを用いてもよい。
上記の実施形態ではショットキーダイオードのショットキー電極にモリブテンを用いて熱処理したが、この他、本発明は、例えばゲート電極としてショットキー電極を用いるMESFETなどのショットキー接合型半導体装置の製造にも適用される。
As a method for depositing molybdenum or tungsten on the SiC epitaxial layer, a vacuum deposition method, an electron beam method, or the like may be used in addition to the sputtering method.
In the above embodiment, heat treatment is performed using molybdenum for the Schottky electrode of the Schottky diode. However, the present invention is also used for manufacturing a Schottky junction semiconductor device such as a MESFET using a Schottky electrode as a gate electrode. Applied.
1 SiC単結晶基板
2 SiCエピタキシャル層
3 イオン注入層
4 SiO2酸化膜
5 SiO2酸化膜
6 ニッケル膜
7 オーミック電極
8 モリブテン膜
1 SiC
Claims (3)
炭化珪素エピタキシャル層の表面にモリブテン、タングステン、またはこれらの合金からなるショットキー電極を形成した後、熱処理することによって、炭化珪素エピタキシャル層とショットキー電極との界面で合金化反応を起こして該界面に合金層を形成し、これにより、n因子をほぼ一定の低い値に保った状態でショットキー障壁の高さを制御することを特徴とするショットキー接合型半導体装置の製造方法。 A method for manufacturing a Schottky junction type semiconductor device in which a Schottky electrode is formed on a surface of a silicon carbide epitaxial layer,
A Schottky electrode made of molybdenum, tungsten, or an alloy thereof is formed on the surface of the silicon carbide epitaxial layer and then heat-treated to cause an alloying reaction at the interface between the silicon carbide epitaxial layer and the Schottky electrode. A method for manufacturing a Schottky junction semiconductor device is characterized in that the height of the Schottky barrier is controlled in a state in which an alloy layer is formed on the substrate and the n factor is maintained at a substantially constant low value.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005089226A JP4021448B2 (en) | 2004-03-26 | 2005-03-25 | Manufacturing method of Schottky junction type semiconductor device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004092660 | 2004-03-26 | ||
JP2005089226A JP4021448B2 (en) | 2004-03-26 | 2005-03-25 | Manufacturing method of Schottky junction type semiconductor device |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007118528A Division JP2007235162A (en) | 2004-03-26 | 2007-04-27 | Schottky junction semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005311347A true JP2005311347A (en) | 2005-11-04 |
JP4021448B2 JP4021448B2 (en) | 2007-12-12 |
Family
ID=35439694
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005089226A Expired - Fee Related JP4021448B2 (en) | 2004-03-26 | 2005-03-25 | Manufacturing method of Schottky junction type semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4021448B2 (en) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007220888A (en) * | 2006-02-16 | 2007-08-30 | Central Res Inst Of Electric Power Ind | Silicon carbide semiconductor device having radiation resistance by superlattice structure and its operation method |
JP2008103436A (en) * | 2006-10-18 | 2008-05-01 | Rohm Co Ltd | Schottky barrier diode and manufacturing method thereof |
JP2009545885A (en) * | 2006-07-31 | 2009-12-24 | ヴィシェイ−シリコニックス | Molybdenum barrier metal for SiC Schottky diode and manufacturing method |
WO2010073455A1 (en) * | 2008-12-26 | 2010-07-01 | 昭和電工株式会社 | Method for manufacturing silicon carbide semiconductor element |
JP2010225878A (en) * | 2009-03-24 | 2010-10-07 | Denso Corp | Semiconductor device with schottky barrier diode, and method of manufacturing the same |
US7902054B2 (en) | 2006-02-16 | 2011-03-08 | Central Research Institute Of Electric Power Industry | Schottky barrier semiconductor device and method for manufacturing the same |
JP2011100948A (en) * | 2009-11-09 | 2011-05-19 | Toyota Central R&D Labs Inc | Semiconductor device, and method for manufacturing the same |
JP2012248859A (en) * | 2012-07-17 | 2012-12-13 | Hitachi Ltd | Method of manufacturing semiconductor device |
WO2013183677A1 (en) * | 2012-06-06 | 2013-12-12 | ローム株式会社 | Semiconductor device and method for manufacturing same |
US9412880B2 (en) | 2004-10-21 | 2016-08-09 | Vishay-Siliconix | Schottky diode with improved surge capability |
US9419092B2 (en) | 2005-03-04 | 2016-08-16 | Vishay-Siliconix | Termination for SiC trench devices |
US9472403B2 (en) | 2005-03-04 | 2016-10-18 | Siliconix Technology C.V. | Power semiconductor switch with plurality of trenches |
US9496421B2 (en) | 2004-10-21 | 2016-11-15 | Siliconix Technology C.V. | Solderable top metal for silicon carbide semiconductor devices |
US9627553B2 (en) | 2005-10-20 | 2017-04-18 | Siliconix Technology C.V. | Silicon carbide schottky diode |
-
2005
- 2005-03-25 JP JP2005089226A patent/JP4021448B2/en not_active Expired - Fee Related
Cited By (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9412880B2 (en) | 2004-10-21 | 2016-08-09 | Vishay-Siliconix | Schottky diode with improved surge capability |
US9496421B2 (en) | 2004-10-21 | 2016-11-15 | Siliconix Technology C.V. | Solderable top metal for silicon carbide semiconductor devices |
US9472403B2 (en) | 2005-03-04 | 2016-10-18 | Siliconix Technology C.V. | Power semiconductor switch with plurality of trenches |
US9419092B2 (en) | 2005-03-04 | 2016-08-16 | Vishay-Siliconix | Termination for SiC trench devices |
US9627553B2 (en) | 2005-10-20 | 2017-04-18 | Siliconix Technology C.V. | Silicon carbide schottky diode |
US7902054B2 (en) | 2006-02-16 | 2011-03-08 | Central Research Institute Of Electric Power Industry | Schottky barrier semiconductor device and method for manufacturing the same |
JP2007220888A (en) * | 2006-02-16 | 2007-08-30 | Central Res Inst Of Electric Power Ind | Silicon carbide semiconductor device having radiation resistance by superlattice structure and its operation method |
JP2015122520A (en) * | 2006-07-31 | 2015-07-02 | ヴィシェイ−シリコニックス | MOLYBDENUM BARRIER METAL FOR SiC SCHOTTKY DIODE AND MANUFACTURING METHOD OF THE SAME |
US9627552B2 (en) | 2006-07-31 | 2017-04-18 | Vishay-Siliconix | Molybdenum barrier metal for SiC Schottky diode and process of manufacture |
JP2009545885A (en) * | 2006-07-31 | 2009-12-24 | ヴィシェイ−シリコニックス | Molybdenum barrier metal for SiC Schottky diode and manufacturing method |
JP2008103436A (en) * | 2006-10-18 | 2008-05-01 | Rohm Co Ltd | Schottky barrier diode and manufacturing method thereof |
US7973318B2 (en) | 2006-10-18 | 2011-07-05 | Rohm Co., Ltd. | Schottky barrier diode and method for making the same |
US8441017B2 (en) | 2006-10-18 | 2013-05-14 | Rohm Co., Ltd. | Schottky barrier diode and method for making the same |
US8679954B2 (en) | 2006-10-18 | 2014-03-25 | Rohm Co., Ltd. | Schottky barrier diode and method for making the same |
US8404574B2 (en) | 2008-12-26 | 2013-03-26 | Showa Denko K.K. | Method for manufacturing silicon carbide semiconductor device |
JP2010157547A (en) * | 2008-12-26 | 2010-07-15 | Showa Denko Kk | Method of manufacturing silicon carbide semiconductor device |
WO2010073455A1 (en) * | 2008-12-26 | 2010-07-01 | 昭和電工株式会社 | Method for manufacturing silicon carbide semiconductor element |
JP2010225878A (en) * | 2009-03-24 | 2010-10-07 | Denso Corp | Semiconductor device with schottky barrier diode, and method of manufacturing the same |
JP2011100948A (en) * | 2009-11-09 | 2011-05-19 | Toyota Central R&D Labs Inc | Semiconductor device, and method for manufacturing the same |
US10170562B2 (en) | 2012-06-06 | 2019-01-01 | Rohm Co., Ltd. | Semiconductor device having a junction portion contacting a Schottky metal |
JPWO2013183677A1 (en) * | 2012-06-06 | 2016-02-01 | ローム株式会社 | Semiconductor device and manufacturing method thereof |
US9799733B2 (en) | 2012-06-06 | 2017-10-24 | Rohm Co., Ltd. | Semiconductor device having a junction portion contacting a schottky metal |
WO2013183677A1 (en) * | 2012-06-06 | 2013-12-12 | ローム株式会社 | Semiconductor device and method for manufacturing same |
US10600873B2 (en) | 2012-06-06 | 2020-03-24 | Rohm Co., Ltd. | Semiconductor device having a junction portion contacting a Schottky metal |
US11004939B2 (en) | 2012-06-06 | 2021-05-11 | Rohm Co., Ltd. | Semiconductor device having a junction portion contacting a Schottky metal |
US11610970B2 (en) | 2012-06-06 | 2023-03-21 | Rohm Co., Ltd. | Semiconductor device having a junction portion contacting a Schottky metal |
JP2012248859A (en) * | 2012-07-17 | 2012-12-13 | Hitachi Ltd | Method of manufacturing semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP4021448B2 (en) | 2007-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4021448B2 (en) | Manufacturing method of Schottky junction type semiconductor device | |
KR100797855B1 (en) | Process for Producing Schottky Junction Type Semiconductor Device | |
US7902054B2 (en) | Schottky barrier semiconductor device and method for manufacturing the same | |
US6995396B2 (en) | Semiconductor substrate, semiconductor device and method for fabricating the same | |
EP1981076B1 (en) | Method for manufacturing silicon carbide semiconductor device | |
JP4185215B2 (en) | SiC wafer, SiC semiconductor device, and method of manufacturing SiC wafer | |
JP5285202B2 (en) | Bipolar semiconductor device and manufacturing method thereof | |
JP3692076B2 (en) | SiC single crystal and growth method thereof | |
US20110006310A1 (en) | Semiconductor device and semiconductor device manufacturing method | |
JP5011493B2 (en) | Method for manufacturing silicon carbide semiconductor element | |
US20070290211A1 (en) | Bipolar Semiconductor Device and Process for Producing the Same | |
US20080318359A1 (en) | Method of manufacturing silicon carbide semiconductor substrate | |
JP2009088223A (en) | Silicon carbide semiconductor substrate and silicon carbide semiconductor device using the same | |
JP4879507B2 (en) | Bipolar semiconductor device forward voltage recovery method, stacking fault reduction method, and bipolar semiconductor device | |
JP2007131504A (en) | SiC EPITAXIAL WAFER AND SEMICONDUCTOR DEVICE USING THE SAME | |
US20220336589A1 (en) | Contact structures for n-type diamond | |
WO2008015766A1 (en) | Method for recovering forward voltage of bipolar semiconductor device, method for reducing lamination defect and bipolar semiconductor device | |
JP2007235162A (en) | Schottky junction semiconductor device | |
CN110462112B (en) | Silicon carbide substrate, method for producing silicon carbide substrate, and method for producing silicon carbide semiconductor device | |
JP2007027630A (en) | Bipolar semiconductor device and its manufacturing method | |
WO2023058493A1 (en) | Method for achieving uniform carrier concentration in epitaxial layer, and structure created by means of said method | |
WO2023058492A1 (en) | Method for improviing dopant activation rate and structure created by means of said method | |
JP2000106350A (en) | Manufacture of ohmic electrode and semiconductor element | |
JP2006237125A (en) | Method of operating bipolar type semiconductor device, and bipolar type semiconductor device | |
WO2023058491A1 (en) | Method for reducing stacking faults in silicon carbide, and structure created by means of said method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050727 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20050816 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20050907 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050816 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050914 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051031 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20051031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061004 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061201 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070227 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070426 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070625 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070904 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070926 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4021448 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131005 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |