JPH11121389A - Vertical type diffusion furnace and diffusion method - Google Patents

Vertical type diffusion furnace and diffusion method

Info

Publication number
JPH11121389A
JPH11121389A JP27905897A JP27905897A JPH11121389A JP H11121389 A JPH11121389 A JP H11121389A JP 27905897 A JP27905897 A JP 27905897A JP 27905897 A JP27905897 A JP 27905897A JP H11121389 A JPH11121389 A JP H11121389A
Authority
JP
Japan
Prior art keywords
gas
impurity
semiconductor substrate
diffusion
impurity gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27905897A
Other languages
Japanese (ja)
Inventor
Shigeaki Ide
繁章 井手
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Kyushu Ltd
Original Assignee
NEC Kyushu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Kyushu Ltd filed Critical NEC Kyushu Ltd
Priority to JP27905897A priority Critical patent/JPH11121389A/en
Publication of JPH11121389A publication Critical patent/JPH11121389A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To stabilize characteristics of a semiconductor device and improve yield and productivity, by independently controlling the amount of impurity gas jetted from the respective gas injectors jetting the impurity gas to semiconductor substrates positioned in the upper part, the central part and the lower part. SOLUTION: A first gas injector 11 in which a plurality of small holes 11S jetting impurity gas against a semiconductor substrate positioned in the upper part are arranged and formed in the longitudinal direction, a second gas injector 12 in which a plurality of small holes 12S jetting the impurity gas against a semiconductor substrate positioned in the central part are arranged and formed in the longitudinal direction, and a third gas injector 13 in which a plurality of small holes 13S jetting the impurity gas against a semiconductor substrate positioned in the lower part are arranged and formed in the longitudinal direction are installed. Since the respective gas injectors 11, 12, 13 are provided with mass flow controllers 21, 22, 23, each of the gas flow rate can be independently controlled.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は縦型拡散炉および拡
散方法に関する。
[0001] The present invention relates to a vertical diffusion furnace and a diffusion method.

【0002】[0002]

【従来の技術】従来の縦型拡散炉は、図2に示すように
ヒーター8により高温加熱された炉心管1内に石英ボー
ト3に収納された多数の半導体基板2を挿入し、オキシ
塩化リン等の不純物の入った不純物ソース容器35内に
窒素ガス45を吹き込むことにより気化させ、ガスイン
ジェクター15の多数の小孔15Sから、マス・フロー
・コントローラー(以下、MFC、と称す)25により
流量を制御されたオキシ塩化リン等の主ガスを導入し、
炉芯管に備えられたガス供給管7の吹き出し口より酸
素,窒素等の副ガス40を導入し、半導体基板の装填さ
れた石英ボート3を回転させながら半導体基板中へリン
等の不純物を拡散させる処理を行っていた。
2. Description of the Related Art In a conventional vertical diffusion furnace, as shown in FIG. 2, a large number of semiconductor substrates 2 housed in a quartz boat 3 are inserted into a furnace tube 1 heated to a high temperature by a heater 8, and phosphorus oxychloride is added. The nitrogen gas 45 is blown into the impurity source container 35 containing impurities such as gas to vaporize the gas, and the mass flow controller (hereinafter, referred to as MFC) 25 controls the flow rate through the many small holes 15S of the gas injector 15. Introduce a controlled main gas such as phosphorus oxychloride,
An auxiliary gas 40 such as oxygen or nitrogen is introduced from the outlet of the gas supply pipe 7 provided in the furnace core tube, and impurities such as phosphorus are diffused into the semiconductor substrate while rotating the quartz boat 3 loaded with the semiconductor substrate. Was performed.

【0003】また特開平4−329631号公報には、
図3に示すように、ガスの混合と温度の均一化のため
に、ガス噴出用の小孔16Sを形成した噴出部16の前
にガス混合・加熱部17を設けたU字型のガスインジェ
クターを開示している。
[0003] Also, Japanese Patent Application Laid-Open No. Hei 4-329631 discloses that
As shown in FIG. 3, a U-shaped gas injector in which a gas mixing / heating unit 17 is provided in front of an ejection unit 16 in which a gas ejection small hole 16S is formed in order to mix gases and make the temperature uniform. Is disclosed.

【0004】[0004]

【発明が解決しようとする課題】しかし、上記いずれの
従来技術においても、ガス供給源に近い方(図2では下
の方、図3では上の方)がガスの流量が大きくなり、炉
芯管長手方向(縦方向)でガスの吹き出し量が変化して
いた。
However, in any of the above-mentioned prior arts, the flow rate of the gas increases near the gas supply source (the lower one in FIG. 2 and the upper one in FIG. 3), The amount of gas blown off in the longitudinal direction (longitudinal direction) of the tube.

【0005】このため、炉芯管の上部と下部で半導体基
板表面へのガスの供給量が異なり、不純物拡散量のバッ
チ内均一性が劣っていた。
For this reason, the supply amount of gas to the surface of the semiconductor substrate is different between the upper part and the lower part of the furnace core tube, and the uniformity of the impurity diffusion amount in the batch is inferior.

【0006】このために、トランジスタのポリシリコン
ゲートの配線抵抗やゲート長のバラツキにより、半導体
装置としての歩留まりの低下を招いていた。
For this reason, the yield as a semiconductor device has been reduced due to variations in the wiring resistance and gate length of the polysilicon gate of the transistor.

【0007】その理由は、バッチ内(炉芯管の縦方向)
で不純物の拡散量(不純物濃度)のバラツキが大きくな
るため、ゲートポリシリコン膜中に拡散される不純物量
のバラツキが大きくなり、これをエッチングして形成さ
れるゲート電極の配線抵抗のバラツキを招いていたから
である。また、ゲートポリシリコン膜をエッチングして
ゲート電極を形成する際、ポリシリコン膜中の不純物濃
度のバラツキが大きいためエッチングレートがばらつ
き、その結果ゲート長のバラツキを招いていたからであ
る。
[0007] The reason is that in the batch (vertical direction of the furnace core tube)
As a result, the variation in the amount of impurity diffusion (impurity concentration) becomes large, and the variation in the amount of impurity diffused in the gate polysilicon film becomes large. This causes variation in the wiring resistance of the gate electrode formed by etching this. Because it was. Further, when the gate electrode is formed by etching the gate polysilicon film, the variation in the impurity concentration in the polysilicon film is large, so that the etching rate varies, and as a result, the gate length varies.

【0008】一方、ガスの供給量を同じにするために小
孔の分布を変化させること考えても、これはある一定の
条件にしか適用することができないし、条件の変わる毎
に分布の異なるガスインジェクターに取り換えることは
生産性の点から実用的ではない。
On the other hand, even if it is considered that the distribution of the small holes is changed in order to make the gas supply amount the same, this can be applied only to certain conditions. Switching to a gas injector is not practical in terms of productivity.

【0009】したがって本発明の目的は、半導体装置の
特性を安定化し、歩留の向上、生産性の向上を図った縦
型拡散炉および拡散方法を提供することである。
Accordingly, an object of the present invention is to provide a vertical diffusion furnace and a diffusion method which stabilize the characteristics of a semiconductor device, improve the yield, and improve the productivity.

【0010】[0010]

【課題を解決するための手段】本発明は特徴は、多数の
半導体基板を互いに所定の間隔を有して縦方向に配列し
たボートを炉心管内に載置し、前記半導体基板の側面方
向に設けられたガスインジェクターの小孔から不純物ガ
スを前記半導体基板に吹き付けて拡散処理を行う縦型拡
散炉において、前記多数の半導体基板のうち、上部に位
置する半導体基板に前記不純物ガスを吹き付ける第1の
ガスインジェクターと、中央部に位置する半導体基板に
前記不純物ガスを吹き付ける第2のガスインジェクター
と、下部に位置する半導体基板に前記不純物ガスを吹き
付ける第3のガスインジェクターとを有し、前記第1乃
至第3のガスインジェクターから吹き付ける前記不純物
ガスの量はそれぞれ独立に制御されている縦型拡散炉に
ある。ここで、前記第1乃至第3のガスインジェクター
に接続する配管はそれぞれの不純物容器から前記不純物
ガスを供給することが好ましい。さらに、前記第1乃至
第3のガスインジェクターから吹き出る前記不純物ガス
の流量はそれぞれのMFCにより制御されることが好ま
しい。
SUMMARY OF THE INVENTION The present invention is characterized in that a boat in which a large number of semiconductor substrates are vertically arranged at predetermined intervals from each other is placed in a furnace tube, and is provided in a lateral direction of the semiconductor substrates. In a vertical diffusion furnace in which an impurity gas is blown from a small hole of a gas injector onto the semiconductor substrate to perform a diffusion process, a first step of blowing the impurity gas onto an upper semiconductor substrate among the plurality of semiconductor substrates is performed. A gas injector, a second gas injector that blows the impurity gas onto a semiconductor substrate located at a central portion, and a third gas injector that blows the impurity gas onto a semiconductor substrate located at a lower portion; The amount of the impurity gas blown from the third gas injector is in an independently controlled vertical diffusion furnace. Here, it is preferable that the piping connected to the first to third gas injectors supply the impurity gas from each impurity container. Further, it is preferable that the flow rate of the impurity gas blown out from the first to third gas injectors is controlled by each MFC.

【0011】本発明の他の特徴は、多数の半導体基板を
互いに所定の間隔を有して縦方向に配列したボートを炉
心管内に載置し、前記半導体基板の側面方向に設けられ
たガスインジェクターの小孔から不純物ガスを前記半導
体基板に吹き付けて拡散処理を行う拡散方法において、
前記多数の半導体基板のうち、上部に位置する半導体基
板に流量を第1のマス・フロー・コントローラーにより
制御された前記不純物ガスを第1のガスインジェクター
により吹き付け、中央部に位置する半導体基板に流量を
第2のマス・フロー・コントローラーにより制御された
前記不純物ガスを第2のガスインジェクターにより吹き
付け、下部中央部に位置する半導体基板に流量を第3の
マス・フロー・コントローラーにより制御された前記不
純物ガスを第3のガスインジェクターにより吹き付ける
拡散方法にある。ここで、前記第1乃至第3のガスイン
ジェクターに接続する配管はそれぞれの不純物容器から
前記不純物ガスを供給することが好ましい。この場合、
それぞれの前記不純物容器にはオキシ塩化リンが入って
おり、リンの拡散を前記半導体基板に行うことができ
る。
Another feature of the present invention is that a boat in which a number of semiconductor substrates are vertically arranged at a predetermined interval from each other is placed in a furnace tube, and a gas injector provided in a side direction of the semiconductor substrates. In a diffusion method of performing a diffusion process by spraying an impurity gas onto the semiconductor substrate from the small holes,
Among the many semiconductor substrates, the flow rate of the impurity gas controlled by a first mass flow controller is sprayed by a first gas injector onto a semiconductor substrate positioned at an upper portion, and the flow rate is sprayed onto a semiconductor substrate positioned at a central portion. Is blown by the second gas injector with the impurity gas controlled by the second mass flow controller, and the flow rate of the impurity gas controlled by the third mass flow controller is applied to the semiconductor substrate located at the lower central portion. In a diffusion method in which gas is blown by a third gas injector. Here, it is preferable that the piping connected to the first to third gas injectors supply the impurity gas from each impurity container. in this case,
Each of the impurity containers contains phosphorus oxychloride, and can diffuse phosphorus into the semiconductor substrate.

【0012】このような本発明によれば、炉芯管長手方
向(縦方向)で、いろいろな条件に対応してガスの吹き
出し量を調整することにより、一回の処理で同時に処理
される100〜150枚の半導体基板の表面に拡散され
る不純物拡散量のバッチ内均一性を向上させることがで
きる。
According to the present invention, by adjusting the amount of gas blown out in accordance with various conditions in the longitudinal direction (longitudinal direction) of the furnace core tube, the gas can be simultaneously processed in one process. The uniformity in the batch of the impurity diffusion amount diffused to the surface of up to 150 semiconductor substrates can be improved.

【0013】すなわち例えば、炉芯管下部に排気口が存
在する拡散炉において、排気に引かれることにより炉芯
管下部での不純物ガスの流量が不足するような場合は、
意図的に下部のガス流量を大きくすることにより半導体
表面での不純物の吸着量を均一化することができる。
That is, for example, in a diffusion furnace having an exhaust port at the lower part of the furnace core tube, when the flow rate of the impurity gas at the lower part of the furnace core tube becomes insufficient due to the exhaust gas,
By intentionally increasing the gas flow rate in the lower portion, the amount of impurities adsorbed on the semiconductor surface can be made uniform.

【0014】[0014]

【発明の実施の形態】以下図面を参照して本発明を説明
する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the drawings.

【0015】図1は実施の形態の縦型拡散炉の概要を示
す図である。
FIG. 1 is a diagram showing an outline of a vertical diffusion furnace according to an embodiment.

【0016】炉心管1の周囲に設けられたヒーター8に
より、炉心管内を所定の温度に加熱される。互いに所定
の間隔を維持して多数の半導体基板2が縦方向に配列し
て石英ボート3に装填されている。この石英ボート3は
それを支えるエレベーター18により上下動及び回転が
可能である。
The inside of the furnace tube is heated to a predetermined temperature by a heater 8 provided around the furnace tube 1. A large number of semiconductor substrates 2 are loaded in a quartz boat 3 while being arranged at a predetermined interval in the vertical direction. The quartz boat 3 can be moved up and down and rotated by an elevator 18 supporting the quartz boat 3.

【0017】多数の半導体基板のうち上部に位置する半
導体基板に対して不純物ガスを吹き付ける複数の小孔1
1Sを縦方向に配列形成した第1のガスインジェクター
11と、多数の半導体基板のうち中央部に位置する半導
体基板に対して不純物ガスを吹き付ける複数の小孔12
Sを縦方向に配列形成した第2のガスインジェクター1
2と、多数の半導体基板のうち下部に位置する半導体基
板に対して不純物ガスを吹き付ける複数の小孔13Sを
縦方向に配列形成した第3のガスインジェクター13と
を有している。
A plurality of small holes 1 for blowing an impurity gas to an upper semiconductor substrate among many semiconductor substrates.
A first gas injector 11 in which 1S are formed in a vertical direction, and a plurality of small holes 12 for blowing an impurity gas to a semiconductor substrate located at a central portion among a large number of semiconductor substrates.
Second gas injector 1 in which S is formed in a vertical direction
2 and a third gas injector 13 in which a plurality of small holes 13S for forming a plurality of small holes 13S for spraying an impurity gas to a semiconductor substrate located at a lower position among a large number of semiconductor substrates are formed in a vertical direction.

【0018】そして、第1のガスインジェクター11は
その配管が第1のMFC21を通して窒素ガス41が導
入される第1の不純物ソース容器31に結合し、第2の
ガスインジェクター12はその配管が第2のMFC22
を通して窒素ガス42が導入される第2の不純物ソース
容器32に結合し、第3のガスインジェクター13はそ
の配管が第3のMFC23を通して窒素ガス43が導入
される第3の不純物ソース容器33に結合している。
The first gas injector 11 has a pipe connected to a first impurity source container 31 into which a nitrogen gas 41 is introduced through a first MFC 21, and the second gas injector 12 has a pipe connected to a second impurity injector vessel 31. MFC22
The third gas injector 13 is connected to a third impurity source container 33 into which the nitrogen gas 43 is introduced through the third MFC 23. doing.

【0019】このように各々のガスインジェクター1
1,12,13にはそれぞれMFC21,22,23が
備わっているから、それぞれ独立してガス流量の制御が
可能になっている。、各々のガスインジェクター11,
12,13にはそれぞれ複数の吹き出し口である小孔1
1S,12S,13Sが形成されており、この小孔より
炉芯管内に主ガスである不純物ガスが供給される。ま
た、炉芯管内には別に酸素,窒素ガス等の副ガス40を
供給するためのガス供給管7が備わっている。
As described above, each gas injector 1
Since the MFCs 21, 12, and 23 are provided with the MFCs 21, 22, and 23, respectively, the gas flow rate can be controlled independently. , Each gas injector 11,
Small holes 1 and 12 each having a plurality of outlets
1S, 12S, and 13S are formed, and an impurity gas as a main gas is supplied into the furnace core tube from the small holes. Further, a gas supply pipe 7 for supplying an auxiliary gas 40 such as oxygen and nitrogen gas is separately provided in the furnace core tube.

【0020】実施の形態の拡散作業において、高温加熱
された炉芯管1内にエレベーター18を上昇させ、半導
体基板2を装填した石英ボート3を挿入し、回転させ
る。
In the diffusion operation of the embodiment, the elevator 18 is raised into the furnace core tube 1 heated at a high temperature, and the quartz boat 3 loaded with the semiconductor substrate 2 is inserted and rotated.

【0021】次にオキシ塩化リン等の不純物がそれぞれ
入った第1,第2および第3の不純物ソース容器31,
32,33内にMFC21,22,23を通して窒素ガ
ス41,42,43を吹き込むことにより不純物ソース
を気化させ、ガスインジェクター11,12,13より
主ガスである不純物ガスを、炉芯管に備えられたガス供
給管7の吹き出し口より副ガス40を導入する。このと
き主ガスは、ガスインジェクター11,12,13に設
けられた吹き出し口である複数の小孔11S,12S,
13Sよりそれぞれ吹き出され、半導体基板2中へリン
等の不純物の拡散処理が行われる。そしてこの際に主ガ
スの流用をそれぞれのMFCで互いに独立に制御するこ
れにより、炉芯管上部,中央部,下部用の各インジェク
ターより均一な流量のガス(又は排気の影響を考慮し、
意図的に流量を変える場合もある)を炉芯管内に供給で
きる。これにより、ボート上に装填された同一バッチの
半導体基板の表面に供給される不純物(リン)量を均一
化でき、炉芯管内での半導体基板への不純物(リン)拡
散量の均一性を向上させ、同じ特性のリン拡散領域を形
成することができる。
Next, first, second and third impurity source containers 31 containing impurities such as phosphorus oxychloride, respectively,
Impurity sources are vaporized by blowing nitrogen gas 41, 42, 43 through MFCs 21, 22, 23 into 32, 33, and the gas injectors 11, 12, 13 supply impurity gas, which is the main gas, to the furnace core tube. The auxiliary gas 40 is introduced from the outlet of the gas supply pipe 7. At this time, the main gas is supplied to a plurality of small holes 11S, 12S, which are blowout ports provided in the gas injectors 11, 12, and 13.
13S, the diffusion process of impurities such as phosphorus into the semiconductor substrate 2 is performed. At this time, the diversion of the main gas is controlled independently by each MFC, whereby the gas having a uniform flow rate (or the effect of exhaust gas) is considered from each of the injectors for the upper part, the central part, and the lower part of the furnace core tube,
(The flow rate may be intentionally changed) can be supplied into the furnace core tube. As a result, the amount of impurities (phosphorus) supplied to the surface of the same batch of semiconductor substrates loaded on the boat can be uniformed, and the uniformity of the amount of impurity (phosphorus) diffused into the semiconductor substrates in the furnace core tube is improved. Thus, a phosphorus diffusion region having the same characteristics can be formed.

【0022】尚、実施の形態では3個のガスインジェク
ターの場合を説明したが、さらに均一性のある制御を4
個以上ガスインジェクターおよびそれぞれに結合するM
FC、不純物ソース容器を設けることもできる。
In the embodiment, the case of three gas injectors has been described.
Or more gas injectors and M coupled to each
FC and impurity source containers can also be provided.

【0023】[0023]

【発明の効果】以上説明したように本発明によれば、炉
芯管の上部,中央部,下部用に複数のガスインジェクタ
ーを有し、各々独立してガス流量をコントロールするこ
とにより、バッチ内で半導体基板表面への不純物の吸着
量を均一化出来るから、バッチ内で半導体基板表面に拡
散される不純物の量を均一にすることができる。
As described above, according to the present invention, a plurality of gas injectors are provided for the upper part, the central part, and the lower part of the furnace core tube, and the gas flow rate is controlled independently of each other so that the batch in the batch can be obtained. Thus, the amount of impurities adsorbed on the surface of the semiconductor substrate can be made uniform, so that the amount of impurities diffused to the surface of the semiconductor substrate in a batch can be made uniform.

【0024】このようにバッチ内(炉芯管長手方向)で
不純物の拡散量(不純物濃度)の均一性を向上させるこ
とができるため、例えばゲートポリシリコン膜中に拡散
される不純物量のバラツキを低減し、これをエッチング
して形成されるゲート電極の配線抵抗のバラツキを低減
させることができる。また、ゲートポリシリコン膜をエ
ッチングしてゲート電極を形成する際、ポリシリコン膜
中の不純物濃度のバラツキを低減できるためエッチング
レートを安定化させ、ゲート長のバラツキを低減でき
る。これにより、トランジスタのポリシリコンゲートの
配線抵抗やゲート長を安定化させ、半導体装置としての
歩溜まりを向上させることができる。
As described above, since the uniformity of the diffusion amount (impurity concentration) of the impurities in the batch (longitudinal direction of the furnace core tube) can be improved, for example, the variation in the amount of impurities diffused in the gate polysilicon film can be reduced. It is possible to reduce the variation in the wiring resistance of the gate electrode formed by etching the gate electrode. Further, when the gate electrode is formed by etching the gate polysilicon film, the variation in impurity concentration in the polysilicon film can be reduced, so that the etching rate can be stabilized and the variation in gate length can be reduced. As a result, the wiring resistance and gate length of the polysilicon gate of the transistor can be stabilized, and the yield as a semiconductor device can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態の縦型拡散炉を示す側断面
図である。
FIG. 1 is a side sectional view showing a vertical diffusion furnace according to an embodiment of the present invention.

【図2】従来技術の縦型拡散炉を示す側断面図である。FIG. 2 is a side sectional view showing a conventional vertical diffusion furnace.

【図3】他の従来技術のガスインジェクターを示す図で
ある。
FIG. 3 shows another prior art gas injector.

【符号の説明】[Explanation of symbols]

1 炉芯管 2 半導体基板 3 石英ボート 7 ガス供給管 8 ヒーター 11,12,13,15 ガスインジェクター 11S,12S,13S,15S 小孔(ガス吹き出
し口) 16 噴出部 16S 小孔 17 ガス混合・加熱部 18 エレベーター 21,22,23,25 MFC 31,32,33,35 不純物ソース容器 40 副ガス(酸素ガス、窒素ガス) 41,42,43,45 窒素ガス
DESCRIPTION OF SYMBOLS 1 Furnace core tube 2 Semiconductor substrate 3 Quartz boat 7 Gas supply tube 8 Heater 11, 12, 13, 15 Gas injector 11S, 12S, 13S, 15S Small hole (gas outlet) 16 Spouting part 16S Small hole 17 Gas mixing / heating Part 18 Elevator 21, 22, 23, 25 MFC 31, 32, 33, 35 Impurity source container 40 Secondary gas (oxygen gas, nitrogen gas) 41, 42, 43, 45 Nitrogen gas

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 多数の半導体基板を互いに所定の間隔を
有して縦方向に配列したボートを炉心管内に載置し、前
記半導体基板の側面方向に設けられたガスインジェクタ
ーの小孔から不純物ガスを前記半導体基板に吹き付けて
拡散処理を行う縦型拡散炉において、前記多数の半導体
基板のうち、上部に位置する半導体基板に前記不純物ガ
スを吹き付ける第1のガスインジェクターと、中央部に
位置する半導体基板に前記不純物ガスを吹き付ける第2
のガスインジェクターと、下部に位置する半導体基板に
前記不純物ガスを吹き付ける第3のガスインジェクター
とを有し、前記第1乃至第3のガスインジェクターから
吹き付ける前記不純物ガスの量はそれぞれ独立に制御さ
れていることを特徴とする縦型拡散炉。
1. A boat in which a number of semiconductor substrates are vertically arranged at a predetermined interval from each other is placed in a furnace tube, and impurity gas is passed through a small hole of a gas injector provided on a side surface of the semiconductor substrate. A first gas injector that sprays the impurity gas onto an upper semiconductor substrate among the plurality of semiconductor substrates, and a semiconductor device that is located at a central portion. A second step of spraying the impurity gas onto the substrate;
And a third gas injector that blows the impurity gas onto a semiconductor substrate located below, and the amount of the impurity gas blown from the first to third gas injectors is independently controlled. A vertical diffusion furnace.
【請求項2】 前記第1乃至第3のガスインジェクター
に接続する配管はそれぞれの不純物容器から前記不純物
ガスを供給することを特徴とする請求項1記載の縦型拡
散炉。
2. The vertical diffusion furnace according to claim 1, wherein a pipe connected to the first to third gas injectors supplies the impurity gas from each impurity container.
【請求項3】 前記第1乃至第3のガスインジェクター
から吹き出る前記不純物ガスの流量はそれぞれのマス・
フロー・コントローラーにより制御されていることを特
徴とする請求項1記載の縦型拡散炉。
3. The flow rate of the impurity gas blown out from the first to third gas injectors is different from each mass gas.
The vertical diffusion furnace according to claim 1, wherein the furnace is controlled by a flow controller.
【請求項4】 多数の半導体基板を互いに所定の間隔を
有して縦方向に配列したボートを炉心管内に載置し、前
記半導体基板の側面方向に設けられたガスインジェクタ
ーの小孔から不純物ガスを前記半導体基板に吹き付けて
拡散処理を行う拡散方法において、前記多数の半導体基
板のうち、上部に位置する半導体基板に流量を第1のマ
ス・フロー・コントローラーにより制御された前記不純
物ガスを第1のガスインジェクターにより吹き付け、中
央部に位置する半導体基板に流量を第2のマス・フロー
・コントローラーにより制御された前記不純物ガスを第
2のガスインジェクターにより吹き付け、下部中央部に
位置する半導体基板に流量を第3のマス・フロー・コン
トローラーにより制御された前記不純物ガスを第3のガ
スインジェクターにより吹き付けることを特徴とする拡
散方法。
4. A boat in which a number of semiconductor substrates are vertically arranged at predetermined intervals from each other is placed in a furnace tube, and impurity gas is passed through a small hole of a gas injector provided on a side surface of the semiconductor substrate. Is applied to the semiconductor substrate to perform a diffusion process, wherein the impurity gas whose flow rate is controlled by a first mass flow controller is supplied to a semiconductor substrate located at an upper portion of the plurality of semiconductor substrates. The impurity gas controlled by the second mass flow controller is blown by the second gas injector, and the flow rate is blown by the second gas injector to the semiconductor substrate located at the central portion. The impurity gas controlled by a third mass flow controller to a third gas injector. A diffusion method characterized by spraying more.
【請求項5】 前記第1乃至第3のガスインジェクター
に接続する配管はそれぞれの不純物容器から前記不純物
ガスを供給することを特徴とする請求項4記載の拡散方
法。
5. The diffusion method according to claim 4, wherein a pipe connected to the first to third gas injectors supplies the impurity gas from each impurity container.
【請求項6】 それぞれの前記不純物容器にはオキシ塩
化リンが入っており、リンの拡散を前記半導体基板に行
うことを特徴とする請求項5記載の拡散方法。
6. The diffusion method according to claim 5, wherein each of the impurity containers contains phosphorus oxychloride, and the diffusion of phosphorus is performed on the semiconductor substrate.
JP27905897A 1997-10-13 1997-10-13 Vertical type diffusion furnace and diffusion method Pending JPH11121389A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27905897A JPH11121389A (en) 1997-10-13 1997-10-13 Vertical type diffusion furnace and diffusion method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27905897A JPH11121389A (en) 1997-10-13 1997-10-13 Vertical type diffusion furnace and diffusion method

Publications (1)

Publication Number Publication Date
JPH11121389A true JPH11121389A (en) 1999-04-30

Family

ID=17605826

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27905897A Pending JPH11121389A (en) 1997-10-13 1997-10-13 Vertical type diffusion furnace and diffusion method

Country Status (1)

Country Link
JP (1) JPH11121389A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005020309A1 (en) * 2003-08-26 2005-03-03 Hitachi Kokusai Electric Inc. Method for manufacturing semiconductor device and substrate processing apparatus
JP2011009752A (en) * 2010-07-02 2011-01-13 Hitachi Kokusai Electric Inc Substrate processing apparatus, method of manufacturing semiconductor device, and semiconductor device
US8043431B2 (en) 2003-02-21 2011-10-25 Hitachi Kokusai Electric Inc. Substrate processing apparatus and method for manufacturing a semiconductor device
US8055372B2 (en) 2007-03-05 2011-11-08 Tokyo Electron Limited Processing system, processing method, and computer program
CN103257209A (en) * 2013-05-13 2013-08-21 中国电子科技集团公司第四十八研究所 Air flow uniformity detection device of diffusion furnace
CN103700585A (en) * 2013-11-26 2014-04-02 上海华力微电子有限公司 Preparation method of shallow trench isolation oxidation layer and device thereof
WO2015045137A1 (en) * 2013-09-30 2015-04-02 株式会社日立国際電気 Substrate processing device, substrate processing method, and method for producing semiconductor device
US9453683B2 (en) 2012-03-28 2016-09-27 Tokyo Electron Limited Heat treatment system, heat treatment method, and program
JP2017092159A (en) * 2015-11-06 2017-05-25 東京エレクトロン株式会社 Heat treatment system, heat treatment method, and program
US10186429B2 (en) 2015-11-26 2019-01-22 Tokyo Electron Limited Heat treatment apparatus, heat treatment method, and program

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8282737B2 (en) 2003-02-21 2012-10-09 Hitachi Kokusai Electric Inc. Substrate processing apparatus and method for manufacturing a semiconductor device
US8043431B2 (en) 2003-02-21 2011-10-25 Hitachi Kokusai Electric Inc. Substrate processing apparatus and method for manufacturing a semiconductor device
US8057599B2 (en) * 2003-02-21 2011-11-15 Hitachi Kokusai Electric Inc. Substrate processing apparatus and method for manufacturing a semiconductor device
KR100766196B1 (en) * 2003-08-26 2007-10-10 가부시키가이샤 히다치 고쿠사이 덴키 Method for manufacturing semiconductor device and substrate processing apparatus
KR100771782B1 (en) * 2003-08-26 2007-10-30 가부시키가이샤 히다치 고쿠사이 덴키 Method for manufacturing semiconductor device and substrate processing apparatus
US7534730B2 (en) 2003-08-26 2009-05-19 Hitachi Kokusai Electric In. Producing method of semiconductor device and substrate processing apparatus
JP2009135546A (en) * 2003-08-26 2009-06-18 Hitachi Kokusai Electric Inc Method for manufacturing semiconductor device and substrate processing apparatus
WO2005020309A1 (en) * 2003-08-26 2005-03-03 Hitachi Kokusai Electric Inc. Method for manufacturing semiconductor device and substrate processing apparatus
US7871938B2 (en) 2003-08-26 2011-01-18 Hitachi Kokusai Electric Inc. Producing method of semiconductor device and substrate processing apparatus
US8084369B2 (en) 2003-08-26 2011-12-27 Hitachi Kokusai Electric, Inc. Producing method of semiconductor device and substrate processing apparatus
JP2012015536A (en) * 2003-08-26 2012-01-19 Hitachi Kokusai Electric Inc Method for manufacturing semiconductor device, substrate treatment method and substrate treatment apparatus
US8055372B2 (en) 2007-03-05 2011-11-08 Tokyo Electron Limited Processing system, processing method, and computer program
JP2011009752A (en) * 2010-07-02 2011-01-13 Hitachi Kokusai Electric Inc Substrate processing apparatus, method of manufacturing semiconductor device, and semiconductor device
US9453683B2 (en) 2012-03-28 2016-09-27 Tokyo Electron Limited Heat treatment system, heat treatment method, and program
CN103257209A (en) * 2013-05-13 2013-08-21 中国电子科技集团公司第四十八研究所 Air flow uniformity detection device of diffusion furnace
WO2015045137A1 (en) * 2013-09-30 2015-04-02 株式会社日立国際電気 Substrate processing device, substrate processing method, and method for producing semiconductor device
JP6084298B2 (en) * 2013-09-30 2017-02-22 株式会社日立国際電気 Substrate processing apparatus, substrate processing method, and semiconductor device manufacturing method
CN103700585A (en) * 2013-11-26 2014-04-02 上海华力微电子有限公司 Preparation method of shallow trench isolation oxidation layer and device thereof
JP2017092159A (en) * 2015-11-06 2017-05-25 東京エレクトロン株式会社 Heat treatment system, heat treatment method, and program
US9799577B2 (en) 2015-11-06 2017-10-24 Tokyo Electron Limited Heat treatment system, heat treatment method, and program
US10186429B2 (en) 2015-11-26 2019-01-22 Tokyo Electron Limited Heat treatment apparatus, heat treatment method, and program

Similar Documents

Publication Publication Date Title
US6716772B2 (en) Semiconductor device manufacturing method and semiconductor manufacturing apparatus
US6015591A (en) Deposition method
KR100372956B1 (en) Film forming device
KR100302609B1 (en) Temperature controllable gas distributor
CN101165856B (en) Oxidation apparatus and method for semiconductor process
KR19980086762A (en) Deposition chamber and method for depositing a film having low dielectric constant
JP2001274107A (en) Diffusion furnace
JPH11121389A (en) Vertical type diffusion furnace and diffusion method
JPH01220434A (en) Heat treating furnace
JPH09148259A (en) Lateral reactor
KR100297420B1 (en) Deposition chamber and low dielectric film formation method
JP3359474B2 (en) Horizontal heat treatment equipment
US20040031440A1 (en) Method and apparatus for improved gate oxide uniformity with reducing system contaminants
JP2002075978A (en) Vertical reaction furnace
CN115110064A (en) Gas input equipment and gas input method
US5489446A (en) Device for forming silicon oxide film
JPH0997768A (en) Vertical diffusion oven
EP0279406B1 (en) Device for forming silicon oxide film
JPH11195611A (en) Manufacture of reactor and semiconductor member
JPH0653154A (en) Impurity diffusion furnace in semiconductor manufacturing device
JP2001338883A (en) Manufacturing method of semiconductor device
KR100203052B1 (en) A cvd apparatus
JP2001335941A (en) Gas injection device, and vacuum treatment system
JPH04329626A (en) Processor of semiconductor device
JP2002151488A (en) Heat cvd device and method therefor

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20001121