JPH11120713A - エンコード回路 - Google Patents
エンコード回路Info
- Publication number
- JPH11120713A JPH11120713A JP27751897A JP27751897A JPH11120713A JP H11120713 A JPH11120713 A JP H11120713A JP 27751897 A JP27751897 A JP 27751897A JP 27751897 A JP27751897 A JP 27751897A JP H11120713 A JPH11120713 A JP H11120713A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- encoding
- data
- signal
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】
【課題】ハードディスク装置の書込み時のエンコーダに
起因する書込みエラーを検出し、クロック間のレーシン
グに起因する誤動作を回避する。 【解決手段】データ領域の識別のためエンコードデータ
ＤＥの先頭に付加するシンクマークＳＭを検出しシンク
マーク検出信号ＭＳを出力するシンクマーク検出器２
と、所定の時間内でのシンクマーク検出信号ＭＳの非供
給に応答してハードディスク制御装置に対し再度前記書
込データＤＷを出力するよう要求するリトライ信号ＲＴ
を出力する誤動作検出器１を備える。
起因する書込みエラーを検出し、クロック間のレーシン
グに起因する誤動作を回避する。 【解決手段】データ領域の識別のためエンコードデータ
ＤＥの先頭に付加するシンクマークＳＭを検出しシンク
マーク検出信号ＭＳを出力するシンクマーク検出器２
と、所定の時間内でのシンクマーク検出信号ＭＳの非供
給に応答してハードディスク制御装置に対し再度前記書
込データＤＷを出力するよう要求するリトライ信号ＲＴ
を出力する誤動作検出器１を備える。
Description
【０００１】
【発明の属する技術分野】本発明はエンコード回路に関
し、特にハードディスク装置用信号処理回路の書込用の
エンコード回路に関する。
し、特にハードディスク装置用信号処理回路の書込用の
エンコード回路に関する。
【０００２】
【従来の技術】一般に、ハードディスク装置の書込動作
では、システムクロックに同期してホストから送られて
くるライトデータをシステムクロックの周波数と異なる
倍数関係の周波数、例えば１／４倍の書込クロックで書
込む。したがってシステムクロックと書込クロック間の
位相差に起因してデータの同期が取れず（レーシン
グ）、エンコーダ回路が誤動作してエンコードエラーを
生じ、誤データを生成することが多い。また、書込動作
時に、書込データに対する有効性の確認すなわちベリフ
ァイ動作を行わないため、誤データを書込んでも検出さ
れない。
では、システムクロックに同期してホストから送られて
くるライトデータをシステムクロックの周波数と異なる
倍数関係の周波数、例えば１／４倍の書込クロックで書
込む。したがってシステムクロックと書込クロック間の
位相差に起因してデータの同期が取れず（レーシン
グ）、エンコーダ回路が誤動作してエンコードエラーを
生じ、誤データを生成することが多い。また、書込動作
時に、書込データに対する有効性の確認すなわちベリフ
ァイ動作を行わないため、誤データを書込んでも検出さ
れない。
【０００３】近年、ハードディスクの大容量化に伴い信
号処理速度が高まっているため、クロックのレーシング
によって上記誤動作が発生し易く成ってきている。
号処理速度が高まっているため、クロックのレーシング
によって上記誤動作が発生し易く成ってきている。
【０００４】従来の一般的なエンコード回路をブロック
で示す図３を参照すると、この従来のエンコード回路
は、書込制御信号ＣＷの供給に応答して外部のハードデ
ィスクコントローラから送られる書込データＤＷを２相
（相補）のエンコードクロックＣＫ１，ＣＫ２に基づき
符号化するエンコーダ３を備える。
で示す図３を参照すると、この従来のエンコード回路
は、書込制御信号ＣＷの供給に応答して外部のハードデ
ィスクコントローラから送られる書込データＤＷを２相
（相補）のエンコードクロックＣＫ１，ＣＫ２に基づき
符号化するエンコーダ３を備える。
【０００５】エンコーダ３は、例えば、書込制御信号Ｃ
ＷによりリセットされエンコードクロックＣＫ１，ＣＫ
２によりセットして書込データＤＷを取り込みエンコー
ドするフリップフロップの組み合わせにより構成でき
る。
ＷによりリセットされエンコードクロックＣＫ１，ＣＫ
２によりセットして書込データＤＷを取り込みエンコー
ドするフリップフロップの組み合わせにより構成でき
る。
【０００６】次に、図３及び各部波形をタイムチャート
で示す図４を参照して、従来のエンコード回路の動作に
ついて説明すると、まず、時刻ｈで外部のハードディス
クコントローラから供給される書込制御信号ＣＷがアク
ティブになる。書込制御信号ＣＷのアクティブ化と同時
に上記ハードディスクコントローラは書込データＤＷを
エンコーダ３に供給する。エンコーダ３は書込制御信号
ＣＷの立ち上がりに同期して書込データＤＷのエンコー
ドを開始し、エンコードデータＤＥとして時刻ｉでアナ
ログシンクデータＳＡを出力し、時刻ｊでアナログシン
クデータＳＡとデータ領域の先頭を区別するためのシン
クマークＳＭを出力し、時刻ｋから書込データＤＷをエ
ンコードしたエンコード書込データＤＷＥを出力する。
で示す図４を参照して、従来のエンコード回路の動作に
ついて説明すると、まず、時刻ｈで外部のハードディス
クコントローラから供給される書込制御信号ＣＷがアク
ティブになる。書込制御信号ＣＷのアクティブ化と同時
に上記ハードディスクコントローラは書込データＤＷを
エンコーダ３に供給する。エンコーダ３は書込制御信号
ＣＷの立ち上がりに同期して書込データＤＷのエンコー
ドを開始し、エンコードデータＤＥとして時刻ｉでアナ
ログシンクデータＳＡを出力し、時刻ｊでアナログシン
クデータＳＡとデータ領域の先頭を区別するためのシン
クマークＳＭを出力し、時刻ｋから書込データＤＷをエ
ンコードしたエンコード書込データＤＷＥを出力する。
【０００７】
【発明が解決しようとする課題】上述した従来のエンコ
ード回路は、書込み時にベリファイ動作を行わないた
め、誤データを書込んでも検出できなず書込データが失
われてしまうという欠点があった。
ード回路は、書込み時にベリファイ動作を行わないた
め、誤データを書込んでも検出できなず書込データが失
われてしまうという欠点があった。
【０００８】また、エンコーダの処理速度が高まってき
ているためクロック間のレーシングに起因する上記誤動
作が発生し易くなってきているという欠点があった。
ているためクロック間のレーシングに起因する上記誤動
作が発生し易くなってきているという欠点があった。
【０００９】本発明の目的は、上記欠点を解決し、書込
時のエンコードエラーの検出を可能とすると共に、クロ
ック間のレーシングに起因するエンコードエラーを自動
的に修正するエンコード回路を提供することにある。
時のエンコードエラーの検出を可能とすると共に、クロ
ック間のレーシングに起因するエンコードエラーを自動
的に修正するエンコード回路を提供することにある。
【００１０】
【課題を解決するための手段】本発明のエンコード回路
は、エンコードクロックの供給に応答して外部のハード
ディスク制御装置から供給を受ける書込データを所定の
様式に符号化してエンコードデータを出力するエンコー
ダを備えるハードディスク装置のエンコード回路におい
て、データ領域の識別のため書込時に前記エンコードデ
ータの先頭に付加する固定データであるシンクマークを
検出しシンクマーク検出信号を出力するシンクマーク検
出器と、所定の時間内での前記シンクマーク検出信号の
非供給に応答して前記ハードディスク制御装置に対し再
度前記書込データを出力するよう要求するリトライ信号
を出力する誤動作検出器を備えて構成されている。
は、エンコードクロックの供給に応答して外部のハード
ディスク制御装置から供給を受ける書込データを所定の
様式に符号化してエンコードデータを出力するエンコー
ダを備えるハードディスク装置のエンコード回路におい
て、データ領域の識別のため書込時に前記エンコードデ
ータの先頭に付加する固定データであるシンクマークを
検出しシンクマーク検出信号を出力するシンクマーク検
出器と、所定の時間内での前記シンクマーク検出信号の
非供給に応答して前記ハードディスク制御装置に対し再
度前記書込データを出力するよう要求するリトライ信号
を出力する誤動作検出器を備えて構成されている。
【００１１】
【発明の実施の形態】次に、本発明の実施の形態を図３
と共通の構成要素には共通の参照文字／数字を付して同
様にブロックで示す図１を参照すると、この図に示す本
実施の形態のエンコード回路は、従来と共通の書込制御
信号ＣＷの供給に応答して外部のハードディスクコント
ローラ（図示しない）から送られる書込データＤＷを２
相のエンコードクロックＣＫ１，ＣＫ２に基づき符号化
しエンコードデータＤＥを出力するエンコーダ３に加え
て、データ領域の識別のため書込時にエンコードデータ
ＤＥの先頭に付加する固定データであるシンクマークＳ
Ｍを検出しシンクマーク検出信号ＭＳを出力するシンク
マーク検出器２と、所定の時間内でのシンクマーク検出
信号ＭＳの非供給に応答してリトライ信号ＲＴを出力し
再度のエンコード結果の再度のシンクマーク検出信号Ｍ
Ｓの非供給に応答してライトエラー信号ＥＲを出力する
誤動作検出器１と、リトライ信号ＲＴの供給に応答して
エンコードクロックＣＫ１の位相をエンコードクロック
ＣＫ２に対して可変し位相調整クロックＣＫ１Ａを生成
するクロック位相調整器４とを備える。
と共通の構成要素には共通の参照文字／数字を付して同
様にブロックで示す図１を参照すると、この図に示す本
実施の形態のエンコード回路は、従来と共通の書込制御
信号ＣＷの供給に応答して外部のハードディスクコント
ローラ（図示しない）から送られる書込データＤＷを２
相のエンコードクロックＣＫ１，ＣＫ２に基づき符号化
しエンコードデータＤＥを出力するエンコーダ３に加え
て、データ領域の識別のため書込時にエンコードデータ
ＤＥの先頭に付加する固定データであるシンクマークＳ
Ｍを検出しシンクマーク検出信号ＭＳを出力するシンク
マーク検出器２と、所定の時間内でのシンクマーク検出
信号ＭＳの非供給に応答してリトライ信号ＲＴを出力し
再度のエンコード結果の再度のシンクマーク検出信号Ｍ
Ｓの非供給に応答してライトエラー信号ＥＲを出力する
誤動作検出器１と、リトライ信号ＲＴの供給に応答して
エンコードクロックＣＫ１の位相をエンコードクロック
ＣＫ２に対して可変し位相調整クロックＣＫ１Ａを生成
するクロック位相調整器４とを備える。
【００１２】次に、図１及び各部波形をタイムチャート
で示す図２を参照して本実施の形態の動作について説明
すると、まず、時刻ａで、外部のハードディスクコント
ローラから供給される書込制御信号ＣＷがアクティブに
なる。書込制御信号ＣＷのアクティブ化と同時に上記ハ
ードディスクコントローラは書込データＤＷをエンコー
ダ３に供給する。エンコーダ３は書込制御信号ＣＷの立
ち上がりに同期して書込データＤＷのエンコードを開始
し、エンコードデータＤＥとして時刻ｂでアナログシン
クデータＳＡを出力し、時刻ｃ〜ｄでのシンクマークＳ
Ｍを出力する。
で示す図２を参照して本実施の形態の動作について説明
すると、まず、時刻ａで、外部のハードディスクコント
ローラから供給される書込制御信号ＣＷがアクティブに
なる。書込制御信号ＣＷのアクティブ化と同時に上記ハ
ードディスクコントローラは書込データＤＷをエンコー
ダ３に供給する。エンコーダ３は書込制御信号ＣＷの立
ち上がりに同期して書込データＤＷのエンコードを開始
し、エンコードデータＤＥとして時刻ｂでアナログシン
クデータＳＡを出力し、時刻ｃ〜ｄでのシンクマークＳ
Ｍを出力する。
【００１３】まず、通常動作の場合（図２（Ａ））は、
シンクマークＳＭに続いて時刻ｄでシンクマーク検出信
号ＭＳがアクティブ化し誤動作検出器１は誤動作を検出
せずライトエラー信号ＥＲを出力しない。したがって、
時刻ｄ以降で、従来と同様に、書込データＤＷをエンコ
ードしたエンコード書込データＤＷＥを出力する。
シンクマークＳＭに続いて時刻ｄでシンクマーク検出信
号ＭＳがアクティブ化し誤動作検出器１は誤動作を検出
せずライトエラー信号ＥＲを出力しない。したがって、
時刻ｄ以降で、従来と同様に、書込データＤＷをエンコ
ードしたエンコード書込データＤＷＥを出力する。
【００１４】次に、誤動作状態の場合（図２（Ｂ））
は、誤動作検出器１は書込制御信号ＣＷのアクティブ化
後の一定期間、ここでは説明の便宜上、エンコードクロ
ックＣＫ２の４周期以内にシンクマーク検出信号ＭＳが
アクティブ化しない場合、時刻ｄでリトライ信号ＲＴを
アクティブ化し外部のハードディスクコントローラに対
して書込データＤＷの再送出を要求する。
は、誤動作検出器１は書込制御信号ＣＷのアクティブ化
後の一定期間、ここでは説明の便宜上、エンコードクロ
ックＣＫ２の４周期以内にシンクマーク検出信号ＭＳが
アクティブ化しない場合、時刻ｄでリトライ信号ＲＴを
アクティブ化し外部のハードディスクコントローラに対
して書込データＤＷの再送出を要求する。
【００１５】ここで、説明の便宜上、エンコーダ３は、
従来の技術で説明したような、書込制御信号ＣＷにより
リセットされエンコードクロックＣＫ１，ＣＫ２により
セットして書込データＤＷを取り込みエンコードするフ
リップフロップの組み合わせから成るものとする。
従来の技術で説明したような、書込制御信号ＣＷにより
リセットされエンコードクロックＣＫ１，ＣＫ２により
セットして書込データＤＷを取り込みエンコードするフ
リップフロップの組み合わせから成るものとする。
【００１６】クロック位相調整器４は、時刻ｄでのリト
ライ信号ＲＴのアクティブ化に応答して時刻ｈで２相の
エンコードクロックＣＫ２に対し他の一方であるエンコ
ードクロックＣＫ１の位相を調整し、内部で使用してい
る上記フリップフロップのセットアップ及びホールド時
間分だけ可変して、位相調整クロックＣＫ１Ａを生成す
る。
ライ信号ＲＴのアクティブ化に応答して時刻ｈで２相の
エンコードクロックＣＫ２に対し他の一方であるエンコ
ードクロックＣＫ１の位相を調整し、内部で使用してい
る上記フリップフロップのセットアップ及びホールド時
間分だけ可変して、位相調整クロックＣＫ１Ａを生成す
る。
【００１７】クロック位相調整器４は、例えば、縦続接
続した所定数のインバータから成りその電源電圧を変化
することにより遅延時間を可変するものである。
続した所定数のインバータから成りその電源電圧を変化
することにより遅延時間を可変するものである。
【００１８】次に、時刻ｅで書込制御信号ＣＷが再びア
クティブとなり前述の書込み動作を再度実行する。誤動
作検出器１は、時刻ｅ以降のエンコードクロックＣＫ２
の４周期以内にシンクマーク検出信号ＭＳがアクティブ
化しない場合、時刻ｇでライトエラー信号ＥＲをハード
ディスクコントローラに対して出力する。
クティブとなり前述の書込み動作を再度実行する。誤動
作検出器１は、時刻ｅ以降のエンコードクロックＣＫ２
の４周期以内にシンクマーク検出信号ＭＳがアクティブ
化しない場合、時刻ｇでライトエラー信号ＥＲをハード
ディスクコントローラに対して出力する。
【００１９】
【発明の効果】以上説明したように、本発明のエンコー
ド回路は、エンコードデータの先頭に付加するシンクマ
ークを検出しシンクマーク検出信号を出力するシンクマ
ーク検出器と、所定の時間内での上記前記シンクマーク
検出信号の非供給に応答してハードディスク制御装置に
対し再度書込データを出力するよう要求するリトライ信
号を出力する誤動作検出器を備えることにより、エンコ
ーダの誤動作に起因するライトエラーを検出でき、クロ
ック間のレーシングに起因するエンコーダの誤動作を自
動回避できるので、ハードディスクの書込み時のデータ
の信頼性が向上するというという効果がある。
ド回路は、エンコードデータの先頭に付加するシンクマ
ークを検出しシンクマーク検出信号を出力するシンクマ
ーク検出器と、所定の時間内での上記前記シンクマーク
検出信号の非供給に応答してハードディスク制御装置に
対し再度書込データを出力するよう要求するリトライ信
号を出力する誤動作検出器を備えることにより、エンコ
ーダの誤動作に起因するライトエラーを検出でき、クロ
ック間のレーシングに起因するエンコーダの誤動作を自
動回避できるので、ハードディスクの書込み時のデータ
の信頼性が向上するというという効果がある。
【図１】本発明のエンコード回路の一実施の形態を示す
ブロック図である。
ブロック図である。
【図２】本実施の形態のエンコード回路における動作の
一例を示すタイムチャートである。
一例を示すタイムチャートである。
【図３】従来のエンコード回路の一例を示すブロック図
である。
である。
【図４】従来のエンコード回路における動作の一例を示
すタイムチャートである。
すタイムチャートである。
１ 誤動作検出器 ２ シンクマーク検出器 ３ エンコーダ ４ クロック位相調整器
Claims (4)
- 【請求項１】 エンコードクロックの供給に応答して外
部のハードディスク制御装置から供給を受ける書込デー
タを所定の様式に符号化してエンコードデータを出力す
るエンコーダを備えるハードディスク装置のエンコード
回路において、 データ領域の識別のため書込時に前記エンコードデータ
の先頭に付加する固定データであるシンクマークを検出
しシンクマーク検出信号を出力するシンクマーク検出器
と、 所定の時間内での前記シンクマーク検出信号の非供給に
応答して前記ハードディスク制御装置に対し再度前記書
込データを出力するよう要求するリトライ信号を出力す
る誤動作検出器を備えることを特徴とするエンコード回
路。 - 【請求項２】 前記誤動作検出器が、前記リトライ信号
の供給に応答して前記ハードディスク制御装置が再度供
給した再度書込データのエンコード結果の再度の前記シ
ンクマーク検出信号の非供給に応答してライトエラー信
号を出力することを特徴とする請求項１記載のエンコー
ド回路。 - 【請求項３】 前記リトライ信号の供給に応答して前記
エンコードクロックの位相を可変し位相調整クロックを
生成するクロック位相調整器を備えることを特徴とする
請求項１記載のエンコード回路。 - 【請求項４】 前記エンコードクロックが相補の２相ク
ロックであり、前記クロック位相調整器が相補の一方の
クロックの位相に対して他方のクロックの位相を可変す
ることを特徴とする請求項３記載のエンコード回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27751897A JPH11120713A (ja) | 1997-10-09 | 1997-10-09 | エンコード回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27751897A JPH11120713A (ja) | 1997-10-09 | 1997-10-09 | エンコード回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11120713A true JPH11120713A (ja) | 1999-04-30 |
Family
ID=17584719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27751897A Pending JPH11120713A (ja) | 1997-10-09 | 1997-10-09 | エンコード回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11120713A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6710963B2 (en) | 2000-06-29 | 2004-03-23 | Kabushiki Kaisha Toshiba | Disk controller for detecting hang-up of disk storage system |
-
1997
- 1997-10-09 JP JP27751897A patent/JPH11120713A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6710963B2 (en) | 2000-06-29 | 2004-03-23 | Kabushiki Kaisha Toshiba | Disk controller for detecting hang-up of disk storage system |
| SG116413A1 (en) * | 2000-06-29 | 2005-11-28 | Toshiba Kk | Disk controller for detecting hang-up of disk storage system. |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1069705A (ja) | サーボアドレスマーク自動検出及びタイミング補償回路 | |
| KR100499417B1 (ko) | 디디알 에스디램에서의 링잉 현상 방지 방법 및 그 장치 | |
| JPH01503342A (ja) | デジタル位相ロツクループを備えたデータ入力装置 | |
| JPH0331928A (ja) | フレーム変換回路 | |
| JPH11120713A (ja) | エンコード回路 | |
| KR910004313B1 (ko) | 데이타 분리 시스템 | |
| JP5464942B2 (ja) | 電子機器、及びその制御方法 | |
| JP3952534B2 (ja) | 同期制御装置及び記録再生装置 | |
| JP2007019910A (ja) | 信号処理装置及び信号処理方法 | |
| JP2906850B2 (ja) | 時分割形スイッチ監視回路 | |
| JP2611644B2 (ja) | 書き込み／読み出し制御装置 | |
| JPS6117271A (ja) | 光デイスク装置 | |
| JPS63172357A (ja) | 自己診断回路 | |
| JPH0254582B2 (ja) | ||
| JP2000010850A (ja) | メモリアクセスシステム | |
| JP3484943B2 (ja) | レジスタ装置 | |
| JPS6262370B2 (ja) | ||
| JPH0375104B2 (ja) | ||
| JPH0479002A (ja) | 磁気記憶装置の書込み回路 | |
| JPS61214023A (ja) | スリツプ検出方式 | |
| JP2004164687A (ja) | 情報記録再生装置及び情報再生方法 | |
| JPH06290406A (ja) | 磁気書込装置の書込制御装置 | |
| JP2000306341A (ja) | 光ディスク再生装置 | |
| JPH0652499B2 (ja) | 複写確認装置 | |
| JPH0719442B2 (ja) | 磁気デイスク装置のデータ読出し回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000530 |