JPH11119175A - 電界吸収型光変調器の駆動回路 - Google Patents
電界吸収型光変調器の駆動回路Info
- Publication number
- JPH11119175A JPH11119175A JP9280047A JP28004797A JPH11119175A JP H11119175 A JPH11119175 A JP H11119175A JP 9280047 A JP9280047 A JP 9280047A JP 28004797 A JP28004797 A JP 28004797A JP H11119175 A JPH11119175 A JP H11119175A
- Authority
- JP
- Japan
- Prior art keywords
- impedance
- modulator
- circuit
- driving
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010521 absorption reaction Methods 0.000 title claims abstract description 14
- 230000003287 optical effect Effects 0.000 title claims description 15
- 230000005684 electric field Effects 0.000 title abstract 2
- 239000004065 semiconductor Substances 0.000 claims description 6
- 230000006866 deterioration Effects 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 15
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 239000013307 optical fiber Substances 0.000 description 2
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- IXSZQYVWNJNRAL-UHFFFAOYSA-N etoxazole Chemical compound CCOC1=CC(C(C)(C)C)=CC=C1C1N=C(C=2C(=CC=CC=2F)F)OC1 IXSZQYVWNJNRAL-UHFFFAOYSA-N 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/0121—Operation of devices; Circuit arrangements, not otherwise provided for in this subclass
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction
- G02F1/0155—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction modulating the optical absorption
- G02F1/0157—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction modulating the optical absorption using electro-absorption effects, e.g. Franz-Keldysh [FK] effect or quantum confined stark effect [QCSE]
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
- Semiconductor Lasers (AREA)
- Optical Communication System (AREA)
Abstract
(57)【要約】
【課題】 ＥＡ変調器が低インピーダンスおよび高イン
ピーダンスの両方で動作する場合であっても、インピー
ダンス整合をとることができるようにし、インピーダン
ス不整合に基づく信号光の波形劣化をなくす。 【解決手段】 電界吸収型光変調器（ＥＡ変調器）５１
にパルス状の駆動電圧を印加するための駆動部５２と、
ＥＡ変調器５１に並列接続され、前記駆動部とのインピ
ーダンス整合をとるためのインピーダンス可変部５３を
設け、インピーダンス可変部５３は駆動部５２とのイン
ピーダンス整合がとれるようにＥＡ変調器への駆動電圧
印加時と非印加時にインピーダンスを切り替える。
ピーダンスの両方で動作する場合であっても、インピー
ダンス整合をとることができるようにし、インピーダン
ス不整合に基づく信号光の波形劣化をなくす。 【解決手段】 電界吸収型光変調器（ＥＡ変調器）５１
にパルス状の駆動電圧を印加するための駆動部５２と、
ＥＡ変調器５１に並列接続され、前記駆動部とのインピ
ーダンス整合をとるためのインピーダンス可変部５３を
設け、インピーダンス可変部５３は駆動部５２とのイン
ピーダンス整合がとれるようにＥＡ変調器への駆動電圧
印加時と非印加時にインピーダンスを切り替える。
Description
【０００１】
【発明の属する技術分野】本発明は電界吸収型光変調器
の駆動回路に係わり、特に、光源からのキャリア光を受
け、駆動電圧に応じて該キャリア光を吸収することによ
り強度変調された信号光を出力する電界吸収型光変調器
の駆動回路に関する。
の駆動回路に係わり、特に、光源からのキャリア光を受
け、駆動電圧に応じて該キャリア光を吸収することによ
り強度変調された信号光を出力する電界吸収型光変調器
の駆動回路に関する。
【０００２】
【従来の技術】光送信機は、光源としてのレーザダイオ
ード（ＬＤ）から出力されるキャリア光をデータ信号
の”１”，”０”に応じて強度変調し、強度変調された
信号光を光伝送路に送出する。強度変調するための外部
変調器として電界吸収型光変調器（ＥＡ変調器）があ
る。ＥＡ変調器は印加電圧（駆動電圧）に応じてキャリ
ア光を吸収することにより、強度変調された信号光を生
成する。
ード（ＬＤ）から出力されるキャリア光をデータ信号
の”１”，”０”に応じて強度変調し、強度変調された
信号光を光伝送路に送出する。強度変調するための外部
変調器として電界吸収型光変調器（ＥＡ変調器）があ
る。ＥＡ変調器は印加電圧（駆動電圧）に応じてキャリ
ア光を吸収することにより、強度変調された信号光を生
成する。
【０００３】図４は光変調器としてＥＡ変調器を用いた
光送信機の概略構成図であり、１は光源としてのＬＤ
（レーザダイオード）、２はＬＤを一定の強度で発光さ
せるためのＬＤ駆動部で、ＬＤ駆動電流を一定電流値に
制御するＡＣＣ回路（Automatic Current Control 回
路)やＬＤチップ温度を一定温度に制御するＡＴＣ回路
(Automatic Temperature Control 回路)を備えている。
３は印加電圧（駆動電圧）によりＬＤからのキャリア光
を強度変調して信号光に変換するＥＡ変調器、４はデー
タ信号の”１”、”０”（入力信号ＩＮ）によりパルス
変調信号を出力し、パルス状の駆動電圧をＥＡ変調器に
加える変調信号生成回路、５はＥＡ変調器より出力され
る信号光を光ファイバ６に送出するアイソレータ、７は
パルス変調信号に基づいてＥＡ変調器３にパルス状駆動
電圧を加える終端抵抗で、変調信号生成回路４とのイン
ピーダンスマッチング（整合）がとられ、例えば５０Ω
とされている。
光送信機の概略構成図であり、１は光源としてのＬＤ
（レーザダイオード）、２はＬＤを一定の強度で発光さ
せるためのＬＤ駆動部で、ＬＤ駆動電流を一定電流値に
制御するＡＣＣ回路（Automatic Current Control 回
路)やＬＤチップ温度を一定温度に制御するＡＴＣ回路
(Automatic Temperature Control 回路)を備えている。
３は印加電圧（駆動電圧）によりＬＤからのキャリア光
を強度変調して信号光に変換するＥＡ変調器、４はデー
タ信号の”１”、”０”（入力信号ＩＮ）によりパルス
変調信号を出力し、パルス状の駆動電圧をＥＡ変調器に
加える変調信号生成回路、５はＥＡ変調器より出力され
る信号光を光ファイバ６に送出するアイソレータ、７は
パルス変調信号に基づいてＥＡ変調器３にパルス状駆動
電圧を加える終端抵抗で、変調信号生成回路４とのイン
ピーダンスマッチング（整合）がとられ、例えば５０Ω
とされている。
【０００４】変調信号生成回路４は差動構成のスイッチ
部と定電流源で構成されている、すなわち、図４に示す
ように、変調信号生成回路４は、差動対であるＦＥＴ４
ａ，４ｂのソース端子を結合して定電流源４ｃに接続
し、ＦＥＴ４ａのドレイン端子を抵抗を介してアースに
接続し、ＦＥＴ４ｂのドレイン端子をＥＡ変調器４に接
続し、ＦＥＴ４ａのゲート端子に入力信号ＩＮを、ＦＥ
Ｔ４ｂのゲート端子に入力信号の反転信号＊ＩＮを入力
する構成を有している。入力信号ＩＮが”１”であれ
ば、ＦＥＴ４ａがオンすると同時にＦＥＴ４ｂがオフ
し、ＦＥＴ４ａに抵抗を介して定電流が流れる。又、入
力信号ＩＮが”０”であれば、ＦＥＴ４ａがオフすると
同時にＦＥＴ４ｂがオンし、ＦＥＴ４ｂに定電流が流れ
る。すなわち、ＦＥＴ４ｂのドレイン端子には入力信号
の”１”，”０”に基づいて、パルス変調信号（電流パ
ルスＩpulse)が発生する。以上の図４、図５を簡略表現
すると図６に示すようになる（アイソレータ、光ファイ
バは省略している）。
部と定電流源で構成されている、すなわち、図４に示す
ように、変調信号生成回路４は、差動対であるＦＥＴ４
ａ，４ｂのソース端子を結合して定電流源４ｃに接続
し、ＦＥＴ４ａのドレイン端子を抵抗を介してアースに
接続し、ＦＥＴ４ｂのドレイン端子をＥＡ変調器４に接
続し、ＦＥＴ４ａのゲート端子に入力信号ＩＮを、ＦＥ
Ｔ４ｂのゲート端子に入力信号の反転信号＊ＩＮを入力
する構成を有している。入力信号ＩＮが”１”であれ
ば、ＦＥＴ４ａがオンすると同時にＦＥＴ４ｂがオフ
し、ＦＥＴ４ａに抵抗を介して定電流が流れる。又、入
力信号ＩＮが”０”であれば、ＦＥＴ４ａがオフすると
同時にＦＥＴ４ｂがオンし、ＦＥＴ４ｂに定電流が流れ
る。すなわち、ＦＥＴ４ｂのドレイン端子には入力信号
の”１”，”０”に基づいて、パルス変調信号（電流パ
ルスＩpulse)が発生する。以上の図４、図５を簡略表現
すると図６に示すようになる（アイソレータ、光ファイ
バは省略している）。
【０００５】図７は動作説明図であり、１１はＥＡ変調
器３の出力パワーＰｏとＥＡ変調器３への印加電圧ＶEA
との関係を表わす特性曲線であり、出力パワーＰｏは印
加電圧ＶEAの二乗にほぼ比例している。実線１２で示す
ように、出力パワーＰｏが最大になる値と略最小なる値
で印加電圧ＶEAをパルス変調すると１３で示すように強
度変調された信号光がＥＡ変調器３から出力される。
器３の出力パワーＰｏとＥＡ変調器３への印加電圧ＶEA
との関係を表わす特性曲線であり、出力パワーＰｏは印
加電圧ＶEAの二乗にほぼ比例している。実線１２で示す
ように、出力パワーＰｏが最大になる値と略最小なる値
で印加電圧ＶEAをパルス変調すると１３で示すように強
度変調された信号光がＥＡ変調器３から出力される。
【０００６】
【発明が解決しようとする課題】図８はキャリア光の吸
収によりＥＡ変調器３に生じる電流ＩPHと印加電圧ＶEA
との関係、及び、出力パワーＰｏと印加電圧ＶEAとの関
係を示すＥＡ静特性であり、横軸はＥＡ印加電圧ＶEA、
縦軸は信号光出力Ｐｏ及びフォト電流ＩPHである。図７
で説明したように、信号光の出力パワーＰｏは印加電圧
ＶEAが変化するにしたがって曲線１１で示すように変化
する。又、ＥＡ変調器３に生じるフォト電流ＩPHは信号
光の出力パワーＰｏが減小するにしたがって（キャリア
光の吸収量が多くなるのにしたがって）、曲線２１で示
すように増大する。すなわち，ＥＡ電圧ＶEAを増加する
と光が吸収されて光出力Ｐｏが減小し、吸収された光が
フォト電流ＩPHとなって現われる。
収によりＥＡ変調器３に生じる電流ＩPHと印加電圧ＶEA
との関係、及び、出力パワーＰｏと印加電圧ＶEAとの関
係を示すＥＡ静特性であり、横軸はＥＡ印加電圧ＶEA、
縦軸は信号光出力Ｐｏ及びフォト電流ＩPHである。図７
で説明したように、信号光の出力パワーＰｏは印加電圧
ＶEAが変化するにしたがって曲線１１で示すように変化
する。又、ＥＡ変調器３に生じるフォト電流ＩPHは信号
光の出力パワーＰｏが減小するにしたがって（キャリア
光の吸収量が多くなるのにしたがって）、曲線２１で示
すように増大する。すなわち，ＥＡ電圧ＶEAを増加する
と光が吸収されて光出力Ｐｏが減小し、吸収された光が
フォト電流ＩPHとなって現われる。
【０００７】このＥＡ静特性より明らかなように、ＥＡ
電圧ＶEAに対するフォト電流ＩPHは線形でなく、ＥＡ電
圧ＶEAがＶEATHより低い領域（低電圧領域）ではフォト
電流ＩPHは線形特性を示し、ＥＡ電圧ＶEAがＶEATHより
高い領域（高電圧領域）ではフォト電流ＩPHは飽和特性
を示す。これをＥＡ変調器のインピーダンスとして考え
ると、ＥＡ電圧ＶEAがＶEATHより低い低電圧領域ではイ
ンピーダンスが小さく、ＥＡ電圧ＶEAがＶEATHより大き
い高電圧領域ではインピーダンスが大きいことを示して
いる。ところで、ＥＡ変調器３には図４〜図６で示すよ
うに５０Ωの終端抵抗が並列接続され、この抵抗により
ＥＡ変調器３は変調信号生成回路４とのインピーダンス
マッチングをとってパルス変調される。ＥＡ変調器３が
高インピーダンスで動作している場合には、正しくイン
ピーダンスマッチングがとれる。しかし、ＥＡ変調器３
が低インピーダンスで動作する場合には、変調信号生成
回路４からみたインピーダンスが下がるため、ミスマッ
チングが生じ波形が劣化する。
電圧ＶEAに対するフォト電流ＩPHは線形でなく、ＥＡ電
圧ＶEAがＶEATHより低い領域（低電圧領域）ではフォト
電流ＩPHは線形特性を示し、ＥＡ電圧ＶEAがＶEATHより
高い領域（高電圧領域）ではフォト電流ＩPHは飽和特性
を示す。これをＥＡ変調器のインピーダンスとして考え
ると、ＥＡ電圧ＶEAがＶEATHより低い低電圧領域ではイ
ンピーダンスが小さく、ＥＡ電圧ＶEAがＶEATHより大き
い高電圧領域ではインピーダンスが大きいことを示して
いる。ところで、ＥＡ変調器３には図４〜図６で示すよ
うに５０Ωの終端抵抗が並列接続され、この抵抗により
ＥＡ変調器３は変調信号生成回路４とのインピーダンス
マッチングをとってパルス変調される。ＥＡ変調器３が
高インピーダンスで動作している場合には、正しくイン
ピーダンスマッチングがとれる。しかし、ＥＡ変調器３
が低インピーダンスで動作する場合には、変調信号生成
回路４からみたインピーダンスが下がるため、ミスマッ
チングが生じ波形が劣化する。
【０００８】図９（ａ），（ｂ）はかかるインピーダン
スのミスマッチングが生じた場合における波形劣化説明
図である。パルス電流源Ｉｐに対してτpdの伝搬遅延時
間のある伝送路Ｚ0を通してＺＬのインピーダンスで終
端する場合において、ＺＬ＜Ｚ0の状態を考える。ＺＬ
＜Ｚ0の状態はインピーダンス不整合状態であり、この
ためＺＬおよびパルス電流源Ｉｐで(2), (3)の波形で示
すように反射が起こり、インピーダンスＺＬの両端の電
圧波形は(4) で示すようになる。すなわち、インピーダ
ンス不整合が生じると、インピーダンスＺＬの両端の電
圧波形は反射により両側で段差を有するものとなる。
スのミスマッチングが生じた場合における波形劣化説明
図である。パルス電流源Ｉｐに対してτpdの伝搬遅延時
間のある伝送路Ｚ0を通してＺＬのインピーダンスで終
端する場合において、ＺＬ＜Ｚ0の状態を考える。ＺＬ
＜Ｚ0の状態はインピーダンス不整合状態であり、この
ためＺＬおよびパルス電流源Ｉｐで(2), (3)の波形で示
すように反射が起こり、インピーダンスＺＬの両端の電
圧波形は(4) で示すようになる。すなわち、インピーダ
ンス不整合が生じると、インピーダンスＺＬの両端の電
圧波形は反射により両側で段差を有するものとなる。
【０００９】ＥＡ変調器３は、前述のよう低インピーダ
ンスで動作するとインピーダンス不整合を生じる。この
ため、ＥＡ変調器３には図１０に示すように波形が劣化
したＥＡ電圧波形１２が印加され、ＥＡ変調器３から立
上り部の波形が劣化した信号光１３が出力されることに
なり問題になっている。以上から、本発明の目的は、Ｅ
Ａ変調器が低インピーダンスおよび高インピーダンスの
両方で動作する場合であっても、インピーダンス整合を
とることができるようにし、インピーダンス不整合に基
づく信号光の波形歪みをなくすことである。
ンスで動作するとインピーダンス不整合を生じる。この
ため、ＥＡ変調器３には図１０に示すように波形が劣化
したＥＡ電圧波形１２が印加され、ＥＡ変調器３から立
上り部の波形が劣化した信号光１３が出力されることに
なり問題になっている。以上から、本発明の目的は、Ｅ
Ａ変調器が低インピーダンスおよび高インピーダンスの
両方で動作する場合であっても、インピーダンス整合を
とることができるようにし、インピーダンス不整合に基
づく信号光の波形歪みをなくすことである。
【００１０】
【課題を解決するための手段】上記課題は本発明によれ
ば、ＥＡ変調器にパルス状の駆動電圧（パルス変調電
圧）を印加するための駆動部と、ＥＡ変調器に並列接続
され、前記駆動部とのインピーダンス整合をとるための
インピーダンス可変部を備え、駆動部とのインピーダン
ス整合がとれるように駆動電圧印加時と非印加時にイン
ピーダンス可変部のインピーダンスを切り替えることに
より達成される。この場合、駆動部を定電流源と接続切
替回路で構成し、接続切替回路により、(1) 駆動電圧の
印加時、定電流源をＥＡ変調器とインピーダンス可変部
の並列接続部に接続し、(2) 駆動電圧非印加時、該定電
流源をＥＡ変調器とインピーダンス可変部の並列接続部
から切り離す。又、インピーダンス可変回路を、駆動電
圧が印加されているか、印加されていないかに応じてオ
ン／オフする半導体素子、例えばダイオード、ＦＥＴ素
子を用いて構成する。
ば、ＥＡ変調器にパルス状の駆動電圧（パルス変調電
圧）を印加するための駆動部と、ＥＡ変調器に並列接続
され、前記駆動部とのインピーダンス整合をとるための
インピーダンス可変部を備え、駆動部とのインピーダン
ス整合がとれるように駆動電圧印加時と非印加時にイン
ピーダンス可変部のインピーダンスを切り替えることに
より達成される。この場合、駆動部を定電流源と接続切
替回路で構成し、接続切替回路により、(1) 駆動電圧の
印加時、定電流源をＥＡ変調器とインピーダンス可変部
の並列接続部に接続し、(2) 駆動電圧非印加時、該定電
流源をＥＡ変調器とインピーダンス可変部の並列接続部
から切り離す。又、インピーダンス可変回路を、駆動電
圧が印加されているか、印加されていないかに応じてオ
ン／オフする半導体素子、例えばダイオード、ＦＥＴ素
子を用いて構成する。
【００１１】
（Ａ）実施例 図１は本発明のＥＡ駆動回路の構成図であり、５１はＥ
Ａ変調器、５２はＥＡ変調器にパルス状の駆動電圧（パ
ルス変調電圧）を印加するための駆動部、５３はＥＡ変
調器５１に並列接続されたインピーダンス可変回路であ
る。駆動部５２は、データ信号の”１”、”０”（入力
信号ＩＮ）によりパルス変調信号（電流パルスＩpulse)
を出力し、パルス変調電圧をＥＡ変調器５１に加えるも
ので、差動構成のスイッチ部と定電流源で構成されてい
る、すなわち、駆動部５２は、差動対であるＦＥＴ５２
ａ，５２ｂのソース端子を結合して定電流源５２ｃに接
続し、ＦＥＴ５２ａのドレイン端子を抵抗を介してアー
スに接続し、ＦＥＴ５２ｂのドレイン端子をＥＡ変調器
５１に接続し、ＦＥＴ５２ａのゲート端子に入力信号Ｉ
Ｎを、ＦＥＴ５２ｂのゲート端子に入力信号の反転信号
＊ＩＮを入力する構成を有している。入力信号ＩＮが”
１”であれば、ＦＥＴ５２ａがオンすると同時にＦＥＴ
５２ｂがオフし、ＦＥＴ５２ａに定電流が流れ、電流パ
ルスＩpulseは発生しない。一方、入力信号ＩＮが”
０”であれば、ＦＥＴ５２ａがオフすると同時にＦＥＴ
５２ｂがオンし、ＦＥＴ５２ｂに定電流が流れ、電流パ
ルスＩpulseが発生する。すなわち、入力信号の”
１”，”０”に基づいて、ＦＥＴ５２ｂのドレイン端子
にパルス変調信号（電流パルスＩpulse)が発生する。
Ａ変調器、５２はＥＡ変調器にパルス状の駆動電圧（パ
ルス変調電圧）を印加するための駆動部、５３はＥＡ変
調器５１に並列接続されたインピーダンス可変回路であ
る。駆動部５２は、データ信号の”１”、”０”（入力
信号ＩＮ）によりパルス変調信号（電流パルスＩpulse)
を出力し、パルス変調電圧をＥＡ変調器５１に加えるも
ので、差動構成のスイッチ部と定電流源で構成されてい
る、すなわち、駆動部５２は、差動対であるＦＥＴ５２
ａ，５２ｂのソース端子を結合して定電流源５２ｃに接
続し、ＦＥＴ５２ａのドレイン端子を抵抗を介してアー
スに接続し、ＦＥＴ５２ｂのドレイン端子をＥＡ変調器
５１に接続し、ＦＥＴ５２ａのゲート端子に入力信号Ｉ
Ｎを、ＦＥＴ５２ｂのゲート端子に入力信号の反転信号
＊ＩＮを入力する構成を有している。入力信号ＩＮが”
１”であれば、ＦＥＴ５２ａがオンすると同時にＦＥＴ
５２ｂがオフし、ＦＥＴ５２ａに定電流が流れ、電流パ
ルスＩpulseは発生しない。一方、入力信号ＩＮが”
０”であれば、ＦＥＴ５２ａがオフすると同時にＦＥＴ
５２ｂがオンし、ＦＥＴ５２ｂに定電流が流れ、電流パ
ルスＩpulseが発生する。すなわち、入力信号の”
１”，”０”に基づいて、ＦＥＴ５２ｂのドレイン端子
にパルス変調信号（電流パルスＩpulse)が発生する。
【００１２】インピーダンス可変回路５３は、ＥＡ変調
器５１にパルス変調電圧が印加されているか、否かに応
じて自動的にインピーダンスを切り替え、常に、駆動部
とのインピーダンス整合をとるように構成されている。
すなわち、ＥＡ電圧ＶEAによってインピーダンス可変回
路５３のインピーダンスを変化させ、低電圧領域（パル
ス変調電圧非印加時）および高電圧領域（パルス変調電
圧印加時）において、駆動部側からみたインピーダンス
を常に５０Ωにすることにより、ミスマッチによる波形
劣化を生じないようにする。
器５１にパルス変調電圧が印加されているか、否かに応
じて自動的にインピーダンスを切り替え、常に、駆動部
とのインピーダンス整合をとるように構成されている。
すなわち、ＥＡ電圧ＶEAによってインピーダンス可変回
路５３のインピーダンスを変化させ、低電圧領域（パル
ス変調電圧非印加時）および高電圧領域（パルス変調電
圧印加時）において、駆動部側からみたインピーダンス
を常に５０Ωにすることにより、ミスマッチによる波形
劣化を生じないようにする。
【００１３】図８に示すように、ＥＡ変調器５１の低電
圧領域のインピーダンスをＺEAL、インピーダンスの高
低切り替わりするＥＡ電圧をＶEATH、ＥＡ変調器５１と
並列接続されるインピーダンス可変回路５３のインピー
ダンスをＺとする。かかる場合、ＶEA＜ＶEATHの低電圧
領域とＶEA＞ＶEATHの高電圧領域のそれぞれにおいてイ
ンピーダンス整合をとるために必要なインピーダンス可
変回路５３のインピーダンスＺを求める。
圧領域のインピーダンスをＺEAL、インピーダンスの高
低切り替わりするＥＡ電圧をＶEATH、ＥＡ変調器５１と
並列接続されるインピーダンス可変回路５３のインピー
ダンスをＺとする。かかる場合、ＶEA＜ＶEATHの低電圧
領域とＶEA＞ＶEATHの高電圧領域のそれぞれにおいてイ
ンピーダンス整合をとるために必要なインピーダンス可
変回路５３のインピーダンスＺを求める。
【００１４】(a) ＶEA＜ＶEATHの低電圧領域 ＶEA＜ＶEATHの低電圧領域においては、インピーダンス
可変回路５３のインピーダンスＺとＥＡ変調器５１の低
インピーダンスＺEALの並列抵抗値を５０Ωに等しくす
る必要がある。従って、 ５０＝ＺEAL・Ｚ／（ＺEAL＋Ｚ） が成り立つ。これより、Ｚを求めると、 Ｚ＝５０・ＺEAL／（ＺEAL−５０） (1) となる。ＺEALはＥＡ変調器５１の低電圧領域における
インピーダンスであるから既知である。従って、低電圧
領域において、(1) 式で与えられるインピーダンス値と
なるようにインピーダンス可変回路５３のインピーダン
スを決めれば良い。
可変回路５３のインピーダンスＺとＥＡ変調器５１の低
インピーダンスＺEALの並列抵抗値を５０Ωに等しくす
る必要がある。従って、 ５０＝ＺEAL・Ｚ／（ＺEAL＋Ｚ） が成り立つ。これより、Ｚを求めると、 Ｚ＝５０・ＺEAL／（ＺEAL−５０） (1) となる。ＺEALはＥＡ変調器５１の低電圧領域における
インピーダンスであるから既知である。従って、低電圧
領域において、(1) 式で与えられるインピーダンス値と
なるようにインピーダンス可変回路５３のインピーダン
スを決めれば良い。
【００１５】(b) ＶEA＞ＶEATHの高電圧領域 ＶEA＞ＶEATHの高電圧領域においても、インピーダンス
可変回路５３のインピーダンスＺとＥＡ変調器５１のイ
ンピーダンスの並列抵抗値を５０Ωに等しくする必要が
ある。この場合、ＥＡ変調器５１は高インピーダンスで
あるから、 Ｚ＝５０ (2) となる。従って、高インピーダンス状態において、(2)
式で与えられるインピーダンス値となるようにインピー
ダンス可変回路５３のインピーダンスを決めれば良い。
以上より、インピーダンス可変回路５３は、ＶEA＜Ｖ
EATHの低電圧領域において、インピーダンスを(1)式で
示す値になるように制御し、ＶEA＞ＶEATHの高電圧領域
において、インピーダンスを(2)式で示す値になるよう
に制御すれば、常に駆動部５２からみたインピーダンス
を５０Ωにでき、ミスマッチによる波形劣化を防止する
ことができる。
可変回路５３のインピーダンスＺとＥＡ変調器５１のイ
ンピーダンスの並列抵抗値を５０Ωに等しくする必要が
ある。この場合、ＥＡ変調器５１は高インピーダンスで
あるから、 Ｚ＝５０ (2) となる。従って、高インピーダンス状態において、(2)
式で与えられるインピーダンス値となるようにインピー
ダンス可変回路５３のインピーダンスを決めれば良い。
以上より、インピーダンス可変回路５３は、ＶEA＜Ｖ
EATHの低電圧領域において、インピーダンスを(1)式で
示す値になるように制御し、ＶEA＞ＶEATHの高電圧領域
において、インピーダンスを(2)式で示す値になるよう
に制御すれば、常に駆動部５２からみたインピーダンス
を５０Ωにでき、ミスマッチによる波形劣化を防止する
ことができる。
【００１６】（Ｂ）インピーダンス可変回路の第１実施
例 図２はインピーダンス可変回路の第１実施例の構成図で
あり、図１と同一部分には同一符号を付している。イン
ピーダンス可変回路５３において、６１は５０（Ω）の
抵抗、６２はＲ１（Ω）の抵抗、６３は抵抗６２と並列
接続されたダイオードである。すなわち、インピーダン
ス可変回路５３を、５０（Ω）の抵抗６１と直列にダイ
オード６３と抵抗６２の並列回路を接続して構成する。
このインピーダンス可変回路５３によれば、ＶEA＜Ｖ
EATHの低電圧領域（Ｉpulse＝０mA)の時と、ＶEA＞Ｖ
EATHの高電圧領域（Ｉpulse＝大）の時におけるインピ
ーダンスＺは以下のようになる。
例 図２はインピーダンス可変回路の第１実施例の構成図で
あり、図１と同一部分には同一符号を付している。イン
ピーダンス可変回路５３において、６１は５０（Ω）の
抵抗、６２はＲ１（Ω）の抵抗、６３は抵抗６２と並列
接続されたダイオードである。すなわち、インピーダン
ス可変回路５３を、５０（Ω）の抵抗６１と直列にダイ
オード６３と抵抗６２の並列回路を接続して構成する。
このインピーダンス可変回路５３によれば、ＶEA＜Ｖ
EATHの低電圧領域（Ｉpulse＝０mA)の時と、ＶEA＞Ｖ
EATHの高電圧領域（Ｉpulse＝大）の時におけるインピ
ーダンスＺは以下のようになる。
【００１７】(a) ＶEA＜ＶEATHの低電圧領域（Ｉpulse
＝０mA)の時 ＶEA＜ＶEATHの低電圧領域（Ｉpulse＝０mA)の時、ダイ
オード６３がオフとなり、インピーダンス可変回路５３
のインピーダンスＺは Ｚ＝５０＋Ｒ１ (3) となる。ところで、ＶEA＜ＶEATHの低電圧領域におい
て、インピーダンス整合するためのインピーダンスＺは
(1)で与えられるから、(1), (3)式より次式 ５０・ＺEAL／（ＺEAL−５０）＝５０＋Ｒ１ が成立ち、上式より抵抗Ｒ１は Ｒ１＝５０・ＺEAL／（ＺEAL−５０）−５０ ＝５０2／（ＺEAL−５０） (4) で与えられる。
＝０mA)の時 ＶEA＜ＶEATHの低電圧領域（Ｉpulse＝０mA)の時、ダイ
オード６３がオフとなり、インピーダンス可変回路５３
のインピーダンスＺは Ｚ＝５０＋Ｒ１ (3) となる。ところで、ＶEA＜ＶEATHの低電圧領域におい
て、インピーダンス整合するためのインピーダンスＺは
(1)で与えられるから、(1), (3)式より次式 ５０・ＺEAL／（ＺEAL−５０）＝５０＋Ｒ１ が成立ち、上式より抵抗Ｒ１は Ｒ１＝５０・ＺEAL／（ＺEAL−５０）−５０ ＝５０2／（ＺEAL−５０） (4) で与えられる。
【００１８】(b) ＶEA＞ＶEATHの高電圧領域（Ｉpulse
＝大）の時 ＶEA＞ＶEATHの高電圧領域（Ｉpulse＝大）の時、ダイ
オード６３がオンとなる。ダイオード６３の内部インピ
ーダンスは、ほぼ０（Ω）であるから、インピーダンス
可変回路５３のインピーダンスＺは５０（Ω）となり、
(2)式を満足する。以上より、インピーダンス可変回路
を図２に示すように構成し、抵抗値Ｒ１を(4)式を満足
するように決定すれば、ＶEA＜ＶEATHの低電圧領域（Ｉ
pulse＝０mA)およびＶEA＞ＶEATHの高電圧領域（Ｉpuls
e＝大）の時、駆動部よりみたインピーダンスをそれぞ
れ５０Ωにでき、インピーダンスのミスマッチングをな
くして信号光の波形劣化を防止することができる。
＝大）の時 ＶEA＞ＶEATHの高電圧領域（Ｉpulse＝大）の時、ダイ
オード６３がオンとなる。ダイオード６３の内部インピ
ーダンスは、ほぼ０（Ω）であるから、インピーダンス
可変回路５３のインピーダンスＺは５０（Ω）となり、
(2)式を満足する。以上より、インピーダンス可変回路
を図２に示すように構成し、抵抗値Ｒ１を(4)式を満足
するように決定すれば、ＶEA＜ＶEATHの低電圧領域（Ｉ
pulse＝０mA)およびＶEA＞ＶEATHの高電圧領域（Ｉpuls
e＝大）の時、駆動部よりみたインピーダンスをそれぞ
れ５０Ωにでき、インピーダンスのミスマッチングをな
くして信号光の波形劣化を防止することができる。
【００１９】なお、低電圧領域、高電圧領域の切り替わ
り点の電圧Ｖswは以下に従って求めることができる。ダ
イオード６３のオン電圧をφBとすれば、切り替わり点
電流Ｉswは、次式 Ｉsw＝φB／Ｒ１ (5) より求まる。従って、切り替わり点のＥＡ電圧ＶEA（＝
Ｖsw)は Ｖsw＝Ｉsw・（５０＋Ｒ１） ＝（φB／Ｒ１）・（５０＋Ｒ１） (6) で与えられる。ただし、(6)式中のＲ１は(4)式より求ま
る値である。以上より、切り替わり点のＥＡ電圧Ｖ
EA（＝Ｖsw）は、φB特性の異なるダイオードを選択す
ることにより、あるいは、ダイオードをいくつか直列接
続することにより任意に設定することができる。
り点の電圧Ｖswは以下に従って求めることができる。ダ
イオード６３のオン電圧をφBとすれば、切り替わり点
電流Ｉswは、次式 Ｉsw＝φB／Ｒ１ (5) より求まる。従って、切り替わり点のＥＡ電圧ＶEA（＝
Ｖsw)は Ｖsw＝Ｉsw・（５０＋Ｒ１） ＝（φB／Ｒ１）・（５０＋Ｒ１） (6) で与えられる。ただし、(6)式中のＲ１は(4)式より求ま
る値である。以上より、切り替わり点のＥＡ電圧Ｖ
EA（＝Ｖsw）は、φB特性の異なるダイオードを選択す
ることにより、あるいは、ダイオードをいくつか直列接
続することにより任意に設定することができる。
【００２０】（Ｃ）インピーダンス可変回路の第２実施
例 図３はインピーダンス可変回路の第２実施例の構成図で
あり、図１と同一部分には同一符号を付している。イン
ピーダンス可変回路５３において、７１はＲ１（Ω）の
抵抗、７２は該抵抗に並列接続されたＦＥＴであり、ゲ
ート端子およびドレイン端子はアースされ、ソース端子
は抵抗の一端と共にＥＡ変調器５１のアノード側に接続
されている。このインピーダンス可変回路５３によれ
ば、ＶEA＜ＶEATHの低電圧領域（Ｉpulse＝０mA)の時
と、ＶEA＞ＶEATHの高電圧領域（Ｉpulse＝大）の時に
おけるインピーダンスＺは以下のようになる。
例 図３はインピーダンス可変回路の第２実施例の構成図で
あり、図１と同一部分には同一符号を付している。イン
ピーダンス可変回路５３において、７１はＲ１（Ω）の
抵抗、７２は該抵抗に並列接続されたＦＥＴであり、ゲ
ート端子およびドレイン端子はアースされ、ソース端子
は抵抗の一端と共にＥＡ変調器５１のアノード側に接続
されている。このインピーダンス可変回路５３によれ
ば、ＶEA＜ＶEATHの低電圧領域（Ｉpulse＝０mA)の時
と、ＶEA＞ＶEATHの高電圧領域（Ｉpulse＝大）の時に
おけるインピーダンスＺは以下のようになる。
【００２１】(a) ＶEA＜ＶEATHの低電圧領域（Ｉpulse
＝０mA)の時 ＶEA＜ＶEATHの低電圧領域（Ｉpulse＝０mA)の時、ＦＥ
Ｔ７２がオフとなり、インピーダンス可変回路５３のイ
ンピーダンスＺは Ｚ＝Ｒ１ (7) となる。ところで、ＶEA＜ＶEATHの低電圧領域におい
て、インピーダンス整合するためのインピーダンスＺは
(1)で与えられるから、(1), (7)式より抵抗値Ｒ１は次
式 Ｒ１＝５０・ＺEAL／（ＺEAL−５０） (8) で与えられる。
＝０mA)の時 ＶEA＜ＶEATHの低電圧領域（Ｉpulse＝０mA)の時、ＦＥ
Ｔ７２がオフとなり、インピーダンス可変回路５３のイ
ンピーダンスＺは Ｚ＝Ｒ１ (7) となる。ところで、ＶEA＜ＶEATHの低電圧領域におい
て、インピーダンス整合するためのインピーダンスＺは
(1)で与えられるから、(1), (7)式より抵抗値Ｒ１は次
式 Ｒ１＝５０・ＺEAL／（ＺEAL−５０） (8) で与えられる。
【００２２】(b) ＶEA＞ＶEATHの高電圧領域（Ｉpulse
＝大）の時 ＶEA＞ＶEATHの高電圧領域（Ｉpulse＝大）の時、ＦＥ
Ｔ７２がオンとなり、ＦＥＴのインピーダンスは１／ｇ
m となり、インピーダンス可変回路５３のインピーダン
スＺは Ｚ＝（１／ｇm）・Ｒ１／｛（１／ｇm）＋Ｒ１）｝ (9) で与えられる。なお、ｇmはＦＥＴの相互コンダクタン
スであり、ドレイン電流ＩDとゲート・ソース間電圧Ｖ
GSを用いて次式 ｇm＝（ｄＩD／ｄＶGS）（ただしＶDS＝一定） により求まる。すなわち、相互コンダクタンスｇmは伝
達特性ＩD−ＶGSの動作点における傾きである。ところ
で、ＶEA＞ＶEATHの高電圧領域においてインピーダンス
整合するためのインピーダンスＺは(2)で与えられるか
ら、(2), (9)式より次式 ５０＝（１／ｇm）・Ｒ１／｛（１／ｇm）＋Ｒ１）｝ (10) が成立ち、上式より（１／ｇm）を求めると、 （１／ｇm）＝５０・Ｒ１／（Ｒ１−５０） (11) で与えられる。
＝大）の時 ＶEA＞ＶEATHの高電圧領域（Ｉpulse＝大）の時、ＦＥ
Ｔ７２がオンとなり、ＦＥＴのインピーダンスは１／ｇ
m となり、インピーダンス可変回路５３のインピーダン
スＺは Ｚ＝（１／ｇm）・Ｒ１／｛（１／ｇm）＋Ｒ１）｝ (9) で与えられる。なお、ｇmはＦＥＴの相互コンダクタン
スであり、ドレイン電流ＩDとゲート・ソース間電圧Ｖ
GSを用いて次式 ｇm＝（ｄＩD／ｄＶGS）（ただしＶDS＝一定） により求まる。すなわち、相互コンダクタンスｇmは伝
達特性ＩD−ＶGSの動作点における傾きである。ところ
で、ＶEA＞ＶEATHの高電圧領域においてインピーダンス
整合するためのインピーダンスＺは(2)で与えられるか
ら、(2), (9)式より次式 ５０＝（１／ｇm）・Ｒ１／｛（１／ｇm）＋Ｒ１）｝ (10) が成立ち、上式より（１／ｇm）を求めると、 （１／ｇm）＝５０・Ｒ１／（Ｒ１−５０） (11) で与えられる。
【００２３】以上より、抵抗値Ｒ１を(8)式で求まる値
にし、かつ、(11)式を満足するｇmを有するＦＥＴを用
いることにより、ＶEA＜ＶEATHの低電圧領域（Ｉpulse
＝０mA)およびＶEA＞ＶEATHの高電圧領域（Ｉpulse＝
大）の時、駆動部よりみたインピーダンスをそれぞれ５
０Ωにでき、インピーダンスのミスマッチングをなくし
て信号光の波形劣化を防止することができる。
にし、かつ、(11)式を満足するｇmを有するＦＥＴを用
いることにより、ＶEA＜ＶEATHの低電圧領域（Ｉpulse
＝０mA)およびＶEA＞ＶEATHの高電圧領域（Ｉpulse＝
大）の時、駆動部よりみたインピーダンスをそれぞれ５
０Ωにでき、インピーダンスのミスマッチングをなくし
て信号光の波形劣化を防止することができる。
【００２４】以上ではインピーダンス可変回路をダイオ
ード、ＦＥＴ素子で構成した場合について説明したが、
トランジスタその他の半導体スイッチで構成することも
できる。例えば、図２のダイオードに替えてトランジス
タを用い、該トランジスタをＶEA＜ＶEATHの低電圧領域
においてオフ、ＶEA＞ＶEATHの高電圧領域においてオン
するように構成することができる。又、以上ではインピ
ーダンス整合する抵抗値を５０Ωとした場合について説
明したが、これに限るものではない。以上、本発明を実
施例により説明したが、本発明は請求の範囲に記載した
本発明の主旨に従い種々の変形が可能であり、本発明は
これらを排除するものではない。
ード、ＦＥＴ素子で構成した場合について説明したが、
トランジスタその他の半導体スイッチで構成することも
できる。例えば、図２のダイオードに替えてトランジス
タを用い、該トランジスタをＶEA＜ＶEATHの低電圧領域
においてオフ、ＶEA＞ＶEATHの高電圧領域においてオン
するように構成することができる。又、以上ではインピ
ーダンス整合する抵抗値を５０Ωとした場合について説
明したが、これに限るものではない。以上、本発明を実
施例により説明したが、本発明は請求の範囲に記載した
本発明の主旨に従い種々の変形が可能であり、本発明は
これらを排除するものではない。
【００２５】
【発明の効果】以上本発明によれば、ＥＡ変調器にパル
ス状の駆動電圧（パルス変調電圧）を印加するための駆
動部と、ＥＡ変調器に並列接続され、前記駆動部とのイ
ンピーダンス整合をとるためのインピーダンス可変部を
備え、駆動部とのインピーダンス整合がとれるようにパ
ルス変調電圧印加時と非印加時にインピーダンス可変部
のインピーダンスを切り替えるようにしたから、インピ
ーダンスのミスマッチングをなくして信号光の波形劣化
を防止することができる。又、インピーダンス可変回路
を駆動電圧が印加されているか、印加されていないかに
応じてオン／オフする半導体素子、例えばダイオード、
ＦＥＴ素子を用いた簡単な回路で構成することができ
る。
ス状の駆動電圧（パルス変調電圧）を印加するための駆
動部と、ＥＡ変調器に並列接続され、前記駆動部とのイ
ンピーダンス整合をとるためのインピーダンス可変部を
備え、駆動部とのインピーダンス整合がとれるようにパ
ルス変調電圧印加時と非印加時にインピーダンス可変部
のインピーダンスを切り替えるようにしたから、インピ
ーダンスのミスマッチングをなくして信号光の波形劣化
を防止することができる。又、インピーダンス可変回路
を駆動電圧が印加されているか、印加されていないかに
応じてオン／オフする半導体素子、例えばダイオード、
ＦＥＴ素子を用いた簡単な回路で構成することができ
る。
【図１】本発明のＥＡ駆動回路の構成図である。
【図２】インピーダンス可変回路の構成図である。
【図３】インピーダンス可変回路の別の構成図である。
【図４】送信機の概略構成図である。
【図５】変調信号生成回路の構成図である。
【図６】簡略表現図である。
【図７】変調動作説明図である。
【図８】ＥＡ変調器の静特性である。
【図９】インピーダンス不整合による波形劣化説明図で
ある。
ある。
【図１０】ＥＡ駆動時における信号光の波形劣化説明図
である。
である。
５１ ＥＡ変調器 ５２ 駆動部 ５３ インピーダンス可変回路
Claims (5)
- 【請求項１】 光源からのキャリア光を受け、駆動電圧
に応じて該キャリア光を吸収することにより強度変調さ
れた信号光を出力する電界吸収型光変調器の駆動回路に
おいて、 電界吸収型光変調器にパルス状の駆動電圧を印加するた
めの駆動部と、 電界吸収型光変調器に並列接続され、前記駆動部とのイ
ンピーダンス整合をとるためのインピーダンス可変部を
備え、 インピーダンス可変部は、駆動部とのインピーダンス整
合がとれるように駆動電圧印加時と非印加時にインピー
ダンスを切り替えることを特徴とする電界吸収型光変調
器の駆動回路。 - 【請求項２】 前記駆動部は定電流源と、駆動電圧の印
加時、該定電流源を電界吸収型光変調器とインピーダン
ス可変部の並列接続部に接続し、駆動電圧非印加時、該
定電流源を電界吸収型光変調器とインピーダンス可変部
の並列接続部から切り離す接続切替回路を備えたことを
特徴とする請求項１記載の電界吸収型光変調器の駆動回
路。 - 【請求項３】 前記インピーダンス可変回路を、駆動電
圧が印加されているか、印加されていないかに応じてオ
ン／オフする半導体素子を用いて構成したことを特徴と
する請求項１記載の電界吸収型光変調器の駆動回路。 - 【請求項４】 前記半導体素子は、駆動電圧が印加され
ているか、印加されていないかに応じてオン／オフする
ダイオードであることを特徴とする請求項３記載の電界
吸収型光変調器の駆動回路。 - 【請求項５】 前記半導体素子は、駆動電圧が印加され
ているか、印加されていないかに応じてオン／オフする
ＦＥＴ素子であることを特徴とする請求項３記載の電界
吸収型光変調器の駆動回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28004797A JP3816648B2 (ja) | 1997-10-14 | 1997-10-14 | 電界吸収型光変調器の駆動回路 |
| US09/041,760 US5930022A (en) | 1997-10-14 | 1998-03-13 | Driving circuit for electro-absorption optical modulator |
| EP98106185A EP0909973A3 (en) | 1997-10-14 | 1998-04-03 | Driving circuit for electro-absorption optical modulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28004797A JP3816648B2 (ja) | 1997-10-14 | 1997-10-14 | 電界吸収型光変調器の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11119175A true JPH11119175A (ja) | 1999-04-30 |
| JP3816648B2 JP3816648B2 (ja) | 2006-08-30 |
Family
ID=17619564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28004797A Expired - Fee Related JP3816648B2 (ja) | 1997-10-14 | 1997-10-14 | 電界吸収型光変調器の駆動回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5930022A (ja) |
| EP (1) | EP0909973A3 (ja) |
| JP (1) | JP3816648B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004325495A (ja) * | 2003-04-21 | 2004-11-18 | Nec Compound Semiconductor Devices Ltd | 光半導体装置、これを備える光通信用ボード及び光通信用モジュール |
| JP2007115832A (ja) * | 2005-10-19 | 2007-05-10 | Sumitomo Electric Ind Ltd | 半導体レーザ駆動回路 |
| JP2009164386A (ja) * | 2008-01-08 | 2009-07-23 | Fujitsu Ltd | 半導体素子の制御回路及び半導体集積素子 |
| US10256999B2 (en) | 2016-08-19 | 2019-04-09 | Fujitsu Limited | Frequency characteristic adjusting circuit, optical transmitter, and optical transceiver |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3908971B2 (ja) * | 2001-10-11 | 2007-04-25 | 浜松ホトニクス株式会社 | 発光素子駆動回路 |
| US6788447B2 (en) * | 2002-08-07 | 2004-09-07 | Triquint Technology Holding Co. | Off-chip matching circuit for electroabsorption optical modulator |
| JP4295546B2 (ja) * | 2003-04-11 | 2009-07-15 | 三菱電機株式会社 | 差動駆動型半導体光変調器 |
| DE60301274T2 (de) * | 2003-06-16 | 2006-06-01 | Alcatel | Elektro-optischer Absorptionsmodulator mit Begrenzer für das Steuersignal |
| US7373090B2 (en) * | 2004-03-26 | 2008-05-13 | Intel Corporation | Modulator driver circuit with selectable on-chip termination |
| JP4578164B2 (ja) * | 2004-07-12 | 2010-11-10 | 日本オプネクスト株式会社 | 光モジュール |
| US20060221427A1 (en) * | 2005-03-31 | 2006-10-05 | Wu Xin M | Impedance matching circuit for optical transmitter |
| US20070009267A1 (en) * | 2005-06-22 | 2007-01-11 | Crews Darren S | Driving a laser using an electrical link driver |
| US8289748B2 (en) * | 2008-10-27 | 2012-10-16 | Seagate Technology Llc | Tuning a variable resistance of a resistive sense element |
| US8903254B2 (en) * | 2011-05-24 | 2014-12-02 | Source Photonics, Inc. | Low power consumption, long range, pluggable transceiver, circuits and devices therefor, and method(s) of using the same |
| JP2014160176A (ja) * | 2013-02-20 | 2014-09-04 | Sumitomo Electric Ind Ltd | 駆動回路 |
| US9197318B1 (en) * | 2013-06-07 | 2015-11-24 | Pmc-Sierra Us, Inc. | Apparatus and method for modulating a laser beam and sensing the optical power thereof |
| CN109001919A (zh) * | 2018-09-14 | 2018-12-14 | 昂纳信息技术（深圳）有限公司 | 一种光滤波器的驱动电路及驱动系统 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3008608B2 (ja) * | 1991-10-31 | 2000-02-14 | 富士通株式会社 | 電界吸収型光変調器駆動方法 |
| DE4443630A1 (de) * | 1994-12-08 | 1996-06-13 | Sel Alcatel Ag | Optischer Modulatorschaltkreis |
| JPH08316580A (ja) * | 1995-05-18 | 1996-11-29 | Fujitsu Ltd | 電界吸収型光変調器の駆動回路及び該光変調器を備えた光送信機 |
| JPH09181682A (ja) * | 1995-12-26 | 1997-07-11 | Fujitsu Ltd | 光変調器の駆動回路及び光送信機 |
| JP2807651B2 (ja) * | 1996-01-17 | 1998-10-08 | 株式会社エイ・ティ・アール光電波通信研究所 | 半導体電界吸収型光変調装置 |
| JPH09246633A (ja) * | 1996-03-06 | 1997-09-19 | Mitsubishi Electric Corp | 光通信用光源装置 |
| JPH09252164A (ja) * | 1996-03-15 | 1997-09-22 | Mitsubishi Electric Corp | レーザダイオードモジュール |
-
1997
- 1997-10-14 JP JP28004797A patent/JP3816648B2/ja not_active Expired - Fee Related
-
1998
- 1998-03-13 US US09/041,760 patent/US5930022A/en not_active Expired - Fee Related
- 1998-04-03 EP EP98106185A patent/EP0909973A3/en not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004325495A (ja) * | 2003-04-21 | 2004-11-18 | Nec Compound Semiconductor Devices Ltd | 光半導体装置、これを備える光通信用ボード及び光通信用モジュール |
| JP2007115832A (ja) * | 2005-10-19 | 2007-05-10 | Sumitomo Electric Ind Ltd | 半導体レーザ駆動回路 |
| JP4506640B2 (ja) * | 2005-10-19 | 2010-07-21 | 住友電気工業株式会社 | 半導体レーザ駆動回路 |
| JP2009164386A (ja) * | 2008-01-08 | 2009-07-23 | Fujitsu Ltd | 半導体素子の制御回路及び半導体集積素子 |
| US10256999B2 (en) | 2016-08-19 | 2019-04-09 | Fujitsu Limited | Frequency characteristic adjusting circuit, optical transmitter, and optical transceiver |
Also Published As
| Publication number | Publication date |
|---|---|
| US5930022A (en) | 1999-07-27 |
| EP0909973A2 (en) | 1999-04-21 |
| JP3816648B2 (ja) | 2006-08-30 |
| EP0909973A3 (en) | 2000-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3816648B2 (ja) | 電界吸収型光変調器の駆動回路 | |
| US5706116A (en) | Drive circuit optical modulator and optical transmitter | |
| US7570680B2 (en) | Laser diode driver with multiple modulation current source | |
| US4243951A (en) | High repetition rate driver circuit for modulation of injection lasers | |
| US7542684B2 (en) | Light emitting diode driving device and optical transmission device including the same | |
| EP2487763A1 (en) | Biasing circuit of electro-absorption modulated laser and debugging method thereof | |
| JPH11119176A (ja) | 電界吸収型光変調器の駆動回路及び、これを用いた光送信器 | |
| US8705979B2 (en) | LD driver with an improved falling edge of driving signal and optical transmitter providing the same | |
| US7502400B2 (en) | Drive circuit and method of operating a semiconductor laser | |
| KR100649467B1 (ko) | 레이저 다이오드의 구동 회로 | |
| US7680164B1 (en) | Configurable laser driver with common anode and common cathode outputs | |
| US7684452B1 (en) | Enhancing the transition rate of a laser | |
| US6829441B2 (en) | Driver circuit and optical-transmission module | |
| JPH11126935A (ja) | レーザーダイオード駆動回路 | |
| CN111561995B (zh) | 光调制幅度控制器中的可配置激光监控光电二极管 | |
| JPH01166582A (ja) | レーザ駆動回路 | |
| US6922075B1 (en) | Low power driver circuitry | |
| US10630052B2 (en) | Efficiency improved driver for laser diode in optical communication | |
| TW201924166A (zh) | 用於光通信中之雷射二極體之效率經改善驅動器 | |
| US20080074156A1 (en) | Current driving type light source driving circuit | |
| JP2707837B2 (ja) | 半導体レーザ駆動回路 | |
| US20020110167A1 (en) | Modulators for vertical cavity surface emitting lasers | |
| JPH0738185A (ja) | 発光素子の駆動回路 | |
| JPH0494581A (ja) | レーザダイオード駆動回路 | |
| JPH1114951A (ja) | 光変調器ドライバ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050308 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050506 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060606 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060608 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |