JPH11111913A - 機能変更可能な半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】 ＰＬＤやＦＰＧＡなどのプログラム可能なデ
バイスを使用しなくともＡＳＩＣのような高集積化可能
なデバイスにおいて機能変更や追加を可能とする。 【解決手段】 基板１に形成された複数の機能ブロック
（機能単位）のうち機能変更（追加）する可能性のある
機能ブロックの前後（他機能ブロックのチップとのイン
タ−フェ−ス部）には機能変更手段を予め備えておく。
その機能変更手段は、機能変更時に変更後機能を持つ機
能ブロックのチップを接続しその機能を有効にする接続
手段５と、変更前機能ブロックを回路から切り離して機
能を無効にする分離手段４とからなる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体チップやプ
リント基板に内蔵された回路の機能の一部の変更や追加
を可能とする半導体装置に関する。

【０００２】

【従来の技術】従来、回路内容を変更可能なデバイスと
してはＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ
Ｄｅｖｉｃｅ、プログラム可能な論理デバイス）やＦ
ＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａ
ｔｅ Ａｒｒａｙ、フィールドプログラム可能なゲート
アレイ）などがある。これらのデバイスでは、−集積度
があがらない、−スピ−ドが遅い、−大規模メモリが内
蔵できない、−コストが高いなどの問題があった。これ
らはデバイス内部に書き換え可能な機構を内蔵している
ことが原因である。一方、ＡＳＩＣ（Ａｐｐｌｉｃａｔ
ｉｏｎ Ｓｐｅｃｉｆｉｃ ＩＣ、特定用途ＩＣ）のよ
うなカスタム・デバイスではプロセスの微細化によって
大規模メモリを内蔵したものが数多く見られるようにな
った。又、プロセスの微細化は従来１つの機能を実現す
るために数多くのデバイスを必要としたものを数個で済
むまでに集積度を押し進めてきた。これによって、チッ
プセットという概念が明確になり近年これらチップセッ
トを同一パッケ−ジに封止し、システムをより小型化、
高速化するためのマルチチップモジュールＭＣＭ（Ｍｕ
ｌｔｉ Ｃｈｉｐ Ｍｏｄｕｌｅ）が注目を浴びてい
る。

【０００３】このような集積度が高い大規模デバイスを
機能ブロックを構成するチップとして用いたＭＣＭにお
いても、既存の機能ブロックの変更や、新たな機能ブロ
ックの追加等を可能にすることが望まれる。例えば、色
変換用のＭＣＭを例にとれば、近年、ＲＧＢからＹＭＣ
へ色変換（補正）する際に、一意的に計数を決定してし
まう線形補間から画質向上のため非線形補間であるダイ
レクトルックアップ方式に変わってきている。ダイレク
トルックアップ方式は、係数によらず入力のＲＧＢ値か
ら直接に変換後のＹＭＣ値を決定しようとする方法で、
非線形補間が可能である反面大規模なメモリ空間を必要
とするという欠点がある。そこで、このメモリ空間を縮
小するための様々な工夫が考えられてきているが、反面
補間による画質の低下も免れない。しかし、半導体デバ
イス製造の進歩によりプロセスの微細化が進み、例えば
０．８μｍから０．３５μｍに微細化すると、従来のメ
モリと同じ面積で５倍強の容量のメモリが可能となって
おり、これを既存のメモリの替わりに用いることができ
れば、画質の向上が可能となる。従って、ＭＣＭにおい
て既設のメモリチップを容量が増加された新メモリチッ
プに変更する手段が望まれる。一般的には、ＭＣＭにお
ける既設の機能ブロックを機能の新しい機能ブロックに
変更する手段が望まれる。

【０００４】また、同じくカラー複写機におけるＲＧＢ
からＹＭＣへ色変換（補正）するＭＣＭを例にとれば、
図１４（ａ）に示すように、ＭＣＭの１チップでＫ、
Ｙ、Ｃ、Ｍの各色を時間的に直列に色変換処理を行うよ
う構成する場合と、同図（ｂ）に示すようにＫ、Ｙ、
Ｃ、Ｍの各色に対してそれぞれ１チップを割り当てて並
列処理をすることにより高速処理をする場合とがある。
図１４図（ａ）において、ページメモリ１４１１は同じ
入力データを順次に行う各色変換において用いるために
最後の変換まで保持しておくメモリである。色変換部１
４１２は複写モードの数に対応した色変換機能を有し、
マルチプレクサ（ＭＵＸ）１４１３は色変換部１４１２
の出力の中から指定された複写モードに対応する出力を
選択するためのものである。図１４（ｂ）は、各色の変
換を並列処理するので、ページメモリは必要としない。
同図（ｂ）の各色変換部１４２１〜１４５１およびマル
チプレクサ１４２２は、同図（ａ）の色変換部１４１２
と同じ構成のものを用いることができる。しかし、ペー
ジメモリの有無の差があるため同図（ａ）の直列処理の
両ＭＣＭと同図（ｂ）の並列処理のＭＣＭを共通化する
ことができない。集積度の高い大規模デバイスは信頼性
を高くし、製造工程を簡単にするためには、各種用途に
共通に利用できる回路構成のものとすることが好まし
い。図１４の場合では、各チップは色変換部とマルチプ
レクサは共通でありページメモリだけが異なるだけであ
るので、共通部分を固定的に備え、異なる部分を追加可
能なＭＣＭを作成すれば、共通化されたＭＣＭを実現で
きる。しかし、従来技術ではそれができなかった。例え
ば同図（ｃ）のようにページメモリを追加可能な余白１
４６１を設けておき色変換部１４６２とマルチプレクサ
１４６３を載せたＭＣＭ１４６が考えられる。これによ
り余白１４６１にページメモリを追加接続することによ
り同図（ａ）の構成を得ることができる。しかし、これ
では入力端子と色変換部１４６２との接続手段がないた
め同図（ｂ）に使用することはできない。逆に最初から
色変換部１４６２の入力部をチップの入力端子１４６４
に接続したチップにするとページメモリを追加できない
こととなる。

【０００５】機能変更可能な半導体装置としては、例え
ば特開平７−２１１８６８号公報記載のものがあるが、
第１の機能ブロックとこれを変更するための第２の機能
ブロックを最初から用意すると共に、どちらの機能ブロ
ックを選択するかを不揮発性素子に設定する機能選択ブ
ロックを有する構成である。この構成では変更後の機能
ブロックを最初から組み込んでおくものであるので、チ
ップ面積が大きくなるとともに機能ブロック選択のため
の機能選択ブロックを有するため速度が遅くなる。ま
た、選択可能な回路素子を有する半導体装置として、特
開平８−２０４１３６号公報記載のものがある。これ
は、隣接する分割パッドを選択的にボンディングするこ
とによって、回路素子の特性や機能の選択を行うように
したものであるが、集積度の高い大規模デバイスに適用
したものではない。

【０００６】上述のように、機能ブロックの変更や追加
ができることが望まれるＭＣＭに用いられる集積度が高
い大規模デバイスのチップは一般に開発費も高く、従っ
て回路変更時のインパクトが大きい。さらに、ＭＣＭの
場合はセラミックやシリコンなどの高密度実装基板を使
用するので、１つのチップの回路変更のインパクトは、
高価なＭＣＭ基板の変更にまで及び、開発費もさらに膨
大なものとなる。すなわち、ＭＣＭにおいて用いられて
いる１つのチップの回路の変更を行うには基板全体に及
ぶ変更が必要となり開発費が膨大となる。従って、ＭＣ
Ｍにおいて回路変更を手軽に行うのは難しかった。

【０００７】

【発明が解決しようとする課題】本発明は、複数の機能
ブロックを有する半導体装置において、少なくとも１つ
の機能ブロックを他の機能を持つ機能ブロックに簡単に
変更できるようにすることを課題とする。また、本発明
は少なくとも１つの機能ブロックを有する半導体装置に
おいて、少なくとも１つの機能ブロックを簡単に追加す
ることができるようにすることを課題とする。また、本
発明は複数の機能ブロックを有する半導体装置におい
て、少なくとも１つの機能ブロックを他の機能を持つ機
能ブロックに変更することが可能であると共に、少なく
とも１つの機能ブロックを追加することができるように
することを課題とする。

【０００８】また、本発明は、追加機能ブロックのチッ
プを基板の所定箇所に接合するだけで、機能の変更や追
加を行うことができるようにすることを課題とする。ま
た、本発明は、機能の変更や追加を行う場合に、変更前
機能ブロックや追加を行う部分の配線を自動的に切り離
し、その代わりに追加追加機能チップを作動させること
ができるすることを課題とする。

【０００９】

【課題を解決するための手段および作用】本発明（請求
項１）は、基板（図１〜図５の１）と、その基板に形成
した所定の機能を持つ複数の機能ブロック（図１〜図５
の２、３）と、それらの各機能ブロック間を接続し、基
板上に回路を構成する外部回路（図１〜図５の１３）
と、前記機能ブロックのうち機能変更時に機能停止する
機能ブロック（以下、変更前機能ブロックという）を外
部回路から電気的に分離する分離手段（図１〜図３の
４；図４〜図５の１７〜１９）と、前記変更前機能ブロ
ックの近傍に設けられ、追加する機能ブロックのチップ
（図１〜図５の８、追加機能チップという）を接続する
ための接続手段（図１〜図３の５；図４〜図５の１８）
とを有し、機能変更をするときに、前記追加機能チップ
（８）を前記接続手段により前記外部回路に接続すると
共に、前記分離手段により変更前機能ブロックを前記外
部回路から分離することを特徴とする半導体装置であ
る。

【００１０】上記構成において、機能の変更を行わない
場合には、追加機能チップは使用せず、変更前機能ブロ
ックを有効に保つ。他方、機能変更を行う場合には、変
更前機能ブロックの機能を分離手段により外部回路から
切り離して無効にすると同時に、追加機能チップを接続
手段により接続して、その機能を遂行させる。この発明
によれば、既存機能ブロックを新たな機能の機能ブロッ
クに簡単に変更することができる。

【００１１】また、本発明（請求項２）は、基板（図６
〜図７の２１；図８の４１；図９〜図１０の７０）と、
その基板に形成した所定の機能を持つ少なくとも１つの
機能ブロック（図６〜図７の２２；図８の４２）と、前
記各機能ブロック間を接続し、基板上に回路を構成する
外部回路（図６〜図７の３３；図８の６８、６９；図９
〜図１０の７４）と、前記外部回路に挿入されたバイパ
ス配線（図６〜図７の２３；図８の４３；図９〜図１０
の７１）と、機能追加をするときに、前記バイパス配線
を外部回路から電気的に分離する分離手段（図６〜図７
の２４、２６、２７、３４、３５；図８の４４、５０〜
５８、６３〜６６；図９〜図１０の７５）と、前記バイ
パス配線の近傍に設けられ、追加機能チップ（図６〜図
７の２８；図８の４５；図９の７６；図１０の８０）を
接続するための接続手段（図６〜図７の２５、２９；図
８の４６、４７、４８、４９、６１、６２；図９の７
３、７７；図１０の７３、８２、８３）とを有し、機能
追加をするときに、前記追加機能チップ（２８；４５）
を前記接続手段により外部回路に接続すると共に、前記
分離手段によりバイパス配線を前記外部回路から分離す
ることを特徴とする半導体装置である。

【００１２】上記構成において、機能の追加を行わない
場合には、追加機能チップは使用せず、追加機能チップ
が装着される部分はバイパス配線によって接続された状
態とする。他方、機能追加を行う場合には、バイパス配
線を分離手段により外部回路から切り離してバイパスの
機能を無効にすると同時に、追加機能チップを接続手段
により接続して、追加機能チップを有効とする。この発
明によれば、機能ブロックの追加を簡単に行うことがで
きる。

【００１３】また、本発明（請求項３）は、基板（図１
１の９１）と、その基板に形成した所定の機能を持つ少
なくとも１つのの機能ブロック（図１１の９２、９３）
と、前記各機能ブロック間を接続し、基板上に回路を構
成する外部回路（図１１の１１０、１１１）と、前記機
能ブロックのうち機能変更時に機能停止する変更前機能
ブロックを外部回路から電気的に分離する第１の分離手
段（図１１の９７、９８）と、前記変更前機能ブロック
の近傍に設けられ、機能変更時に追加する第１の追加機
能チップ（図１１の１０２）を接続するための第１の接
続手段（図１１の９５、９６）と、前記基板に形成され
た任意の機能ブロックの領域の上部に重ねて敷設され、
前記外部回路中に接続されたバイパス配線（図１１の９
４）と、機能追加をするときに、前記バイパス配線を外
部回路から電気的に分離する第２の分離手段（図１１の
１０１）と、前記バイパス配線の近傍に設けられ、機能
追加時に追加する第２の追加機能チップ（図１１の１０
５）を接続するための第２の接続手段（図１１の９９、
１００）とを有する半導体装置である。そして、機能変
更をするときに、前記第１の追加機能チップ（１０２）
を前記第１の接続手段により前記外部回路に接続すると
共に、前記第１の分離手段により変更前機能ブロックを
前記外部回路から分離する。機能追加をするときには、
前記第２の追加機能チップ（１０５）を前記第２の接続
手段により外部回路に接続すると共に、前記第２の分離
手段によりバイパス配線を前記外部回路から切り離す。

【００１４】この発明は、上記の構成において、機能の
変更も機能の追加も行わない場合には、第１および第２
の追加機能チップはいずれも使用せず、変更前機能ブロ
ックを有効に保つと共にバイパス配線も有効に保つ。機
能変更を行う場合には、変更前機能ブロックの機能を第
１の分離手段により外部回路から切り離して無効にする
と同時に、第１の追加機能チップを第１の接続手段によ
り接続して、第１の追加機能チップの機能を有効にす
る。なお、この場合、第２の追加機能チップは接続せ
ず、第２の分離手段はバイパス配線を有効な状態に維持
する。機能追加を行う場合には、バイパス配線を第２の
分離手段により外部回路から切り離して無効にすると同
時に、第２の追加機能チップを第２の接続手段により接
続して、第２の追加機能チップの機能を有効にする。な
お、このとき第１の追加機能チップは接続せず、第１の
分離手段は変更前機能ブロックを有効な状態に維持す
る。この発明によれば、変更前機能ブロックと、バイパ
ス配線が同じ領域に重なるよう配置されるので、バイパ
ス配線領域が機能追加を行わないときに占める領域が変
更前機能ブロックまたは第１の追加機能チップの接続で
有効に用いられるので、半導体装置をよりコンパクトに
構成することができる。

【００１５】上記各発明の一態様においては、前記接続
手段は、前記変更前機能ブロック（図１ないし図２の
３）の近傍または前記バイパス配線（図６〜図７の２
３；図８の４３）の近傍に形成されたパッド（図１〜図
２の５；１８；２５）とこれに対応する前記追加機能チ
ップに形成したバンプ（図１〜図２の９；図６〜７の２
９）とを有し、前記パッドと前記バンプとを接合するこ
とにより追加機能チップの接続を行う。この態様によれ
ば、追加機能チップを接合するだけで、機能の変更や追
加を行うことができる。

【００１６】本発明の他の態様においては、前記分離手
段は、制御端子に印加される制御信号により導通状態ま
たは非導通状態に設定される半導体スイッチ手段（図１
〜図２の４；図６〜図７の２４）と、その半導体スイッ
チ手段に制御信号を供給する制御手段とを備えている。
その制御手段は、前記基板に設けた一対の電極（図１〜
図２の６、７；図６〜図７の２６、２７）と、前記追加
機能チップに設けられその追加機能チップを特定機能ブ
ロックに接続したときに前記一対の電極を短絡する短絡
電極（図１〜図２の１０、１１、１２；図６〜図７の３
０、３１、３２）と、一対の電極の内の一方の電極（図
１〜２の６；図６〜図７の２６）に接続された高電位源
（１４；３４）と、入力側が他方の電極（図１〜２の
７；図６〜図７の２７）に接続され出力側が半導体スイ
ッチの制御端子に接続されたプルダウン用のバッファ手
段（図１の１５；図６〜図７の３５）とを備えている。
この構成において、追加機能チップが接合されていない
ときには、一対の電極間は開いているので、プルダウン
用バッファ手段は入力側がプルダウン抵抗により低電位
となっている。従って、プルダウン用バッファ手段の出
力側に生成する制御信号はローイネーブルの半導体スイ
ッチを導通状態にする。追加機能チップが接合されてい
るときには、一対の電極間は短絡電極により短絡されて
いるので、高電位源からの電位がプルダウン用バッファ
手段に入力され、その出力側に生成する制御信号は半導
体スイッチを非導通状態にする。この発明の態様によれ
ば、機能の変更や追加を行う場合は、追加機能チップを
基板の接続手段の所定の場所に接合することにより、変
更前機能ブロックやバイパス配線を自動的に切り離し、
その代わりの追加機能チップを作動させることができ
る。

【００１７】本発明の他の態様においては、上記前段の
機能ブロック内に設けた制御信号を供給する回路を、外
部入力データに基づいて、追加機能チップの追加前の旧
機能を使用するか、追加後の新機能を使用するかを表す
選択制御信号を生成するものとする。追加機能チップに
も、接続された回路から電気的に切り離す分離手段を設
ける。前記選択制御信号により、前記特定機能ブロック
の分離手段と、追加機能チップの分離手段を制御し、旧
機能と新機能のいずれかの選択を行う。この態様によれ
ば、一旦追加機能チップを接続した後にも、旧機能を選
択することができ、外部入力データの表す利用装置の状
態に応じた最適な機能の選択が可能となる。

【００１８】本発明の他の態様においては、前記分離手
段は、変更前機能ブロック（図４の３）に設けた１次パ
ッド（図４の１７）と、それに対向する位置の外部回路
上に設けた２次パッド（図４の１８）と、前記１次パッ
ドと２次パッド間を結合するワイヤボンディング（図４
のからなる。この場合、ワイヤボンディングを切除する
ことにより変更前機能ブロックを分離することができ、
２次パッドに追加機能チップを接合することにより追加
機能チップを装着することができる。これによれば、分
離手段と接続手段を簡単な構造とすることができる。

【００１９】また、本発明は、基板（図８の４１；図９
〜図１０の７０）と、その基板に形成した所定の機能を
持つ少なくとも１つの機能チップ（図８の４２）と、前
記各機能チップ間を接続し、基板上に回路を構成する外
部回路（図８の６８、６９；図９〜図１０の７４）と、
前記外部回路に挿入され、追加の機能を持つ追加機能チ
ップを基板上に追加する予定領域をバイパスするための
バイパス配線（図８の４３；図９〜図１０の７１）と、
機能追加をするときに、前記バイパス配線を外部回路か
ら電気的に分離する分離手段（図８の４４；図９〜図１
０の７５）と、前記予定領域の近傍に設けられ、追加機
能チップ（図９の７６、図１０の８０）を接続するため
の接続手段（図８の４６〜５３；図９の７３、７７；図
１０の７３、８２、８３）とを有する。上記構成におい
て、機能の追加を行わない場合には、追加機能チップは
使用せず、追加機能チップが装着される部分はバイパス
配線によって接続された状態とする。他方、機能追加を
行う場合には、バイパス配線を分離手段により外部回路
から切り離してバイパスの機能を無効にすると同時に、
追加機能チップを接続手段により接続して、追加機能チ
ップを有効とする。この発明によれば、マルチチップモ
ジュールにおいて機能ブロックの追加を簡単に行うこと
ができる。

【００２０】本発明の他の態様においては、上記マルチ
チップモジュールの発明において、前記バイパス配線が
前記基板内に埋設され、そのバイパス配線のある領域の
前記パッドが設けられている面上にダイパッドを設けた
ことを特徴とする。これによれば、バイパス配線による
凹凸が基板表面には形成されないので、追加機能チップ
に対するダイパッドを施すことができる。

【００２１】

【発明の実施の形態】

（第１の実施例）図１および図２はＭＣＭ−Ｄ（シリコ
ン基板）に本発明を適用した第１の実施例の機能変更可
能な半導体装置を説明するための図であり、図１は側面
図、図２は平面図である。この半導体装置は、シリコン
基板１に複数の機能ブロック２、３を形成し、それらの
間に信号の入出力や電源の供給を行うための配線１３を
形成して、マルチチップモジュールとして構成されてい
る。機能ブロック２、３は、半導体デバイスの通常のプ
ロセス技術によって形成される。機能ブロックの内、機
能変更を行う可能性のある機能ブロック３に対しては、
機能変更を行うための手段が付加されている。機能変更
は、シリコン基板１に形成された機能ブロック３の電気
的接続を配線１３から切り離し、変更後の機能を有する
変更機能チップ８を替わりに挿入することができるよう
にすることにより行う。そのための機構として、旧機能
となる機能ブロック３の入力部と出力部に入出力信号を
カットするための３ステートバッファ４が作り込まれ
る。ここで、３ステートバッファ４を入力部と出力部の
両方に付加しているのは、不要な回路が動作することに
よるパワーを抑制するためである。また、３ステートバ
ッファ４の近傍にパッド５を設けると共に、変更機能チ
ップが装着されたことを検知して３ステートバッファ４
へ制御信号（非イネーブル信号）を供給するためのパッ
ド６、７を設ける。変更機能チップ８を接着しない場合
には低レベルのイネーブル信号を３ステートバッファ４
のイネーブル制御端子に供給して配線１３からの信号を
通過させ、他方、変更機能チップ８を接着して機能変更
を行う場合には高レベルの非イネーブル信号を供給して
配線１３からの信号が３ステートバッファ４を通過する
のを阻止するようにする。３ステートバッファ４に低レ
ベルの信号を供給できるようにプルダウン入力バッファ
１５を用いている。

【００２２】機能変更時に追加される変更機能チップ
（追加機能チップ）８は、変更後の機能が形成されたフ
リップチップであり、シリコン基板１上のパッド５に対
応した位置にバンプ９が形成され、パッド６、７に対応
した変更機能ブロックのチップ３上の位置にバンプ１
０、１１が形成されている。また、バンプ１０と１１の
間にはその間を短絡する短絡導線１２が施されている。
チップ表面は保護膜（パッシベ−ション）で覆われてい
るためチップ表面（トランジスタが作りこまれている
面）の平坦性がそこなわれている。そのため新たな変更
機能チップの平坦面をそのまま接着しようとすると接着
性が劣ることになる。これを避けるため本実施例ではフ
リップチップ実装を用いている。変更機能チップ８を用
いないで、最初にシリコン基板１に形成された機能ブロ
ック３をそのまま用いる場合には、パッド６、７間は短
絡導線１２による短絡がなされていないので、プルダウ
ン入力バッファ１５の出力は低レベルであり、それによ
り制御される３ステートバッファ４は信号通過可能状態
となり、機能ブロック３が活性化されている。

【００２３】機能変更を行う場合には、変更機能チップ
８を、バンプ９がパッド５と、バンプ１０がパッド６
と、バンプ１１がパッド７とそれぞれ合致するように接
合する。そうすると高レベルの電圧信号ＶＤＤがパッド
６、バンプ１０、短絡導線１２、バンプ１１を介してプ
ルダウン入力バッファ１５に与えられ、従ってプルダウ
ン入力バッファ１５から３ステートバッファ４の制御電
極に与えられる制御信号は高レベルの電位となり、３ス
テートバッファ４は非導通状態となり、機能ブロック３
は配線１３から切り離される。そして、変更機能チップ
８はバンプ９がパッド５と結合することにより配線１３
に接続され、機能ブロック３の替わりに動作する。

【００２４】この実施例によれば、ＰＬＤやＦＰＧＡな
どのプログラム可能なデバイスを使用しなくともＡＳＩ
Ｃのような高集積化可能なデバイスにおいて機能変更が
可能となる。更に、パッケ−ジをキャビティ構造にする
ことによって既に完成されたパッケ−ジに内蔵されたチ
ップの機能を変更することも可能である。また、この実
施例によれば変更機能チップ８の基板への接合によっ
て、３ステートバッファ４をオフとし、機能ブロック３
を回路から切り離すようにしたので、機能変更を行う場
合の作業が簡単となる。その際機能ブロック３を基板か
ら物理的に除去する必要はなく基板内に残したままでよ
いので、機能変更の作業のために信頼性が低下すること
はない。

【００２５】この実施例では、３ステートバッファ４の
制御部として、変更機能チップ接着時に入力される高レ
ベル電位ＶＤＤとプルダウン入力バッファ１５による制
御信号生成手段を用いたが、図３に示すように、前段の
機能ブロックに３ステートバッファ制御部を設けるよう
な構成としてもよい。この場合には一旦変更機能チップ
を接着した後において、外部からの入力データによっ
て、旧機能と新機能ブロックを使い分けることができる
ように構成することもできる。例えば、複写機において
実施する場合に、スピードを優先し画質を劣化させても
かまわないものと、その逆などを外部からの入力データ
によってバイパス配線を分離するかしないかを決定する
ことにより変更機能チップを使用するか変更前機能ブロ
ック使用するかを選択決定することができる。図３にお
いて入力画像データを端子３０１から取り込み、３ステ
ートバッファコントロールロジック１６により演算する
ことによって、旧機能を用いるか、新機能を用いるかを
決定する。旧機能を用いる場合には低レベルの信号を機
能ブロック３に出力することにより、端子３０３、３０
７、短絡導線３１１、バンプ３０８、パッド３０４を介
して、３ステートバッファ４の制御端子に低レベルの電
圧が印加されることにより機能ブロック３はイネーブル
状態となる。一方、パッド３０４の信号はインバータ３
０５により反転して高レベルの電圧が、パッド３０６、
バンプ１０９を介して変更機能チップ３１２に設けた３
ステートバッファ３１０に与えられ、機能変更チップの
機能ブロックは非イネーブル状態となる。新機能を用い
る場合には高レベルの信号を機能ブロック３に出力する
ことにより、端子３０３、３０７、短絡導線３１１、バ
ンプ３０８、パッド３０４を介して、３ステートバッフ
ァ４の制御端子に高レベルの電圧が印加されることによ
り機能ブロック３は非イネーブル状態となる。一方、パ
ッド３０４の信号はインバータ３０５により反転して低
レベルの電圧が、パッド３０６、バンプ３０９を介して
変更機能チップ３１２に設けた３ステートバッファ３１
０に与えられ、機能変更チップの機能ブロックはイネー
ブル状態となり、新機能が選択されたこととなる。

【００２６】なお、３ステートバッファ４の制御電極に
与える信号の供給を、上記のように変更機能チップ８の
装着により自動的に供給するのではなく、変更機能チッ
プ８を用いないときには、３ステートバッファ４の制御
電極に接続したパッドにＶＳＳ電圧を供給するようにワ
イヤボンディングを行い、変更機能チップ８を接合した
ときには、３ステートバッファ４の制御電極に接続した
パッドにＶＤＤ電圧を供給するようにワイヤボンディン
グを行うようにしてもよい。

【００２７】（第２の実施例）図４および図５はＭＣＭ
−Ｄ（シリコン基板）に本発明を適用した第２の実施例
の機能変更可能な半導体装置を説明するための図であ
り、図４は側面図、図５は平面図である。図において第
１の実施例と同一の要素または相当する要素に対しては
同一の符号を用いている。

【００２８】この半導体装置は、シリコン基板１に複数
の機能ブロック２、３を形成し、それらの間に信号の入
出力や電源の供給を行うための配線１３を形成して構成
され、機能変更を行う可能性のある機能ブロック３に対
しては、機能変更を行うための手段が付加されている。
シリコン基板１に形成された機能ブロック３の電気的接
続を配線１３から切り離し、変更後の機能を有する変更
機能チップ８を替わりに挿入することができるようにす
ることにより機能変更を行う目的の点では第１の実施例
と同様であるが、その機能変更を行うための手段の構成
は第１の実施例とは相違する。

【００２９】第２の実施例では、機能変更を行う可能性
のある機能ブロック３にはその入出力端に１次パッド１
７を形成し、それに対向して基板１上に２次パッド１８
を形成し、１次パッド１７と２次パッド１８の間をワイ
ヤボンディングで接続可能としている。

【００３０】機能ブロック３を使用するよう構成するに
は、１次パッド１７と２次パッド１８との間をワイヤボ
ンディング１９により接続する。これにより配線１３と
の電気的接続が確立し、入出力信号や電源の供給が可能
となり、他の機能ブロック２等の他の回路と接続された
状態となる。

【００３１】機能変更時に装着される変更機能チップ８
は、変更後の機能が形成されたフリップチップ実装であ
り、シリコン基板１上のパッド１８に対応した位置にバ
ンプ９が形成されている。

【００３２】機能ブロック３の部分について機能変更を
行う必要が生じた時、まず、ワイヤ１９を切除すること
により機能ブロック３を基板の回路から切り離し、変更
前機能を無効にする。次に、変更機能チップ８を、バン
プ９が２次パッド１８と合致するように接着する。チッ
プ表面は保護膜（パッシベ−ション）で覆われているた
めチップ表面（トランジスタが作りこまれている面）の
平坦性がそこなわれている。そのため新たなチップの平
坦面をそのまま接着しようとすると接着性が劣ることに
なる。これを避けるため本実施例ではフリップチップ実
装を用いている。

【００３３】この第２実施例は、第１の実施例と同様
に、ＰＬＤやＦＰＧＡなどのプログラム可能なデバイス
を使用しなくともＡＳＩＣのような高集積化可能なデバ
イスにおいて機能変更が可能となる。

【００３４】（第３の実施例）図６および図７はＭＣＭ
−Ｄに本発明を適用した第３の実施例の機能追加可能な
半導体装置を説明するための図であり、図６は側面図、
図７は平面図である。

【００３５】この実施例の半導体装置は、シリコン基板
２１に複数の機能ブロック２２（１個のみを図示）を形
成し、それらの間に信号の入出力や電源の供給を行うた
めの回路の配線３３を形成して構成されている。シリコ
ン基板２１上の機能追加を可能とする機能追加可能領域
に、機能追加を行うための手段が付加されている。機能
の追加は、シリコン基板２１に形成された機能追加可能
領域の機能追加をしていないときの電気的接続を切断
し、切断箇所に追加機能を有する追加機能チップ２８を
直列に挿入することにより行う。機能追加可能領域に施
した機能追加を行わないときに電気的接続がなされる配
線をバイパス配線２３という。バイパス配線２３には機
能追加を行わない構成のときには電気的接続を導通さ
せ、機能追加を行うときには電気的接続を非導通とする
ための３ステートバッファ２４が作り込まれる。また、
機能追加可能領域には、パッド２５を設けると共に、変
更機能チップ２８が装着されたことを検知して３ステー
トバッファ２４へ制御信号（非イネーブル信号）を供給
するためのパッド２６、２７を設ける。追加機能チップ
２８を接着しない場合には低レベルのイネーブル信号を
３ステートバッファ２４のイネーブル制御端子に供給し
て配線３３からの信号を通過させ、他方、追加機能チッ
プ２８を接着して機能追加を行う場合には高レベルの非
イネーブル信号を供給して配線３３からの信号が３ステ
ートバッファ２４を通過するのを阻止するようにする。
３ステートバッファ２４に低レベルの信号を供給できる
ようにプルダウン入力バッファ３５を用いている。

【００３６】機能追加時に装着される追加機能チップ２
８は、追加後の機能が形成されたフリップチップ実装で
あり、シリコン基板２１上のパッド２５に対応した位置
にバンプ２９が形成され、パッド２６、２７に対応した
位置にバンプ３０、３１が形成されている。また、バン
プ３０と３１の間にはその間を短絡する短絡導線３２が
施されている。

【００３７】追加機能チップ２８を用いない場合には、
追加機能チップ２８が接着されないので、パッド２６、
２７間は、追加機能チップ２８の短絡導線１２による短
絡がなされていないので、プルダウン入力バッファ１５
の出力は低レベルであり、それにより制御される３ステ
ートバッファ２４は信号通過可能状態となる。従って、
バイパス配線２３によるバイパス回路が形成された状態
となる。

【００３８】機能追加を行う場合には、追加機能チップ
２８を、バンプ２９がパッド２５と、バンプ３０がパッ
ド２６と、バンプ３１がパッド２７とそれぞれ合致する
ように接合する。そうすると高レベルの電圧信号ＶＤＤ
がパッド２６、バンプ３０、短絡導線３２、バンプ３１
を介してプルダウン入力バッファ３５に与えられ、従っ
てプルダウン入力バッファ３５から３ステートバッファ
２４の制御電極に与えられる制御信号は高レベルの電位
となり、３ステートバッファ２４は非導通状態となり、
バイパス配線２３はバイパス機能を停止する。そして、
追加機能チップ２８はバンプ２９がパッド２５と結合す
ることにより配線１３に接続され、機能追加が行われ
る。

【００３９】この実施例によれば、高集積化可能なデバ
イスにおいても、回路機能の追加に柔軟に対応できる。
また、この実施例によれば追加機能チップ８の基板への
接合によって、３ステートバッファ４をオフとし、バイ
パス配線２３を無効とすようにしたので、機能の追加を
行う場合の作業が簡単となり、信頼性が向上する。

【００４０】（第４の実施例）図８は高密度実装基板
（ＭＣＭ−Ｄ以外）に本発明を適用した第４の実施例を
示すもので、追加機能ブロックのチップをワイヤボンデ
ィングで接続すると共に、バイパス配線を基板上にディ
スクリート部品で形成し、バイパス配線の電気的接続の
オン、オフを行う３ステートバッファの制御を行う制御
部の一部を前段の機能ブロック内に設けたものである。
なお、バイパス配線部をディスクリート部品で構成する
代わりに、機能ブロックチップ４２中に形成してもよ
い。

【００４１】高密度実装基板上に機能ブロックのチップ
４２、追加機能ブロックのチップ４５を接続するための
２次パッド４６、４７、５２、５３、およびバイパス配
線部４３が形成される。機能ブロックチップ４２にはバ
イパス配線部４３の３ステートバッファ４４を制御する
ための制御回路の一部としてプルダウン用の入力バッフ
ァ５６が作り込まれており、また、基板上の他の回路部
分（外部回路）とボンディングワイヤ６５、６６、６７
により電気的接続を行うための１次パッド５５、５７、
６０が形成されている。それに対向して基板上には２次
パッド５４、５８、５９が設けられている。これらの１
次パッドと２次パッド間をボンディングワイヤ６５、６
６、６７により接続される。追加機能ブロックチップ４
５には１次パッド４８、４９、５０、５１が設けらる。
追加機能ブロックが接着される領域とは別の領域にディ
スクリート部品によりバイパス配線部４３が形成され
る。バイパス配線にはバイパス回路をオン、オフにする
ための３ステートバッファ４４が直列に接続されてい
る。

【００４２】追加機能を用いない場合には、機能ブロッ
クチップ４２の１次パッド５５、５７、６０と基板上の
２次パッド５４、５８、５９間をボンディングワイヤ６
５、６６、６７で接続する。機能ブロック４２の出力は
バイパス配線部４３を介して他の機能ブロックチップ
（図示せず）へ接続される。この接続状態ではプルダウ
ン入力バッファ５６は入力が低レベルであり３ステート
バッファ４４の制御端子へは低レベルの電圧が印加され
るので、３ステートバッファ４４はイネーブルとなり追
加機能ブロックチップの予定領域をバイパスして他の機
能ブロックチップへの接続がなされる。

【００４３】追加機能ブロックチップ４５を用いる場合
には、追加機能ブロックチップ４５を基板上にワイヤボ
ンディングまたはフリップチップ実装で接着し、ワイヤ
ボンディングの場合は１次パッド４８、４９、５０、５
１をそれぞれ基板上の２次パッド４６、４７、５２、５
３とボンディングワイヤ６１、６２、６３、６４により
接続する。この接続状態では、パッド５２からの高レベ
ルの電位ＶＤＤは、ボンディングワイヤや配線を介して
プルダウン入力バッファ５６へ供給される。そのプルダ
ウン入力バッファ５６の出力はバイパス配線部４３の３
ステートバッファ４４の制御端子に高電位が與えられる
ので、３ステートバッファ４４は非導通状態となりバイ
パス回路は機能しない。その代わりに接続した追加機能
ブロックチップ４５が追加されることになる。

【００４４】この実施例によれば、パッドとワイヤボン
ディング（またはフリップチップ実装）により追加機能
ブロックを簡単に追加でき、バイパス配線との切り替え
も自動的に行うことができる。

【００４５】（第５の実施例）図９はＭＣＭにおいて機
能ブロックチップの追加を行う他の例を示すもので、バ
イパス配線の構成と機能の追加の手順を示している。バ
イパス配線７１は基板７０中に埋め込まれ、その両端部
はそれぞれ基板表面に形成された１次パッド７２に接続
されている。追加機能ブロックを装着しない場合は、図
９（ｂ）に示すように、１次パッド７２と２次パッド７
３の間をボンディングワイヤ７５により接続して、バイ
パス配線を有効にする。

【００４６】バイパス配線で使用していた半導体装置に
追加機能ブロックを付加する場合には、まずバイパス配
線中のボンディングワイヤ７５を切除する。そして、図
９（ｃ）に示すように、フリップチップ実装の追加機能
ブロック７６をダイアタッチし、同図（ｄ）に示すよう
にバイパス配線が回路から切り離され追加機能ブロック
のチップ７６が付加された状態となる。この実施例によ
れば、バイパス配線の切替のための分離部がワインボン
ディングであるので構造が簡単である。

【００４７】ここで、機能追加を可能にすることによる
具体的な利点を第５の実施例を応用した図１３の例によ
り説明する。従来のＭＣＭ基板の設計では図１４（ａ）
（ｂ）に示す例のように３チップからなるＭＣＭのどの
チップかが実装されないと図１４（ｃ）に示すように出
力信号を得ることはできない。従って、図１４（ａ）に
示すようなページメモリ１４１１を必要とする全色を１
つのＭＣＭで直列的に変換処理する場合と、図１４
（ｂ）に示すように各色ごとに１つのＭＣＭを用いて、
並列処理する場合とで、用いるＭＣＭをそれぞれ別個に
設計し製作しなければならず、開発費や製造コストが比
較的高くならざるを得なかった。これに対して、図１３
に示す本発明の具体例では、同図（ｂ）に示すように１
番目のチップ配置位置にバイパス配線を挿入可能にして
いるので１番目のチップがない場合でもバイパス配線を
活かして出力信号を得ることができる。従って、図１３
（ａ）に示すようなページメモリ１３１１を必要とする
全色を１つのＭＣＭで直列的に変換処理する場合と、図
１３（ｂ）に示すように各色ごとに１つのＭＣＭを用い
て、並列処理する場合とで、用いるＭＣＭ基板を共通化
することができ、開発費や製造コストを大幅に削減する
ことができる。

【００４８】（第６の実施例）図１０はＭＣＭにおい
て、機能ブロックチップの追加を行うさらに他の例を示
すもので、第５の実施例（図９）において、ダイアタッ
チにより追加機能ブロックを取り付ける例である。図に
おいて、第５の実施例と同一の部分には同じ符号を付
し、説明は省略する。追加機能ブロック８０に基板電位
を与えるためのダイパッド８１を設け、追加機能ブロッ
ク８０には上面に一次パッド８２を形成し、２次パッド
７３との間をボンディングワイヤ８３により接続する。
この実施例によれば、ダイパッド８１とバイパス配線７
１とがショートすることもなく、また、追加機能ブロッ
ク８０を配置し、普通にワイヤボンディングするだけで
機能の追加が簡単にできる。

【００４９】（第７の実施例）第７の実施例は、機能の
変更と機能の追加のいずれか一方を行うことのできる半
導体装置の実施例を示すもので、第１の実施例の機能変
更の手段と第３の実施例の機能追加の手段を接続し、変
更または追加用のチップを接合する領域は重複するよう
な構成としたものである。図１１は機能変更手段を有す
る機能ブロック９３の後段にバイパス配線を持つ機能追
加手段を接続した構成の例を示し、図１２は他の任意の
固定機能ブロック１１５の後段に機能追加手段を接続し
た構成の例を示す。図１１（ａ）に示す半導体装置の例
では、シリコン基板９１に複数の機能ブロック９２、９
３を形成し、それらの間に配線を施した構成を有してい
る。機能ブロックの内、機能変更または機能追加を行う
可能性のある機能ブロック９３に対しては、機能変更お
よび機能追加を行うための手段が付加されている。機能
変更は、シリコン基板９１に形成された機能ブロック９
３の電気的接続を外部回路から切り離し、変更後の機能
を有する変更機能チップ１０２を替わりに挿入すること
ができるようにすることにより行う。そのための機構と
して、旧機能となる機能ブロック９３の入力部と出力部
に入出力信号をカットするための３ステートバッファ９
７、９８が作り込まれる。変更機能チップ１０２を接合
しないで用いる場合には３ステートバッファ９７、９８
を導通状態とすることにより、機能ブロック９３は活性
化される。他方、機能変更を行う場合には、図１１
（ｂ）に示すように、変更機能チップ１０２のバンプ１
０３、１０４を２次パッド９５、９６に位置合わせして
接合し、３ステートバッファ９７、９８を非導通状態と
することにより機能ブロック９３を外部回路から切り離
することにより変更機能チップ１０２を活性化する。

【００５０】シリコン基板９１上の機能追加を可能とす
る機能追加可能領域に、機能追加を行うための手段が付
加されている。機能追加可能領域は上記機能変更可能領
域とは位置的にほぼ重なっている。従って、機能追加と
機能変更を同時に行うことはできない。機能の追加は、
シリコン基板９１に形成された機能追加可能領域の機能
追加をしていないときの電気的接続を切断し、切断箇所
に追加機能を有する追加機能チップ１０５を直列に挿入
することにより行う。バイパス配線９４には機能追加を
行わない構成のときには電気的接続を導通させ、機能追
加を行うときには電気的接続を非導通とするための３ス
テートバッファ１０１が作り込まれる。また、追加機能
チップ１０５を接合しないで用いる場合には３ステート
バッファ１０１を導通状態とすることにより、バイパス
配線部９４はバイパス回路を形成する。他方、機能追加
を行う場合には、図１１（ｃ）に示すように、追加機能
チップ１０５のバンプ１０６、１０７をパッド９９、１
００に位置合わせして接合し、３ステートバッファ１０
１を非導通状態とすることによりバイパス配線９４の替
わりに追加機能チップ１０５を接続する。なお、３ステ
ートバッファ９７、９８、１０１の制御は第１の実施例
および第３の実施例の３ステートバッファと同様な制御
方法を用いればよいので、ここでは説明を省略する。

【００５１】図１１（ａ）の例では、バイパス配線を持
つ機能追加手段は、機能変更手段を持つ機能ブロック９
３の後段に、電気的に接続される構成としたが、図１２
（ａ）に示すように、設置される領域は図１１と同じに
して、電気的な接続は他の固定機能ブロック１１５に接
続する構成とすることができる。なお、図１２（ａ）、
（ｂ）では断面構造を概略的に示しており、機能ブロッ
ク９３の上面に形成される機能ブロック内の配線や細部
の構造については省略して描かれている。なお、バイパ
ス配線を持つ機能追加手段は、図１１（ａ）あるいは図
１２（ａ）のように変更対象の機能ブロック９３の領域
と重畳させる場合に限られるものではなく、一般的に
は、チップ内の任意の固定機能ブロックの領域と重なる
ように設置してもよい。

【００５２】この実施例によれば、変更前機能ブロック
と、バイパス配線を持つ機能追加手段が同じ領域に重な
るよう配置されるので、バイパス配線領域が機能追加を
行わないときに占める１機能ブロック分の領域が変更前
機能ブロックまたは変更機能チップの接続で有効に用い
られるので、半導体装置をよりコンパクトに構成するこ
とができる。なお、任意の固定機能ブロックと、バイパ
ス配線を持つ機能追加手段を同じ領域に重なるよう配置
した場合にも同様の効果を得ることができる。

【００５３】

【発明の効果】また、本発明によれば、複数の機能ブロ
ックを有する半導体装置において、少なくとも１つの特
定機能ブロックの近傍に、その特定機能ブロックを基板
内の外部回路から分離する分離手段と、その特定機能ブ
ロックを代替する追加機能チップを接続する接続手段と
を設けたので、機能ブロックの変更を簡単に行うことが
できる。そのため、半導体装置の一部の機能変更をする
のに従来のように基板全体の変更を行う必要がなく、そ
のために要する開発費の大幅な削減を行うことができ
る。また、本発明によれば、一部の機能ブロックの機能
が異なり残りの機能ブロックの機能は共通する複数の半
導体装置を、それぞれに開発し、製造をするのではな
く、一部の機能ブロックを変更可能にすることにより共
通化して開発し、同じ工程で製造することができるの
で、開発費および製造費を低減すると共に、信頼性を向
上させることができる。また、本発明によれば、特定機
能ブロックを電気的に分離し、替わりに追加機能チップ
を接続することにより、機能の変更を行うが、その際特
定機能ブロックを基板から物理的に除去する必要はない
ので、機能変更の工程は簡単であり、機能変更のために
信頼性が低下することはない。

【００５４】また、本発明によれば、少なくとも１つの
機能ブロックを有する半導体装置において、機能追加す
るときにバイパス配線を分離する分離手段と、バイパス
配線の近傍に設けた追加機能チップのための接続手段と
を有することにより、機能ブロックを簡単に追加するこ
とができる。そのため、半導体装置に機能追加をするの
に従来のように基板全体の変更を行う必要がなく、その
ために要する開発費の大幅な削減を行うことができる。
また、本発明によれば、追加機能チップのない共通機能
のみの半導体装置とそれに追加機能チップを接続した半
導体装置とを、それぞれに開発し、製造をするのではな
く、新たな機能ブロックを追加可能にすることにより、
共通化して開発し、同じ工程で製造することができるの
で、開発費および製造費を低減すると共に、信頼性を向
上させることができる。

【００５５】また、本発明によれば複数の機能ブロック
を有する半導体装置において、分離手段および接続手段
を、機能変更用と機能追加用にそれぞれ設けることによ
り、少なくとも１つの機能ブロックを他の機能を持つ機
能ブロックに変更することが可能であると共に、少なく
とも１つの機能ブロックを追加することができる。ま
た、その際、変更前機能ブロックと、バイパス配線が同
じ領域に重なるよう配置されるので、バイパス配線領域
が機能追加を行わないときに占める１機能ブロック分の
領域が変更前機能ブロックまたは変更機能チップの接続
で有効に利用でき、半導体装置をよりコンパクトに構成
することができる。

【００５６】また、本発明において、接続手段を、前記
機能変更時に機能停止する特定機能ブロックまたは前記
バイパス配線の近傍に形成されたパッドとこれに対応す
る追加機能チップに形成したバンプとを接合するよう構
成した場合、機能の変更や追加が極めて簡単となる。

【００５７】また、本発明において、バイパス配線を基
板内に埋設し、そのバイパス配線のある領域の接続用の
パッドが設けられている面上にダイパッドを設けた場合
には、バイパス配線による凹凸が基板表面には形成され
ないので、追加機能チップに対するダイパッドを施すこ
とができる。また、バイパス配線とダイパッドとがショ
ートすることはない。

【００５８】また、本発明において、分離手段を半導体
スイッチ手段とそのオンオフを制御する制御手段により
構成し、その制御手段を追加機能チップの装着の有無に
応じて適宜の制御信号を生成するよう構成した場合に
は、機能の変更や追加を行うときに、変更前機能ブロッ
クや追加を行う部分の配線を自動的に切り離し、その代
わりに追加機能チップを作動させることができる。な
お、制御手段を前段の機能ブロック内に設けるよう構成
することもできる。その際、外部入力データに基づい
て、追加機能チップの追加前の旧機能を使用するか、追
加後の新機能を使用するかを表す選択制御信号を生成
し、追加機能チップにも、分離手段を設け、前記選択制
御信号により、旧機能と新機能のいずれかの選択を行う
ようにすれば、一旦追加機能チップを接続した後にも、
旧機能を選択することができ、外部入力データの表す利
用装置の状態に応じた最適な機能の選択が可能となる。

【００５９】また、本発明において、分離手段を、特定
機能ブロックに設けた１次パッドと、それに対向する位
置の外部回路上に設けた２次パッドと、前記１次パッド
と２次パッド間を結合するワイヤボンディングにより構
成した場合には、分離のための構造が簡単であるという
利点がある。

【図面の簡単な説明】

【図１】 第１の実施例の機能変更可能な半導体装置を
示す側面図、

【図 ２】 第１の実施例の機能変更可能な半導体装置
を示す平面図、

【図 ３】 第１の実施例の一部を変更した変形例を示
す図、

【図 ４】 第２の実施例の機能変更可能な半導体装置
を示す側面図、

【図 ５】 第２の実施例の機能変更可能な半導体装置
を示す側面図、

【図 ６】 第３の実施例の機能追加可能な半導体装置
を示す側面図、

【図 ７】 第３の実施例の機能追加可能な半導体装置
を示す側面図、

【図８】 第４の実施例の機能追加可能な半導体装置を
示す図、

【図 ９】 第５の実施例の機能追加可能な半導体装置
を示す図、

【図 １０】 第６の実施例の機能追加可能な半導体装
置を示す図、

【図 １１】 第７の実施例の機能変更または機能追加
が可能な半導体装置を示す模式図で、（ａ）は平面図、
（ｂ）はＡ−Ａ’断面図、（ｃ）はＢ−Ｂ’断面図であ
る。

【図１２】第７の実施例の一部を変更した例で、（ａ）
は平面図、（ｂ）はＡ−Ａ’断面図、（ｃ）はＢ−Ｂ’
断面図、

【図１３】本発明の効果を説明するための具体例を示す
図、

【図１４】従来の技術を説明するための図、

【符号の説明】

１…シリコン基板、２〜３…機能ブロック、４…３ステ
ートバッファ、５〜１１…パッド、８…変更後機能を持
つ追加機能チップ、１２…短絡導線、１４…ＶＤＤ端
子、１５…プルダウン入力バッファ。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 ＦＩ Ｈ０５Ｋ 1/02 1/18

Claims (11)

【特許請求の範囲】
1. 【請求項１】 基板と、 その基板に形成した所定の機能を持つ複数の機能ブロッ
   クと、 前記各機能ブロック間を接続し、基板上に回路を構成す
   る外部回路と、 前記機能ブロックのうち機能変更時に機能停止する特定
   機能ブロックを外部回路から電気的に分離する分離手段
   と、 前記特定機能ブロックの近傍に設けられ、機能変更時に
   追加する機能ブロックを有する追加機能チップを接続す
   るための接続手段とを有し、 機能変更をするときに、前記追加機能チップを前記接統
   手段により前記外部回路に接続すると共に、前記分離手
   段により特定機能ブロックを前記外部回路から分離する
   ことを特徴とする半導体装置。
2. 【請求項２】 基板と、 その基板に形成した所定の機能を持つ少なくとも１つの
   機能ブロックと、 前記各機能ブロック間を接続し、基板上に回路を構成す
   る外部回路と、 前記外部回路に挿入され、追加の機能を持つ追加機能チ
   ップを基板上に追加する予定領域をバイパスするための
   バイパス配線と、 機能追加をするときに、前記バイパス配線を外部回路か
   ら電気的に分離する分離手段と、 前記バイパス配線の設けられ、追加する機能ブロックを
   有する追加機能チップを接続するための接続手段とを有
   し、 機能追加をするときに、前記追加機能チップを前記接続
   手段により外部回路に接続すると共に、前記分離手段に
   よりバイパス配線を前記外部回路から分離することを特
   徴とする半導体装置。
3. 【請求項３】 基板と、 その基板に形成した所定の機能を持つ少なくとも１つの
   の機能ブロックと、 前記各機能ブロック間を接続し、基板上に回路を構成す
   る外部回路と、 前記機能ブロックのうち機能変更時に機能停止する特定
   機能ブロックを外部回路から電気的に分離する第１の分
   離手段、 前記特定機能ブロックの入出力部に設けられ、機能変更
   時に追加するチップである第１の追加機能チップを接続
   するための第１の接続手段と、 前記基板に形成された任意の機能ブロックの領域の上部
   に重ねて敷設され、前記外部回路中に接続されたバイパ
   ス配線と、 機能追加をするときに、前記バイパス配線を外部回路か
   ら電気的に分離する第２の分離手段と、 前記バイパス配線の入出力部に設けられ、機能追加時に
   追加する第２の追加機能チップを接続するための第２の
   接続手段とを有し、 機能変更をするときに、前記第１の追加機能チップを前
   記第１の接続手段により前記外部回路に接続すると共
   に、前記第１の分離手段により特定機能ブロックを前記
   外部回路から分離し、 機能追加をするときに、前記第２のチップを前記第２の
   接続手段により外部回路に接続すると共に、前記第２の
   分離手段によりバイパス配線を前記外部回路から切り離
   すことを特徴とする半導体装置。
4. 【請求項４】 前記接続手段は、前記機能変更時に機能
   停止する特定機能ブロックまたは前記バイパス配線の入
   出力部に形成されたパッドとこれに対応する前記追加機
   能チップに形成したバンプとを有し、前記パッドと前記
   バンプとを接合することにより追加機能チップの接続を
   行うものであることを特徴とする請求項１ないし請求項
   ３のいずれか１項に記載された半導体装置。
5. 【請求項５】 前記分離手段は、制御端子に印加される
   制御信号により導通状態または非導通状態に設定される
   半導体スイッチ手段と、その半導体スイッチ手段に制御
   信号を供給する制御手段とを備え、 前記制御手段は、前記基板に設けた一対の電極と、前記
   追加機能チップに設けられその追加機能チップを特定機
   能ブロックに接続したときに前記一対の電極を短絡する
   短絡電極と、一対の電極の内の一方の電極に接続された
   高電位源と、入力側が他方の電極に接続され出力側が半
   導体スイッチの制御端子に接続されたプルダウン用のバ
   ッファ手段とを備えたことを特徴とする請求項１ないし
   請求項４のいずれか１項記載の半導体装置。
6. 【請求項６】 前記分離手段は、制御端子に印加される
   制御信号により導通状態または非導通状態に設定される
   半導体スイッチ手段と、その半導体スイッチ手段に制御
   信号を供給する制御手段とを備え、制御手段は制御信号
   を供給する回路を前段の機能ブロック内に設けたことを
   特徴とする請求項１ないし請求項４のいずれか１項に記
   載された半導体装置。
7. 【請求項７】前記前段の機能ブロック内に設けた制御信
   号を供給する回路は、外部入力データに基づいて、追加
   機能チップの追加前の旧機能を使用するか、追加後の新
   機能を使用するかを表す選択制御信号を生成するもので
   あり、 追加機能チップにも、接続された回路から電気的に切り
   離す分離手段を設け、 前記選択制御信号により、前記特定機能ブロックの分離
   手段と、追加機能チップの分離手段を制御し、旧機能と
   新機能のいずれかの選択を行うことを特徴とする請求項
   ６記載の半導体装置。
8. 【請求項８】 前記分離手段は、特定機能ブロックに設
   けた１次パッドと、それに対向する位置の外部回路上に
   設けた２次パッドと、前記１次パッドと２次パッド間を
   結合するワイヤボンディングからなることを特徴とする
   請求項１記載の半導体装置。
9. 【請求項９】 基板と、 その基板に形成した所定の機能を持つ少なくとも１つの
   機能チップと、 前記各機能チップ間を接続し、基板上に回路を構成する
   外部回路と、 前記外部回路に挿入され、追加の機能を持つ追加機能チ
   ップを基板上に追加する予定領域をバイパスするための
   バイパス配線と、 機能追加をするときに、前記バイパス配線を外部回路か
   ら電気的に分離する分離手段と、 前記バイパス配線の設けられ、追加機能チップを接続す
   るための接続手段とを有し、 機能追加をするときに、前記追加機能チップを前記接続
   手段により外部回路に接続すると共に、前記分離手段に
   よりバイパス配線を前記外部回路から分離することを特
   徴とする半導体装置。
10. 【請求項１０】 前記接続手段は、前記予定領域の入出
    力部に形成されたパッドとこれに対応する前記追加機能
    チップに形成したバンプとを有し、前記パッドと前記バ
    ンプとを接合することにより追加機能チップの接続を行
    うものであることを特徴とする請求項９に記載された半
    導体装置。
11. 【請求項１１】前記バイパス配線が前記基板内に埋設さ
    れ、そのバイパス配線のある領域の前記パッドが設けら
    れている面上にダイパッドを設けたことを特徴とする請
    求項１０記載に記載された半導体装置。