JPH11110368A - Integrated circuit device - Google Patents

Integrated circuit device

Info

Publication number
JPH11110368A
JPH11110368A JP9269788A JP26978897A JPH11110368A JP H11110368 A JPH11110368 A JP H11110368A JP 9269788 A JP9269788 A JP 9269788A JP 26978897 A JP26978897 A JP 26978897A JP H11110368 A JPH11110368 A JP H11110368A
Authority
JP
Japan
Prior art keywords
circuit
voltage
load
booster
constant current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9269788A
Other languages
Japanese (ja)
Inventor
Mitsukiyo Matsui
光清 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP9269788A priority Critical patent/JPH11110368A/en
Publication of JPH11110368A publication Critical patent/JPH11110368A/en
Pending legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Power Sources (AREA)
  • Microcomputers (AREA)

Abstract

PROBLEM TO BE SOLVED: To make low voltage, acceleration and low power consumption in an integrated circuit which is provided with a boosting circuit and an oscillator circuit, boosts external power supply internally and operates. SOLUTION: This device is provided with a booster circuit 2 which boosts power supply voltage, an oscillator circuit 1 and a constant current circuit 4 and supplies drive power to a load circuit 3. In such cases, the circuit 1 supplies a clock c that occurs to the circuits 3 and 2, the circuit 2 gives voltage VSS2 that boosts power supply voltage as a voltage control signal b to the circuit 4, and the circuit 4 gives voltage VSS4 that corresponds to the signal b to the circuits 1 and 3 and also gives prescribed constant current d to the circuits 1 and 3. By this, the low power consumption of the boosting circuit and the acceleration and low power consumption of the circuits 1 and 3 are realized.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、低電圧動作・低消
費電力を要求される携帯端末に使用する半導体集積回路
(昇圧回路や定電流回路を内蔵した集積回路)に関する
ものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor integrated circuit (an integrated circuit having a built-in booster circuit and a constant current circuit) used for a portable terminal requiring low voltage operation and low power consumption.

【0002】[0002]

【従来の技術】近年、機器の小型化、電池駆動時間の長
寿命化、電池使用本数の削減の必要性から、機器に使用
される半導体集積回路やマイクロコンピュータにおいて
低電圧化、高速化、低消費電力化が要求されている。半
導体集積回路、特にマイクロコンピュータにおいては、
電源電圧の低電圧化に伴い昇圧回路や定電圧回路を内蔵
することにより、低電圧化、高速化、低消費電力化を実
現しようとしている。
2. Description of the Related Art In recent years, there has been a need to reduce the size of equipment, extend the life of a battery, and reduce the number of batteries used. Power consumption is required. In semiconductor integrated circuits, especially microcomputers,
By incorporating a booster circuit and a constant voltage circuit with the reduction of the power supply voltage, it is intended to realize a lower voltage, higher speed, and lower power consumption.

【0003】低電圧動作、低消費電力を要求される携帯
端末等に使用する従来の半導体集積回路については、特
開平8−185240号公報に開示されている。図3
は、従来の昇圧回路、定電圧回路を用いて低電圧化、高
速化、低消費電力化を実現させた集積回路の一例を示す
図である。図3において、2は外部の電源を昇圧する昇
圧回路、7は昇圧回路により昇圧された電圧を電源とし
て一定電圧を出力する定電圧回路、1は定電圧回路の出
力を電源とする発振回路、3は定電圧回路の出力を電源
とする中央演算装置(以下、「CPU」と略記する)等
の負荷回路、6は定電圧回路の出力に接続したスタート
アップ回路である。ここで、発振回路1、昇圧回路2、
負荷回路3、定電圧回路7は電源電圧VDD基準の回路
構成となっている。
A conventional semiconductor integrated circuit used for a portable terminal or the like which requires low voltage operation and low power consumption is disclosed in Japanese Patent Application Laid-Open No. 8-185240. FIG.
FIG. 1 is a diagram illustrating an example of an integrated circuit that achieves low voltage, high speed, and low power consumption by using a conventional booster circuit and a constant voltage circuit. In FIG. 3, 2 is a booster circuit for boosting an external power supply, 7 is a constant voltage circuit that outputs a constant voltage using the voltage boosted by the booster circuit as a power supply, 1 is an oscillation circuit that uses the output of the constant voltage circuit as a power supply, Reference numeral 3 denotes a load circuit such as a central processing unit (hereinafter abbreviated as "CPU") using the output of the constant voltage circuit as a power supply, and 6 denotes a start-up circuit connected to the output of the constant voltage circuit. Here, the oscillation circuit 1, the booster circuit 2,
The load circuit 3 and the constant voltage circuit 7 have a circuit configuration based on the power supply voltage VDD.

【0004】以上のように構成された携帯端末の動作を
説明する。まずスタートアップ回路6が、負荷回路3か
ら供給されるリセット信号aあるいは外部から供給され
るリセット信号を受けて動作し、発振回路1に一定電圧
VSS(GND)を供給する。一定電圧VSS(GND)供
給により発振回路1が動作し、所定のクロック信号cを
出力する。クロック信号cは負荷回路3を介して昇圧回
路2に供給され、昇圧回路2が動作する。昇圧回路2は
VSS(GND)より高い電圧VSS2を発生させ、定電
圧回路7に供給される。定電圧回路7はこの昇圧された
電圧VSS2を電源電圧として一定の電圧VSS3を出
力し、この定電圧回路7の出力電圧VSS3が発振回路
1およびCPU等の負荷回路3に電源電圧として供給さ
れる。
[0004] The operation of the portable terminal configured as described above will be described. First, the start-up circuit 6 operates in response to a reset signal a supplied from the load circuit 3 or a reset signal supplied from the outside, and supplies a constant voltage VSS (GND) to the oscillation circuit 1. The oscillation circuit 1 operates by supplying the constant voltage VSS (GND), and outputs a predetermined clock signal c. The clock signal c is supplied to the booster circuit 2 via the load circuit 3, and the booster circuit 2 operates. The booster circuit 2 generates a voltage VSS2 higher than VSS (GND), and is supplied to the constant voltage circuit 7. The constant voltage circuit 7 outputs a constant voltage VSS3 using the boosted voltage VSS2 as a power supply voltage, and the output voltage VSS3 of the constant voltage circuit 7 is supplied as a power supply voltage to the oscillation circuit 1 and the load circuit 3 such as a CPU. .

【0005】これにより外部の電源電圧が低電圧であっ
ても発振回路1とCPU等の負荷回路3に対して、常に
所定の一定電圧を供給することができる。これにより、
発振回路1と負荷回路3は高速動作が可能となるだけで
なく、外部の電源電圧値に関係なく消費電力を常に一定
に抑えることができ、低消費電力化を実現できる。ま
た、スタートアップ回路により発振開始時の昇圧回路の
出力が不安定な時においても、出力電圧を一定に保つこ
とができるため、発振回路1やCPU等の負荷回路3を
誤動作なく安定して駆動できる。
Thus, a predetermined constant voltage can always be supplied to the oscillation circuit 1 and the load circuit 3 such as a CPU even when the external power supply voltage is low. This allows
The oscillation circuit 1 and the load circuit 3 can not only operate at high speed, but also can keep power consumption constant irrespective of an external power supply voltage value, thereby realizing low power consumption. Further, even when the output of the booster circuit at the start of oscillation is unstable due to the start-up circuit, the output voltage can be kept constant, so that the oscillator circuit 1 and the load circuit 3 such as the CPU can be driven stably without malfunction. .

【0006】[0006]

【発明が解決しようとする課題】近年、低電圧動作、低
消費電力を要求される携帯端末等に使用する半導体集積
回路について、更なる高速化、低消費電力化が要求され
ている。しかしながら、従来の回路構成では、昇圧回路
2の負荷特性、消費電流特性から高速化、低消費電力化
の限界に達していた。従来の回路構成で更なる高速化を
行うと、発振回路1、CPU等の負荷回路3の消費電力
が増加する。その理由は、定電圧回路で動作電圧VSS
3を一定にしても、周波数の増大により発振回路1、負
荷回路3の消費電流が増加するからである。また、高速
化により、定電圧回路7の出力電圧VSS3を上げ、発
振回路1、負荷回路3にかかる動作電圧を大きくする必
要があるため、発振回路1、負荷回路3の消費電力が増
加することも問題となる。
In recent years, higher speed and lower power consumption have been demanded for semiconductor integrated circuits used in portable terminals and the like that require low voltage operation and low power consumption. However, in the conventional circuit configuration, the load characteristics and current consumption characteristics of the booster circuit 2 have reached the limits of high speed and low power consumption. If the speed is further increased with the conventional circuit configuration, the power consumption of the load circuit 3 such as the oscillation circuit 1 and the CPU increases. The reason is that the operating voltage VSS
This is because, even if the frequency of the oscillation circuit 1 is constant, the current consumption of the oscillation circuit 1 and the load circuit 3 increases due to the increase in the frequency. In addition, it is necessary to increase the output voltage VSS3 of the constant voltage circuit 7 and increase the operating voltage applied to the oscillation circuit 1 and the load circuit 3 due to the increase in speed, so that the power consumption of the oscillation circuit 1 and the load circuit 3 increases. Is also a problem.

【0007】また、発振回路1、負荷回路3の消費電流
が増加すれば、負荷回路3の電源である定電圧回路7、
昇圧回路2の電流駆動能力(負荷特性)も増加させる必
要がある。しかしながら、昇圧回路2の電流駆動能力
(負荷特性)を上げるには、昇圧回路2のクロック周波
数を増加させる必要がある。(だだし、昇圧回路2の電
流駆動能力を上げるためには、昇圧回路2の方式にもよ
るが、電荷を充電、放電するための容量を大きくした
り、昇圧回路2の出力トランジスタの抵抗値や配線抵
抗、配線容量を減少させ、昇圧回路2の時定数を小さく
する方法もある。)このクロック周波数増加によっても
昇圧回路2の消費電流は増加する。特に、昇圧回路2
は、外部の電源電圧よりも高い昇圧された電圧VSS2
で動作しているため、消費電流の増加は著しくなる。
When the current consumption of the oscillation circuit 1 and the load circuit 3 increases, the constant voltage circuit 7, which is the power supply of the load circuit 3,
It is also necessary to increase the current driving capability (load characteristics) of the booster circuit 2. However, in order to increase the current driving capability (load characteristics) of the booster circuit 2, it is necessary to increase the clock frequency of the booster circuit 2. (However, in order to increase the current driving capability of the booster circuit 2, depending on the method of the booster circuit 2, the capacity for charging and discharging the charge is increased, or the resistance value of the output transistor of the booster circuit 2 is increased. There is also a method of reducing the time constant of the booster circuit 2 by reducing the wiring resistance and the wiring capacitance.) The current consumption of the booster circuit 2 also increases due to the increase in the clock frequency. In particular, the booster circuit 2
Is a boosted voltage VSS2 higher than the external power supply voltage.
, The current consumption increases significantly.

【0008】本発明は、上記従来の課題を解決するもの
であり、従来の回路構成に比べ、低電圧動作において、
より高速化、低消費電力化を実現できる集積回路を提供
することを目的とする。
The present invention has been made to solve the above-mentioned conventional problems, and has a lower voltage operation than a conventional circuit configuration.
It is an object of the present invention to provide an integrated circuit that can realize higher speed and lower power consumption.

【0009】[0009]

【課題を解決するための手段】上記課題を解決するため
本発明に係る集積回路は、昇圧回路と発振回路と定電流
回路とを備え、前記発振回路が発生したクロックが前記
負荷回路と前記昇圧回路に供給され、前記昇圧回路が電
源電圧を昇圧し、前記定電流回路が、前記昇圧回路によ
り昇圧された電圧を電圧制御信号とし、前記電圧制御信
号に応じた電圧を前記発振回路と前記負荷回路に与え、
所定の一定電流を前記発振回路と前記負荷回路に与える
ことを特徴とする。
According to another aspect of the present invention, there is provided an integrated circuit including a booster circuit, an oscillator circuit, and a constant current circuit, wherein a clock generated by the oscillator circuit is connected to the load circuit and the booster circuit. Supplied to the circuit, the booster circuit boosts a power supply voltage, the constant current circuit uses the voltage boosted by the booster circuit as a voltage control signal, and outputs a voltage corresponding to the voltage control signal to the oscillation circuit and the load. Give to the circuit,
A predetermined constant current is supplied to the oscillation circuit and the load circuit.

【0010】かかる構成により、発振回路、負荷回路、
昇圧回路の低消費電力化ができ、発振回路、負荷回路の
高速化と各信号振幅レベル減少による低ノイズ化を実現
できる。
With this configuration, an oscillation circuit, a load circuit,
The power consumption of the booster circuit can be reduced, the speed of the oscillation circuit and the load circuit can be increased, and the noise can be reduced by reducing the amplitude level of each signal.

【0011】また、上記課題を解決するため本発明に係
る集積回路は、昇圧回路と発振回路と定電流回路とを備
え、前記発振回路が発生したクロックが前記負荷回路と
前記昇圧回路に供給され、前記昇圧回路が電源電圧を昇
圧し、前記定電流回路が、前記昇圧回路により昇圧され
た電圧を電源電圧とし、前記電源電圧を前記発振回路と
前記負荷回路に与え、所定の一定電流を前記発振回路と
前記負荷回路に与えることを特徴とする。
According to another aspect of the present invention, there is provided an integrated circuit including a booster circuit, an oscillator circuit, and a constant current circuit, wherein a clock generated by the oscillator circuit is supplied to the load circuit and the booster circuit. The booster circuit boosts a power supply voltage, the constant current circuit sets a voltage boosted by the booster circuit as a power supply voltage, supplies the power supply voltage to the oscillation circuit and the load circuit, and supplies a predetermined constant current to the oscillation circuit and the load circuit. It is provided to an oscillation circuit and the load circuit.

【0012】かかる構成により、発振回路、負荷回路、
昇圧回路の低消費電力化ができ、発振回路、負荷回路の
高速化と各信号振幅レベル減少による低ノイズ化を実現
でき、また、電源電圧を昇圧した昇圧回路の出力を定電
流回路の電源とするため、より低電圧動作しやすくな
る。
With this configuration, the oscillation circuit, the load circuit,
The power consumption of the booster circuit can be reduced, the speed of the oscillation circuit and the load circuit can be reduced, and the noise can be reduced by reducing the amplitude level of each signal. Therefore, it becomes easier to operate at a lower voltage.

【0013】次に、本発明に係る集積回路は、スタート
アップ回路を備え、立ち上がりの一定期間、前記スター
トアップ回路が前記定電流回路に代わって前記発振回路
に対して所定電圧を供給し、前記一定期間経過後、前記
定電流回路が前記発振回路に対して所定電圧を供給する
ことが好ましい。
Next, an integrated circuit according to the present invention includes a start-up circuit, wherein the start-up circuit supplies a predetermined voltage to the oscillation circuit in place of the constant current circuit during a certain period of rising, and After the elapse, it is preferable that the constant current circuit supplies a predetermined voltage to the oscillation circuit.

【0014】かかる構成により、スタートアップ回路を
用いるので発振開始時の昇圧回路の出力が不安定な時に
おいても、出力電圧を固定できるため、発振回路やCP
U等の負荷回路を誤動作なく駆動できる。
With this configuration, since the start-up circuit is used, the output voltage can be fixed even when the output of the booster circuit is unstable at the start of oscillation.
U and other load circuits can be driven without malfunction.

【0015】[0015]

【発明の実施の形態】以下本発明の実施の形態につい
て、図面を参照しながら説明する。 (実施形態1)図1は実施形態1における集積回路のブ
ロック図を示すものである。図1において、1は発振回
路、2は昇圧回路、3はCPU等の負荷回路である。こ
れらは図3に示した従来例と同じ構成要素である。だだ
し、各構成要素間の接続関係が異なっている。4は定電
流回路であり、従来構成にはないものである。定電流回
路と昇圧回路2の出力電圧、発振回路2の電源、負荷回
路3の電源とが接続された構成になっている。なお、本
実施形態では、図1に示すように、これらの発振回路1
や昇圧回路2は電源電圧VDD基準の回路構成となって
おり、昇圧回路2によってVSS側を変化させる構成と
なっている。また、定電流回路4はVSS側に流入する
電流量dを制限する構成にしている。
Embodiments of the present invention will be described below with reference to the drawings. (Embodiment 1) FIG. 1 is a block diagram of an integrated circuit according to Embodiment 1. In FIG. 1, reference numeral 1 denotes an oscillation circuit, 2 denotes a booster circuit, and 3 denotes a load circuit such as a CPU. These are the same components as the conventional example shown in FIG. However, the connection relationship between the components is different. Numeral 4 denotes a constant current circuit, which is not included in the conventional configuration. The configuration is such that the constant current circuit, the output voltage of the booster circuit 2, the power supply of the oscillation circuit 2, and the power supply of the load circuit 3 are connected. In the present embodiment, as shown in FIG.
The booster circuit 2 has a circuit configuration based on the power supply voltage VDD, and the booster circuit 2 changes the VSS side. Further, the constant current circuit 4 is configured to limit the amount of current d flowing into the VSS side.

【0016】次に、各構成要素間の接続関係を具体的に
説明する。昇圧回路2の出力b(VSS2)は定電流回
路4の出力制御電圧信号として接続されている。発振回
路1の出力(クロック信号c)は負荷回路3を介して昇
圧回路2に入力されている。負荷回路3から信号線を介
して定電流回路4に制御信号aが入力され、発振回路2
および負荷回路3の出力電流dが定電流回路4に接続さ
れた構成になっている。
Next, the connection relationship between the components will be specifically described. The output b (VSS2) of the booster circuit 2 is connected as an output control voltage signal of the constant current circuit 4. The output (clock signal c) of the oscillation circuit 1 is input to the booster circuit 2 via the load circuit 3. The control signal a is input from the load circuit 3 to the constant current circuit 4 via the signal line, and the oscillation circuit 2
And the output current d of the load circuit 3 is connected to the constant current circuit 4.

【0017】以上のように構成された実施形態1の集積
回路の動作について説明する。まず、電源投入により、
発振回路1は外部電源電圧レベルVSS(GND)で所定
の発振動作をおこなう。次に発振回路1からのクロック
信号cが負荷回路3を介して昇圧回路2に供給され、昇
圧回路2が動作する。昇圧回路2は所定の出力電圧VS
S2を出力bとして発生する。具体的には、昇圧回路2
の電位を負電位側にシフトして得られる電圧であり、V
SSの電位が0Vであるので、定電流回路4にはより大
きい電圧制御信号を与えることになる。定電流回路4は
発振回路1および負荷回路3の電源と接続されているの
で、与えられた電圧制御信号VSS2に応じた定電流回
路4の電流量dに応じた電圧VSS4を発振回路1およ
び負荷回路3に対して与えることになる。このように昇
圧回路2の出力bを用いることにより、低電圧時におい
ても、定電流回路4の電圧制御が行え、定電流回路4の
動作範囲を広げることができる。
The operation of the integrated circuit according to the first embodiment configured as described above will be described. First, by turning on the power,
The oscillation circuit 1 performs a predetermined oscillation operation at the external power supply voltage level VSS (GND). Next, the clock signal c from the oscillation circuit 1 is supplied to the booster circuit 2 via the load circuit 3, and the booster circuit 2 operates. The booster circuit 2 has a predetermined output voltage VS
S2 is generated as an output b. Specifically, the booster circuit 2
Is a voltage obtained by shifting the potential of
Since the potential of SS is 0 V, a larger voltage control signal is given to the constant current circuit 4. Since the constant current circuit 4 is connected to the power supplies of the oscillation circuit 1 and the load circuit 3, the constant current circuit 4 applies the voltage VSS4 corresponding to the current amount d of the constant current circuit 4 corresponding to the applied voltage control signal VSS2 to the oscillation circuit 1 and the load. This is given to the circuit 3. By using the output b of the booster circuit 2 as described above, the voltage control of the constant current circuit 4 can be performed even at a low voltage, and the operating range of the constant current circuit 4 can be expanded.

【0018】次に、電源投入時にリセット信号が発生す
る。このリセット信号は、CPU等の負荷回路3から発
生する場合もあるし、また外部から供給される場合もあ
る。このリセット信号に基づいて負荷回路3の内部に設
けた(図示せず)カウンタ回路で、ある一定時間経過後
(昇圧回路2が電源投入後、動作が安定するまでの時
間)に、負荷回路3から制御信号aが信号線を通って定
電流回路4に供給される。定電流回路4は発振回路1と
負荷回路3のVSS側の電流dを制御信号aに従って一
定量に制御する。
Next, a reset signal is generated when the power is turned on. This reset signal may be generated from the load circuit 3 such as a CPU, or may be supplied from outside. A counter circuit (not shown) provided inside the load circuit 3 based on the reset signal, after a certain period of time has elapsed (the time from when the booster circuit 2 is turned on until the operation is stabilized), the load circuit 3 Is supplied to the constant current circuit 4 through the signal line. The constant current circuit 4 controls the current d on the VSS side of the oscillation circuit 1 and the load circuit 3 to a constant amount according to the control signal a.

【0019】以上のように、第1の実施形態によれば、
定電流回路4が、電圧制御信号VSS2に応じた電圧V
SS4と所定の一定電流dを発振回路1と負荷回路3に
与えることにより、発振回路1と負荷回路3の消費電流
を制御し、消費電流を従来の電圧制御方式に対して低減
することができるため、より一層の低消費電力化を推進
できる。同一消費電流ならば発振回路、負荷回路の動作
スピードをより高速化できる。
As described above, according to the first embodiment,
The constant current circuit 4 generates a voltage V according to the voltage control signal VSS2.
By supplying SS4 and a predetermined constant current d to the oscillation circuit 1 and the load circuit 3, the current consumption of the oscillation circuit 1 and the load circuit 3 can be controlled, and the current consumption can be reduced as compared with the conventional voltage control method. Therefore, further lower power consumption can be promoted. If the current consumption is the same, the operation speed of the oscillation circuit and the load circuit can be further increased.

【0020】また、発振回路1、負荷回路3の消費電流
低減により、昇圧回路2の電流駆動能力(負荷特性)を
低減でき、クロック周波数を小さくでき、消費電流も抑
えることができる。特に発振回路1、負荷回路3の高速
化、負荷回路3の負荷増加により昇圧回路2の電流駆動
能力(負荷特性)が大きくなるときに有効になる。
Further, by reducing the current consumption of the oscillation circuit 1 and the load circuit 3, the current driving capability (load characteristic) of the booster circuit 2 can be reduced, the clock frequency can be reduced, and the current consumption can be suppressed. This is particularly effective when the speed of the oscillation circuit 1 and the load circuit 3 is increased and the current driving capability (load characteristic) of the booster circuit 2 is increased due to an increase in the load of the load circuit 3.

【0021】(実施形態2)図2は本発明の実施形態2
にかかる集積回路のブロック図を示すものである。図2
において、1は発振回路、2は昇圧回路、3はCPU等
の負荷回路、6はスタートアップ回路、これらは図3に
示した従来例と同じ構成要素である。だだし、各構成要
素間の接続関係が違っている。4は定電流回路であり、
実施形態1で示したものと同様のものである。定電流回
路4の電源として昇圧回路の出力が接続され、また定電
流回路4と発振回路2の電源、負荷回路3の電源とが接
続された構成になっている。本実施形態2においても実
施形態1と同様、図2に示すように、これらの発振回路
1や昇圧回路2は電源電圧VDD基準の回路構成となっ
ており、昇圧回路2によってVSS側を変化させる構成
となっている。また、定電流回路4はVSS側に流入す
る電流量dを制限する構成にしている。
(Embodiment 2) FIG. 2 shows Embodiment 2 of the present invention.
1 is a block diagram of an integrated circuit according to the first embodiment. FIG.
1, 1 is an oscillation circuit, 2 is a booster circuit, 3 is a load circuit such as a CPU, 6 is a start-up circuit, and these are the same components as the conventional example shown in FIG. However, the connection between the components is different. 4 is a constant current circuit,
This is similar to that shown in the first embodiment. The output of the booster circuit is connected as the power source of the constant current circuit 4, and the power source of the constant current circuit 4, the power source of the oscillation circuit 2, and the power source of the load circuit 3 are connected. Also in the second embodiment, as in the first embodiment, as shown in FIG. 2, the oscillation circuit 1 and the booster circuit 2 have a circuit configuration based on the power supply voltage VDD, and the booster circuit 2 changes the VSS side. It has a configuration. Further, the constant current circuit 4 is configured to limit the amount of current d flowing into the VSS side.

【0022】次に、各構成要素間の接続関係を具体的に
説明する。昇圧回路2の出力b(VSS2)は定電流回
路4の電源として接続されている。発振回路1の出力
(クロック信号c)は負荷回路3を介して昇圧回路2に
入力されている。また、負荷回路3から信号線を介して
スタートアップ回路5に制御信号aが入力される構成に
なっている。また、昇圧回路2の出力と接地電位5の間
にはスタートアップ回路6が接続されている。
Next, the connection relationship between the components will be specifically described. The output b (VSS2) of the booster circuit 2 is connected as a power supply of the constant current circuit 4. The output (clock signal c) of the oscillation circuit 1 is input to the booster circuit 2 via the load circuit 3. Further, the control signal a is input from the load circuit 3 to the start-up circuit 5 via a signal line. Further, a startup circuit 6 is connected between the output of the booster circuit 2 and the ground potential 5.

【0023】以上のように構成された実施形態2の集積
回路の動作について説明する。まず、電源投入時にリセ
ット信号が発生する。このリセット信号は、CPU等の
負荷回路3から発生する場合もあるし、また外部から供
給される場合もある。このリセット信号に基づいて負荷
回路3の内部に設けた(図示せず)カウンタ回路で、あ
る一定時間経過後(昇圧回路2が電源投入後、動作が安
定するまでの時間)に、負荷回路3から制御信号aが信
号線を通ってスタートアップ回路6に供給される。スタ
ートアップ回路6は制御信号aを受けて昇圧回路2の出
力bを接地電位5に固定する。これにより、発振回路1
は外部電源電圧レベルVSS(GND)で発振動作をおこ
なう。
The operation of the integrated circuit according to the second embodiment configured as described above will be described. First, a reset signal is generated when the power is turned on. This reset signal may be generated from the load circuit 3 such as a CPU, or may be supplied from outside. A counter circuit (not shown) provided inside the load circuit 3 based on the reset signal, after a certain period of time has elapsed (the time from when the booster circuit 2 is turned on until the operation is stabilized), the load circuit 3 Is supplied to the start-up circuit 6 through the signal line. Startup circuit 6 receives control signal a and fixes output b of booster circuit 2 to ground potential 5. Thereby, the oscillation circuit 1
Performs an oscillation operation at the external power supply voltage level VSS (GND).

【0024】次に、発振回路1からのクロック信号cが
負荷回路3を介して昇圧回路2に供給され、昇圧回路2
が動作する。昇圧回路2は所定の出力電圧VSS2を出
力bとして発生する。具体的には、昇圧回路2の電位を
負電位側にシフトして得られる電圧であり、VSSの電
位が0Vであるので、定電流回路4にはより大きい電源
電圧がかかり、このVSS2が発振回路1および負荷回
路3に対してかかり、より大きい電圧を与えることにな
る。次に、定電流回路4は、前記制御信号aに基づいて
スタートアップ回路6の動作解除を受けて、発振回路1
と負荷回路3のVSS側に流入する消費電流dを制限す
る。
Next, the clock signal c from the oscillation circuit 1 is supplied to the booster circuit 2 via the load circuit 3 and the booster circuit 2
Works. The booster circuit 2 generates a predetermined output voltage VSS2 as an output b. Specifically, this is a voltage obtained by shifting the potential of the booster circuit 2 to the negative potential side. Since the potential of VSS is 0 V, a larger power supply voltage is applied to the constant current circuit 4, and this VSS2 oscillates. This is applied to the circuit 1 and the load circuit 3 and gives a larger voltage. Next, the constant current circuit 4 receives the cancellation of the operation of the start-up circuit 6 based on the control signal a, and
And the consumption current d flowing into the VSS side of the load circuit 3 is limited.

【0025】以上のように、第2の実施形態によれば、
実施形態1と同様に、発振回路、負荷回路、昇圧回路の
低消費電力化、発振回路、負荷回路の高速化、発振回
路、負荷回路の各信号振幅レベル減少による低ノイズ化
を実現できる作用を有する。また、電源電圧を昇圧した
昇圧回路の出力を定電流回路4の電源とするため、より
低電圧動作が実行しやすくなる。また、スタートアップ
回路6を用いるので発振開始時の昇圧回路2の出力が不
安定な時においても、出力電圧を固定できるため、発振
回路やCPU等の負荷回路を誤動作なく駆動できる。
As described above, according to the second embodiment,
As in the first embodiment, the operation of reducing the power consumption of the oscillation circuit, the load circuit, and the booster circuit, increasing the speed of the oscillation circuit and the load circuit, and reducing the noise by reducing the signal amplitude level of each of the oscillation circuit and the load circuit can be realized. Have. Further, since the output of the booster circuit whose power supply voltage has been boosted is used as the power supply of the constant current circuit 4, a lower voltage operation is more easily performed. Further, since the startup circuit 6 is used, even when the output of the booster circuit 2 at the start of oscillation is unstable, the output voltage can be fixed, so that the oscillation circuit and the load circuit such as the CPU can be driven without malfunction.

【0026】なお、第1および第2の実施の形態では、
電源に対してVDD基準の回路構成として昇圧回路2に
よってVSS側を変化させる構成で説明したが、これに
限るものでなく、昇圧回路2をVSS基準の回路構成に
してもよい。また、定電流回路4による電流制限をVS
S側にして説明したが、これに限るものでなく、定電流
回路4による電流制限をVDD側の回路構成にしてもよ
い。
In the first and second embodiments,
Although the configuration in which the VSS side is changed by the booster circuit 2 as the VDD-based circuit configuration for the power supply has been described, the present invention is not limited to this, and the booster circuit 2 may have a VSS-based circuit configuration. Further, the current limit by the constant current circuit 4 is set to VS.
Although described on the S side, the present invention is not limited to this, and the current limit by the constant current circuit 4 may be a circuit configuration on the VDD side.

【0027】[0027]

【発明の効果】本発明に係る集積回路装置は、従来の電
圧制御方式に比べ、発振回路、負荷回路の消費電流を制
御しやすく、より低消費電力化を推進できる。同一消費
電流なら、発振回路、負荷回路の動作スピードを高速化
できる。
The integrated circuit device according to the present invention can control the current consumption of the oscillation circuit and the load circuit more easily than the conventional voltage control system, and can promote lower power consumption. With the same current consumption, the operating speed of the oscillation circuit and the load circuit can be increased.

【0028】また、発振回路、負荷回路の消費電流が低
減されることにより、昇圧回路の電流駆動能力(負荷特
性)を低減でき、消費電流も抑えることができる。特
に、発振回路、負荷回路の高速化、負荷回路の負荷増加
により、昇圧回路の電流駆動能力(負荷特性)が大きく
なるときに有効である。さらに、発振回路の高速化、集
積回路全体の高速動作化ができる。また、昇圧回路の電
流駆動能力(負荷特性)を低減により、より大規模な負
荷回路を駆動できる。
Further, since the current consumption of the oscillation circuit and the load circuit is reduced, the current driving capability (load characteristic) of the booster circuit can be reduced, and the current consumption can be suppressed. In particular, it is effective when the current drive capability (load characteristics) of the booster circuit is increased due to an increase in the speed of the oscillation circuit and the load circuit and an increase in the load of the load circuit. Further, the speed of the oscillation circuit and the speed of the entire integrated circuit can be increased. Further, a larger-scale load circuit can be driven by reducing the current driving capability (load characteristics) of the booster circuit.

【0029】また、発振回路・負荷回路における各信号
の振幅レベルが、より抑えられるため集積回路側からの
輻射ノイズをより小さくすることができる。また、スタ
ートアップ回路を不要とすることができ、回路構成が簡
素化でき、集積回路を小型化できる。
Further, since the amplitude level of each signal in the oscillation circuit / load circuit can be further suppressed, the radiation noise from the integrated circuit can be further reduced. Further, a start-up circuit can be eliminated, the circuit configuration can be simplified, and the size of the integrated circuit can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施形態1にかかる集積回路のブロッ
ク図
FIG. 1 is a block diagram of an integrated circuit according to a first embodiment of the present invention;

【図2】本発明の実施形態2にかかる集積回路のブロッ
ク図
FIG. 2 is a block diagram of an integrated circuit according to a second embodiment of the present invention;

【図3】従来の集積回路のブロック図FIG. 3 is a block diagram of a conventional integrated circuit.

【符号の説明】[Explanation of symbols]

1 発振回路 2 昇圧回路 3 CPU等の負荷回路 4 定電流回路 5 接地電位 6 スタートアップ回路 7 定電圧回路 Reference Signs List 1 oscillation circuit 2 booster circuit 3 load circuit such as CPU 4 constant current circuit 5 ground potential 6 start-up circuit 7 constant voltage circuit

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 昇圧回路と発振回路と定電流回路とを備
え、負荷回路に駆動電力を供給する集積回路装置であっ
て、前記発振回路が発生したクロックが前記負荷回路と
前記昇圧回路に供給され、前記昇圧回路が電源電圧を昇
圧し、前記定電流回路が、前記昇圧回路により昇圧され
た電圧を電圧制御信号とし、前記電圧制御信号に応じた
所定の一定電流を前記発振回路と前記負荷回路に与える
ことを特徴とする集積回路装置。
1. An integrated circuit device comprising a booster circuit, an oscillator circuit, and a constant current circuit for supplying drive power to a load circuit, wherein a clock generated by the oscillator circuit is supplied to the load circuit and the booster circuit. The booster circuit boosts a power supply voltage, the constant current circuit uses the voltage boosted by the booster circuit as a voltage control signal, and supplies a predetermined constant current according to the voltage control signal to the oscillation circuit and the load. An integrated circuit device provided to a circuit.
【請求項2】 昇圧回路と発振回路と定電流回路とを備
え、負荷回路に駆動電力を供給する集積回路装置であっ
て、前記発振回路が発生したクロックが前記負荷回路と
前記昇圧回路に供給され、前記昇圧回路が電源電圧を昇
圧し、前記定電流回路が、前記昇圧回路により昇圧され
た電圧を電源電圧とし、前記電源電圧を前記発振回路と
前記負荷回路に与え、所定の一定電流を前記発振回路と
前記負荷回路に与えることを特徴とする集積回路装置。
2. An integrated circuit device comprising a booster circuit, an oscillator circuit, and a constant current circuit for supplying drive power to a load circuit, wherein a clock generated by the oscillator circuit is supplied to the load circuit and the booster circuit. The booster circuit boosts a power supply voltage, and the constant current circuit uses the voltage boosted by the booster circuit as a power supply voltage, applies the power supply voltage to the oscillation circuit and the load circuit, and supplies a predetermined constant current. An integrated circuit device provided to the oscillation circuit and the load circuit.
【請求項3】 スタートアップ回路を備え、立ち上がり
の一定期間、前記スタートアップ回路が前記定電流回路
に代わって前記発振回路に対して所定電圧を供給し、前
記一定期間経過後、前記定電流回路が前記発振回路に対
して所定電圧を供給する請求項1または2に記載の集積
回路装置。
3. A start-up circuit, wherein the start-up circuit supplies a predetermined voltage to the oscillation circuit in place of the constant current circuit for a certain period of rising, and after the certain period elapses, the constant current circuit 3. The integrated circuit device according to claim 1, wherein a predetermined voltage is supplied to the oscillation circuit.
JP9269788A 1997-10-02 1997-10-02 Integrated circuit device Pending JPH11110368A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9269788A JPH11110368A (en) 1997-10-02 1997-10-02 Integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9269788A JPH11110368A (en) 1997-10-02 1997-10-02 Integrated circuit device

Publications (1)

Publication Number Publication Date
JPH11110368A true JPH11110368A (en) 1999-04-23

Family

ID=17477175

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9269788A Pending JPH11110368A (en) 1997-10-02 1997-10-02 Integrated circuit device

Country Status (1)

Country Link
JP (1) JPH11110368A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006349409A (en) * 2005-06-14 2006-12-28 Denso Corp Sensor circuit of electrostatically-actuated/capacity sensing type gyroscope sensor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006349409A (en) * 2005-06-14 2006-12-28 Denso Corp Sensor circuit of electrostatically-actuated/capacity sensing type gyroscope sensor

Similar Documents

Publication Publication Date Title
JP3147395B2 (en) Integrated circuits and electronic equipment
US6020781A (en) Step-up circuit using two frequencies
JP2604530B2 (en) Voltage generation circuit that generates substrate voltage and boost voltage
US5126695A (en) Semiconductor integrated circuit device operated with an applied voltage lower than required by its clock oscillator
GB2232829A (en) An internal voltage converter in a semiconductor integrated circuit
JPH1114961A (en) Liquid crystal driving circuit
JP2003110022A (en) Semiconductor integrated circuit
JP3284341B2 (en) Oscillator circuit
US7466187B2 (en) Booster circuit
JP3887093B2 (en) Display device
JP2573266B2 (en) Oscillation circuit
KR100478866B1 (en) Low power oscillator
JPH09191571A (en) Power supply circuit device
JP2007151322A (en) Power circuit and dc-dc converter
JPH11110368A (en) Integrated circuit device
JP2002272091A (en) Voltage doubler dc/dc converter
JPH10210681A (en) Power controller and electronic appliance having the same
JP3171963B2 (en) Semiconductor integrated circuit
JP4707485B2 (en) Charge pump circuit
JP3843720B2 (en) Constant voltage output device
JPH08185240A (en) Integrated circuit device and voltage switching circuit
JP2000250647A (en) Reference voltage generation device and method
JP4422287B2 (en) Potential control circuit
JP3080819B2 (en) Semiconductor integrated circuit device
JP2859898B2 (en) Chopper type comparator

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees