JP2007151322A - Power circuit and dc-dc converter - Google Patents

Power circuit and dc-dc converter Download PDF

Info

Publication number
JP2007151322A
JP2007151322A JP2005343540A JP2005343540A JP2007151322A JP 2007151322 A JP2007151322 A JP 2007151322A JP 2005343540 A JP2005343540 A JP 2005343540A JP 2005343540 A JP2005343540 A JP 2005343540A JP 2007151322 A JP2007151322 A JP 2007151322A
Authority
JP
Japan
Prior art keywords
circuit
voltage
power supply
output
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005343540A
Other languages
Japanese (ja)
Inventor
Kazuhiro Nakamura
一寛 中村
Akira Sato
朗 佐藤
Original Assignee
Mitsumi Electric Co Ltd
ミツミ電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd, ミツミ電機株式会社 filed Critical Mitsumi Electric Co Ltd
Priority to JP2005343540A priority Critical patent/JP2007151322A/en
Publication of JP2007151322A publication Critical patent/JP2007151322A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To prevent output during unstable operation of a level shift circuit, a drive circuit, or the like until an output voltage is started immediately after power supply or startup by a control signal. <P>SOLUTION: This power circuit includes: an internal power circuit 30 for generating an internal power supply voltage by receiving an input dc voltage; internal circuits operated by the internal power supply voltage generated by the internal power circuit; and a level shift circuit 25 for converting the level of signals output from the internal circuits 22 to 24 by receiving the internal power supply voltage and input dc voltage for output. In addition, a delay circuit 26 is installed at the post-stage of the level shift circuit so as to inhibit the output of output signals from the level shift circuit until a predetermined time elapses after the internal power supply voltage reaches the predetermined potential by monitoring the internal power supply voltage. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、直流電源電圧を発生する電源装置さらには直流電圧を変換するDC−DCコンバータに関し、例えばスイッチングレギュレータとその動作電源電圧を発生するシリーズレギュレータを備え外部からの制御信号によって動作状態が制御されるDC−DCコンバータを構成する電源用半導体集積回路に利用して有効な技術に関する。   The present invention relates to a power supply device that generates a DC power supply voltage, and further to a DC-DC converter that converts a DC voltage. For example, a switching regulator and a series regulator that generates the operation power supply voltage are provided, and an operation state is controlled by an external control signal. The present invention relates to a technique that is effective when used for a power source semiconductor integrated circuit constituting a DC-DC converter.
入力直流電圧を変換して異なる電位の直流電圧を出力する回路としてDC−DCコンバータがある。近年、携帯用電子機器等電池で動作する機器においては、電池からの電源電圧をシステムを構成する回路に適した電圧に変換して供給するため、DC−DCコンバータが使用されている。かかるDC−DCコンバータを内蔵した機器においては、スタンバイ時等における消費電力を低減するため、スタンバイモードに入るときにDC−DCコンバータの動作を停止させ、スタンバイモードから通常動作モードに復帰する際にDC−DCコンバータを再起動させる機能を有するものが提供されている。このような回路の起動/停止を行なう機能を有する直流電源装置に関する発明としては、例えば特許文献1に記載されている発明がある。
特開2004−096869号公報
There is a DC-DC converter as a circuit for converting an input DC voltage and outputting DC voltages of different potentials. 2. Description of the Related Art In recent years, DC-DC converters are used in devices that operate on batteries, such as portable electronic devices, in order to convert a power supply voltage from the battery to a voltage suitable for a circuit constituting the system. In a device incorporating such a DC-DC converter, the operation of the DC-DC converter is stopped when the standby mode is entered and the normal operation mode is restored from the standby mode in order to reduce power consumption during standby. Some have a function of restarting a DC-DC converter. As an invention relating to a DC power supply having a function of starting / stopping such a circuit, there is an invention described in Patent Document 1, for example.
JP 2004-096869 A
本出願人は、入力直流電圧を変換して入力直流電圧とは異なる電位の直流電圧を出力する回路として、図1に示すような構成を有するDC−DCコンバータを開発した。このDC−DCコンバータは、直流電源10からの入力直流電圧Vdd1をスイッチングレギュレータ20で変換して異なる電位の直流電圧Vdd2を出力する回路である。   The present applicant has developed a DC-DC converter having a configuration as shown in FIG. 1 as a circuit for converting an input DC voltage and outputting a DC voltage having a potential different from the input DC voltage. This DC-DC converter is a circuit that converts an input DC voltage Vdd1 from the DC power supply 10 by a switching regulator 20 and outputs a DC voltage Vdd2 having a different potential.
このDC−DCコンバータは、スイッチングレギュレータ20の動作を保障するため直流電源10からの入力直流電圧Vinをシリーズレギュレータ30で降圧してスイッチングレギュレータ20に内部電源電圧Vddi(例えば2.2V)として供給するように構成されている。そして、このシリーズレギュレータ30やスイッチングレギュレータ20に外部から動作制御信号ENを与え、その信号の状態に応じてレギュレータを動作状態にしたり、非動作状態にしたりするように構成した。   In this DC-DC converter, in order to ensure the operation of the switching regulator 20, the input DC voltage Vin from the DC power supply 10 is stepped down by the series regulator 30 and supplied to the switching regulator 20 as an internal power supply voltage Vddi (eg, 2.2V). It is configured as follows. Then, an operation control signal EN is given to the series regulator 30 and the switching regulator 20 from the outside, and the regulator is set to an operating state or a non-operating state according to the state of the signal.
本発明者らが図1のDC−DCコンバータを検討したところ、制御信号ENを有効レベルに変化させてレギュレータを動作させる際に、シリーズレギュレータ30を起動してからその出力電圧が立ち上がるまでに多少時間がかかるため、出力電圧が立ち上がるまでの間、レベルシフト回路25、ドライブ回路27などの動作が不安定となり、これらの動作が不安定となると例えば出力トランジスタSW1,SW2に貫通電流が流れるなどの不具合があることが明らかになった。   The inventors have examined the DC-DC converter of FIG. 1 and found that when the control signal EN is changed to an effective level to operate the regulator, the series regulator 30 is activated and the output voltage rises somewhat. Since it takes time, the operations of the level shift circuit 25 and the drive circuit 27 become unstable until the output voltage rises. When these operations become unstable, a through current flows through the output transistors SW1 and SW2, for example. It became clear that there was a defect.
この発明は上記のような課題に着目してなされたもので、その目的とするところは、内部回路の動作電圧をシリーズレギュレータのような内部電源回路で発生するように構成されている電源用半導体集積回路において、電源投入もしくは制御信号による起動直後に、出力電圧が立ち上がるまでの間、レベルシフト回路やドライブ回路などの動作が不安定となる時の出力を防止できるようにすることにある。これらの動作が不安定となると例えば出力トランジスタに貫通電流が流れるなどの不具合が発生する。   The present invention has been made paying attention to the problems as described above, and an object of the present invention is to provide a power supply semiconductor configured to generate an operation voltage of an internal circuit in an internal power supply circuit such as a series regulator. In an integrated circuit, an output when an operation of a level shift circuit, a drive circuit, or the like becomes unstable until the output voltage rises immediately after power-on or activation by a control signal is to be prevented. If these operations become unstable, problems such as a through current flowing in the output transistor occur.
本発明は、上記目的を達成するため、入力直流電圧を受けて内部電源電圧を発生する内部電源回路(30)と、前記内部電源回路により発生された内部電源電圧により動作する内部回路と、前記内部電源電圧と前記入力直流電圧を受けて前記内部回路(22〜24)より出力された信号をレベル変換して出力するレベルシフト回路(25)とを備えた電源回路において、前記レベルシフト回路の後段に、前記内部電源電圧を監視して該内部電源電圧が所定の電位に達した後、所定時間が経過するまで前記レベルシフト回路の出力信号を出力させないようにする遅延回路(26)が設けられているものである。   In order to achieve the above object, the present invention provides an internal power supply circuit (30) that receives an input DC voltage to generate an internal power supply voltage, an internal circuit that operates by the internal power supply voltage generated by the internal power supply circuit, A power supply circuit comprising a level shift circuit (25) that receives an internal power supply voltage and the input DC voltage and outputs a level-converted signal output from the internal circuit (22-24). A delay circuit (26) for monitoring the internal power supply voltage and preventing the output signal of the level shift circuit from being output until a predetermined time elapses after the internal power supply voltage reaches a predetermined potential is provided at a subsequent stage. It is what has been.
上記のような構成を有する電源回路によれば、遅延回路によって前記レベルシフト回路の出力信号が遅延されるため、入力直流電圧が投入された直後に、出力電圧が立ち上がるまでの間、レベルシフト回路やドライブ回路などの動作が不安定となる時の出力を防止できるようにすることができるようになる。これらの動作が不安定となると例えば出力トランジスタに貫通電流が流れるなどの不具合が発生する。また、前記内部電源回路および前記内部回路は外部から供給される状態制御信号により動作状態または非動作状態に設定されるようにされている場合に、状態制御信号により内部回路が動作状態にされた直後に、出力電圧が立ち上がるまでの間、レベルシフト回路やドライブ回路などの動作が不安定となる時の出力を防止できるようになる。これらの動作が不安定となると例えば出力トランジスタに貫通電流が流れるなどの不具合が発生する。   According to the power supply circuit having the above-described configuration, since the output signal of the level shift circuit is delayed by the delay circuit, the level shift circuit until the output voltage rises immediately after the input DC voltage is input. It becomes possible to prevent the output when the operation of the drive circuit or the like becomes unstable. If these operations become unstable, problems such as a through current flowing in the output transistor occur. Further, when the internal power supply circuit and the internal circuit are set to an operating state or a non-operating state by a state control signal supplied from the outside, the internal circuit is set to an operating state by the state control signal. Immediately after that, until the output voltage rises, it becomes possible to prevent the output when the operation of the level shift circuit or the drive circuit becomes unstable. If these operations become unstable, problems such as a through current flowing in the output transistor occur.
ここで、望ましくは、内部電源電圧を発生する内部電源回路としてシリーズレギュレータを用いる。シリーズレギュレータとすることにより外付けのコイルが不要となるとともに、制御回路も簡単にすることができ、これにより、部品点数を減らすとともに電源回路を集積化した場合にチップサイズを小さくし、コストダウンを図ることができる。   Here, preferably, a series regulator is used as an internal power supply circuit for generating an internal power supply voltage. The series regulator eliminates the need for an external coil and simplifies the control circuit. This reduces the number of components and reduces the chip size and power costs when the power supply circuit is integrated. Can be achieved.
また、スイッチングレギュレータを構成するスイッチング素子と、該スイッチング素子の駆動信号を生成するドライブ回路とを設け、前記内部回路は前記スイッチング素子をオン、オフ制御するための制御信号を生成する制御回路とし、前記レベルシフト回路の出力信号は前記ドライブ回路へ供給されるように構成する。スイッチングレギュレータを用いることにより、電力効率の高いDC−DCコンバータを実現することができる。   In addition, a switching element that constitutes a switching regulator and a drive circuit that generates a drive signal for the switching element are provided, and the internal circuit is a control circuit that generates a control signal for controlling on / off of the switching element, The output signal of the level shift circuit is configured to be supplied to the drive circuit. By using a switching regulator, a DC-DC converter with high power efficiency can be realized.
さらに、電源回路には、前記入力直流電圧が印加される第1の外部端子と、前記スイッチング素子のオン、オフ動作によって電流が流されるインダクタンス素子が接続される第2の外部端子と、前記インダクタンス素子の他方の端子の電圧が入力される第3の外部端子と、前記状態制御信号が入力される第4の外部端子とを設ける。インダクタンス素子の他方の端子の電圧が入力される第3の外部端子を設けることにより、出力電圧の制御を正確に行なうことができる。   Further, the power supply circuit includes a first external terminal to which the input DC voltage is applied, a second external terminal to which an inductance element through which a current flows by an on / off operation of the switching element, and the inductance A third external terminal to which the voltage of the other terminal of the element is input and a fourth external terminal to which the state control signal is input are provided. By providing the third external terminal to which the voltage of the other terminal of the inductance element is input, the output voltage can be accurately controlled.
また、基準となる電圧を発生する基準電圧回路と、前記第3の外部端子に入力される電圧を分圧する抵抗分圧回路とを設け、前記制御回路は、前記基準電圧回路により発生された基準電圧と前記抵抗分圧回路で分圧された電圧を比較して電位差に応じた電圧を出力する誤差増幅回路と、所定の周波数の信号(三角波)を生成する発振回路と、該発振回路により生成された信号と前記誤差増幅回路の出力とを比較してパルス信号(矩形波)を生成するコンパレータとを有するように構成する。これにより、スイッチングレギュレータのPWM制御が可能となる。   Further, a reference voltage circuit for generating a reference voltage and a resistance voltage dividing circuit for dividing the voltage input to the third external terminal are provided, and the control circuit includes a reference voltage circuit generated by the reference voltage circuit. An error amplifying circuit that compares a voltage and a voltage divided by the resistance voltage dividing circuit and outputs a voltage corresponding to the potential difference, an oscillation circuit that generates a signal (triangular wave) of a predetermined frequency, and the oscillation circuit A comparator for generating a pulse signal (rectangular wave) by comparing the generated signal and the output of the error amplifier circuit. Thereby, PWM control of a switching regulator is attained.
さらに、前記第1の外部端子と前記第2の外部端子との間に接続された第1のスイッチング素子と、前記第2の外部端子と接地電位点との間に接続された第2のスイッチング素子とを設け、前記ドライブ回路は前記第1と第2のスイッチング素子を相補的にオン、オフ制御するための駆動信号を生成して出力するように構成する。これにより、同期整流制御型のスイッチングレギュレータを実現することができる。   Furthermore, a first switching element connected between the first external terminal and the second external terminal, and a second switching connected between the second external terminal and a ground potential point. The drive circuit is configured to generate and output a drive signal for complementary on / off control of the first and second switching elements. Thereby, a synchronous rectification control type switching regulator can be realized.
以上説明したように、本発明に従うと、内部回路の動作電圧をシリーズレギュレータのような内部電源回路で発生するように構成されている電源回路において、電源投入もしくは制御信号による起動直後に、出力電圧が立ち上がるまでの間、レベルシフト回路やドライブ回路などの動作が不安定となる時の出力を防止できるという効果がある。これらの動作が不安定となると例えば出力トランジスタに貫通電流が流れるなどの不具合が発生する。   As described above, according to the present invention, in the power supply circuit configured to generate the operating voltage of the internal circuit in the internal power supply circuit such as the series regulator, the output voltage is immediately after turning on the power or starting up by the control signal. Until the signal rises, there is an effect that the output when the operation of the level shift circuit or the drive circuit becomes unstable can be prevented. If these operations become unstable, problems such as a through current flowing in the output transistor occur.
以下、本発明の好適な実施の形態を図面に基づいて説明する。
図2は本発明を適用したDC−DCコンバータの一実施例を示す。
本実施例のDC−DCコンバータは、直流電源10からの直流電圧Vdd1を変換してVdd1とは異なる電位の直流電圧Vdd2を発生するスイッチングレギュレータ20と、直流電源10からの直流電圧Vdd1を降圧してスイッチングレギュレータ20の制御部の各回路の動作電圧(内部電源電圧Vddi)を発生するシリーズレギュレータ30と、スイッチングレギュレータ20とシリーズレギュレータ30の動作に必要な基準電圧Vrefを発生する基準電圧回路40などから構成されている。
DESCRIPTION OF EXEMPLARY EMBODIMENTS Preferred embodiments of the invention will be described below with reference to the drawings.
FIG. 2 shows an embodiment of a DC-DC converter to which the present invention is applied.
The DC-DC converter according to this embodiment converts the DC voltage Vdd1 from the DC power supply 10 to generate a DC voltage Vdd2 having a potential different from Vdd1, and steps down the DC voltage Vdd1 from the DC power supply 10. The series regulator 30 that generates the operating voltage (internal power supply voltage Vddi) of each circuit of the control unit of the switching regulator 20, the reference voltage circuit 40 that generates the reference voltage Vref necessary for the operation of the switching regulator 20 and the series regulator 30, etc. It is composed of
上記スイッチングレギュレータ20は、インダクタンス素子としてのコイルL1、該コイルL1の他方の端子と接地点との間に接続された平滑容量C1、コイルL1に向かって駆動電流を流し込むPチャネルMOSFET(絶縁ゲート型電界効果トランジスタ)からなる電源電圧側のスイッチングトランジスタSW1、上記コイルL1から電流を引き抜くNチャネルMOSFETからなるグランド側のスイッチングトランジスタSW2、これらのスイッチングトランジスタSW1,SW2をオン、オフ制御するスイッチング制御回路21を備える。スイッチングレギュレータ20を構成する素子のうち、コイルL1および平滑容量C1以外の素子は、半導体チップ上に半導体集積回路(IC)として構成され、コイルL1はこのICに設けられている外部端子P2に外付け素子として接続されている。   The switching regulator 20 includes a coil L1 as an inductance element, a smoothing capacitor C1 connected between the other terminal of the coil L1 and a grounding point, and a P-channel MOSFET (insulated gate type) for flowing a drive current toward the coil L1. A switching transistor SW1 on the power supply voltage side composed of a field effect transistor), a switching transistor SW2 on the ground side composed of an N-channel MOSFET that draws current from the coil L1, and a switching control circuit 21 that controls on and off of these switching transistors SW1 and SW2. Is provided. Among the elements constituting the switching regulator 20, elements other than the coil L1 and the smoothing capacitor C1 are configured as a semiconductor integrated circuit (IC) on a semiconductor chip, and the coil L1 is connected to an external terminal P2 provided in the IC. It is connected as an attachment element.
スイッチング制御回路21は、外部端子P3にフィードバックされる出力直流電圧Vdd2を所定の抵抗比で分圧して出力モニタ電圧を生成する直列抵抗R1,R2からなる抵抗分圧回路と、分圧された電圧と基準電圧Vrefとを比較して電位差に応じた電圧を出力する誤差アンプ(誤差増幅回路)22と、所定の周波数の三角波信号を発生する発振回路23と、発生された三角波信号と上記誤差アンプ22の出力電圧とを比較してPWM制御パルスを生成するPWMコンパレータ24と、該コンパレータ24の出力信号をより振幅の大きな信号に変換するレベルシフト回路25と、該レベルシフト回路25でレベルシフトされた信号の変化のタイミングを所定時間(例えば数10μ秒)だけ遅らせる遅延回路26と、該遅延回路26の出力信号によってスイッチングトランジスタQ1,Q2のゲート駆動信号を生成するドライブ回路27などから構成されている。   The switching control circuit 21 divides the output DC voltage Vdd2 fed back to the external terminal P3 by a predetermined resistance ratio to generate an output monitor voltage, and a resistance voltage dividing circuit including series resistors R1 and R2, and the divided voltage And a reference voltage Vref and output a voltage corresponding to the potential difference, an error amplifier (error amplifier circuit) 22, an oscillation circuit 23 that generates a triangular wave signal of a predetermined frequency, the generated triangular wave signal and the error amplifier The PWM comparator 24 that generates a PWM control pulse by comparing the output voltage 22 with the output voltage, the level shift circuit 25 that converts the output signal of the comparator 24 into a signal having a larger amplitude, and level shifted by the level shift circuit 25. A delay circuit 26 that delays the change timing of the signal by a predetermined time (for example, several tens of microseconds), and the output of the delay circuit 26 And a like drive circuit 27 for generating a gate drive signal of the switching transistors Q1, Q2 by the signal.
上記スイッチング制御回路21を構成する回路のうち遅延回路26とドライブ回路27とスイッチングトランジスタSW1のソース端子には直流電源10からの直流電圧Vdd1が供給され、誤差アンプ22と発振回路23とPWMコンパレータ24とシリーズレギュレータ30により降圧された内部電源電圧Vddiが供給される。シリーズレギュレータ30と基準電圧回路40には直流電源10からの直流電圧Vdd1が供給される。レベルシフト回路25が内部電源電圧Vddiで動作するコンパレータ24の出力信号のレベルを判別する前段回路(例えばCMOSインバータ)と、前段回路の判別結果に応じて直流電圧Vdd1レベルの信号を出力する後段回路(例えばフリップフロップ回路)とから構成されている。そのため、レベルシフト回路25の前段回路にシリーズレギュレータ30により降圧された内部電源電圧Vddiが供給され、後段回路には直流電源10からの直流電圧Vdd1が供給される。   The DC voltage Vdd1 from the DC power supply 10 is supplied to the delay circuit 26, the drive circuit 27, and the source terminal of the switching transistor SW1 among the circuits constituting the switching control circuit 21, and the error amplifier 22, the oscillation circuit 23, and the PWM comparator 24 are supplied. The internal power supply voltage Vddi stepped down by the series regulator 30 is supplied. The series regulator 30 and the reference voltage circuit 40 are supplied with the DC voltage Vdd1 from the DC power supply 10. A front-stage circuit (for example, a CMOS inverter) in which the level shift circuit 25 discriminates the level of the output signal of the comparator 24 that operates at the internal power supply voltage Vddi, and a rear-stage circuit that outputs a signal of the DC voltage Vdd1 level according to the discrimination result of the front stage circuit. (For example, a flip-flop circuit). Therefore, the internal power supply voltage Vddi stepped down by the series regulator 30 is supplied to the preceding circuit of the level shift circuit 25, and the DC voltage Vdd1 from the DC power supply 10 is supplied to the subsequent circuit.
PWMコンパレータ24は、出力直流電圧Vdd2が下がるとトランジスタSW1をオン、オフさせるPWMパルスのパルス幅を広げ、逆に出力電圧Vdd2が上がるとPWMパルスのパルス幅を狭めるように動作する。つまり、出力直流電圧Vdd2のレベルに応じてPWMパルスのデューティ比が変化し、出力直流電圧Vdd2が下がるとトランジスタSW1のオン時間を長くし、出力直流電圧Vdd2が上がるとトランジスタSW1のオフ時間を短くして、PWM方式で出力直流電圧Vdd2を一定に保つフィードバック制御を行なう。パルス幅を変化させる代わりに、例えばパルス幅を一定にして周波数を変化させて出力電圧を制御するように構成しても良い。   The PWM comparator 24 operates to widen the pulse width of the PWM pulse that turns on and off the transistor SW1 when the output DC voltage Vdd2 decreases, and conversely narrows the pulse width of the PWM pulse when the output voltage Vdd2 increases. That is, the duty ratio of the PWM pulse changes according to the level of the output DC voltage Vdd2, and when the output DC voltage Vdd2 decreases, the ON time of the transistor SW1 is lengthened, and when the output DC voltage Vdd2 increases, the OFF time of the transistor SW1 is shortened. Then, feedback control is performed to keep the output DC voltage Vdd2 constant by the PWM method. Instead of changing the pulse width, for example, the output voltage may be controlled by changing the frequency while keeping the pulse width constant.
また、スイッチング制御回路21は、電源電圧(Vdd1)側のトランジスタSW1をオフさせている間にグランド側のトランジスタSW2をオンさせて損失を低減させる同期整流制御を行なう。上記のようなPWM駆動や同期整流制御自体は公知の方式であるので、詳しい構成と動作の説明は省略する。さらに、スイッチング制御回路21は、軽負荷時にコイルに逆方向の電流が流れるのを検出して、グランド側のトランジスタSW2をオンさせるべき期間にオフ状態にさせる逆流防止機能を有するように構成することができる。シリーズレギュレータ30は、入出力端子間に接続された制御用のトランジスタと、出力電圧が目標電圧となるように制御用トランジスタのオン抵抗を制御する電圧を生成する誤差アンプなどの制御回路からなる公知の一般的な回路でよい。   The switching control circuit 21 performs synchronous rectification control to turn on the ground-side transistor SW2 and reduce loss while the power-supply voltage (Vdd1) -side transistor SW1 is turned off. Since the PWM drive and synchronous rectification control as described above are known methods, a detailed description of the configuration and operation is omitted. Further, the switching control circuit 21 is configured to have a backflow prevention function that detects that a reverse current flows through the coil at a light load and turns off the ground-side transistor SW2 during a period during which the ground-side transistor SW2 is to be turned on. Can do. The series regulator 30 includes a control transistor connected between input and output terminals, and a control circuit such as an error amplifier that generates a voltage for controlling the on-resistance of the control transistor so that the output voltage becomes a target voltage. The general circuit may be used.
この実施例のDC−DCコンバータにおいては、外部端子P4から入力される動作状態を指示する制御信号(以下、イネーブル信号ENと称する)が基準電圧回路40やシリーズレギュレータ30、誤差アンプ22、発振回路23、PWMコンパレータ24等に供給されており、イネーブル信号ENがハイレベルにされるとこれらの回路が動作されてVdd1を変換した電圧Vdd2を発生し、イネーブル信号ENがロウレベルにされるとこれらの回路の動作が停止されてVdd2の発生を中止するように構成されている。具体的には、基準電圧回路40やシリーズレギュレータ30、スイッチングレギュレータ20の内部に設けられているオペアンプの電流源がイネーブル信号ENによってオン、オフされることでそれらの回路は動作状態になったり、非動作状態になったりする。   In the DC-DC converter of this embodiment, a control signal (hereinafter referred to as an enable signal EN) for instructing an operation state input from the external terminal P4 is a reference voltage circuit 40, a series regulator 30, an error amplifier 22, an oscillation circuit. 23, supplied to the PWM comparator 24, etc., when the enable signal EN is set to high level, these circuits are operated to generate a voltage Vdd2 obtained by converting Vdd1, and when the enable signal EN is set to low level, these circuits are operated. The operation of the circuit is stopped and the generation of Vdd2 is stopped. Specifically, when the current source of the operational amplifier provided in the reference voltage circuit 40, the series regulator 30, and the switching regulator 20 is turned on / off by the enable signal EN, these circuits are in an operating state, It becomes inactive.
図3には、上記遅延回路26の具体的な回路の一例が示されている。
この実施例の遅延回路26は、シリーズレギュレータ30により降圧された例えば2.2Vのような内部電源電圧Vddiを所定の抵抗比で分圧する直列抵抗R3,R4からなる抵抗分圧回路28と、分圧された電圧Vcをゲート端子に受けるMOSFETQ1と、Q1と直列に接続された定電流源I1と、MOSFETQ1と定電流源I1との接続ノードN1の電位をゲート端子に受けるMOSFETQ2と、Q2と直列に接続された定電流源I2と、MOSFETQ2と定電流源I2との接続ノードN2と接地点との間に接続された容量C2と、MOSFETQ2と定電流源I2との接続ノードの電位を入力とするインバータ回路G1と、インバータ回路G1の出力信号と前記レベルシフト回路25の出力信号とを入力信号とするNORゲート回路G2とから構成されている。
FIG. 3 shows an example of a specific circuit of the delay circuit 26.
The delay circuit 26 of this embodiment includes a resistance voltage dividing circuit 28 including series resistors R3 and R4 that divide the internal power supply voltage Vddi, such as 2.2 V, stepped down by the series regulator 30 with a predetermined resistance ratio, MOSFET Q1 that receives the compressed voltage Vc at its gate terminal, constant current source I1 connected in series with Q1, MOSFET Q2 that receives the potential of the connection node N1 between MOSFET Q1 and constant current source I1 at its gate terminal, and series with Q2 The constant current source I2 connected to the capacitor, the capacitor C2 connected between the connection node N2 of the MOSFET Q2 and the constant current source I2 and the ground point, and the potential of the connection node of the MOSFET Q2 and the constant current source I2 are input. NOR circuit that receives the inverter circuit G1, the output signal of the inverter circuit G1, and the output signal of the level shift circuit 25 as input signals It is composed of a chromatography preparative circuit G2.
ここで、上記遅延回路26の動作を、図4のタイミングチャートを参照しながら説明する。
まず、イネーブル信号ENがロウレベルにされていて回路が非動作状態にされているとき、シリーズレギュレータ30の出力である内部電源電圧Vddiは0Vであるため、MOSFETQ1はオフされ、接続ノードN1の電位Vn1はハイレベル(Vdd1)とされ、これによりMOSFETQ2がオンされて接続ノードN2の電位Vn2は接地電位である0Vになっている(図4のT1の期間)。そのため、後段のインバータG1の出力Vcntはハイレベルとされ、NORゲート回路G2の出力はレベルシフト回路25の出力のいかんにかかわらずロウレベルに固定される。
Here, the operation of the delay circuit 26 will be described with reference to the timing chart of FIG.
First, when the enable signal EN is at a low level and the circuit is in a non-operating state, the internal power supply voltage Vddi that is the output of the series regulator 30 is 0 V, so that the MOSFET Q1 is turned off, and the potential Vn1 of the connection node N1. Is set to the high level (Vdd1), whereby the MOSFET Q2 is turned on, and the potential Vn2 of the connection node N2 is 0 V which is the ground potential (period T1 in FIG. 4). Therefore, the output Vcnt of the subsequent inverter G1 is set to the high level, and the output of the NOR gate circuit G2 is fixed to the low level regardless of the output of the level shift circuit 25.
この状態からタイミングt1でイネーブル信号ENがハイレベルに変化されると、基準電圧回路40、シリーズレギュレータ30、誤差アンプ22、発振回路23、コンパレータ24が活性化されて、まず基準電圧Vrefが立ち上がり、続いてシリーズレギュレータ30の出力である内部電源電圧Vddiが徐々に上がり始める。そして、抵抗分圧回路28で分圧された電圧VcがMOSFETQ1のしきい値電圧Vth(例えば0.6V)を越えるタイミングt2でQ1がオフからオンへ変化する。すると、接続ノードN1の電位Vn1がロウレベル(0V)に変化され、これによりMOSFETQ2がオフされて、定電流源I2の電流によって容量C2が充電されることで、接続ノードN2の電位Vn2が一定の速度で上昇を開始する。そして、タイミングt3で接続ノードN2の電位Vn2が後段のインバータG1の論理しきい値VLTを越えると、インバータG1の出力がロウレベルに変化して、NORゲート回路G2の出力はレベルシフト回路25の出力に応じて変化するようになる。   When the enable signal EN is changed to a high level at timing t1 from this state, the reference voltage circuit 40, the series regulator 30, the error amplifier 22, the oscillation circuit 23, and the comparator 24 are activated, and the reference voltage Vref first rises. Subsequently, the internal power supply voltage Vddi that is the output of the series regulator 30 starts to gradually increase. Then, Q1 changes from off to on at timing t2 when the voltage Vc divided by the resistance voltage dividing circuit 28 exceeds the threshold voltage Vth (eg, 0.6 V) of the MOSFET Q1. Then, the potential Vn1 of the connection node N1 is changed to a low level (0V), whereby the MOSFET Q2 is turned off, and the capacitor C2 is charged by the current of the constant current source I2, so that the potential Vn2 of the connection node N2 is constant. Start climbing at speed. When the potential Vn2 of the connection node N2 exceeds the logic threshold value VLT of the subsequent inverter G1 at timing t3, the output of the inverter G1 changes to low level, and the output of the NOR gate circuit G2 is the output of the level shift circuit 25. It will change according to.
本実施例の遅延回路26は、イネーブル信号ENがハイレベルに変化してからインバータG1の出力Vcntがロウレベルに変化するまでの時間T2が数10μ秒となるように、定電流源I2の電流値と容量C2の値が設定されている。また、NORゲート回路G2の出力が固定されている間、ドライブ回路27はスイッチングトランジスタSW1,SW2を共にオフの状態にさせるような駆動信号を出力するように構成されている。これにより、スイッチングレギュレータ20の動作が安定しないつまりコンパレータ24の出力のレベルが不安定な動作開始直後の信号がドライブ回路27へ供給されて、レベルシフト回路25やドライブ回路27などの動作が不安定となるときには、その不安定な出力により出力スイッチングトランジスタが駆動されないようにすることができる。不安定な出力により出力スイッチングトランジスタを駆動すると例えば出力トランジスタSW1,SW2に貫通電流が流れるなどの不具合が発生する。   The delay circuit 26 of the present embodiment is configured so that the current value of the constant current source I2 is such that the time T2 from when the enable signal EN changes to high level to when the output Vcnt of the inverter G1 changes to low level is several tens of microseconds. And the value of the capacity C2. Further, while the output of the NOR gate circuit G2 is fixed, the drive circuit 27 is configured to output a drive signal that turns off the switching transistors SW1 and SW2. As a result, the operation immediately after the start of the operation in which the operation of the switching regulator 20 is not stable, that is, the output level of the comparator 24 is unstable is supplied to the drive circuit 27, and the operations of the level shift circuit 25 and the drive circuit 27 are unstable. Therefore, the output switching transistor can be prevented from being driven by the unstable output. When the output switching transistor is driven by an unstable output, a problem such as a through current flowing through the output transistors SW1 and SW2 occurs.
また、図3の回路において、MOSFETQ1のゲート端子にシリーズレギュレータ30で生成された内部電源電圧Vddiを抵抗分割した電圧Vcを入力させる代わりに、外部から供給されるイネーブル信号ENを入力させるとともに、定電流源I2と容量C2からなる時定数を大きくしておいてもレベルシフト回路25から出力される信号のタイミングを遅らせることができる。ただし、このようにすると、シリーズレギュレータの出力電圧の立上り時間にはばらつきがあるので、最大ばらつきに合わせて時定数を決定しておく必要があり、それによってばらつきの小さなチップにおける出力タイミングが必要以上に遅れてしまうおそれがある。これに対し、実施例のように遅延回路26により内部電源電圧Vddiを監視して、内部電源電圧が所定の電位に達した後、所定時間が経過するまで前記レベルシフト回路の出力信号を後段のドライブ回路27へ供給させないように構成することによって、シリーズレギュレータの出力電圧の立上り時間にばらつきがあったとしてもばらつきに応じて最適なタイミングで出力させるようにすることができる。   Further, in the circuit of FIG. 3, instead of inputting the voltage Vc obtained by resistance-dividing the internal power supply voltage Vddi generated by the series regulator 30 to the gate terminal of the MOSFET Q1, an enable signal EN supplied from the outside is input and a constant value is set. Even if the time constant composed of the current source I2 and the capacitor C2 is increased, the timing of the signal output from the level shift circuit 25 can be delayed. However, since the rise time of the output voltage of the series regulator varies in this way, it is necessary to determine the time constant according to the maximum variation. There is a risk of being late. On the other hand, the internal power supply voltage Vddi is monitored by the delay circuit 26 as in the embodiment, and after the internal power supply voltage reaches a predetermined potential, the output signal of the level shift circuit is output until the predetermined time elapses. By configuring so that it is not supplied to the drive circuit 27, even if there is a variation in the rise time of the output voltage of the series regulator, it can be output at an optimal timing according to the variation.
また、図3の回路においては、入力直流電圧Vdd1が投入されてノードN2の電位Vn2が後段のインバータG1の論理しきい値電圧VLTに達する前にMOSFETQ2がオンされるように各素子の定数を設定しておけば、実施例のようなイネーブル信号ENがなくても、入力直流電圧Vdd1の立ち上がりに応じて図3の回路が自動的に働いて、レベルシフト回路25からのPWM信号を駆動用トランジスタSW1,SW2へ供給させないようにすることができる。   Further, in the circuit of FIG. 3, the constants of the respective elements are set so that the MOSFET Q2 is turned on before the input DC voltage Vdd1 is input and the potential Vn2 of the node N2 reaches the logic threshold voltage VLT of the inverter G1 in the subsequent stage. If set, the circuit of FIG. 3 automatically operates in response to the rising of the input DC voltage Vdd1 without the enable signal EN as in the embodiment, and the PWM signal from the level shift circuit 25 is used for driving. It is possible to prevent the transistors SW1 and SW2 from being supplied.
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではない。例えば、図3の遅延回路は一例であってこのような構成の回路に限定されるものではなく、MOSFETQ1と直列に接続される定電流源I1は負荷として作用する抵抗素子あるいはMOSFETであってもよい。また、遅延回路は、図3に示されているようなアナログ回路からなるものに限定されず、発振回路23から出力される信号あるいは外部から供給されるクロック信号を計数するカウンタ回路とすることも可能である。   Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the above embodiments. For example, the delay circuit of FIG. 3 is an example, and is not limited to the circuit having such a configuration. The constant current source I1 connected in series with the MOSFET Q1 may be a resistance element or a MOSFET acting as a load. Good. The delay circuit is not limited to an analog circuit as shown in FIG. 3, and may be a counter circuit that counts a signal output from the oscillation circuit 23 or an externally supplied clock signal. Is possible.
さらに、前記実施例においては、スイッチングレギュレータを構成するトランジスタSW1,SW2をICのチップ内に形成したものを示したが、これらのトランジスタには比較的大きな電流が流されるので、外付けの素子として接続するように構成しても良い。シリーズレギュレータ30を構成する制御用トランジスタも同様である。また、スイッチングトランジスタSW1,SW2のうちグランド側のトランジスタはダイオードに置き換えることも可能である。   Further, in the above-described embodiment, the transistors SW1 and SW2 constituting the switching regulator are formed in the IC chip. However, since a relatively large current flows through these transistors, as the external elements, You may comprise so that it may connect. The same applies to the control transistor constituting the series regulator 30. In addition, the transistor on the ground side of the switching transistors SW1 and SW2 can be replaced with a diode.
また、前記実施例においては、出力電圧Vdd2を分圧する抵抗R1,R2をチップ内部に設けているが、外付け抵抗を設けてチップ外部で分圧された電圧を外部端子P4から誤差アンプ22へ入力させるように構成することも可能である。さらに、外部からイネーブル信号ENを与える代わりに、入力直流電圧Vdd1の立ち上がりを検出する電源立上り検出回路を設けて、その出力をイネーブル信号としてシリーズレギュレータ30や基準電圧回路40、誤差アンプ22、発振回路23、PWMコンパレータ24等へ供給するように構成しても良い。   In the embodiment, the resistors R1 and R2 that divide the output voltage Vdd2 are provided inside the chip. However, an external resistor is provided and the voltage divided outside the chip is supplied from the external terminal P4 to the error amplifier 22. It is also possible to make it input. Further, a power supply rise detection circuit for detecting the rise of the input DC voltage Vdd1 is provided instead of providing the enable signal EN from outside, and the series regulator 30, the reference voltage circuit 40, the error amplifier 22, and the oscillation circuit are provided with the output as an enable signal. 23, may be configured to be supplied to the PWM comparator 24 or the like.
以上の説明では、本発明をDC−DCコンバータに適用した例を説明したが、本発明にそれに限定されるものではなく、例えばリチウムイオン電池等の蓄電池の充電を行なう充電装置のようなレギュレータと該レギュレータからの電源電圧で動作する回路を内蔵し、外部からの制御信号によって動作状態にされたり非動作状態にされたりする装置に利用することができる。   In the above description, the example in which the present invention is applied to a DC-DC converter has been described. However, the present invention is not limited to the present invention. For example, a regulator such as a charging device that charges a storage battery such as a lithium ion battery is used. A circuit that operates with a power supply voltage from the regulator is built in, and can be used for a device that is activated or deactivated by an external control signal.
図1は本発明に先立って検討したDC−DCコンバータの一例を示すブロック構成図である。FIG. 1 is a block diagram showing an example of a DC-DC converter studied prior to the present invention. 図2は本発明を適用したDC−DCコンバータの一実施例を示すブロック構成図である。FIG. 2 is a block diagram showing an embodiment of a DC-DC converter to which the present invention is applied. 図3は実施例のDC−DCコンバータを構成する遅延回路の具体的な回路の一例を示すブロック構成図である。FIG. 3 is a block diagram showing an example of a specific circuit of the delay circuit constituting the DC-DC converter of the embodiment. 図4は実施例のDC−DCコンバータの動作開始直後の各部の信号や電位の変化の様子を示すタイミングチャートである。FIG. 4 is a timing chart showing changes in signals and potentials at various parts immediately after the operation of the DC-DC converter according to the embodiment.
符号の説明Explanation of symbols
10 直流電源
20 スイッチングレギュレータ
21 スイッチング制御回路
22 誤差アンプ
23 発振回路
24 PWMコンパレータ
25 レベルシフト回路
26 遅延回路
27 ドライブ回路
30 シリーズレギュレータ
40 基準電圧回路
L1 コイル(インダクタンス素子)
C1 平滑容量
SW1,SW2 コイル駆動用スイッチングトランジスタ
DESCRIPTION OF SYMBOLS 10 DC power supply 20 Switching regulator 21 Switching control circuit 22 Error amplifier 23 Oscillation circuit 24 PWM comparator 25 Level shift circuit 26 Delay circuit 27 Drive circuit 30 Series regulator 40 Reference voltage circuit L1 Coil (inductance element)
C1 Smoothing capacitor SW1, SW2 Coil driving switching transistor

Claims (10)

  1. 入力直流電圧を受けて内部電源電圧を発生する内部電源回路と、前記内部電源回路により発生された内部電源電圧により動作する内部回路と、前記内部電源電圧と前記入力直流電圧を受けて前記内部回路より出力された信号をレベル変換して出力するレベルシフト回路とを備えた電源回路において、
    前記レベルシフト回路の後段に、前記内部電源電圧を監視して該内部電源電圧が所定の電位に達した後、所定時間が経過するまで前記レベルシフト回路の出力信号を出力させないようにする遅延回路が設けられていることを特徴とする電源回路。
    An internal power supply circuit that receives an input DC voltage and generates an internal power supply voltage; an internal circuit that operates according to the internal power supply voltage generated by the internal power supply circuit; and the internal circuit that receives the internal power supply voltage and the input DC voltage In a power supply circuit provided with a level shift circuit that performs level conversion on the output signal and outputs it,
    A delay circuit that monitors the internal power supply voltage after the level shift circuit and prevents the output signal of the level shift circuit from being output until a predetermined time elapses after the internal power supply voltage reaches a predetermined potential. A power supply circuit is provided.
  2. 前記内部電源回路および前記内部回路は外部から供給される状態制御信号により動作状態または非動作状態に設定されるように構成されていることを特徴とする請求項1に記載の電源回路。   2. The power supply circuit according to claim 1, wherein the internal power supply circuit and the internal circuit are configured to be set to an operating state or a non-operating state by a state control signal supplied from the outside.
  3. 前記内部電源回路はシリーズレギュレータであることを特徴とする請求項1または2に記載の電源回路。   The power supply circuit according to claim 1, wherein the internal power supply circuit is a series regulator.
  4. スイッチングレギュレータを構成するスイッチング素子と、該スイッチング素子の駆動信号を生成するドライブ回路とを備え、前記内部回路は前記スイッチング素子をオン、オフ制御するための制御信号を生成する制御回路であり、前記レベルシフト回路の出力信号は前記ドライブ回路へ供給されるように構成されていることを特徴とする請求項1〜3のいずれかに記載の電源回路。   A switching circuit that constitutes a switching regulator; and a drive circuit that generates a drive signal for the switching element, wherein the internal circuit is a control circuit that generates a control signal for controlling on / off of the switching element, and The power supply circuit according to claim 1, wherein an output signal of the level shift circuit is configured to be supplied to the drive circuit.
  5. 前記入力直流電圧が印加される第1の外部端子と、前記スイッチング素子のオン、オフ動作によって電流が流されるインダクタンス素子が接続される第2の外部端子と、前記スイッチングレギュレータの出力電圧もしくはそれに準じた電圧が入力される第3の外部端子と、前記状態制御信号が入力される第4の外部端子とを備えることを特徴とする請求項4に記載の電源回路。   A first external terminal to which the input DC voltage is applied, a second external terminal to which an inductance element through which a current flows by an on / off operation of the switching element, and an output voltage of the switching regulator or the equivalent The power supply circuit according to claim 4, further comprising a third external terminal to which a voltage is input and a fourth external terminal to which the state control signal is input.
  6. 基準となる電圧を発生する基準電圧回路と、前記第3の外部端子に入力された電圧を分圧する抵抗分圧回路とを備え、前記制御回路は、前記基準電圧回路により発生された基準電圧と前記抵抗分圧回路で分圧された電圧を比較して電位差に応じた電圧を出力する誤差増幅回路と、所定の周波数の信号を生成する発振回路と、該発振回路により生成された信号と前記誤差増幅回路の出力とを比較してパルス信号を生成するコンパレータとを有することを特徴とする請求項5に記載の電源回路。   A reference voltage circuit that generates a reference voltage; and a resistor voltage dividing circuit that divides the voltage input to the third external terminal, wherein the control circuit includes a reference voltage generated by the reference voltage circuit; An error amplifying circuit that compares the voltage divided by the resistance voltage dividing circuit and outputs a voltage corresponding to a potential difference; an oscillation circuit that generates a signal of a predetermined frequency; a signal generated by the oscillation circuit; 6. The power supply circuit according to claim 5, further comprising a comparator that compares the output of the error amplifier circuit with each other to generate a pulse signal.
  7. 前記第1の外部端子と前記第2の外部端子との間に接続された第1のスイッチング素子と、前記第2の外部端子と接地電位点との間に接続された第2のスイッチング素子とを備え、前記ドライブ回路は前記第1と第2のスイッチング素子を相補的にオン、オフ制御するための駆動信号を生成して出力することを特徴とする請求項6または7に記載の電源回路。   A first switching element connected between the first external terminal and the second external terminal; a second switching element connected between the second external terminal and a ground potential point; The power supply circuit according to claim 6, wherein the drive circuit generates and outputs a drive signal for complementary on / off control of the first and second switching elements. .
  8. 請求項1〜7のいずれかに記載の電源回路を半導体集積回路としたことを特徴とする電源回路。   8. A power supply circuit according to claim 1, wherein the power supply circuit according to claim 1 is a semiconductor integrated circuit.
  9. 請求項5〜7のいずれかに記載の電源回路と、前記第2の外部端子に接続されたインダクタンス素子と、前記インダクタンス素子の他方の端子と接地電位点との間に接続された平滑用の容量素子とを備え、前記インダクタンス素子と前記平滑用の容量素子との接続点の電位が前記第3の外部端子に入力されるように構成されていることを特徴とするDC−DCコンバータ。   A power supply circuit according to any one of claims 5 to 7, an inductance element connected to the second external terminal, and a smoothing connected between the other terminal of the inductance element and a ground potential point A DC-DC converter comprising: a capacitive element, wherein a potential at a connection point between the inductance element and the smoothing capacitive element is input to the third external terminal.
  10. 請求項9に記載の電源回路を半導体集積回路としたことを特徴とするDC−DCコンバータ。   10. A DC-DC converter, wherein the power supply circuit according to claim 9 is a semiconductor integrated circuit.
JP2005343540A 2005-11-29 2005-11-29 Power circuit and dc-dc converter Pending JP2007151322A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005343540A JP2007151322A (en) 2005-11-29 2005-11-29 Power circuit and dc-dc converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005343540A JP2007151322A (en) 2005-11-29 2005-11-29 Power circuit and dc-dc converter

Publications (1)

Publication Number Publication Date
JP2007151322A true JP2007151322A (en) 2007-06-14

Family

ID=38212055

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005343540A Pending JP2007151322A (en) 2005-11-29 2005-11-29 Power circuit and dc-dc converter

Country Status (1)

Country Link
JP (1) JP2007151322A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011045157A (en) * 2009-08-19 2011-03-03 Ricoh Co Ltd Electrostatic discharge protection circuit, operation control method for electrostatic discharge protection circuit, switching regulator using electrostatic discharge protection circuit, and electrostatic discharge protection method for switching regulator
WO2012157257A1 (en) * 2011-05-19 2012-11-22 シャープ株式会社 Driver system
US8396443B2 (en) 2009-07-17 2013-03-12 Kabushiki Kaisha Toshiba Power supply circuit and receiving apparatus
WO2015004953A1 (en) * 2013-07-09 2015-01-15 シャープ株式会社 Switching device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002369499A (en) * 2001-06-01 2002-12-20 Toyota Industries Corp Voltage controller
JP2003330549A (en) * 2002-05-10 2003-11-21 Hitachi Ltd Semiconductor integrated circuit, power supply circuit, and information recording medium
JP2005080419A (en) * 2003-09-01 2005-03-24 Ricoh Co Ltd Direct-current power supply device, driving method therefor, and semiconductor integrated circuit device equipped with direct-current power supply circuit
JP2005176447A (en) * 2003-12-09 2005-06-30 Fuji Electric Holdings Co Ltd Drive circuit for semiconductor switch

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002369499A (en) * 2001-06-01 2002-12-20 Toyota Industries Corp Voltage controller
JP2003330549A (en) * 2002-05-10 2003-11-21 Hitachi Ltd Semiconductor integrated circuit, power supply circuit, and information recording medium
JP2005080419A (en) * 2003-09-01 2005-03-24 Ricoh Co Ltd Direct-current power supply device, driving method therefor, and semiconductor integrated circuit device equipped with direct-current power supply circuit
JP2005176447A (en) * 2003-12-09 2005-06-30 Fuji Electric Holdings Co Ltd Drive circuit for semiconductor switch

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8396443B2 (en) 2009-07-17 2013-03-12 Kabushiki Kaisha Toshiba Power supply circuit and receiving apparatus
JP2011045157A (en) * 2009-08-19 2011-03-03 Ricoh Co Ltd Electrostatic discharge protection circuit, operation control method for electrostatic discharge protection circuit, switching regulator using electrostatic discharge protection circuit, and electrostatic discharge protection method for switching regulator
WO2012157257A1 (en) * 2011-05-19 2012-11-22 シャープ株式会社 Driver system
WO2015004953A1 (en) * 2013-07-09 2015-01-15 シャープ株式会社 Switching device
JPWO2015004953A1 (en) * 2013-07-09 2017-03-02 シャープ株式会社 Switching device
US9660513B2 (en) 2013-07-09 2017-05-23 Sharp Kabushiki Kaisha Switching device

Similar Documents

Publication Publication Date Title
JP4685531B2 (en) STEP-DOWN SWITCHING REGULATOR, ITS CONTROL CIRCUIT, AND ELECTRONIC DEVICE USING THE SAME
JP5014714B2 (en) Switching regulator and switching regulator control circuit
US7649346B2 (en) Switching regulator having a normal operational mode and a light-load operational mode
JP4347249B2 (en) DC-DC converter, control circuit for DC-DC converter, and control method for DC-DC converter
JP3637904B2 (en) Power circuit
US7576530B2 (en) Switching regulator capable of efficient control at control mode change
US7583133B2 (en) Self-oscillating regulated low-ripple charge pump and method
US7629778B2 (en) Voltage converter
US7884590B2 (en) Voltage converter
JP2004228713A (en) Voltage conversion circuit, semiconductor integrated circuit provided therewith, and portable terminal
JP2004056982A (en) Power circuit
KR20090029266A (en) Switching regulator and operations control method thereof
JP4487649B2 (en) Control device for step-up / step-down DC-DC converter
JP2007282354A (en) Switching control circuit
US8803500B2 (en) PFM SMPS with quick sudden load change response
US8754580B2 (en) Semiconductor apparatus and method of controlling operation thereof
US20090167273A1 (en) Voltage converter
JP2010130785A (en) Control circuit for dc-dc converter, control method for dc-dc converter, and electronic device
US20170364107A1 (en) Switching regulator control circuit
JP6321533B2 (en) DC / DC converter
JP2014023269A (en) Semiconductor integrated circuit and method of operating the same
JP2010213559A (en) Dc power supply and dc-dc converter
JP2009225642A (en) Power supply apparatus and semiconductor integrated circuit apparatus
JP2007317239A (en) Direct current power supply unit
JP2007151322A (en) Power circuit and dc-dc converter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081121

A977 Report on retrieval

Effective date: 20110407

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20110412

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110823