JP3843720B2

JP3843720B2 - Constant voltage output device

Info

Publication number: JP3843720B2
Application number: JP2000280800A
Authority: JP
Inventors: 良彦二村
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2000-09-14
Filing date: 2000-09-14
Publication date: 2006-11-08
Anticipated expiration: 2020-09-14
Also published as: JP2002091583A

Description

【０００１】
【発明の属する技術分野】
本発明は、ＩＣ（Integrated Circuit）等に内蔵され、ＩＣ等の内部に定電圧を供給する定電圧出力装置に関する。特には、タイマ回路や発信回路などに定電圧を供給する定電圧出力装置に関する。
【０００２】
【従来の技術】
従来から、定電圧回路を内蔵したタイマ用ＩＣ、ＲＴＣ（Real Time Clock）用ＩＣなどにおいて、外部の通常電源がオンである場合にはその通常電源により定電圧回路が駆動され、通常電源がオフの場合にはバックアップ用のバッテリ等の外部のバックアップ電源により定電圧回路が駆動されていた。
【０００３】
図４は、このような従来のタイマ用ＩＣの一構成例を示す図である。図４において、タイマ用ＩＣ３００は、外部の通常電源（図示せず）の電圧ＶDDまたはバックアップ電源（図示せず）の電圧ＶBKを切り換えて供給電圧ＶPSを出力する切換回路３１０と、供給電圧ＶPSの入力に基づいて所定の電圧Ｖoutをタイマ用ＩＣ３００内部の各回路へ供給する定電圧出力装置である定電圧回路３２０と、定電圧回路３２０から定電圧の供給を受けて発振を行う発振回路３３０と、定電圧回路３２０から定電圧の供給を受けてタイマを作動させるタイマ回路３４０と、を備えている。
【０００４】
切換回路３１０と定電圧回路３２０とは、電源供給線３７０によって接続されている。また、定電圧回路３２０と発振回路３３０及びタイマ回路３４０とは、定電圧出力線３８０によって接続されている。
【０００５】
通常電源と切換回路３１０とは、通常電源供給線３５０によって接続されている。通常電源（ＶDD）は、この通常電源供給線３５０を介して、切換回路３１０へ供給される。また、バックアップ電源と切換回路３１０とは、バックアップ電源供給線３６０によって接続されている。バックアップ電源（ＶBK）は、このバックアップ電源供給線３６０を介して、切換回路３１０へ供給される。
【０００６】
ここで、通常電源は、適宜オン／オフされる。通常電源がオンにされている時、通常電源の出力電圧（以下、「ＶDD」ともいう）は３［Ｖ］あるいは５［Ｖ］である。また、通常電源がオフにされている時、ＶDDは０［Ｖ］である。
【０００７】
また、バックアップ電源は、通常電源がオフにされている時にタイマ用ＩＣ３００の動作を保つためのバッテリである。このバックアップ電源の出力電圧（以下、「ＶBK」ともいう）は、バッテリ残量がある限り、３［Ｖ］に保たれる。
【０００８】
図５は、定電圧回路３２０の内部構成の一例を示す図である。図５において、定電圧回路３２０は、所定の電圧を供給するための定電圧源３２１と、切換回路３１０（図４）から供給される電源（ＶPS）に基づいて定電圧Ｖoutを出力するオペアンプ３２２と、を備えている。
【０００９】
定電圧源３２１の正出力端子は、オペアンプ３２２の非反転入力端子（＋）と接続されている。また、定電圧源３２１の負出力端子は、接地（ＧＮＤに接続）されている。このオペアンプ３２２と定電圧源３２１とは、電圧ホロワを構成している。
【００１０】
オペアンプ３２２の出力端子は、定電圧出力線３８０に接続されている。また、オペアンプ３２２の出力端子からは、オペアンプ３２２の反転入力端子（−）に負帰還接続されている。
【００１１】
以下、図４〜図５を用いてこの従来のタイマ用ＩＣ３００の動作について説明する。まず、切換回路３１０の動作について、ＶDDを５［Ｖ］、ＶBKを３［Ｖ］であるとして説明する。
【００１２】
通常電源がオン、即ちＶDDが５［Ｖ］の場合、切換回路３１０は通常電源（ＶDD）を選択し、通常電源供給線３５０と電源供給線３７０とを接続する。
【００１３】
通常電源がオフ、即ちＶDDが０［Ｖ］の場合、切換回路３１０はバックアップ電源（ＶBK）を選択し、バックアップ電源供給線３６０と電源供給線３７０とを接続する。
【００１４】
次に、定電圧回路３２０の動作について、説明する。通常電源（ＶDD）のオン／オフにかかわらず、電源供給線３７０には切換回路３１０を介して電源（ＶPS）が常時供給される。従って、オペアンプ３２２は、常時駆動される。そのため、オペアンプ３２２は、定電圧Ｖoutを定電圧出力線３８０へ常時出力する。
【００１５】
【発明が解決しようとする課題】
しかしながら、従来の定電圧装置においては、定電圧回路３２０の消費電流が大きいため、バックアップ電源による駆動時間が短いという問題があった。
【００１６】
また、消費電流を抑えるため、時計用ＩＣのように定電圧回路３２０を間欠動作させるということも考えられる。しかしながら、この場合には、定電圧回路３２０が間欠動作の停止状態である間に通常電源（ＶDD）がオンされた場合、すなわち、バックアップ電源から通常電源に切り換ると、切換回路３１０からの出力電圧ＶPS、すなわち、電源供給線３７０の電圧ＶPSがＶBK（例えば、３［Ｖ］）からＶDD（例えば、５［Ｖ］）へ急激に変化する。そのため、電源供給線３７０の電圧変化が定電圧回路３２０に影響を及ぼすこととなり、タイマ用ＩＣ３００が誤動作するという問題があった。
【００１７】
本発明はこのような問題点に鑑みてなされたもので、その目的は、バックアップ電源による駆動時の消費電流を小さくすることができ、バックアップ電源による駆動時間を長くするとともに、誤動作を防止して信頼性を向上させることができる定電圧発生装置を提供することである。
【００１８】
【課題を解決するための手段】
上記課題を解決するため、本発明の定電圧出力装置は、通常電源から電源電圧が供給されているか否かを検出し、該検出結果に基づいて、通常電源から供給される電源電圧とバックアップ電源から供給される電源電圧とを切り換えて出力すると共に、該検出結果を表す制御信号を出力する切換回路と、制御信号が通常電源から電源電圧が供給されていることを表す場合に、切換回路から出力される電源電圧に基づいて定電圧を生成し、制御信号がバックアップ電源から電源電圧が供給されていることを表す場合に、切換回路から出力される電源電圧に基づいて定電圧を間欠的に生成する定電圧回路とを具備する。
【００１９】
ここで、切換回路が、通常電源から電源電圧が供給される端子と電源電圧出力端子との間に接続されたスイッチング用の第１のトランジスタと、バックアップ電源から電源電圧が供給される端子と電源電圧出力端子との間に接続されたスイッチング用の第２のトランジスタと、通常電源から供給される電源電圧と接地電圧との間に直列に接続された第３のトランジスタと定電流源とを含む電圧検出回路であって、第３のトランジスタが飽和接続されており、第３のトランジスタと定電流源との接続点に発生する第１の電圧を第２のトランジスタのゲートに印加する電圧検出回路と、第１の電圧を反転して生成した第２の電圧を第１のトランジスタのゲートに印加する第１のインバータと、第２の電圧を反転して生成した電圧を制御信号として出力する第２のインバータとを含むようにしても良い。
【００２０】
以上において、定電圧回路が、制御信号がバックアップ電源から電源電圧が供給されていることを表す場合に、切換回路から出力される電源電圧と外部から供給されるクロック信号とに基づいて定電圧を間欠的に生成するようにしても良い。
【００２１】
【発明の実施の形態】
以下、本発明の定電圧出力装置について、図面を参照しつつ詳細に説明する。
【００２２】
図１は、本発明の定電圧出力装置をタイマ用ＩＣに適用した構成例を示す図である。図１において、タイマ用ＩＣ１００は、外部の通常電源（図示せず）の電圧ＶDDまたはバックアップ電源（図示せず）の電圧ＶBKを切り換えて供給電圧ＶPS及び制御信号Ｓoutを出力する切換回路１１０と、供給電圧ＶPS及び制御信号Ｓoutの入力に基づいて所定の電圧Ｖoutをタイマ用ＩＣ１００内部の各回路へ供給する定電圧出力装置である定電圧回路１２０と、定電圧回路１２０から定電圧の供給を受けて発振を行う発振回路１３０と、定電圧回路１２０から定電圧の供給を受けてタイマを作動させるタイマ回路１４０と、を備えている。
【００２３】
切換回路１１０と定電圧回路１２０とは、電源供給線１７０によって接続されている。また、切換回路１１０と定電圧回路１２０との間には、切換回路１１０から定電圧回路１２０に制御信号を供給する電源選択信号線１８０が設けられている。また、定電圧回路１２０と発振回路１３０及びタイマ回路１４０とは、定電圧出力線１９０によって接続されている。
【００２４】
通常電源と切換回路１１０とは、通常電源供給線１５０によって接続されている。通常電源（ＶDD）は、この通常電源供給線１５０を介して、切換回路１１０へ供給される。また、バックアップ電源と切換回路１１０とは、バックアップ電源供給線１６０によって接続されている。バックアップ電源（ＶBK）は、このバックアップ電源供給線１６０を介して、切換回路１１０へ供給される。
【００２５】
ここで、通常電源は、適宜オン／オフされる。通常電源がオンにされている時、通常電源の出力電圧（以下、「ＶDD」ともいう）は、一般に、３［Ｖ］あるいは５［Ｖ］である。また、通常電源がオフにされている時、ＶDDは０［Ｖ］である。この通常電源が、第一の外部電源に相当する。
【００２６】
また、バックアップ電源は、通常電源がオフにされている時にタイマ用ＩＣ３００の動作を保つためのバッテリである。このバックアップ電源の出力電圧（以下、「ＶBK」ともいう）は、バッテリ残量がある限り、１．５［Ｖ］〜３［Ｖ］に保たれる。このバックアップ電源が、第二の外部電源に相当する。
【００２７】
図２は、切換回路１１０の内部構成を示す図である。図２において、切換回路１１０は、ｐチャネルのＭＯＳ（Metal Oxide Semiconductor）トランジスタ１１１と、一定の電流を入力する定電流源１１２と、ｐチャネルのＭＯＳトランジスタ１１３と、ｐチャネルのＭＯＳトランジスタ１１４と、ｐチャネルのＭＯＳトランジスタ１１５と、ｎチャネルのＭＯＳトランジスタ１１６と、バッファ１１７と、を備えている。
【００２８】
ここで、ＭＯＳトランジスタ１１１のソースは、通常電源供給線１５０に接続されている。また、ＭＯＳトランジスタ１１１のゲートとドレインは、定電流源１１２に接続されている。
【００２９】
ＭＯＳトランジスタ１１４のソースは、バックアップ電源供給線１６０に接続されている。また、ＭＯＳトランジスタ１１４のドレインは、電源供給線１７０に接続されている。更に、ＭＯＳトランジスタ１１４のゲートは、ＭＯＳトランジスタ１１１のドレインに接続されている。
【００３０】
ＭＯＳトランジスタ１１５のソースは、電源供給線１７０に接続されている。また、ＭＯＳトランジスタ１１５のゲートは、ＭＯＳトランジスタ１１１のドレインに接続されている。更に、ＭＯＳトランジスタ１１５のドレインは、ＭＯＳトランジスタ１１６のドレインに接続されている。
【００３１】
ＭＯＳトランジスタ１１６のソースは、接地されている。また、ＭＯＳトランジスタ１１６のゲートは、ＭＯＳトランジスタ１１１のドレインに接続されている。
【００３２】
ＭＯＳトランジスタ１１３のソースは、通常電源供給線１５０に接続されている。また、ＭＯＳトランジスタ１１３のドレインは、電源供給線１７０に接続されている。更に、ＭＯＳトランジスタ１１３のゲートは、ＭＯＳトランジスタ１１５のドレインに接続されている。
【００３３】
バッファ１１７の入力端子は、ＭＯＳトランジスタ１１５、１１６のドレインに接続されている。また、バッファ１１７の出力端子は、電源選択信号線１８０に接続されている。
【００３４】
図３は、定電圧回路１２０の構成の一例を示す図である。図３において、定電圧回路１２０は、電源選択信号線１８０からの制御信号Ｓout及び所定の周波数のクロック信号ＣＬＫを論理和するＯＲゲート回路１２１と、バッファ１２２と、ｎチャネルのＭＯＳトランジスタ１２３と、ｐチャネルのＭＯＳトランジスタ１２４と、所定の電源電圧を供給する定電圧源１２５と、所定の電圧Ｖoutを出力するオペアンプ１２６と、を備えている。
【００３５】
ＯＲゲート回路１２１の二つの入力端子のうちの一つは、電源選択信号線１８０と接続されている。また、ＯＲゲート回路１２１の二つの入力端子のうちの他の一つは、クロック信号入力線１２７を介して、クロックジェネレータ（図示せず）と接続されている。
【００３６】
ＭＯＳトランジスタ１２３のドレインは、オペアンプ１２６に接続され、また、ＭＯＳトランジスタ１２３のソースは、接地されている。更に、ＭＯＳトランジスタ１２３のゲートは、ＯＲゲート回路１２１の出力端子と接続されている。
【００３７】
バッファ１２２の入力端子は、ＯＲゲート回路１２１の出力端子と接続されている。また、バッファ１２２の出力端子は、ＭＯＳトランジスタ１２４のゲートに接続されている。
【００３８】
ＭＯＳトランジスタ１２４のソースは、通常電源供給線１７０と接続されている。また、ＭＯＳトランジスタ１２４のドレインは、オペアンプ１２６に接続されている。
【００３９】
定電圧源１２５の正出力端子は、オペアンプ１２６の正電源入力端子と接続されている。また、定電圧源１２５の負出力端子は、接地されている。このオペアンプ１２６と定電圧源１２５とは、電圧ホロワを構成している。
【００４０】
オペアンプ１２６の出力端子は、定電圧出力線１９０に接続されている。また、オペアンプ１２６の出力端子は、オペアンプ１２６の負電源入力端子に負帰還接続されている。
【００４１】
以下、図１〜図３を用いてタイマ用ＩＣ１００の動作について説明する。ここで、以下の説明において、通常電源電圧ＶDDがオンのとき５［Ｖ］及びオフのとき０［Ｖ］、バックアップ電源電圧ＶBKが３［Ｖ］の場合について説明する。
【００４２】
まず、通常電源がオン、即ちＶDDが５［Ｖ］の時の切換回路１１０の動作について、説明する。
【００４３】
ＶDDが５［Ｖ］の時（すなわち、ＶDD＞ＶKBの時）、ＭＯＳトランジスタ１１１及び定電流源１１２によって、ＭＯＳトランジスタ１１４〜１１６のゲートには夫々論理「Ｈ」の信号が入力される。従って、ＭＯＳトランジスタ１１４及び１１５は、オフにされる。また、ＭＯＳトランジスタ１１６は、オンにされる。
【００４４】
ＭＯＳトランジスタ１１６がオンにされると、ＭＯＳトランジスタ１１３のゲートには論理「Ｌ」の信号が入力される。従って、ＭＯＳトランジスタ１１３は、オンにされる。
【００４５】
ＭＯＳトランジスタ１１３がオンにされると、通常電源供給線１５０と電源供給線１７０とが接続される。従って、電源供給線１７０の電圧ＶPSは、ＶDD（５［Ｖ］）となる。
【００４６】
また、ＭＯＳトランジスタ１１６がオンにされると、バッファ１１７の入力端子には論理「Ｌ」の信号が入力される。従って、バッファ１１７の出力端子からは論理「Ｈ」の制御信号Ｓoutが出力される。そのため、電源選択信号線１８０には、論理「Ｈ」の制御信号Ｓoutが出力されることとなる。
【００４７】
次に、通常電源がオフ、即ちＶDDが０［Ｖ］の時の切換回路１１０の動作について、説明する。
【００４８】
ＶDDが０［Ｖ］の時（すなわち、ＶDD＜ＶKBの時）、ＭＯＳトランジスタ１１１及び定電流源１１２によって、ＭＯＳトランジスタ１１４〜１１６のゲートには夫々論理「Ｌ」の信号が入力される。従って、ＭＯＳトランジスタ１１４及び１１５は、オンにされる。また、ＭＯＳトランジスタ１１６は、オフにされる。
【００４９】
ＭＯＳトランジスタ１１４がオンにされると、バックアップ電源供給線１６０と電源供給線１７０とが接続される。従って、電源供給線１７０の電圧ＶPSは、ＶBK（３［Ｖ］）となる。
【００５０】
ＭＯＳトランジスタ１１５がオンにされると、ＭＯＳトランジスタ１１３のゲートには論理「Ｈ」の信号が入力される。従って、ＭＯＳトランジスタ１１３は、オフになる。
【００５１】
また、ＭＯＳトランジスタ１１５がオンにされると、バッファ１１７の入力端子には論理「Ｈ」の信号が入力される。従って、バッファ１１７の出力端子からは論理「Ｌ」の制御信号Ｓoutが出力される。そのため、電源選択信号線１８０には、論理「Ｌ」の制御信号Ｓoutが出力されることになる。
【００５２】
以上のように、ＶDDが５［Ｖ］（ＶDD＞ＶKB）の場合は、電源供給線１７０は通常電源供給線１５０と接続され、電源選択信号線１８０には論理「Ｈ」の制御信号Ｓoutが出力される。また、ＶDDが０［Ｖ］（ＶDD＜ＶKB）の場合は、電源供給線１７０は電源供給線１６０と接続され、電源選択信号線１８０には論理「Ｌ」の制御信号Ｓoutが出力される。
【００５３】
次に、定電圧回路１２０の動作について、説明する。
【００５４】
まず、電源選択信号線１８０の制御信号Ｓoutが論理「Ｈ」の場合、即ち通常電源がオンにされている場合の定電圧回路１２０の動作について、説明する。尚、通常電源がオンにされている場合、先に説明したように、電源供給線１７０は切換回路１１０によって通常電源と接続されている。
【００５５】
電源選択信号線１８０から論理「Ｈ」の制御信号ＳoutがＯＲゲート回路１２１へ入力されている場合、ＯＲゲート回路１２１の出力信号は、クロック信号入力線１２７の信号値にかかわらず、論理「Ｈ」となる。
【００５６】
ＯＲゲート回路１２１の出力信号が論理「Ｈ」である場合、ＯＲゲート回路１２１の出力端子と接続されたＭＯＳトランジスタ１２３のゲートには論理「Ｈ」の信号が入力される。そのため、ＭＯＳトランジスタ１２３は、オンにされる。
【００５７】
また、ＯＲゲート回路１２１の出力信号が論理「Ｈ」である場合、ＯＲゲート回路１２１の出力端子に接続されたバッファ１２２の入力端子には論理「Ｈ」の信号が入力される。そのため、バッファ１２２の出力信号は論理「Ｌ」となる。従って、バッファ１２２の出力端子に接続されたＭＯＳトランジスタ１２４のゲートには論理「Ｌ」の信号が入力される。そのため、ＭＯＳトランジスタ１２４はオンにされる。
【００５８】
このように、ＭＯＳトランジスタ１２３がオンにされると、オペアンプ１２６は接地される。また、ＭＯＳトランジスタ１２４がオンにされると、通常電源の電源が電源供給線１７０を介してオペアンプ１２６へ供給される。従って、オペアンプ１２６は、通常電源（ＶPS＝ＶDD）によって駆動される。そして、オペアンプ１２６は、定電圧出力線１９０へ定電圧Ｖoutを出力する。
【００５９】
次に、電源選択信号線１８０の信号が論理「Ｌ」の場合、即ち通常電源ＶDDがオフにされている場合の定電圧回路１２０の動作について、説明する。尚、通常電源がオフにされている場合、先に説明したように、電源供給線１７０は切換回路１１０によってバックアップ電源ＶBKと接続されている。
【００６０】
電源選択信号線１８０から論理「Ｌ」の制御信号ＳoutがＯＲゲート回路１２１へ入力されている場合、ＯＲゲート回路１２１の出力信号は、クロック信号入力線１２７の信号値に依存することとなる。
【００６１】
電源選択信号線１８０の制御信号Ｓoutが論理「Ｌ」であるため、クロック信号入力線１２７の信号ＣＬＫが論理「Ｈ」の場合、ＯＲゲート回路１２１の出力信号が論理「Ｈ」となる。従って、先に説明したと同様に、ＭＯＳトランジスタ１２３及びＭＯＳトランジスタ１２４がオンにされる。そのため、バックアップ電源（ＶPS＝ＶBK）が電源供給線１７０を介してオペアンプ１２６に供給される。従って、オペアンプ１２６は、バックアップ電源によって駆動される。これにより、オペアンプ１２６は、定電圧出力線１９０へ定電圧Ｖoutを出力する。
【００６２】
電源選択信号線１８０の制御信号Ｓoutが論理「Ｌ」でクロック信号入力線１２７の信号ＣＬＫが論理「Ｌ」の場合、ＯＲゲート回路１２１の出力信号は論理「Ｌ」となる。従って、ＯＲゲート回路１２１の出力端子と接続されたＭＯＳトランジスタ１２３のゲートには、論理「Ｌ」の信号が入力される。そのため、ＭＯＳトランジスタ１２３は、オフにされる。また、ＯＲゲート回路１２１の出力信号が論理「Ｌ」である場合、ＯＲゲート回路１２１の出力端子と接続されたバッファ１２２の入力端子には論理「Ｌ」の信号が入力される。従って、バッファ１２２の出力信号は論理「Ｈ」となる。そのため、バッファ１２２の出力端子と接続されたＭＯＳトランジスタ１２４のゲートには論理「Ｈ」の信号が入力される。従って、ＭＯＳトランジスタ１２４は、オフにされる。このようにＭＯＳトランジスタ１２３及びＭＯＳトランジスタ１２４がオフにされると、オペアンプ１２６の電源端子への電源の供給が遮断される。従って、オペアンプ１２６は、動作を停止する。
【００６３】
以上のように、電源選択信号線１８０の制御信号Ｓoutが論理「Ｈ」の場合には、オペアンプ１２６は通常電源ＶDDによって駆動される。そして、オペアンプ１２６は、定電圧Ｖoutを定電圧出力線１９０へ出力する。また、電源選択信号線１８０の制御信号Ｓoutが論理「Ｌ」で、且つクロック信号入力線１２７の信号ＣＬＫが論理「Ｈ」の場合には、オペアンプ１２６はバックアップ電源ＶBKによって駆動される。そして、オペアンプ１２６は、定電圧Ｖoutを定電圧出力線１９０へ出力する。一方、電源選択信号線１８０の制御信号Ｓoutが論理「Ｌ」で、且つクロック信号入力線１２７の信号ＣＬＫが論理「Ｌ」の場合には、オペアンプ１２６は動作を停止する。
【００６４】
このように本発明の切換回路１１０及び定電圧回路１２０においては、バックアップ電源ＶBKにより駆動されている間はオペアンプ１２６をクロック信号ＣＬＫに応じて間欠動作させることにより、バックアップ電源による駆動中の消費電流を小さくすることができる。
【００６５】
【発明の効果】
以上述べた通り、本発明の定電圧出力装置によれば、バックアップ電源などの第二の外部電源により駆動されている間は定電圧出力回路を間欠動作させることができるため、第二の外部電源により駆動されている間の消費電流を小さくすることができるようになった。このため、正確且つ長時間のバックアップ電源での稼動が可能となった。
【図面の簡単な説明】
【図１】本発明による定電圧出力装置を用いたＩＣの一構成例を示す図である。
【図２】本発明による定電圧出力装置の実施の一形態の構成例の一部を示す図である。
【図３】本発明による定電圧出力装置の実施の一形態の構成例の一部を示す図である。
【図４】従来の定電圧回路を用いたＩＣの一構成例を示す図である。
【図５】従来の定電圧回路の一構成例を示す図である。
【符号の説明】
１００、３００タイマ用ＩＣ
１１０、３１０切換回路
１１１、１１３、１１４、１１５、１２４ｐチャネルＭＯＳトランジスタ
１１２定電流源
１１６、１２３ｎチャネルＭＯＳトランジスタ
１１７、１２２バッファ
１２０、３２０定電圧回路
１２１ＯＲゲート回路
１２５、３２１定電圧源
１２６、３２２オペアンプ
１３０、３３０発振回路
１４０、３４０タイマ回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a constant voltage output device that is built in an IC (Integrated Circuit) or the like and supplies a constant voltage to the inside of the IC or the like. In particular, the present invention relates to a constant voltage output device that supplies a constant voltage to a timer circuit, a transmission circuit, or the like.
[0002]
[Prior art]
Conventionally, in a timer IC or a RTC (Real Time Clock) IC having a built-in constant voltage circuit, when the external normal power supply is on, the constant voltage circuit is driven by the normal power supply and the normal power supply is turned off. In this case, the constant voltage circuit is driven by an external backup power source such as a backup battery.
[0003]
FIG. 4 is a diagram showing a configuration example of such a conventional timer IC. In FIG. 4, a timer IC 300 includes a switching circuit 310 that outputs a supply voltage VPS by switching a voltage VDD of an external normal power supply (not shown) or a voltage VBK of a backup power supply (not shown), and a supply voltage VPS. A constant voltage circuit 320 that is a constant voltage output device that supplies a predetermined voltage Vout to each circuit in the timer IC 300 based on an input, and an oscillation circuit 330 that receives a constant voltage from the constant voltage circuit 320 and oscillates. A timer circuit 340 that receives a constant voltage supplied from the constant voltage circuit 320 and activates the timer.
[0004]
The switching circuit 310 and the constant voltage circuit 320 are connected by a power supply line 370. The constant voltage circuit 320, the oscillation circuit 330, and the timer circuit 340 are connected by a constant voltage output line 380.
[0005]
The normal power supply and the switching circuit 310 are connected by a normal power supply line 350. The normal power (VDD) is supplied to the switching circuit 310 via the normal power supply line 350. Further, the backup power supply and the switching circuit 310 are connected by a backup power supply line 360. The backup power (VBK) is supplied to the switching circuit 310 via the backup power supply line 360.
[0006]
Here, the normal power supply is appropriately turned on / off. When the normal power supply is turned on, the output voltage of the normal power supply (hereinafter also referred to as “VDD”) is 3 [V] or 5 [V]. When the normal power supply is turned off, VDD is 0 [V].
[0007]
The backup power source is a battery for maintaining the operation of the timer IC 300 when the normal power source is turned off. The output voltage (hereinafter also referred to as “VBK”) of this backup power supply is maintained at 3 [V] as long as the remaining battery capacity is present.
[0008]
FIG. 5 is a diagram illustrating an example of the internal configuration of the constant voltage circuit 320. In FIG. 5, a constant voltage circuit 320 includes a constant voltage source 321 for supplying a predetermined voltage and an operational amplifier 322 that outputs a constant voltage Vout based on a power supply (VPS) supplied from the switching circuit 310 (FIG. 4). And.
[0009]
The positive output terminal of the constant voltage source 321 is connected to the non-inverting input terminal (+) of the operational amplifier 322. The negative output terminal of the constant voltage source 321 is grounded (connected to GND). The operational amplifier 322 and the constant voltage source 321 constitute a voltage follower.
[0010]
The output terminal of the operational amplifier 322 is connected to the constant voltage output line 380. Further, the output terminal of the operational amplifier 322 is negatively feedback connected to the inverting input terminal (−) of the operational amplifier 322.
[0011]
The operation of the conventional timer IC 300 will be described below with reference to FIGS. First, the operation of the switching circuit 310 will be described assuming that VDD is 5 [V] and VBK is 3 [V].
[0012]
When the normal power supply is on, that is, when VDD is 5 [V], the switching circuit 310 selects the normal power supply (VDD) and connects the normal power supply line 350 and the power supply line 370.
[0013]
When the normal power supply is off, that is, when VDD is 0 [V], the switching circuit 310 selects the backup power supply (VBK) and connects the backup power supply line 360 and the power supply line 370.
[0014]
Next, the operation of the constant voltage circuit 320 will be described. Regardless of whether the normal power supply (VDD) is on or off, the power supply line 370 is always supplied with power (VPS) via the switching circuit 310. Therefore, the operational amplifier 322 is always driven. Therefore, the operational amplifier 322 always outputs the constant voltage Vout to the constant voltage output line 380.
[0015]
[Problems to be solved by the invention]
However, the conventional constant voltage device has a problem that the driving time by the backup power supply is short because the current consumption of the constant voltage circuit 320 is large.
[0016]
Further, in order to suppress current consumption, it may be considered that the constant voltage circuit 320 is intermittently operated like a watch IC. However, in this case, when the normal power supply (VDD) is turned on while the constant voltage circuit 320 is in the intermittent operation stop state, that is, when the backup power supply is switched to the normal power supply, The output voltage VPS, that is, the voltage VPS of the power supply line 370 rapidly changes from VBK (for example, 3 [V]) to VDD (for example, 5 [V]). Therefore, the voltage change of the power supply line 370 affects the constant voltage circuit 320, and there is a problem that the timer IC 300 malfunctions.
[0017]
The present invention has been made in view of such problems, and its purpose is to reduce the current consumption when driven by the backup power supply, to increase the drive time by the backup power supply, and to prevent malfunction. It is an object of the present invention to provide a constant voltage generator capable of improving reliability.
[0018]
[Means for Solving the Problems]
In order to solve the above problems, a constant voltage output device of the present invention detects whether or not a power supply voltage is supplied from a normal power supply, and based on the detection result, a power supply voltage supplied from the normal power supply and a backup power supply A switching circuit that outputs a control signal that represents the detection result, and a switching signal that indicates that the power supply voltage is supplied from a normal power source. When a constant voltage is generated based on the output power supply voltage and the control signal indicates that the power supply voltage is supplied from the backup power supply, the constant voltage is intermittently generated based on the power supply voltage output from the switching circuit. And a constant voltage circuit to be generated.
[0019]
Here, the switching circuit includes a first transistor for switching connected between a terminal to which a power supply voltage is supplied from a normal power supply and a power supply voltage output terminal, a terminal to which a power supply voltage is supplied from a backup power supply, and a power supply A second transistor for switching connected between the voltage output terminal, a third transistor connected in series between a power supply voltage supplied from a normal power supply and a ground voltage, and a constant current source. A voltage detection circuit, wherein a third transistor is connected in saturation, and a first voltage generated at a connection point between the third transistor and a constant current source is applied to the gate of the second transistor. And a first inverter that applies the second voltage generated by inverting the first voltage to the gate of the first transistor, and a voltage generated by inverting the second voltage as a control signal. It may include a second inverter forces.
[0020]
In the above, when the constant voltage circuit indicates that the power supply voltage is supplied from the backup power supply, the constant voltage circuit calculates the constant voltage based on the power supply voltage output from the switching circuit and the clock signal supplied from the outside. It may be generated intermittently.
[0021]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the constant voltage output device of the present invention will be described in detail with reference to the drawings.
[0022]
FIG. 1 is a diagram showing a configuration example in which the constant voltage output device of the present invention is applied to a timer IC. In FIG. 1, a timer IC 100 switches a voltage VDD of an external normal power supply (not shown) or a voltage VBK of a backup power supply (not shown) and outputs a supply voltage VPS and a control signal Sout; A constant voltage circuit 120 that is a constant voltage output device that supplies a predetermined voltage Vout to each circuit in the timer IC 100 based on the input of the supply voltage VPS and the control signal Sout, and the constant voltage supplied from the constant voltage circuit 120 An oscillation circuit 130 that oscillates, and a timer circuit 140 that receives a constant voltage from the constant voltage circuit 120 and operates a timer.
[0023]
The switching circuit 110 and the constant voltage circuit 120 are connected by a power supply line 170. A power supply selection signal line 180 for supplying a control signal from the switching circuit 110 to the constant voltage circuit 120 is provided between the switching circuit 110 and the constant voltage circuit 120. The constant voltage circuit 120, the oscillation circuit 130, and the timer circuit 140 are connected by a constant voltage output line 190.
[0024]
The normal power supply and the switching circuit 110 are connected by a normal power supply line 150. The normal power (VDD) is supplied to the switching circuit 110 via the normal power supply line 150. The backup power supply and the switching circuit 110 are connected by a backup power supply line 160. The backup power supply (VBK) is supplied to the switching circuit 110 via the backup power supply line 160.
[0025]
Here, the normal power supply is appropriately turned on / off. When the normal power supply is turned on, the output voltage (hereinafter also referred to as “VDD”) of the normal power supply is generally 3 [V] or 5 [V]. When the normal power supply is turned off, VDD is 0 [V]. This normal power supply corresponds to the first external power supply.
[0026]
The backup power source is a battery for maintaining the operation of the timer IC 300 when the normal power source is turned off. The output voltage (hereinafter also referred to as “VBK”) of the backup power source is maintained at 1.5 [V] to 3 [V] as long as the remaining battery level is available. This backup power source corresponds to a second external power source.
[0027]
FIG. 2 is a diagram illustrating an internal configuration of the switching circuit 110. In FIG. 2, a switching circuit 110 includes a p-channel MOS (Metal Oxide Semiconductor) transistor 111, a constant current source 112 for inputting a constant current, a p-channel MOS transistor 113, a p-channel MOS transistor 114, A p-channel MOS transistor 115, an n-channel MOS transistor 116, and a buffer 117 are provided.
[0028]
Here, the source of the MOS transistor 111 is connected to the normal power supply line 150. The gate and drain of the MOS transistor 111 are connected to the constant current source 112.
[0029]
The source of the MOS transistor 114 is connected to the backup power supply line 160. The drain of the MOS transistor 114 is connected to the power supply line 170. Further, the gate of the MOS transistor 114 is connected to the drain of the MOS transistor 111.
[0030]
The source of the MOS transistor 115 is connected to the power supply line 170. The gate of the MOS transistor 115 is connected to the drain of the MOS transistor 111. Further, the drain of the MOS transistor 115 is connected to the drain of the MOS transistor 116.
[0031]
The source of the MOS transistor 116 is grounded. The gate of the MOS transistor 116 is connected to the drain of the MOS transistor 111.
[0032]
The source of the MOS transistor 113 is connected to the normal power supply line 150. The drain of the MOS transistor 113 is connected to the power supply line 170. Further, the gate of the MOS transistor 113 is connected to the drain of the MOS transistor 115.
[0033]
The input terminal of the buffer 117 is connected to the drains of the MOS transistors 115 and 116. The output terminal of the buffer 117 is connected to the power supply selection signal line 180.
[0034]
FIG. 3 is a diagram illustrating an example of the configuration of the constant voltage circuit 120. In FIG. 3, a constant voltage circuit 120 includes an OR gate circuit 121 that ORs a control signal Sout from a power supply selection signal line 180 and a clock signal CLK having a predetermined frequency, a buffer 122, an n-channel MOS transistor 123, A p-channel MOS transistor 124, a constant voltage source 125 that supplies a predetermined power supply voltage, and an operational amplifier 126 that outputs a predetermined voltage Vout are provided.
[0035]
One of the two input terminals of the OR gate circuit 121 is connected to the power supply selection signal line 180. The other one of the two input terminals of the OR gate circuit 121 is connected to a clock generator (not shown) via the clock signal input line 127.
[0036]
The drain of the MOS transistor 123 is connected to the operational amplifier 126, and the source of the MOS transistor 123 is grounded. Further, the gate of the MOS transistor 123 is connected to the output terminal of the OR gate circuit 121.
[0037]
The input terminal of the buffer 122 is connected to the output terminal of the OR gate circuit 121. The output terminal of the buffer 122 is connected to the gate of the MOS transistor 124.
[0038]
The source of the MOS transistor 124 is connected to the normal power supply line 170. The drain of the MOS transistor 124 is connected to the operational amplifier 126.
[0039]
The positive output terminal of the constant voltage source 125 is connected to the positive power supply input terminal of the operational amplifier 126. The negative output terminal of the constant voltage source 125 is grounded. The operational amplifier 126 and the constant voltage source 125 constitute a voltage follower.
[0040]
The output terminal of the operational amplifier 126 is connected to the constant voltage output line 190. The output terminal of the operational amplifier 126 is connected to the negative power supply input terminal of the operational amplifier 126 by negative feedback connection.
[0041]
The operation of the timer IC 100 will be described below with reference to FIGS. Here, in the following description, a case will be described in which the normal power supply voltage VDD is 5 [V] when it is on, 0 [V] when it is off, and the backup power supply voltage VBK is 3 [V].
[0042]
First, the operation of the switching circuit 110 when the normal power supply is on, that is, when VDD is 5 [V] will be described.
[0043]
When VDD is 5 [V] (that is, when VDD> VKB), a logic “H” signal is input to the gates of the MOS transistors 114 to 116 by the MOS transistor 111 and the constant current source 112, respectively. Accordingly, MOS transistors 114 and 115 are turned off. Further, the MOS transistor 116 is turned on.
[0044]
When the MOS transistor 116 is turned on, a logic “L” signal is input to the gate of the MOS transistor 113. Therefore, the MOS transistor 113 is turned on.
[0045]
When the MOS transistor 113 is turned on, the normal power supply line 150 and the power supply line 170 are connected. Therefore, the voltage VPS of the power supply line 170 becomes VDD (5 [V]).
[0046]
When the MOS transistor 116 is turned on, a logic “L” signal is input to the input terminal of the buffer 117. Therefore, the control signal Sout of logic “H” is output from the output terminal of the buffer 117. Therefore, the control signal Sout of logic “H” is output to the power supply selection signal line 180.
[0047]
Next, the operation of the switching circuit 110 when the normal power supply is off, that is, when VDD is 0 [V] will be described.
[0048]
When VDD is 0 [V] (that is, when VDD <VKB), a logic “L” signal is input to the gates of the MOS transistors 114 to 116 by the MOS transistor 111 and the constant current source 112, respectively. Therefore, MOS transistors 114 and 115 are turned on. Also, the MOS transistor 116 is turned off.
[0049]
When the MOS transistor 114 is turned on, the backup power supply line 160 and the power supply line 170 are connected. Accordingly, the voltage VPS of the power supply line 170 is VBK (3 [V]).
[0050]
When the MOS transistor 115 is turned on, a logic “H” signal is input to the gate of the MOS transistor 113. Accordingly, the MOS transistor 113 is turned off.
[0051]
When the MOS transistor 115 is turned on, a logic “H” signal is input to the input terminal of the buffer 117. Therefore, the control signal Sout of logic “L” is output from the output terminal of the buffer 117. Therefore, the logic “L” control signal Sout is output to the power source selection signal line 180.
[0052]
As described above, when VDD is 5 [V] (VDD> VKB), the power supply line 170 is connected to the normal power supply line 150, and the control signal Sout of logic “H” is supplied to the power selection signal line 180. Is output. When VDD is 0 [V] (VDD <VKB), the power supply line 170 is connected to the power supply line 160, and the logic “L” control signal Sout is output to the power supply selection signal line 180.
[0053]
Next, the operation of the constant voltage circuit 120 will be described.
[0054]
First, the operation of the constant voltage circuit 120 when the control signal Sout of the power supply selection signal line 180 is logic “H”, that is, when the normal power supply is turned on, will be described. When the normal power supply is turned on, the power supply line 170 is connected to the normal power supply by the switching circuit 110 as described above.
[0055]
When the control signal Sout of logic “H” is input from the power supply selection signal line 180 to the OR gate circuit 121, the output signal of the OR gate circuit 121 is logic “H” regardless of the signal value of the clock signal input line 127. "
[0056]
When the output signal of the OR gate circuit 121 is logic “H”, a signal of logic “H” is input to the gate of the MOS transistor 123 connected to the output terminal of the OR gate circuit 121. Therefore, the MOS transistor 123 is turned on.
[0057]
When the output signal of the OR gate circuit 121 is logic “H”, a signal of logic “H” is input to the input terminal of the buffer 122 connected to the output terminal of the OR gate circuit 121. Therefore, the output signal of the buffer 122 is logic “L”. Therefore, a logic “L” signal is input to the gate of the MOS transistor 124 connected to the output terminal of the buffer 122. Therefore, the MOS transistor 124 is turned on.
[0058]
Thus, when the MOS transistor 123 is turned on, the operational amplifier 126 is grounded. When the MOS transistor 124 is turned on, the normal power supply is supplied to the operational amplifier 126 via the power supply line 170. Therefore, the operational amplifier 126 is driven by a normal power supply (VPS = VDD). The operational amplifier 126 outputs a constant voltage Vout to the constant voltage output line 190.
[0059]
Next, the operation of the constant voltage circuit 120 when the signal of the power supply selection signal line 180 is logic “L”, that is, when the normal power supply VDD is turned off will be described. When the normal power supply is turned off, the power supply line 170 is connected to the backup power supply VBK by the switching circuit 110 as described above.
[0060]
When the logic “L” control signal Sout is input from the power supply selection signal line 180 to the OR gate circuit 121, the output signal of the OR gate circuit 121 depends on the signal value of the clock signal input line 127.
[0061]
Since the control signal Sout of the power supply selection signal line 180 is logic “L”, when the signal CLK of the clock signal input line 127 is logic “H”, the output signal of the OR gate circuit 121 becomes logic “H”. Accordingly, as described above, the MOS transistor 123 and the MOS transistor 124 are turned on. Therefore, the backup power supply (VPS = VBK) is supplied to the operational amplifier 126 through the power supply line 170. Therefore, the operational amplifier 126 is driven by the backup power source. As a result, the operational amplifier 126 outputs the constant voltage Vout to the constant voltage output line 190.
[0062]
When the control signal Sout of the power supply selection signal line 180 is logic “L” and the signal CLK of the clock signal input line 127 is logic “L”, the output signal of the OR gate circuit 121 is logic “L”. Therefore, a logic “L” signal is input to the gate of the MOS transistor 123 connected to the output terminal of the OR gate circuit 121. Therefore, the MOS transistor 123 is turned off. When the output signal of the OR gate circuit 121 is logic “L”, a signal of logic “L” is input to the input terminal of the buffer 122 connected to the output terminal of the OR gate circuit 121. Therefore, the output signal of the buffer 122 is logic “H”. Therefore, a logic “H” signal is input to the gate of the MOS transistor 124 connected to the output terminal of the buffer 122. Therefore, the MOS transistor 124 is turned off. Thus, when the MOS transistor 123 and the MOS transistor 124 are turned off, the supply of power to the power supply terminal of the operational amplifier 126 is cut off. Therefore, the operational amplifier 126 stops operating.
[0063]
As described above, when the control signal Sout of the power supply selection signal line 180 is logic “H”, the operational amplifier 126 is driven by the normal power supply VDD. The operational amplifier 126 then outputs the constant voltage Vout to the constant voltage output line 190. When the control signal Sout of the power supply selection signal line 180 is logic “L” and the signal CLK of the clock signal input line 127 is logic “H”, the operational amplifier 126 is driven by the backup power supply VBK. The operational amplifier 126 then outputs the constant voltage Vout to the constant voltage output line 190. On the other hand, when the control signal Sout of the power supply selection signal line 180 is logic “L” and the signal CLK of the clock signal input line 127 is logic “L”, the operational amplifier 126 stops its operation.
[0064]
As described above, in the switching circuit 110 and the constant voltage circuit 120 of the present invention, while the operational amplifier 126 is intermittently operated according to the clock signal CLK while being driven by the backup power supply VBK, the current consumption during the drive by the backup power supply is achieved. Can be reduced.
[0065]
【The invention's effect】
As described above, according to the constant voltage output device of the present invention, the constant voltage output circuit can be intermittently operated while being driven by the second external power source such as a backup power source. The current consumption during driving can be reduced. For this reason, operation with a backup power source for a long time is possible.
[Brief description of the drawings]
FIG. 1 is a diagram showing a configuration example of an IC using a constant voltage output device according to the present invention.
FIG. 2 is a diagram showing a part of a configuration example of an embodiment of a constant voltage output device according to the present invention.
FIG. 3 is a diagram showing a part of a configuration example of an embodiment of a constant voltage output device according to the present invention.
FIG. 4 is a diagram illustrating a configuration example of an IC using a conventional constant voltage circuit.
FIG. 5 is a diagram illustrating a configuration example of a conventional constant voltage circuit.
[Explanation of symbols]
100, 300 Timer IC
110, 310 switching circuit 111, 113, 114, 115, 124 p-channel MOS transistor 112 constant current source 116, 123 n-channel MOS transistor 117, 122 buffer 120, 320 constant voltage circuit 121 OR gate circuit 125, 321 constant voltage source 126 322 Operational amplifier 130, 330 Oscillator circuit 140, 340 Timer circuit

Claims

It is detected whether or not the power supply voltage is supplied from the normal power supply, and based on the detection result, the power supply voltage supplied from the normal power supply and the power supply voltage supplied from the backup power supply are switched and output. A switching circuit that outputs a control signal representing the result;
When the control signal indicates that the power supply voltage is supplied from the normal power supply, a constant voltage is generated based on the power supply voltage output from the switching circuit, and the control signal is supplied with the power supply voltage from the backup power supply. A constant voltage circuit that intermittently generates a constant voltage based on a power supply voltage output from the switching circuit,
A constant voltage output device comprising:

The switching circuit is
A first transistor for switching connected between a terminal to which a power supply voltage is supplied from a normal power supply and a power supply voltage output terminal;
A second transistor for switching connected between a terminal to which a power supply voltage is supplied from a backup power supply and the power supply voltage output terminal;
A voltage detection circuit including a third transistor and a constant current source connected in series between a power supply voltage supplied from a normal power supply and a ground voltage, wherein the third transistor is connected in saturation. The voltage detection circuit for applying a first voltage generated at a connection point between the third transistor and the constant current source to a gate of the second transistor;
A first inverter that applies a second voltage generated by inverting the first voltage to the gate of the first transistor;
A second inverter that outputs a voltage generated by inverting the second voltage as a control signal;
The constant voltage output device according to claim 1, comprising:

When the constant voltage circuit indicates that the control signal is supplied with a power supply voltage from a backup power supply, the constant voltage circuit generates a constant voltage based on a power supply voltage output from the switching circuit and an externally supplied clock signal. The constant voltage output device according to claim 1 or 2, which is generated intermittently.