JPH11110189A

JPH11110189A - 数値データ演算処理装置、その処理方法、コンパイラ装置、およびコンパイラを記憶した記憶媒体

Info

Publication number: JPH11110189A
Application number: JP9266949A
Authority: JP
Inventors: Yoji Yamada; 洋史山田
Original assignee: Mazda Motor Corp
Current assignee: Mazda Motor Corp
Priority date: 1997-09-30
Filing date: 1997-09-30
Publication date: 1999-04-23

Abstract

(57)【要約】（修正有）【課題】＋０と−０との区別が可能な数値データの演
算処理方法を提案する。【解決手段】符号部と数値部とにより表される数値デ
ータをコンピュータにより比較する数値データ演算処理
方法。比較対象の２つの数値データが負数であるか否か
を判断し、比較対象の２つの数値データが負数である場
合に、両数値データの数値部の２の補数を演算し、演算
された２の補数同士を比較する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、指数部と仮数部と
符号部とで表される、例えば浮動小数点表示の数値デー
タの演算処理装置、演算処理方法、さらには、そのよう
な数値データを使った数値演算プログラムのためのコン
パイラ装置、さらには、そのコンパイラを記憶した記憶
媒体に関する。

【０００２】

【従来の技術】小数点表示（例えば固定小数点または浮
動小数点表示）の数値データＲは、例えば、ＩＥＥＥに
よって第１図に例示される如く規定され、Ｒ＝±Ｍ×２^E …（１）として表現される。ここで、Ｍは仮数部を、Ｅは指数部
を表す。また、符号部の±はＩＥＥＥ表記では（−１）
^Sで表され、Ｓ＝０ならばプラスを、Ｓ＝１ならばマイ
ナスを表す。

【０００３】所で、自動車などの例えばエンジン制御の
分野においては、所謂マッピング処理が多用される。こ
れは複雑な演算を前もって行っておき、「入力データ」
と「演算結果データ」とを対にしてテーブル化しておく
ものである。テーブル化はテーブルデータの参照を行う
だけで演算結果を得ることができ、実際の演算を省略す
ることができるので、高速化に寄与する。

【０００４】しかしながら、テーブルを参照するために
は、実際の入力データの数値がテーブル中のどこにある
かを特定するために、テーブル中の「入力データ」欄を
サーチしなければならない。このサーチは通常比較をに
よって行われる。テーブルのエントリ数が例えば１００
個有るならば、単純なサーチでは、最小で１回、最大で
１００回、平均で５０回の比較が必要となる。

【０００５】従って、特に自動車のエンジン制御などは
高速化が要求されるので、上記マッピング処理における
高速化は急務である。上記（１）の表示により表された
２つの実数データ同士を例えば大小比較或いは論理判断
を行う場合には、一般的には、上記２つの実数の絶対値
（夫々の仮数部と指数部とによって表される）のみなら
ず符号部も併せて評価する。負の実数が含まれる場合に
は、符号によって大小判断を反転させねばならない場合
があるからである。

【０００６】第２図は、正の実数同士或いは負の実数同
士の比較における数の大小を概念的に示すグラフで、正
の実数では絶対値が大きいほど大きな値を有し、負の実
数では絶対値が大きいほど小さな値を示すことを意味す
る。

【０００７】

【発明が解決しようとする課題】即ち、従来では、比較
対象の２つの実数の夫々の符号の値を場合分けして判断
を行っていたのである。この場合分けの判断が従来では
数値演算データの比較において高速化の足枷となってい
た。この問題を解消するために、例えば特開平４−６２
６３２号では、２進数で表された２つの実数の夫々の仮
数部の比較を行うに際して、仮数部の二進値を反転（即
ち、１の補数）を演算して、この補数同士を比較してい
た。この方法によれば、負の実数も、大きい順（即ち、
補数演算前の実数値の絶対値の小さな順）に並び、負の
数同士の大小比較において、絶対値（補数処理後の数値
の絶対値）の判断のみによって正しい判断を行うことが
できるという長所がある。

【０００８】第３図は、特開平４−６２６３２号による
負の実数の反転（補数処理）を第１図の負の実数に施し
た場合を示す。第４図に、特開平４−６２６３２号によ
る補数処理を一例として、−１〜＋７迄の数値に対して
行った場合の結果を示す。第４図からも分かるように、
反転された１の補数値には同じ数が存在しないので、符
号部を参照することなく大小比較を行うことができる。
この点で、特開平４−６２６３２号は大小比較などの演
算を高速に行うことができる。

【０００９】ところで、第２図から明らかなように、ゼ
ロ以外の実数は同じ絶対値を有する２つの実数値（即
ち、正の数値と負の数値）が存在するが、ゼロには、正
のゼロも負のゼロも存在しない。ところが、小数点数値
データは符号部を有するために、実際の演算過程で処理
される過程で、＋ゼロと−ゼロとが発生し得る。従っ
て、第４図の表は実際には第５図のようになる。即ち、
第５図の表において、＋０の０００と、−７の補数であ
る０００とが同じであるので大小判断ができない。従っ
て、この場合には、特開平４−６２６３２号は大小判断
の対象となる２つの実数に対して場合分けを行う処理を
加える必要があり、やはり高速化の足枷になっていた。

【００１０】そこで、本発明は斯かる従来技術の問題点
に鑑みてなされたもので、その目的は、＋０と−０との
区別が可能な数値データ演算処理装置、処理方法、コン
パイラ装置、コンパイラを記憶した記憶媒体を提案する
ことにある。

【００１１】

【課題を解決するための手段】上記の目的を達成すべ
く、本発明の請求項１に記載の、符号部と数値部とによ
り表される数値データを比較する演算処理装置は、比較
対象の２つの数値データが負数であるか否かを検出する
手段と、比較対象の２つの数値データが負数である場合
に、両数値データの数値部の２の補数を演算する補数演
算手段と、数値部の２の補数を比較する手段と、を具備
すること特徴とする。

【００１２】同じく、上記課題を達成するための、本発
明の、符号部と数値部とにより表される数値データをコ
ンピュータにより比較する数値データ演算処理方法は、
比較対象の２つの数値データが負数であるか否かを判断
し、比較対象の２つの数値データが負数である場合に、
両数値データの数値部の２の補数を演算し、演算された
２の補数同士を比較する、こと特徴とする。

【００１３】これらの装置および方法によれば、比較対
象の数値の２の補数が演算されるので、＋０と−０を区
別可能となり、２つの数値が＋０と−０であったとして
も、比較結果としてイコールを出力することができる。
本発明の好適な一態様に拠れば、前記数値データは、数
値部が仮数部と指数部とからなる少数である。

【００１４】本発明の好適な一態様に拠れば、入力の数
値データは二進数に変換され、全てのビットを反転し、
１を加算することにより２の補数が得られる。２の補数
の演算がより簡単になる。本発明の好適な一態様に拠れ
ば、比較対象の２つの数値データはマップ中のデータで
あると、マップデータの検索が高速にできる。

【００１５】本発明の好適な一態様に拠れば、比較は２
の補数の絶対値を比較することによる。本発明の好適な
一態様に拠れば、補数演算は、指数部の２の補数を演算
してもよい。大小の比較が容易である。本発明の好適な
一態様に拠れば、補数演算は、仮数部の２の補数を演算
してもよい。大小の比較が容易である。

【００１６】本発明の好適な一態様に拠れば、補数演算
は、仮数部と指数部の合成数の２の補数を演算してもよ
い。大小の比較が容易である。上記課題は、数値データ
を演算処理するコンピュータプログラムを翻訳するコン
パイラ装置二よっても達成できる。このコンパイラ装置
は、ソースプログラム中に比較文を検出する手段と、検
出された比較文のオブジェクトコードとして、比較対象
の２つの数値データの正負を検出するコードと、前記数
値データの２の補数値を生成するコードとを生成する生
成部とを具備することを特徴とする。

【００１７】上記課題は、数値データを演算処理するコ
ンピュータプログラムを記憶する記憶媒体を提供するこ
とによっても達成できる。かかる記憶媒体は、ソースプ
ログラム中に比較文を検出する第１のプログラムコード
と、検出された比較文のオブジェクトコードとして、比
較対象の２つの数値データの正負を検出するコードと、
前記数値データの２の補数値を生成するコードとを生成
する第２のプログラムコードとを記憶することを特徴と
する。

【００１８】

【発明の実施の形態】以下、添付図面に基づき、本発明
に基づいた比較方法並びに演算処理等を適用した好適な
実施形態を説明する。〈原理〉第６Ａ図は、本発明を、符号部と数値部とを有
する数値データの比較に適用した場合の、その数値デー
タの変換を説明する。即ち、本発明では、比較対象とな
る数値データの２の補数を演算する。第６図から明らか
なように、＋０と−０との比較に対して“イコール”の
結果を出力する。換言すれば、＋０と−０を混同するこ
となく区別することができる。

【００１９】第６Ｂ図に、“−５６”，“−１２”，
“８”を例にして、従来の補数の演算と本実施形態によ
る２の補数の演算との対比を説明する。このように、本
発明の数値データの演算処理は、比較処理において、比
較対象の数値データに対して２の補数処理を行い、この
補数処理を行った数値データ同士を比較する点に特徴が
ある。

【００２０】この「２の補数処理」を、ユーザが自分で
プログラムとして組む方法と、コンピュータ内のハード
ウエア（マイクロコードを含む）に組み込む方法と、コ
ンパイラが「２の補数処理」のプログラムコードを自動
的に生成してオブジェクトコードに付加する方法とがあ
る。特に、後の２つの方法は、ユーザから、「２の補数
処理」のプログラム作成の負担を軽減するメリットがあ
る。

【００２１】また、本発明の比較方法は、符号部と数値
部とを有するデータで有れば、いかなるコンピュータの
データ形式にも適用可能である。以下、さらに添付図面
に基づき、本発明に基づいた比較方法並びに演算処理等
を浮動小数点表示の数値データの演算に適用した具体的
な実施例を詳細に説明する。尚、本発明の表記を適用し
た数値データは、浮動小数点データに留まらず、固定小
数点データを浮動小数点データに変換する際にも適用可
能である。

【００２２】この実施例の浮動小数点データ表示による
演算処理装置は、本出願と同じ発明者による特願平９−
２０９３１６号の演算処理装置に、本発明の比較方法を
適用したものである。

【００２３】

【実施例１】本発明の演算処理装置は、本質的にはＸ進
データに適用可能である。コンピュータ内部では、通
常、２進形式のデータを取り扱うので、実施形態の下記
の（２）式はＸ＝２の場合に有用性を発揮する。但し、
本明細書の以下の説明では、２進形式よりも１０進形式
の方が説明が容易なので、Ｘ＝１０として説明する。

【００２４】第７図は、第１実施例における浮動集数点
データの標記方法を説明する。即ち、本実施例の表記に
よると、実数型の浮動小数点データＲは、

【００２５】

【数１】

【００２６】…（２）と表される。ここで、Ｍは仮数部を、Ｓは符号部を、Ｘ
は底を表す。Ｍ，Ｓ，Ｘについては従来の表記方法と同
じである。また、Ｂを本明細書では「基数部」と呼び、
Ｅを「指数部」と呼ぶ。（Ｘ^B）^E＝Ｘ^B×^Eであるから、
Ｂ×Ｅは従来の形式における指数部に対応する。尚、本
明細書では、従来の指数部に対応するＢ×Ｅを、本実施
例の指数部Ｅと区別するために、「指数」と呼ぶことと
する。

【００２７】上記（２）式において、仮数部Ｍと指数部
とからなる、Ｍ＊（Ｘ^B）^Eが、本発明の「数値部」に相
当する。本実施例の表記形式によれば、Ｂ＞Ｅ modulo Ｂ …（３）となる。例えば、ある２つの数値データＲ₁とＲ₂の指数
が“２４”と“３０”である場合には、Ｂ＝６とすれ
ば、Ｅ₁＝４であり、Ｅ₁＝５である。

【００２８】（２）式の形式の数値データをコンピュー
タのハードウエアレジスタに格納するためには、そのレ
ジスタは、例えば、第８図のように、４つのフィールド
から構成されるようにすればよいことになる。勿論、ハ
ードウエアレジスタの代わりに、ソフトウエアがメモリ
上に同様のレジスタを定義しても同じ結果が得られる。

【００２９】第１実施例の特徴は、比較処理において
「２の補数処理」を行う点に加えて、プログラム又はプ
ログラマは演算対象の複数の数値データについての基数
部Ｂの値を共通に設定することを許すことが出来る点に
ある。即ち、ある応用プログラム或いはそのプログラム
中の特定のプロセジャは、基数部Ｂに同じ値（例えば、
Ｂ₀）を宣言するようにする。すると、任意の実数Ｒ₁，
Ｒ₂は、

【００３０】

【数２】

【００３１】…（４）

【００３２】

【数３】

【００３３】…（５）で表される。２つの数値について、基数部Ｂを共通に設
定すれば、Ｅ₁，Ｅ₂は整数なので、指数Ｂ・Ｅ₁とＢ・
Ｅ₂とは、必ず、Ｂ₀の倍数となる。今、ここで、実数Ｒ
₁，Ｒ₂が、Ｂ₀・Ｅ₁＞Ｂ₀・Ｅ₂ であるような浮動小数点であったとする。実数値Ｒ₁，
Ｒ₂を加減算するには、底Ｘの指数の値を一致させなく
てはならないから、そのために、数値Ｒ₂の指数を数値
Ｒ₁の指数に一致させるように、仮数Ｍ₂を右方向にシフ
トする。そのシフト動作の結果、数値Ｒ₂は、

【００３４】

【数４】

【００３５】…（６）となったとする。Ｒ₂の仮数部Ｍをシフトした結果、Ｍ₂
はＭ₂となり、Ｂ・Ｅ₁＝Ｂ・Ｅ₃ 即ち、Ｅ₁＝Ｅ₃となる。上述のシフト量は、Ｂ×（Ｅ₃−Ｅ₂）桁 …（７）であり、即ち、Ｂの倍数であるＢ×（Ｅ₃−Ｅ₂）桁だけ
シフトすればよい。

【００３６】本実施例の表記が高速な演算を保証するた
めには、Ｂ×（Ｅ₃−Ｅ₂）が小さな値に最適化すること
である。即ち、１つのプログラム内で、互いに加減乗
除、或いは論理演算される関係にある数値データについ
て、その数値データの入力時点での桁数に基数部Ｂを合
わせれば、シフト無しで、加減算や論理比較を行うこと
が出来る確率が高くなり演算速度が向上する。また、同
じプログラム内の他の手続部分で異なる桁数の入力デー
タが発生すれば、その手続部分で、新たに基数部Ｂの値
を設定すればよい。

【００３７】また、基数Ｂは、入力データの有効数字の
桁数（二進データの場合はビット数）に一致させてもよ
い。第９図は、前述の（２）式の形式で表現される浮動
小数点数値データの演算をアセンブラベースで行うシス
テムの適用例の構成を示す。即ち、同図のシステムは、
浮動小数点データの演算を行う専用のハードウエアを持
たずに、ソフトウエアにより擬似的に浮動小数点演算を
行うものであるために、プログラマは、上記表記を良く
理解していること、浮動小数点データの加減乗除は、第
８図の形式で表されたデータの加減乗除となること、こ
のために、基数部Ｂの値を何に合わせるべきかを熟知し
ていること、更に、前述の「２の補数処理」プログラム
を組み込むことを前提とする。

【００３８】第９図の例では、「２の補数処理」プログ
ラムは、ユーザによって記述され、コンパイルされて、
そのオブジェクトコードはメモリ６内に格納される。第
８図のデータ形式に従って、例えば、浮動小数点データ
Ｒ₁，Ｒ₂の加減算は、Ｅ₁Ｂ＝Ｅ₂Ｂであれば、Ｓ₁，Ｓ₂
に従ったＭ₁とＭ₂の加減算を行えばよい。また、Ｅ₁Ｂ
≠Ｅ₂Ｂであれば、Ｅ₁Ｂ＝Ｅ₂Ｂとなるように、仮数部
Ｍ₁またはＭ₂のシフトを行って新たな仮数部Ｍ₁または
Ｍ₂を生成してから、Ｓ₁，Ｓ₂に従った仮数部Ｍ₁または
Ｍ₂の加減算を行う。

【００３９】前述したように、最適化を行っていれば、
Ｅ₁Ｂ−Ｅ₂Ｂは小さな値であることが予想され、演算結
果が高速に得られる。一方、乗算（Ｒ₁×Ｒ₂）は、第８
図のレジスタＲにおいて、仮数部Ｍ＝Ｍ₁×Ｍ₂ 指数部Ｅ＝Ｅ₁＋Ｅ₂ 符号部Ｓ＝Ｓ₁EXORＳ₂ 基数部Ｂ＝Ｂ₀ となるように、プログラムを作成する。除算（Ｒ₁／
Ｒ₂）については仮数部Ｍ＝Ｍ₁／Ｍ₂ 指数部Ｅ＝Ｅ₁−Ｅ₂ 符号部Ｓ＝Ｓ₁EXORＳ₂ 基数部Ｂ＝Ｂ₀ となるようなプログラムを作成する。

【００４０】一方、比較処理を行う場合には、浮動小数
点データは、仮数部Ｍと指数部Ｅとにより構成されるか
ら、「２の補数処理」は、仮数部Ｍの数値と指数部Ｅの
数値の双方に対して行わなくてはならないから、このよ
うな２の補数処理のプログラムを生成してメモリ９内に
格納する。尚、この第１実施例では、２つの実数間で指
数部Ｅの数値を一致させることは、（Ｘ^B）^Eの標記を
用いることにより容易である。この特徴を利用すると、
本発明の比較処理における「２の補数の演算処理」は、
指数部が一致した２つの数値データにおいて、仮数部と
指数部とを連続した二進値で表し、この二進値の２の補
数を演算しても良い。即ち、本実施例では、指数部Ｅと
仮数部Ｍと基数部Ｂとを連続して３１ビットの１つの二
進数と見なし、この３１ビットの二進数を反転し、更に
１を足すことにより２の補数を演算するのである。この
３１ビットの１つの二進数は元の数値と異なる値を有す
るが、大小比較においては値の絶対値が問題とならない
ので、上記の見なし処理に不都合は発生しない。

【００４１】

【実施例２】本発明の実施形態の数値演算処理装置は、
オブジェクトコンピュータが浮動小数点演算のハードウ
エアを有する場合についても適用できる。第１０図は、
そのオブジェクトコンピュータの構成を示す。第１０図
において、加減算ユニット（ＡＬＵ）２３は、加減算、
及び、シフト演算、比較演算などの機能を有する周知の
ユニットである。このユニットには２つの入力レジスタ
２１，２２と１つの出力レジスタ２４とが接続されてい
る。

【００４２】第１０図のシステムの特徴は、ＩＥＥＥ形
式の浮動小数点データ又は整数データの入力を許容す
る。入力が整数データであれば、整数データ形式で加減
算を行って、整数データ形式で出力し、入力がＩＥＥＥ
形式の浮動小数点データ形式であれば、変換器２０によ
り（２）式の形式の数値データに変換して、ＡＬＵ２３
により加減算を行い、加減算の結果を変換器２５により
ＩＥＥＥ形式の浮動小数点データに戻して出力する。

【００４３】変換器２０は、第１１図の構成のハードウ
エアを有する。即ち、式（２）の形式へのフォーマット
変換を行うユニット２０ａと、フォーマット変換された
３１ビットのデータ（指数部Ｅと仮数部Ｍと基数部Ｂ）
を反転する反転器２０ｂと、１を加算する加算器２０ｃ
と、マルチプレクサ２０ｄとを有する。マルチプレクサ
２０ｄは、実行命令が加減乗除算命令であるときは、フ
ォーマット変換を行ったのみのデータである入力Ａを選
択し、比較命令を実行するときは、入力Ｂ（２の補数処
理を行われたもの）を選択する。

【００４４】第１０図システムの特徴は、ＩＥＥＥ形式
形式で記述された既存のソフトウエア資産をそのまま継
承できながら、しかも演算速度は向上させることが出来
る点にある。

【００４５】

【実施例３】本発明の浮動小数点表記による数値データ
の演算（加減算又は比較）は、マイクロコードにより制
御されるオブジェクトコンピュータ（特に、マイクロコ
ンピュータシステム）に対しても適用できる。第１１図
はそのコンピュータシステムの構成を表す。このシステ
ムは二重バス構造になっていて、所謂システムバスと呼
ばれているデータバスとアドレスバスは、不図示のメモ
リ（アプリケーションプログラムが記憶されているメモ
リ）と、前記メモリへのアクセスアドレスを格納するア
ドレスレジスタ（ＡＲ）と、前記メモリから／へのデー
タを格納するデータレジスタ（ＤＲ）と、Ｉ／Ｏ（メモ
リマップＩ／Ｏ）３６とに接続されている。

【００４６】前記アプリケーションプログラムの実行ア
ドレスはプログラムカウンタ３３（ＰＣ）に記憶され
る。ＰＣ３３とＡＲ３２とＤＲ３５とインストラクショ
ンレジスタ（ＩＲ）３７は内部バス３４に接続されてい
る。４６は、算術加算、論理和、論理積、シフト、NOT
等の論理演算を行うＡＬＵユニットである。本実施例が
行う浮動小数点演算は、このＡＬＵ４６と、汎用レジス
タ（Ｒ₁〜Ｒ_n）と、マルチプレクサ（４２，４３）と、
内部レジスタＡＡ４４と内部レジスタＢＢ４５と、出力
レジスタＯＵＴ４７とによって構成される浮動小数点演
算ユニットによって実現される。

【００４７】本実施例の浮動小数点演算ユニットにおい
ては、仮数部２４ビット、指数部７ビット、符号１ビッ
トの都合３２ビットを１ワードとする。この浮動小数点
演算ユニットの実行制御は、メモリ３９に記憶されたマ
イクロコードによってなされる。メモリ３９は制御記憶
（即ち、マイクロコード）を記憶するメモリＣＭであ
る。制御記憶ＣＭ３９では、例えば１６ビットのコント
ロール信号と、例えば８ビットの次命令アドレス信号と
を含む２４ビットが１ワードを構成する。制御記憶ＣＭ
３９がアクセスされて、その番地の内容が読み出される
と、その内容は１６ビットのコントロール信号と８ビッ
トの次命令アドレス信号とを含む。これらのデータはデ
ータレジスタＣＭＤＲ４０に記憶される。ＣＭＤＲ４０
に記憶された１６ビットのコントロール信号は、前述の
浮動小数点演算ユニットに送られて、マルチプレクサ
（４２，４３）、ＡＬＵ６などを制御する。またＣＭＤ
Ｒ４０に記憶された８ビットの次命令アドレス信号は、
制御記憶アドレスレジスタＣＭＡＲ３８に送られる。Ｃ
ＭＡＲ３８に格納されたアドレスの内容に従って、制御
記憶ＣＭ３９の内容が読み出され、この内容が、次に浮
動小数点演算ユニットを制御するマイクロコードを規定
する。

【００４８】ＣＭＡＲ３８への入力は、前述の８ビット
の次命令アドレス信号、又は、インストラクションレジ
スタＩＲ３７の出力のいずれかである。第１３Ａ図に、
ＩＲ３７のフォーマットを示す。浮動小数点演算ユニッ
トに用意された命令は、第１３Ａ図に示すように、９種
類有る。アプリケーションプログラムのコードが、ＰＣ
３３によって読み出され、読み出された命令コードがＩ
Ｒレジスタ３７に格納される。その命令コードの先頭３
ビットによって浮動小数点演算ユニットに対する命令の
種類の相違を判断する。

【００４９】第１３Ｂ図にＣＭ３９のメモリマップを示
す。即ち、ＩＲレジスタ３７にセットされたコードか
ら、ＣＭ３９のポインタ領域によって示される番地に、
対応する処理のマイクロコード群が格納されている。ア
プリケーションプログラムは、基数部Ｂを設定したいと
きは、アセンブラプログラムによって、命令コード＝０
００１、オペランド＝Ｂとなるようなプログラムコード
を生成され付加されている。このコードが実行される
と、命令コード＝０００１がＣＭＡＲ３８に供給され
て、第１３Ｂ図の命令コード＝０００１に対応するポイ
ンタアドレスが読み出されて、その内容が再びＣＭＡＲ
３８にセットされて、００１命令（即ち、基数部Ｂの値
をセットする処理）の最初のマイクロコードが実行され
る。

【００５０】また、内部レジスタＲ₁に固定小数点形式
のデータをセットしたいときは、命令コード＝００１０
のプログラムコードをアプリケーションプログラム中に
生成する。また、内部レジスタＲ₂に固定小数点形式の
データをセットしたいときは、命令コード＝００１１の
プログラムコードをアプリケーションプログラム中に生
成され付加される。

【００５１】また、内部レジスタＲ₁，Ｒ₂にセットされ
ている２つの数値データを（２）式の形式に変換すると
きは、アセンブラは命令０１００を生成する。また、内
部レジスタＲ₁，Ｒ₂にセットされている２つの数値デー
タを（２）式の形式に変換したのちに、「２の補数処
理」を施すときは、アセンブラは命令０１００を生成す
る。

【００５２】更に、比較するときは、アセンブラは命令
コード＝１００１のプログラムコードをアプリケーショ
ンプログラム中に生成し付加する。第１４Ａ図，第１４
Ｂ図，第１４Ｃ図は、命令コード１０００の処理手順を
示す。即ち、この処理手順は、レジスタＲ₁，Ｒ₂に既に
セットされている固定小数点形式のデータを、本方式の
形式（Ｂ＝８）に変換し、更に、２の補数処理を行うマ
イクロプログラム６９（第１３Ｂ図）の手順を示す。
尚、レジスタＲ₁，Ｒ₂には既に命令＝０１０、又は０１
１によって固定小数点方式のデータが格納されている。
そこで、第１４Ａ図，第１４Ｂ図は、レジスタＲ₁に既
にセットされている固定小数点形式のデータを、本方式
の形式に変換して、レジスタＲ₁に再格納するマイクロ
プログラム６３（第１３Ｂ図）の手順を示す。レジスタ
Ｒ₂にセットされているデータを本方式の形式に変換す
る手順は、同じなので、省略する。

【００５３】第１４Ａ図のステップＳ２において、Ｒ₁
の内容を入力レジスタＡＡ４４にロードする。ステップ
Ｓ４では、レジスタＢＢ４５に＠００００００００＠
（１６進）を入力する。ステップＳ６ではＡＬＵ４６で
Ａ−Ｂを演算し、結果をＯＵＴレジスタ４７に格納す
る。これにより、ＯＵＴレジスタ４７には、入力の固定
小数点データが記憶される。

【００５４】ステップＳ８では、Ａ−Ｂの符号、即ち、
Ａ（即ち、入力の固定小数点データ）の符号を調べる。
入力の固定小数点データの符号が正であれば、ステップ
Ｓ１０において、ＢＢレジスタ４５に＠ＦＦ０００００
０＠を格納する。一方、符号が負であれば、ステップＳ
１２で、ＯＵＴレジスタ４７には正の符号に変えられた
入力データが記憶されたことになる。このＯＵＴレジス
タの内容はステップＳ１４で入力レジスタＡＡ４４にも
どされ、ステップＳ１６では、ＢＢレジスタ４５に＠Ｆ
Ｆ０００００１＠を格納する。

【００５５】以上の処理により、ＡＡレジスタ４４に
は、固定小数点データの数値部分の絶対値が格納され
た。第１４Ｂ図のステップＳ２０では、ＡＬＵ４６によ
りＡＡレジスタ４４とＢＢレジスタ４５の内容の論理積
を演算して、結果をＯＵＴレジスタ４７に格納する。ス
テップＳ２２では、論理積の結果が０であるか否かを調
べる。結果が０であるときは、ステップＳ２４で、ＡＡ
レジスタ４４の内容を、ＡＬＵ４６によって、左に８ビ
ットシフト（巡回シフト）し、シフト結果をＯＵＴレジ
スタ４７に待避させ、ステップＳ２６では、待避させた
内容をＡＡレジスタ４４に戻す。ステップＳ２８では、
Ｌ４６によって、ＢＢレジスタ４５の内容を１だけイン
クリメントして、その結果をＯＵＴレジスタ４７に待避
し、ステップＳ３０では待避した内容をＢＢレジスタ４
５に戻す。

【００５６】そして、ステップＳ２０に戻って、ＡＡレ
ジスタ４４とＢＢレジスタ４５との論理積を演算して、
ステップＳ２２では、論理積の結果が０であるか否かを
調べる。ステップＳ２４で８ビットだけ左方向に巡回シ
フトするということは、固定集数点数のデータ部分を２
⁸で除算したことを意味する。即ち、本例では、基数部
Ｂ＝８（ビット）にセットしているので、ステップＳ２
４でデータを２⁸で除算し、ステップＳ２０で除算結果
をマスクし、ステップＳ２２で有意ビットの検出を確認
することにより、ステップＳ３２に進んできた時点の、
ＡＡレジスタ４４のＭＳＢ８ビットには仮数部データが
格納され、ＢＢレジスタ４５のＬＳＢ８ビットには指数
部データが格納されたことになる。

【００５７】そこで、ステップＳ３２，ステップＳ３４
では、仮数部データをＡＡレジスタ４４から取り出して
ＡＡレジスタ４４に格納し、ステップＳ３６，ステップ
Ｓ３８では指数部データをＢＢレジスタ４５から取り出
してＢＢレジスタ４５に格納し、ステップＳ４０，ステ
ップＳ４２では、ＡＡレジスタ４４とＢＢレジスタ４５
の論理和を計算してＡＡレジスタ４４に待避させる。こ
のとき、ステップＳ８でＹＥＳの判断がなされたいた場
合には符号ビットに１を代入してＡＡレジスタに待避さ
せる。ここで、ＡＡレジスタ４４は仮数部と指数部とを
併せて格納することになる。ステップＳ４４ではＢＢレ
ジスタ４５をゼロでクリアする。ステップＳ４６では、
ＡＡ−ＢＢを計算して結果をＯＵＴレジスタ４７に待避
する。

【００５８】ステップＳ５０〜ステップＳ５８の処理
は、２の補数処理である。即ち、ステップＳ５０ではＡ
Ａ−ＢＢの符号を調べ、正の時はステップＳ６０で、負
の時はステップＳ５２に進む。即ち、ＡＡ−ＢＢ＞０の
時は、ステップＳ４６で待避しておいたデータを、ステ
ップＳ６０でＲ₁レジスタに格納する。即ち、仮数部が
正の時は、２の補数処理を行う必要がないので、第１４
図の制御手順は固定小数点データを浮動小数点形式（２
式）に変換して終了する。

【００５９】一方、ＡＡ−ＢＢ＜０の時は、負のデータ
であるので、ステップＳ５２，ステップＳ５４でＡＡレ
ジスタ４４の内容の２の補数を演算するために、ＢＢ−
ＡＡ（ここで、ＢＢは０である）を演算してＯＵＴレジ
スタに格納する。尚、２の補数を演算するために、ビッ
トの反転を行ってから１を加算しても良い。次にステッ
プＳ５６では、符号としてマイナスを付与するために、
ＡＡレジスタ４４の内容に＠８００００００＠を加算す
る。換算された内容、即ち、２の補数値はステップＳ５
８，ステップＳ６０でＲ₁レジスタに格納される。

【００６０】以上の処理により、固定少数点データが本
実施例のデータ形式（第８図の形式の内、基数部Ｂを除
いた形式）であって、２の補数の形式に変換された。本
形式の数値データを従来の例えば固定小数点データ或い
はIEEEの浮動小数点データの変換することも、第１４Ａ
図，第１４Ｂ図，第１４Ｃ図の制御手順に類似の手順に
よって簡単に実現することが出来る。

【００６１】

【実施例４】本発明は、所謂高級言語で記述されたプロ
グラムに本発明の（２）式の形式を適用することも可能
である。第１５図は、本言語によって記述されたプログ
ラムの一例であり、固定小数点型の実数変数Ｒ₁の宣言
文（ＲＥＡＬＲ₁）と、本形式の実数変数Ｒ₂の宣言文
（ＲＥＡＬＢＲ₂），並びに基数部の変数Ｂの宣言文
（ＢＡＳＥＢ；）と、変数Ｂに値“４”を代入する手
続文（Ｂ：＝４；）と、固定少数点数Ｒ₁を同じく固定
小数点数Ｒ₂と比較する手続文（IF R1 > R2 THEN
....）とからなる。

【００６２】ここで、ＲＥＡＬＢやＢＡＳＥ等は、本実
施例のために設けられた予約語である。コンパイラは、
上記プログラムを第１６図のような中間言語に翻訳す
る。即ち、ステートメント１００では、固定小数点デー
タ＠−０００００００１＠を変数レジスタＲ₁にセット
する命令を生成する。ステートメント１０１では、任意
の固定小数点データ＠−０００００００２＠を変数レジ
スタＲ₂にセットする命令を生成する。ステートメント
１０２では、基数部変数Ｂに値４をセットする命令を生
成する。ステートメント１０３，１０４では、レジスタ
Ｒ₁およびＲ₂の内容を第８図の形式に変換する命令群を
生成する。ステートメント１０５では、レジスタＲ₁の
実数値とレジスタＲ₂の実数値とが共に負であるかを判
断する命令を生成する。この場合、負であればステップ
Ｓ１０６に進む命令コードを、正であればステップＳ１
０７に進む命令コードを生成する。

【００６３】ステートメント１０６では、レジスタ
Ｒ₁，Ｒ₂の内容を２の補数処理を行う命令コードを生成
する。実施例４のオブジェクトコンピュータは種々の形
式が取り得る。即ち、第１２図のマイクロコード駆動の
浮動小数点演算ユニットを有するコンピュータシステム
では、第１６図の各ステートメントは、第１２Ａ図の各
命令コードに置き換えることによって実現出来る。

【００６４】浮動小数点演算ユニットを有さないコンピ
ュータシステムでは、第１３Ａ図や第１３Ｂ図のマイク
ロコードに対応する命令コード群を、このオブジェクト
コンピュータの眼異例セットによって実現するコードを
生成することによって実現される。〈実施例の変形〉本
発明は上記実施例や実施例に限られることなく色々と修
正が可能である。

【００６５】例えば、本発明は、コンピュータの形式に
とらわれない。例えば、汎用コンピュータに対しても、
マイクロコンピュータシステムに対しても適用可能であ
る。また、浮動小数点演算処理のためのハードウエアを
有さず、その演算処理をソフトウエアによって実現する
ようなコンピュータシステムに対しても特に有効であ
る。

【００６６】また、本発明の記憶媒体は、磁気記憶に限
られず、光磁気記憶装置にも、また、フロッピーディス
クやハードウエアディスク、ＭＯ記憶装置にも適用可能
である。また、本発明の記憶媒体は、マイクロコンピュ
ータの制御記憶としてのＲＯＭにも及ぶ。

【００６７】

【発明の効果】以上説明したように、本発明によれば、
＋０と−０の数値を区別して処理できる数値データ演算
処理装置、処理方法、コンパイラ装置、コンパイラを記
憶した記憶媒体を提供できた。

【図面の簡単な説明】

【図１】従来のＩＥＥＥ提案の浮動小数点データの形
式を説明する図。

【図２】従来技術の問題点を説明する図。

【図３】従来技術の問題点を説明する図。

【図４】従来技術の問題点を説明する図。

【図５】従来技術の問題点を説明する図。

【図６Ａ】本発明の実施形態における比較方法を原理
的に説明する図。

【図６Ｂ】本発明の実施形態による２の補数の演算の
一例を示す図。

【図７】本発明の比較方法を浮動小数点データの比較
に適用した実施形態における、その浮動小数点データの
表現を説明する図。

【図８】前記実施形態における浮動小数点データの構
成の一例を説明する図。

【図９】２の補数生成プログラムをユーザ自身が作成
する形態の実施例１にかかるコンピュータシステムの構
成を示す図。

【図１０】実施例２にかかるコンピュータシステムの
構成を示す図。

【図１１】図１０におけるフォーマット変換器の詳細
な構成を説明する図。

【図１２】実施例３にかかるコンピュータシステムの
構成を示す図。。

【図１３Ａ】実施例３に用いられる命令の種類を説明
する図。

【図１３Ｂ】実施例３に用いられる制御記憶ＣＭの構
成を説明する図。

【図１４Ａ】実施例３のマイクロプログラムの制御手
順を示すフローチャート。

【図１４Ｂ】実施例３のマイクロプログラムの制御手
順を示すフローチャート。

【図１４Ｃ】実施例３のマイクロプログラムの制御手
順を示すフローチャート。

【図１５】実施例４にかかるプログラム表現を用いた
一例としてのプログラムの図。

【図１６】実施例４にかかるコンパイラの機能を説明
する図。

Claims

【特許請求の範囲】

【請求項１】符号部と数値部とにより表される数値デ
ータを比較する演算処理装置において、比較対象の２つの数値データが負数であるか否かを検出
する手段と、比較対象の２つの数値データが負数である場合に、両数
値データの数値部の２の補数を演算する補数演算手段
と、数値部の２の補数を比較する手段と、を具備すること特徴とする数値データ演算処理装置。
【請求項２】符号部と数値部とにより表される数値デ
ータをコンピュータにより比較する数値データ演算処理
方法において、比較対象の２つの数値データが負数であるか否かを判断
し、比較対象の２つの数値データが負数である場合に、両数
値データの数値部の２の補数を演算し、演算された２の補数同士を比較する、こと特徴とする数値データ演算処理方法。
【請求項３】前記数値データは、数値部が仮数部と指
数部とからなる少数であることを特徴とする請求項１に
記載の数値データの演算処理装置。
【請求項４】前記数値データは、数値部が仮数部と指
数部とからなる少数であることを特徴とする請求項２に
記載の数値データの演算処理方法。
【請求項５】前記補数演算手段は、入力の数値データ
を二進数に変換し、全てのビットを反転し、１を加算す
ることにより２の補数を得ることを特徴とする請求項１
に記載の数値データの演算処理装置。
【請求項６】前記補数演算行程は、入力の数値データ
を二進数に変換し、全てのビットを反転し、１を加算す
ることにより２の補数を得ることを特徴とする請求項２
に記載の数値データの演算処理方法。
【請求項７】マップを記憶する手段を更に有し、比較
対象の２つの数値データはマップ中のデータであること
を特徴とする請求項１に記載の数値データの演算処理装
置。
【請求項８】マップを記憶し、比較対象の２つの数値
データはマップ中のデータであることを特徴とする請求
項２に記載の数値データの演算処理方法。
【請求項９】前記比較手段は２の補数の絶対値を比較
することを特徴とする請求項１に記載の数値データの演
算処理装置。
【請求項１０】前記比較手段は２の補数の絶対値を比
較することを特徴とする請求項２に記載の数値データの
演算処理方法。
【請求項１１】前記補数演算手段は、指数部の２の補
数を演算することを特徴とする請求項３に記載の数値デ
ータの演算処理装置。
【請求項１２】前記補数演算行程は、指数部の２の補
数を演算することを特徴とする請求項４に記載の数値デ
ータの演算処理方法。
【請求項１３】前記補数演算手段は、仮数部の２の補
数を演算することを特徴とする請求項３に記載の数値デ
ータの演算処理装置。
【請求項１４】前記補数演算行程は、仮数部の２の補
数を演算することを特徴とする請求項４に記載の数値デ
ータの演算処理方法。
【請求項１５】前記補数演算手段は、仮数部と指数部
の合成数の２の補数を演算することを特徴とする請求項
３に記載の数値データの演算処理装置。
【請求項１６】前記補数演算行程は、仮数部と指数部
の合成数の２の補数を演算することを特徴とする請求項
４に記載の数値データの演算処理方法。
【請求項１７】数値データを演算処理するコンピュー
タプログラムを翻訳するコンパイラ装置において、ソースプログラム中に比較文を検出する手段と、検出された比較文のオブジェクトコードとして、比較対
象の２つの数値データの正負を検出するコードと、前記
数値データの２の補数値を生成するコードとを生成する
生成部とを具備することを特徴とするコンパイラ装置。
【請求項１８】数値データを演算処理するコンピュー
タプログラムを記憶する記憶媒体において、ソースプログラム中に比較文を検出する第１のプログラ
ムコードと、検出された比較文のオブジェクトコードとして、比較対
象の２つの数値データの正負を検出するコードと、前記
数値データの２の補数値を生成するコードとを生成する
第２のプログラムコードとを記憶することを特徴とする
記憶媒体。