JPH11109887A - Liquid crystal display panel and its production - Google Patents

Liquid crystal display panel and its production

Info

Publication number
JPH11109887A
JPH11109887A JP27165197A JP27165197A JPH11109887A JP H11109887 A JPH11109887 A JP H11109887A JP 27165197 A JP27165197 A JP 27165197A JP 27165197 A JP27165197 A JP 27165197A JP H11109887 A JPH11109887 A JP H11109887A
Authority
JP
Japan
Prior art keywords
wiring
forming
terminal
liquid crystal
bus line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP27165197A
Other languages
Japanese (ja)
Other versions
JP3929564B2 (en
Inventor
Kouji Tsukadai
浩司 塚大
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP27165197A priority Critical patent/JP3929564B2/en
Publication of JPH11109887A publication Critical patent/JPH11109887A/en
Application granted granted Critical
Publication of JP3929564B2 publication Critical patent/JP3929564B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent a breakage by static electricity at the time of production and to surely detect the disconnection and short-circuit of bus lines, by providing the panel with a protective wiring connected to capacitor electrodes and a high-resistance wiring connecting driving terminals and the protective wiring. SOLUTION: The capacitor electrodes 15 are formed above or below the driving terminals 24 and capacitors are formed between the capacitor electrodes 15 and the driving terminals 24. As a result, the failure of the bus lines by the static electricity may be averted in a production stage for the liquid crystal display panels. The capacitor electrodes 15 are connected to the protective wiring 13 and the respective bus lines 21 are connected to each other via the high-resistance wiring 33. If, therefore, the resistance value between adjacent terminals 25 for inspection is measured, the value adding the resistance value of the bus lines 21 and the resistance value of the high-resistance wiring 33 is attained. If, on the other hand, the short-circuit arises between the adjacent bus lines 21, the resistance value between the adjacent terminals 25 for inspection diminishes by as much as at least the respective value-component of the high-resistance wiring 33 and the generation of the short-circuit is surely detected.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、製造時に発生する
静電気による破損を防止し、バスラインの断線及び短絡
を高精度で検出可能とした液晶表示パネル及びその製造
方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display panel capable of preventing breakage due to static electricity generated at the time of manufacture and detecting a disconnection and a short circuit of a bus line with high accuracy, and a method of manufacturing the same.

【0002】[0002]

【従来の技術】液晶表示パネルは、薄くて軽量であると
ともに低電圧で駆動できて消費電力が少ないという長所
があり、近年、パーソナルコンピュータのディスプレイ
やテレビ等に広く使用されるようになった。一般的なT
N(Twisted Nematic )型液晶表示パネルは、2枚の透
明ガラス基板の間に液晶を封入した構造を有している。
それらのガラス基板の相互に対向する2つの面(対向
面)のうち、一方の面側にはブラックマトリクス、カラ
ーフィルタ、対向電極及び配向膜等が形成され、また他
方の面側にはTFT(薄膜トランジスタ)、画素電極及
び配向膜等が形成されている。更に各ガラス基板の対向
面と反対側の面には、それぞれ偏光板が貼り付けられて
いる。これらの2枚の偏光板は、例えば偏光板の偏光軸
が互いに直交するように配置され、これによれば、電界
をかけない状態では光を透過し、電界を印加した状態で
は遮光するモード、すなわちノーマリーホワイトモード
となる。また、2枚の偏光板の偏光軸が平行な場合に
は、電界をかけない状態では光を遮光し、電界を印加し
た状態では透過するモード、すなわちノーマリーブラッ
クモードとなる。
2. Description of the Related Art Liquid crystal display panels have the advantages that they are thin and lightweight, can be driven at a low voltage, and consume little power. In recent years, liquid crystal display panels have been widely used for displays of personal computers and televisions. General T
An N (Twisted Nematic) liquid crystal display panel has a structure in which liquid crystal is sealed between two transparent glass substrates.
Of two surfaces (opposing surfaces) of the glass substrates facing each other, a black matrix, a color filter, a counter electrode, an alignment film, and the like are formed on one surface side, and a TFT ( Thin film transistor), a pixel electrode, an alignment film, and the like. Further, a polarizing plate is attached to a surface of each glass substrate opposite to the facing surface. These two polarizing plates are arranged, for example, such that the polarization axes of the polarizing plates are orthogonal to each other. According to this, a mode in which light is transmitted when no electric field is applied and light is blocked when an electric field is applied, That is, a normally white mode is set. When the polarization axes of the two polarizing plates are parallel to each other, the mode is a mode in which light is blocked when no electric field is applied and light is transmitted when an electric field is applied, that is, a normally black mode.

【0003】ところで、液晶表示パネルの製造歩留まり
を向上させるために、2枚の基板を組み合わせてパネル
を形成する前に検査を行って、欠陥がある場合には欠陥
部分を修正する必要がある。図7は、従来の液晶表示パ
ネルの検査方法を示す模式図である。検査対象となるガ
ラス基板50上には、複数本のドレインバスライン53
及び複数本のゲートバスライン54が形成されている。
各ドレインバスライン53は相互に平行に配置されてお
り、各ゲートバスライン54はドレインバスライン53
に直角に交差して配置されている。これらのドレインバ
スライン53及びゲートバスライン54により区画され
た矩形状の各画素領域にはITO(インジウム酸化ス
ズ)からなる画素電極(図示せず)が形成されている。
By the way, in order to improve the production yield of the liquid crystal display panel, it is necessary to carry out an inspection before forming a panel by combining two substrates, and to correct a defective portion when there is a defect. FIG. 7 is a schematic view showing a conventional method for inspecting a liquid crystal display panel. A plurality of drain bus lines 53 are provided on the glass substrate 50 to be inspected.
Also, a plurality of gate bus lines 54 are formed.
Each drain bus line 53 is arranged in parallel with each other, and each gate bus line 54 is
Are arranged at right angles to each other. A pixel electrode (not shown) made of ITO (indium tin oxide) is formed in each rectangular pixel region defined by the drain bus line 53 and the gate bus line 54.

【0004】各ドレインバスライン53の一方の端部は
駆動用端子55に接続され、他方の端部は検査用端子5
6に接続されている。駆動用端子55は基板50の一辺
に沿って直線状に配列されている。これらの駆動用端子
55の外側には、静電気によるドレインバスライン53
の損傷を防ぐための保護配線51aが形成されており、
各駆動用端子55はこの保護配線51aに電気的に接続
されている。
One end of each drain bus line 53 is connected to a drive terminal 55, and the other end is connected to a test terminal 5.
6 is connected. The driving terminals 55 are linearly arranged along one side of the substrate 50. Drain bus lines 53 due to static electricity are provided outside these drive terminals 55.
Protection wiring 51a for preventing damage to the
Each drive terminal 55 is electrically connected to the protection wiring 51a.

【0005】これと同様に、各ゲートバスライン54の
一方の端部は駆動用端子57に接続され、他方の端部は
検査用端子58に接続されている。駆動用端子57は基
板50の他の辺に沿って直線状に配列されており、これ
らの駆動用端子57の外側には、保護配線51bが形成
されている。各駆動用端子57は保護配線51bに電気
的に接続されている。保護配線51aと保護配線51b
とは、保護配線間抵抗素子52を介して接続されてい
る。
Similarly, one end of each gate bus line 54 is connected to a drive terminal 57, and the other end is connected to an inspection terminal 58. The driving terminals 57 are linearly arranged along the other side of the substrate 50, and a protective wiring 51b is formed outside the driving terminals 57. Each drive terminal 57 is electrically connected to the protection wiring 51b. Protection wiring 51a and protection wiring 51b
Are connected via the inter-protection wiring resistance element 52.

【0006】液晶表示装置の製造工程において、図7に
示すように形成した基板を検査する場合、検査用端子5
6,58にプローブを接触させて、各端子56,58間
の抵抗値及び電流値を計測する。これにより、断線及び
短絡等の欠陥の有無を調べる。そして、欠陥が検出され
たときは欠陥を修復し、欠陥が検出されないときは検査
用端子55,57と保護配線51a,51bとの間を切
断して対向電極及びカラーフィルタが形成された基板と
組み合わせ、パネルを形成する。その後、パネル内に液
晶を封入し、駆動用端子56,58に駆動用回路基板を
接続する。
In the process of manufacturing a liquid crystal display device, when inspecting a substrate formed as shown in FIG.
The probe is brought into contact with the terminals 6, 58, and the resistance value and the current value between the terminals 56, 58 are measured. Thereby, the presence or absence of a defect such as a disconnection or a short circuit is checked. When a defect is detected, the defect is repaired. When no defect is detected, the inspection terminals 55 and 57 and the protection wirings 51a and 51b are cut to form a substrate on which the counter electrode and the color filter are formed. Combine and form a panel. Thereafter, liquid crystal is sealed in the panel, and a driving circuit board is connected to the driving terminals 56 and 58.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、上述し
た従来の方法では、駆動用端子55は保護配線51aに
接続され、駆動用端子57は保護端子51bに接続され
ているので、例えば駆動用端子55の近傍で隣接する2
本のドレインバスライン53間に短絡が発生したとする
と、抵抗値の変化が小さく短絡を検出できないことがあ
る。
However, in the above-mentioned conventional method, the driving terminal 55 is connected to the protection wiring 51a and the driving terminal 57 is connected to the protection terminal 51b. Two adjacent in the neighborhood of
If a short circuit occurs between the drain bus lines 53, the change in resistance value may be small and the short circuit may not be detected.

【0008】本発明の目的は、製造時に静電気による破
損を防止するとともに、バスラインの断線及び短絡を確
実に検出できる液晶表示パネル及びその製造方法を提供
することである。
SUMMARY OF THE INVENTION An object of the present invention is to provide a liquid crystal display panel capable of preventing breakage due to static electricity at the time of manufacturing, and reliably detecting disconnection and short circuit of a bus line, and a method of manufacturing the same.

【0009】[0009]

【課題を解決するための手段】上記した課題は、透明基
板と、前記透明基板上に形成されて該透明基板上の領域
を複数の画素領域に区画する複数本のバスラインと、前
記画素領域上に配置された透明画素電極と、前記複数本
のバスラインの各一端側に接続された駆動用端子及び各
他端側に接続された検査用端子と、前記駆動用端子の上
方又は下方に配置されて該駆動用端子とともに容量を構
成する容量電極と、前記容量電極に接続された保護配線
と、前記保護配線の材料に比べて高抵抗の材料からな
り、前記駆動用端子と前記保護配線とを接続する高抵抗
配線とを有することを特徴とする液晶表示パネルにより
解決する。
The above-mentioned object is achieved by providing a transparent substrate, a plurality of bus lines formed on the transparent substrate to partition an area on the transparent substrate into a plurality of pixel regions, A transparent pixel electrode disposed above, a driving terminal connected to one end of each of the plurality of bus lines, and an inspection terminal connected to each other end of the plurality of bus lines; and an upper or lower part of the driving terminal. A capacitor electrode disposed to form a capacitor together with the drive terminal; a protection wire connected to the capacitor electrode; and a material having a higher resistance than a material of the protection wire, the drive terminal and the protection wire. And a high resistance wiring for connecting the liquid crystal display panel and the liquid crystal display panel.

【0010】上記した課題は、透明基板上に第1の導電
膜を形成し、該第1の導電膜をパターニングしてゲート
バスラインと、容量電極と、該容量電極に接続した保護
配線とを形成する工程と、前記透明基板上の全面に第1
の絶縁膜を形成する工程と、前記第1の絶縁膜上に第2
の導電膜を形成し、該第2の導電膜をパターニングして
ドレインバスラインと、該ドレインバスラインの一端に
接続するとともに前記容量端子に対向する駆動用端子
と、前記ドレインバスラインの他端に接続する検査用端
子とを形成する工程と、前記透明基板上の全面に第2の
絶縁膜を形成する工程と、前記第2の絶縁膜に、前記駆
動用端子に連絡する第1のコンタクトホールと、前記検
査用端子に連絡する第2のコンタクトホールと、前記保
護配線に連絡する第3のコンタクトホールとを開孔する
工程と、前記透明基板の全面にインジウム酸化スズから
なる透明導電膜を形成する工程と、前記透明導電膜をパ
ターニングして画素電極を形成するとともに、前記保護
配線及び前記駆動用端子に接続する高抵抗配線を形成す
る工程とを有することを特徴とする液晶表示パネルの製
造方法により解決する。
[0010] The above-mentioned problem is to form a first conductive film on a transparent substrate and pattern the first conductive film to form a gate bus line, a capacitor electrode, and a protection wiring connected to the capacitor electrode. Forming a first substrate on the entire surface of the transparent substrate;
Forming an insulating film, and forming a second insulating film on the first insulating film.
Forming a conductive film, and patterning the second conductive film to form a drain bus line, a driving terminal connected to one end of the drain bus line and facing the capacitance terminal, and another end of the drain bus line. Forming a test terminal connected to the transparent substrate, forming a second insulating film on the entire surface of the transparent substrate, and forming a first contact on the second insulating film to contact the driving terminal. Forming a hole, a second contact hole communicating with the inspection terminal, and a third contact hole communicating with the protection wiring, and a transparent conductive film made of indium tin oxide over the entire surface of the transparent substrate Forming a pixel electrode by patterning the transparent conductive film and forming a high resistance wiring connected to the protection wiring and the driving terminal. It is solved by a method of manufacturing a liquid crystal display panel according to claim.

【0011】以下、本発明の作用について説明する。本
発明の液晶表示パネルにおいては、駆動用端子の上方又
は下方に容量電極が形成され、この容量電極と前記駆動
用端子との間で容量を構成する。また、前記容量電極は
保護配線に接続されている。これにより、液晶表示パネ
ルの製造工程において、静電気の影響によりバスライン
に電荷が蓄積されても、バスラインに蓄積された電荷は
駆動用端子と容量電極とにより構成される容量を介して
保護配線に流れ、静電気によるバスラインの破損が回避
される。
The operation of the present invention will be described below. In the liquid crystal display panel of the present invention, a capacitor electrode is formed above or below the drive terminal, and a capacitor is formed between the capacitor electrode and the drive terminal. Further, the capacitance electrode is connected to a protection wiring. Thus, in the manufacturing process of the liquid crystal display panel, even if electric charges are accumulated in the bus line due to the influence of static electricity, the electric charge accumulated in the bus line is transferred to the protective wiring via the capacitor formed by the driving terminal and the capacitor electrode. And the bus line is prevented from being damaged by static electricity.

【0012】また、本発明の液晶表示パネルにおいて
は、各バスライン間が高抵抗配線を介して接続されてい
る。このため、隣接する検査用端子間の抵抗値を測定す
ると、正常な場合はバスラインの抵抗値と高抵抗配線の
抵抗値とを加算した値となる。一方、隣接するバスライ
ン間に短絡が発生すると、隣接する検査用端子間の抵抗
値は少なくとも高抵抗配線の抵抗値分だけ小さくなり、
短絡の発生を確実に検出することができる。また、隣接
するバスラインのいずれか一方に断線が発生したは、隣
接する検査用端子間の抵抗値が無限大となり、断線の発
生を検出することができる。
Further, in the liquid crystal display panel of the present invention, each bus line is connected via a high resistance wiring. For this reason, when the resistance value between the adjacent test terminals is measured, it is a value obtained by adding the resistance value of the bus line and the resistance value of the high resistance wiring in a normal case. On the other hand, when a short circuit occurs between adjacent bus lines, the resistance value between the adjacent test terminals decreases by at least the resistance value of the high-resistance wiring,
The occurrence of a short circuit can be reliably detected. Further, when a disconnection occurs in one of the adjacent bus lines, the resistance value between the adjacent test terminals becomes infinite, and the occurrence of the disconnection can be detected.

【0013】このように、本発明の液晶表示パネルは、
製造時の静電気による破損を防止できるとともに、検査
時に短絡及び断線を確実に検出することができる。ま
た、本発明方法においては、ゲートバスラインとともに
容量電極及び保護配線を形成し、ドレインバスラインと
ともに駆動用端子を形成し、画素電極とともに高抵抗配
線を形成するので、製造工程の増加を回避しつつ、上記
構成の液晶表示パネルを製造できる。
As described above, the liquid crystal display panel of the present invention comprises:
It is possible to prevent damage due to static electricity at the time of manufacturing, and it is possible to reliably detect short-circuit and disconnection during inspection. In addition, in the method of the present invention, the capacitor electrode and the protection wiring are formed together with the gate bus line, the driving terminal is formed together with the drain bus line, and the high-resistance wiring is formed together with the pixel electrode. In addition, the liquid crystal display panel having the above configuration can be manufactured.

【0014】[0014]

【発明の実施の形態】以下、本発明の実施の形態につい
て、添付の図面を参照して説明する。図1〜図3は本発
明の実施の形態の液晶表示パネルの製造方法を工程順に
示す図、図4は同じくその製造方法により製造された液
晶表示パネルを示す模式的斜視図である。
Embodiments of the present invention will be described below with reference to the accompanying drawings. 1 to 3 are views showing a method of manufacturing a liquid crystal display panel according to an embodiment of the present invention in the order of steps, and FIG. 4 is a schematic perspective view showing a liquid crystal display panel manufactured by the same method.

【0015】まず、図1に示すように、ガラス基板10
上にCrをスパッタリングしてCr層を約2500Åの
厚さに形成し、このCr層をパターニングして、相互に
平行に配置された複数本のゲートバスライン11と、ゲ
ートバスライン11に接続するゲート電極12と、表示
領域の外側に配置された保護配線13と、保護配線13
に接続した容量電極15とを形成する。
First, as shown in FIG.
A Cr layer is sputtered thereon to form a Cr layer with a thickness of about 2500 °, and the Cr layer is patterned and connected to a plurality of gate bus lines 11 arranged in parallel with each other and the gate bus lines 11. A gate electrode 12, a protection wiring 13 arranged outside the display area, and a protection wiring 13
Is formed with the capacitor electrode 15 connected to.

【0016】次に、基板10上の全面にSiNからなる
絶縁層(図示せず)を約4000Åの厚さに形成する。
そして、ゲート電極12の上方にTFTの活性層となる
シリコン層(図示せず)を選択的に形成する。次に、図
2に示すように、基板10上の全面にTiをスパッタリ
ングして厚さが約2000ÅのTi層を形成し、このT
i層をパターニングして、ゲートバスライン11に直交
する複数本のドレインバスライン21と、ドレイン電極
22と、ソース電極23と、ドレインバスライン21の
一端側に接続する駆動用端子24と、ドレインバスライ
ン21の他端側に接続する検査用端子25とを形成す
る。この場合、ドレイン電極22及びソース電極23は
ゲート電極12を挟んで配置され、ドレイン電極22は
ドレインバスライン21に接続される。また、駆動用端
子24とその下方の容量電極15及び両者の間の絶縁膜
とにより容量C(図4参照)が形成される。
Next, an insulating layer (not shown) made of SiN is formed on the entire surface of the substrate 10 to a thickness of about 4000 °.
Then, a silicon layer (not shown) serving as an active layer of the TFT is selectively formed above the gate electrode 12. Next, as shown in FIG. 2, Ti is sputtered on the entire surface of the substrate 10 to form a Ti layer having a thickness of about 2000 °.
By patterning the i-layer, a plurality of drain bus lines 21 orthogonal to the gate bus line 11, a drain electrode 22, a source electrode 23, a driving terminal 24 connected to one end of the drain bus line 21, and a drain An inspection terminal 25 connected to the other end of the bus line 21 is formed. In this case, the drain electrode 22 and the source electrode 23 are arranged with the gate electrode 12 interposed therebetween, and the drain electrode 22 is connected to the drain bus line 21. Further, a capacitance C (see FIG. 4) is formed by the driving terminal 24, the capacitance electrode 15 therebelow, and the insulating film between them.

【0017】次に、CVD法により、基板10上の全面
に例えばSiNからなる絶縁膜(図示せず)を形成す
る。そして、RIE(反応性イオンエッチング)法によ
り、この絶縁膜に、ソース電極23に連絡するコンタク
トホール(図示せず)、駆動用端子24に連絡するコン
タクトホール26a(図4参照)、検査用端子25に連
絡するコンタクトホール26b(図4参照)及び保護配
線13に連絡するコンタクトホール26cを開孔する。
Next, an insulating film (not shown) made of, for example, SiN is formed on the entire surface of the substrate 10 by the CVD method. Then, a contact hole (not shown) connected to the source electrode 23, a contact hole 26a (see FIG. 4) connected to the drive terminal 24, and an inspection terminal are formed in the insulating film by RIE (reactive ion etching). A contact hole 26b (see FIG. 4) connecting to the protection wiring 13 is opened.

【0018】次に、基板10上の全面にITO膜を約5
0nmの厚さに形成する。このITO膜はコンタクトホ
ール26a〜26c等を介してソース電極23、端子2
4,25及び保護配線13に電気的に接続される。次い
で、ITO膜をパターニングして、図3に示すように、
画素電極31、端子保護膜32、高抵抗配線33を形成
する。画素電極31はコンタクトホール(図示せず)を
介してソース電極23に電気的に接続され、端子保護膜
32はコンタクトホール26bを介して検査用端子25
に接続され、高抵抗配線33はコンタクトホール26a
を介して駆動用端子24に接続されるとともに、コンタ
クトホール26cを介して保護配線13に電気的に接続
される。
Next, an ITO film is formed on the entire surface of the
It is formed to a thickness of 0 nm. This ITO film is connected to the source electrode 23 and the terminal 2 via the contact holes 26a to 26c.
4 and 25 and the protection wiring 13. Next, the ITO film is patterned, as shown in FIG.
The pixel electrode 31, the terminal protection film 32, and the high resistance wiring 33 are formed. The pixel electrode 31 is electrically connected to the source electrode 23 via a contact hole (not shown), and the terminal protection film 32 is connected to the inspection terminal 25 via the contact hole 26b.
Is connected to the contact hole 26a.
Through the contact hole 26c, and is electrically connected to the protection wiring 13 through the contact hole 26c.

【0019】このようにして形成された液晶表示パネル
の基板において、パネルに組み立てる前に検査を行う。
この検査は、例えば隣接する端子間の抵抗値を測定する
ことにより行う。図5は隣接するドレインバスライン2
1間の欠陥を検査する際の等価回路を示す図である。但
し、この図5において、25a,25bは隣接するドレ
インバスライン21に接続された検査用端子であり、2
6a,26bは同じくその隣接するドレインバスライン
21に接続された駆動用端子である。また、R0 はドレ
インバスライン21の抵抗値を示し、Rは端子24a,
24b間の高抵抗配線33の抵抗値を示す。
An inspection is performed on the substrate of the liquid crystal display panel thus formed before assembling the panel.
This inspection is performed, for example, by measuring a resistance value between adjacent terminals. FIG. 5 shows an adjacent drain bus line 2
FIG. 3 is a diagram illustrating an equivalent circuit when inspecting for defects between the two. In FIG. 5, reference numerals 25a and 25b denote test terminals connected to the adjacent drain bus lines 21.
6a and 26b are driving terminals connected to the adjacent drain bus line 21 similarly. R0 indicates the resistance value of the drain bus line 21, and R indicates the terminal 24a,
The resistance value of the high resistance wiring 33 between 24b is shown.

【0020】ドレインバスライン21が正常な場合、検
査用端子25a,25b間の抵抗値は、(2×R0 +
R)となる。これに対し、図6に示すように、隣接する
ドレインバスライン21間が短絡しているときは、検査
用端子25a,25bから短絡箇所までのドレインバス
ライン21の抵抗値をR1 とすると、検査用端子25
a,25b間の抵抗値は(2×R1 )であり、正常なと
きに比べて抵抗値は著しく小さくなる。また、隣接する
ドレインバスライン21の少なくとも一方が断線してい
る場合は、端子25a,25b間の抵抗値は無限大にな
る。
When the drain bus line 21 is normal, the resistance between the inspection terminals 25a and 25b is (2 × R0 +
R). On the other hand, as shown in FIG. 6, when the adjacent drain bus lines 21 are short-circuited, if the resistance value of the drain bus lines 21 from the inspection terminals 25a, 25b to the short-circuit point is R1, Terminal 25
The resistance value between a and 25b is (2.times.R1), and the resistance value is extremely small as compared with the normal case. When at least one of the adjacent drain bus lines 21 is disconnected, the resistance value between the terminals 25a and 25b becomes infinite.

【0021】このように、本実施の形態によれば、隣接
する検査用端子25間の抵抗値を測定することにより、
ゲートバスライン21の断線及び短絡を確実に検出する
ことができる。また、本実施の形態においては、前述の
如く、端子24とその下方の端子15とにより構成され
る容量Cを介してドレインバスライン21と保護配線1
3とを容量結合するので、高抵抗配線33によりドレイ
ンバスライン21と保護配線13とを接続する前の状態
においても、静電気によるドレインバスライン21の破
損を防止することができる。
As described above, according to the present embodiment, by measuring the resistance value between the adjacent test terminals 25,
Disconnection and short circuit of the gate bus line 21 can be reliably detected. In the present embodiment, as described above, the drain bus line 21 and the protection wiring 1 are connected via the capacitor C constituted by the terminal 24 and the terminal 15 therebelow.
3 is capacitively coupled, it is possible to prevent the drain bus line 21 from being damaged by static electricity even before the drain bus line 21 and the protection wiring 13 are connected by the high resistance wiring 33.

【0022】なお、上述の実施の形態においては、容量
電極15をゲートバスライン11と同時に形成し、高抵
抗配線33を画素電極31と同時に形成する場合につい
て説明したが、容量電極15をゲートバスライン11と
は別工程で形成し、高抵抗配線33を画素電極31とは
別工程で形成してもよい。また、上述の実施の形態にお
いては、ドレインバスライン21の端部に接続された駆
動用端子とその下方に配置された容量電極との間で容量
を形成する場合について説明したが、駆動用端子の上方
に容量電極を形成してもよい。更に、ゲートバスライン
の駆動用端子の上方又は下方にも容量電極を形成するこ
とにより、静電気によるゲートバスラインの破損を防止
することができる。
In the above embodiment, the case where the capacitance electrode 15 is formed simultaneously with the gate bus line 11 and the high resistance wiring 33 is formed simultaneously with the pixel electrode 31 has been described. The high-resistance wiring 33 may be formed in a process different from that of the pixel electrode 31 in a process different from that of the line 11. Further, in the above-described embodiment, the case has been described where the capacitance is formed between the drive terminal connected to the end of the drain bus line 21 and the capacitor electrode disposed below the drive terminal. May be formed above the capacitor electrode. Further, by forming the capacitor electrode above or below the drive terminal of the gate bus line, damage to the gate bus line due to static electricity can be prevented.

【0023】[0023]

【発明の効果】以上説明したように、本発明の液晶表示
パネルによれば、駆動用端子の上方又は下方に配置され
て前記駆動用端子とともに容量を構成する容量電極と、
保護配線と、前記駆動用端子と前記保護配線とを接続す
る高抵抗配線とを有するので、静電気が前記容量を介し
て前記保護配線に流れ、静電気によるバスラインの破損
を回避できる。また、前記高抵抗配線を介して各バスラ
インが接続されているので、短絡時の抵抗の変化が大き
く、バスラインの断線だけでなく、短絡の発生を確実に
検出することができる。
As described above, according to the liquid crystal display panel of the present invention, a capacitor electrode disposed above or below a driving terminal and forming a capacitor together with the driving terminal;
Since the protection wiring and the high-resistance wiring for connecting the drive terminal and the protection wiring are provided, static electricity flows to the protection wiring via the capacitor, and damage to the bus line due to the static electricity can be avoided. Further, since each bus line is connected via the high-resistance wiring, a change in resistance at the time of short-circuit is large, so that not only disconnection of the bus line but also occurrence of short-circuit can be reliably detected.

【0024】また、本発明の液晶表示パネルの製造法方
によれば、ゲートバスラインと同時に容量電極及び保護
配線を形成し、画素電極と同時に高抵抗配線を形成する
ので、製造工程数の増加を抑制しつつ、上記の液晶表示
パネルを形成することができる。
According to the method of manufacturing a liquid crystal display panel of the present invention, the capacitance electrode and the protection wiring are formed at the same time as the gate bus line, and the high-resistance wiring is formed at the same time as the pixel electrode. The above-mentioned liquid crystal display panel can be formed while suppressing the above.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態の液晶表示パネルの製造方
法を示す図(その1)である。
FIG. 1 is a diagram (part 1) illustrating a method for manufacturing a liquid crystal display panel of an embodiment of the present invention.

【図2】本発明の実施の形態の液晶表示パネルの製造方
法を示す図(その2)である。
FIG. 2 is a diagram (part 2) illustrating the method for manufacturing the liquid crystal display panel of the embodiment of the present invention.

【図3】本発明の実施の形態の液晶表示パネルの製造方
法を示す図(その3)である。
FIG. 3 is a diagram (part 3) illustrating the method for manufacturing the liquid crystal display panel of the embodiment of the present invention.

【図4】本発明の実施の形態の液晶表示パネルを示す模
式的斜視図である。
FIG. 4 is a schematic perspective view showing a liquid crystal display panel according to an embodiment of the present invention.

【図5】隣接するドレインバスライン間の欠陥を検査す
る際の等価回路を示す図である。
FIG. 5 is a diagram showing an equivalent circuit when a defect between adjacent drain bus lines is inspected.

【図6】隣接するドレインバスライン間に短絡が発生し
た場合の等価回路を示す図図である。
FIG. 6 is a diagram showing an equivalent circuit when a short circuit occurs between adjacent drain bus lines.

【図7】従来の液晶表示パネルを示す模式図である。FIG. 7 is a schematic view showing a conventional liquid crystal display panel.

【符号の説明】[Explanation of symbols]

10,50 ガラス基板 11,54 ゲートバスライン 13,51a,51b 保護配線 15 容量電極 21,53 ドレインバスライン 24,55,57 駆動用端子 25,56,58 検査用端子 26a,26b,26c コンタクトホール 31 画素電極 32 端子保護膜 33 高抵抗配線 10, 50 Glass substrate 11, 54 Gate bus line 13, 51a, 51b Protection wiring 15 Capacitance electrode 21, 53 Drain bus line 24, 55, 57 Driving terminal 25, 56, 58 Inspection terminal 26a, 26b, 26c Contact hole 31 pixel electrode 32 terminal protection film 33 high resistance wiring

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 透明基板と、 前記透明基板上に形成されて該透明基板上の領域を複数
の画素領域に区画する複数本のバスラインと、 前記画素領域上に配置された透明画素電極と、 前記複数本のバスラインの各一端側に接続された駆動用
端子及び各他端側に接続された検査用端子と、 前記駆動用端子の上方又は下方に配置されて該駆動用端
子とともに容量を構成する容量電極と、 前記容量電極に接続された保護配線と、 前記保護配線の材料に比べて高抵抗の材料からなり、前
記駆動用端子と前記保護配線とを接続する高抵抗配線と
を有することを特徴とする液晶表示パネル。
A transparent substrate; a plurality of bus lines formed on the transparent substrate to partition a region on the transparent substrate into a plurality of pixel regions; and a transparent pixel electrode disposed on the pixel region. A drive terminal connected to one end of each of the plurality of bus lines and a test terminal connected to each other of the plurality of bus lines; and a capacitor disposed above or below the drive terminal and having a capacitance together with the drive terminal. And a protection wiring connected to the capacitance electrode, and a high resistance wiring made of a material having a higher resistance than the material of the protection wiring and connecting the driving terminal and the protection wiring. A liquid crystal display panel comprising:
【請求項2】 前記高抵抗配線は前記画素電極と同じ材
料により形成されていることを特徴とする請求項1に記
載の液晶表示パネル。
2. The liquid crystal display panel according to claim 1, wherein said high resistance wiring is formed of the same material as said pixel electrode.
【請求項3】 透明基板上に第1の導電膜を形成し、該
第1の導電膜をパターニングしてゲートバスラインと、
容量電極と、該容量電極に接続した保護配線とを形成す
る工程と、 前記透明基板上の全面に第1の絶縁膜を形成する工程
と、 前記第1の絶縁膜上に第2の導電膜を形成し、該第2の
導電膜をパターニングしてドレインバスラインと、該ド
レインバスラインの一端に接続するとともに前記容量端
子に対向する駆動用端子と、前記ドレインバスラインの
他端に接続する検査用端子とを形成する工程と、 前記透明基板上の全面に第2の絶縁膜を形成する工程
と、 前記第2の絶縁膜に、前記駆動用端子に連絡する第1の
コンタクトホールと、前記検査用端子に連絡する第2の
コンタクトホールと、前記保護配線に連絡する第3のコ
ンタクトホールとを開孔する工程と、 前記透明基板の全面にインジウム酸化スズからなる透明
導電膜を形成する工程と、 前記透明導電膜をパターニングして画素電極を形成する
とともに、前記保護配線及び前記駆動用端子に接続する
高抵抗配線を形成する工程とを有することを特徴とする
液晶表示パネルの製造方法。
3. A method for forming a first conductive film on a transparent substrate, patterning the first conductive film, forming a gate bus line,
Forming a capacitor electrode and a protective wiring connected to the capacitor electrode; forming a first insulating film on the entire surface of the transparent substrate; and forming a second conductive film on the first insulating film Is formed, and the second conductive film is patterned to be connected to a drain bus line, one end of the drain bus line, a driving terminal facing the capacitor terminal, and the other end of the drain bus line. A step of forming an inspection terminal; a step of forming a second insulating film on the entire surface of the transparent substrate; a first contact hole communicating with the driving terminal in the second insulating film; Forming a second contact hole connected to the inspection terminal and a third contact hole connected to the protection wiring; and forming a transparent conductive film made of indium tin oxide on the entire surface of the transparent substrate. Process , Thereby forming a pixel electrode by patterning the transparent conductive film, a method of manufacturing a liquid crystal display panel; and a step of forming a high-resistance wiring to be connected to the protective wiring and the drive terminals.
JP27165197A 1997-10-03 1997-10-03 Liquid crystal display panel and manufacturing method thereof Expired - Lifetime JP3929564B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27165197A JP3929564B2 (en) 1997-10-03 1997-10-03 Liquid crystal display panel and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27165197A JP3929564B2 (en) 1997-10-03 1997-10-03 Liquid crystal display panel and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH11109887A true JPH11109887A (en) 1999-04-23
JP3929564B2 JP3929564B2 (en) 2007-06-13

Family

ID=17503018

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27165197A Expired - Lifetime JP3929564B2 (en) 1997-10-03 1997-10-03 Liquid crystal display panel and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3929564B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003043521A (en) * 2001-07-31 2003-02-13 Fujitsu Ltd Substrate for active matrix type liquid crystal display device, and liquid crystal display device provided therewith
JP2010122675A (en) * 2008-11-18 2010-06-03 Samsung Electronics Co Ltd Display substrate and display device having the same
CN112363083A (en) * 2020-11-25 2021-02-12 烟台正海科技股份有限公司 Capacitive touch screen sensor circuit detection board and detection method thereof
CN112965278A (en) * 2019-11-27 2021-06-15 奇景光电股份有限公司 Optical film lamination, variable light source device and face identification module
WO2023106568A1 (en) * 2021-12-08 2023-06-15 삼성전자주식회사 Display panel and display apparatus comprising same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003043521A (en) * 2001-07-31 2003-02-13 Fujitsu Ltd Substrate for active matrix type liquid crystal display device, and liquid crystal display device provided therewith
JP4516244B2 (en) * 2001-07-31 2010-08-04 シャープ株式会社 Substrate for active matrix liquid crystal display device and liquid crystal display device including the same
JP2010122675A (en) * 2008-11-18 2010-06-03 Samsung Electronics Co Ltd Display substrate and display device having the same
CN112965278A (en) * 2019-11-27 2021-06-15 奇景光电股份有限公司 Optical film lamination, variable light source device and face identification module
CN112363083A (en) * 2020-11-25 2021-02-12 烟台正海科技股份有限公司 Capacitive touch screen sensor circuit detection board and detection method thereof
WO2023106568A1 (en) * 2021-12-08 2023-06-15 삼성전자주식회사 Display panel and display apparatus comprising same

Also Published As

Publication number Publication date
JP3929564B2 (en) 2007-06-13

Similar Documents

Publication Publication Date Title
US6128051A (en) Method for forming and apparatus including a liquid crystal display having shorting bar connector
US6642972B2 (en) Array substrate for a liquid crystal display and method for fabricating thereof with insulating stack made from TFT layers between crossed conductors
US6919931B2 (en) Array substrate for a liquid crystal display and method for fabricating thereof
JP2792634B2 (en) Active matrix substrate inspection method
US20040169781A1 (en) Repair method for defects in data lines and flat panel display incorporating the same
KR100684699B1 (en) Liquid crystal display and method of manufacturing the same
JP2000111937A (en) Electrooptic element and its production
JP4592717B2 (en) Modified structure and active device array substrate
JPH11119683A (en) Method of inspecting liquid crystal display panel
KR20000065730A (en) TFT array substrate of LCD device and method for testing the same
JP3929564B2 (en) Liquid crystal display panel and manufacturing method thereof
JPH1026750A (en) Liquid crystal display panel
JP3295025B2 (en) Manufacturing method of liquid crystal display device
JPH1115017A (en) Liquid crystal display device and production therefor
JP3805523B2 (en) Thin film device
JP3444753B2 (en) Active matrix type liquid crystal panel, its manufacturing method and driving method
JPH0394223A (en) Manufacture of active matrix display device
JPH117044A (en) Array substrate for display device
JP2001264788A (en) Method for connecting wiring electrodes, manufacturing method and defect correcting method for liquid crystal display device substrate, and method for manufacturing liquid crystal display device, and processing device used therefor
KR101010470B1 (en) Array substrate for LCD
JPH06222389A (en) Production of active matrix type liquid crystal display element
JPH0497136A (en) Manufacture of active matrix liquid crystal display device
JPH06130419A (en) Active matrix substrate
JPH09325354A (en) Manufacture of liquid crystal display device
JPH06214201A (en) Liquid crystal display device and device and method for its inspection

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040218

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040219

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050712

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050721

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050721

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050726

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051011

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070307

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100316

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110316

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120316

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120316

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130316

Year of fee payment: 6