JPH06222389A - Production of active matrix type liquid crystal display element - Google Patents

Production of active matrix type liquid crystal display element

Info

Publication number
JPH06222389A
JPH06222389A JP1236993A JP1236993A JPH06222389A JP H06222389 A JPH06222389 A JP H06222389A JP 1236993 A JP1236993 A JP 1236993A JP 1236993 A JP1236993 A JP 1236993A JP H06222389 A JPH06222389 A JP H06222389A
Authority
JP
Japan
Prior art keywords
wiring
liquid crystal
crystal display
conductive portion
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1236993A
Other languages
Japanese (ja)
Other versions
JP3162526B2 (en
Inventor
Naoto Takano
直人 高野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1236993A priority Critical patent/JP3162526B2/en
Publication of JPH06222389A publication Critical patent/JPH06222389A/en
Application granted granted Critical
Publication of JP3162526B2 publication Critical patent/JP3162526B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To reduce a fraction defective of a liquid crystal display element at the step of completion and to reduce a production cost by finding defective TFT array substrates having defects at the early step of production process by executing continuity inspections and short-circuit inspections at every production process of scanning lines and signal lines. CONSTITUTION:In a TFT array substrate 143, the scanning line 103 and the signal line 111 are connected with a common conductive part 141 composed of a first conductive part 107 and a second conductive part 113 via an electrical resistor composed of a semiconductor layer consisting of the same material as, for example, material used for a TFT element 121. Thus, when an inspection current is charged by applying a low voltage at both ends of the scanning line 103 or the signal line 111, the inspection current hardly flows through the electric resistor and the scanning line 103 and the signal line 111 are in the equivalent condition to being insulated. Consequently, the inspection of the scanning line 103 and the inspection of the signal line 111 can be executed respectively at respective production processes.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はアクティブマトリクス型
液晶表示素子の製造方法に係り、特にスイッチング素子
として薄膜トランジスタを用いたものに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing an active matrix type liquid crystal display device, and more particularly to a device using a thin film transistor as a switching device.

【0002】[0002]

【従来の技術】近年、液晶表示装置は、薄型、低消費電
力等の特徴を活かして、テレビあるいはグラフィックデ
ィスプレイなどの表示素子として盛んに利用されてい
る。
2. Description of the Related Art In recent years, liquid crystal display devices have been widely used as display elements for televisions, graphic displays, etc., by taking advantage of their features such as thinness and low power consumption.

【0003】中でも、薄膜トランジスタ(Thin Film Tr
ansistor;以下、TFTと略称)をスイッチング素子と
して用いたアクティブマトリックス型液晶表示装置は、
高速応答性に優れ、高画素数化に適しており、ディスプ
レイ画面の高画質化、大型化、カラー画像化を実現する
ものとして期待され、研究開発が進められ、既に実用に
供されているものもある。
Among them, a thin film transistor (Thin Film Tr
An active matrix type liquid crystal display device using an ansistor (hereinafter abbreviated as TFT) as a switching element is
It has excellent high-speed responsiveness and is suitable for increasing the number of pixels, and is expected to realize high image quality, large size, and color imaging of display screens, which has been researched and developed and is already in practical use. There is also.

【0004】このアクティブマトリックス型液晶表示装
置の表示素子部分は、一般的にTFTのようなスイッチ
ング用アクティブ素子とこれに接続された画素電極が配
設されたアクティブ素子アレイ基板と、これに対向して
配置される対向電極が形成された対向基板と、これら基
板間に挟持される液晶組成物と、さらに各基板の外表面
側に貼設される偏光板とからその主要部分が構成されて
いる。
The display element portion of this active matrix type liquid crystal display device is generally an active element array substrate provided with a switching active element such as a TFT and a pixel electrode connected thereto, and an active element array substrate opposed thereto. A main part is composed of a counter substrate having counter electrodes formed thereon, a liquid crystal composition sandwiched between these substrates, and a polarizing plate attached to the outer surface side of each substrate. .

【0005】図8は、その一例として従来の逆スタガー
型TFTをスイッチ素子として用いたアクティブマトリ
クス型液晶表示素子製造工程を、そのTFTアレイ基板
を中心として示す概略断面図である。
As an example, FIG. 8 is a schematic sectional view showing a manufacturing process of an active matrix type liquid crystal display element using a conventional inverted stagger type TFT as a switching element, focusing on the TFT array substrate.

【0006】まず、図8(a)に示すように、透明絶縁
基板801上のほぼ全面に、例えばスパッタリング法を
用いてタンタル(Ta)を成膜し、所定の形状にフォト
エッチングすることにより走査線803とゲート電極8
05および導電部807を同時に一体に形成した後、走
査線 1本ずつの導通を確認して断線検査を行なう。ま
た、隣り合う走査線803どうしの間の短絡を検査する
こともある。
First, as shown in FIG. 8A, a film of tantalum (Ta) is formed on almost the entire surface of a transparent insulating substrate 801, for example, by a sputtering method, and photoetched into a predetermined shape to perform scanning. Line 803 and gate electrode 8
05 and the conductive portion 807 are integrally formed at the same time, the continuity of each scanning line is confirmed and a disconnection inspection is performed. In addition, a short circuit between adjacent scan lines 803 may be inspected.

【0007】次に図8(b)に示すように、走査線80
3およびゲート電極805を覆うように透明絶縁基板8
01の主面ほぼ全面にわたって、窒化ケイ素(Si
x )膜からなるゲート絶縁膜809をプラズマCVD
法を用いて形成する。
Next, as shown in FIG. 8B, the scanning line 80
3 and the gate electrode 805 so as to cover the transparent insulating substrate 8
01 is almost entirely covered with silicon nitride (Si
The gate insulating film 809 made of N x ) film is formed by plasma CVD.
It is formed using the method.

【0008】次にプラズマCVD法を用いて、i型のア
モルファスシリコン(以下a−Siと略称)膜、SiN
x 膜を連続成膜した後、所定の形状にフォトエッチング
することにより半導体層811、エッチング保護層81
3を形成する。
Next, using a plasma CVD method, an i-type amorphous silicon (hereinafter abbreviated as a-Si) film and SiN are formed.
After the x film is continuously formed, the semiconductor layer 811 and the etching protection layer 81 are formed by photoetching into a predetermined shape.
3 is formed.

【0009】続いてプラズマCVD法によりn型のa−
Si膜を成膜し、所定の形状にフォトエッチングするこ
とによりオーミック層815、817を形成する。
Then, an n-type a-is formed by a plasma CVD method.
By forming a Si film and photoetching it into a predetermined shape, ohmic layers 815 and 817 are formed.

【0010】そして図8(c)に示すように、例えばス
パッタリング法を用いてITO膜を成膜し、所定の形状
にフォトエッチングすることにより画素電極819を形
成する。
Then, as shown in FIG. 8C, an ITO film is formed by using, for example, a sputtering method and photoetched into a predetermined shape to form a pixel electrode 819.

【0011】最後に、図8(d)に示すように、導電部
807と信号線821とを短絡させる部分のゲート絶縁
膜809を取り除いた後、例えばスパッタリング法を用
いてアルミニウム膜を成膜し所定の形状にフォトエッチ
ングすることにより、ドレイン電極823とソース電極
825および信号線821を形成する。そして信号線8
21の 1本ずつの導通を確認することで、その断線検査
を行なう。
Finally, as shown in FIG. 8D, after removing the gate insulating film 809 in the portion which short-circuits the conductive portion 807 and the signal line 821, an aluminum film is formed by using, for example, a sputtering method. The drain electrode 823, the source electrode 825, and the signal line 821 are formed by photoetching into a predetermined shape. And signal line 8
By confirming the continuity of each 21 wire, the disconnection inspection is performed.

【0012】図9はこのような液晶表示素子のTFTア
レイ基板の一部省略平面図である。静電気によるゲート
絶縁膜809の静電破壊を防止するために、全走査線8
03および全信号線821は透明絶縁基板801の周縁
部に設けられた導電部807、いわゆるショートリング
に接続されている。これはゲート絶縁膜809が破壊さ
れるとその部分で走査線803と信号線821とが短絡
して表示画像に例えば線欠陥が発生するため、そのよう
な欠陥の発生をTFTアレイ基板製造工程中に防ぐため
に必要とされるものである。
FIG. 9 is a partially omitted plan view of a TFT array substrate of such a liquid crystal display element. In order to prevent electrostatic breakdown of the gate insulating film 809 due to static electricity, all scanning lines 8
03 and all signal lines 821 are connected to a conductive portion 807, which is a so-called short ring, provided on the peripheral portion of the transparent insulating substrate 801. This is because when the gate insulating film 809 is broken, the scanning line 803 and the signal line 821 are short-circuited at that portion and a line defect occurs in the display image. Is what is needed to prevent.

【0013】しかしながら、このようなアクティブマト
リクス型液晶表示素子の製造方法においては、TFTア
レイ基板の製造工程中、全ての走査線803および信号
線821は共通の一つの導電部807によって短絡され
ているので、走査線803や信号線821の導通検査お
よび短絡検査ができない。上記の例では少なくとも信号
線821の短絡検査が不可能である。
However, in such a method of manufacturing an active matrix type liquid crystal display device, all the scanning lines 803 and the signal lines 821 are short-circuited by one common conductive portion 807 during the manufacturing process of the TFT array substrate. Therefore, the scan line 803 and the signal line 821 cannot be tested for continuity or short circuit. In the above example, at least the short circuit inspection of the signal line 821 is impossible.

【0014】そのため走査線803や信号線821の短
絡欠陥を有するようなTFTアレイ基板が、TFTアレ
イ基板製造工程よりも後工程、例えば液晶セル組み立て
工程などにまで持ち込まれる。その結果、液晶表示素子
が完成して実際に表示させて検査するまで走査線803
や信号線821の導通不良や短絡欠陥が発見されないた
め、液晶表示素子として完成した段階での液晶表示素子
の不良率が高く、製造に無駄が多くなり製造コストが高
価になるという問題があった。
Therefore, a TFT array substrate having a short circuit defect of the scanning line 803 or the signal line 821 is brought to a step subsequent to the TFT array substrate manufacturing step, such as a liquid crystal cell assembling step. As a result, the scan line 803 is completed until the liquid crystal display device is completed and actually displayed and inspected.
Since a conduction defect or a short circuit defect of the signal line 821 is not found, the defect rate of the liquid crystal display element at the stage of completing the liquid crystal display element is high, and there is a problem that the manufacturing is wasteful and the manufacturing cost is high. .

【0015】[0015]

【発明が解決しようとする課題】本発明は、このような
問題を解決するために成されたものである。本発明の目
的は、走査線や信号線の製造工程ごとに走査線や信号線
の導通検査および短絡検査をそれぞれ行なって製造工程
中の早期のうちに走査線や信号線に欠陥を有するTFT
アレイ基板を発見することで、完成した段階での液晶表
示素子の不良率を低減し製造の無駄を避けて、製造コス
トの低廉化を実現することにある。
The present invention has been made to solve such a problem. An object of the present invention is to perform a continuity inspection and a short circuit inspection of a scanning line or a signal line for each manufacturing process of the scanning line or the signal line, and to provide a TFT having a defect in the scanning line or the signal line early in the manufacturing process.
By finding the array substrate, it is possible to reduce the defective rate of the liquid crystal display element at the completed stage, avoid the waste of manufacturing, and realize the reduction of manufacturing cost.

【0016】[0016]

【課題を解決するための手段】上記の目的を達成するた
めに、第1の発明のアクティブマトリクス型液晶表示素
子の製造方法は、絶縁基板の一主面上に第1の配線を形
成し、その上に絶縁層を形成し、この絶縁層を隔てて第
2の配線を形成し、前記第1の配線および第2の配線に
接続される薄膜トランジスタ素子を形成し、この薄膜ト
ランジスタ素子に接続される画素電極を形成して素子ア
レイ基板を形成し、この素子アレイ基板に対向電極を有
する対向基板を対向配置し両基板の周囲を封止して両基
板間に液晶組成物を注入するアクティブマトリクス型液
晶表示素子の製造方法において、複数本の第1の配線を
形成するとともに、前記第1の配線との接続を避けて第
1の導電体を形成し、前記第1の配線の 1本ごとの導通
検査および隣り合う配線間の短絡検査を行ない、前記第
1の配線に電気抵抗体を介して接続されかつ第1の導電
体に接続される第2の導電体を形成するとともに、前記
第1の配線と交差して配置され前記第1の導電体に電気
抵抗体を介して接続される第2の配線を形成し、前記第
2の配線の 1本ごとの導通検査および隣り合う配線間の
短絡検査を行なうことを特徴としている。
In order to achieve the above object, a method of manufacturing an active matrix type liquid crystal display device according to the first invention comprises forming a first wiring on one main surface of an insulating substrate, An insulating layer is formed thereon, a second wiring is formed across the insulating layer, a thin film transistor element connected to the first wiring and the second wiring is formed, and the thin film transistor element is connected to the thin film transistor element. An active matrix type in which a pixel electrode is formed to form an element array substrate, a counter substrate having a counter electrode is arranged to face the element array substrate, the periphery of both substrates is sealed, and a liquid crystal composition is injected between both substrates. In the method of manufacturing a liquid crystal display element, a plurality of first wirings are formed, and a first conductor is formed while avoiding connection with the first wirings, and each of the first wirings is formed. Continuity check and adjacency A short circuit between wires is inspected to form a second conductor connected to the first wire via an electric resistor and connected to the first conductor, and at the same time, intersecting the first wire. Second wiring that is connected to the first conductor via an electric resistor and is subjected to a continuity inspection for each second wiring and a short-circuit inspection between adjacent wirings. Is characterized by.

【0017】また、第2の発明のアクティブマトリック
ス型液晶表示素子の製造方法は、絶縁基板の一主面上に
第1の配線を形成し、絶縁層を形成し、この絶縁層を隔
てて第2の配線を形成し、前記第1の配線および第2の
配線に接続される薄膜トランジスタ素子を形成し、この
薄膜トランジスタ素子に接続される画素電極を形成して
素子アレイ基板を形成し、この素子アレイ基板に対向電
極を有する対向基板を対向配置して、両基板の周囲を封
止して両基板間に液晶組成物を注入するアクティブマト
リクス型液晶表示素子の製造方法において、絶縁基板周
縁部に一方の接続端部を有する複数本の第1の配線を形
成するとともに、前記接続端部との接続を避けて前記絶
縁基板の周縁部の 3辺に第1の導電部を形成する工程
と、前記第1の配線の 1本ごとの導通検査および隣り合
う配線間の短絡検査を行なう工程と、前記第1の配線お
よび前記導電部の上を覆うように絶縁膜を形成する工程
と、前記絶縁膜に前記第1の配線の接続端部を露出させ
る配線部コンタクトホールおよび前記第1の導電部を部
分的に露出させる導電部コンタクトホールおよび前記第
1の導電部の端部を露出させる端部コンタクトホールを
穿設する工程と、前記配線部コンタクトホールおよび前
記導電部コンタクトホールに電気抵抗体を形成する工程
と、前記第1の配線と交差して配置され、前記導電部コ
ンタクトホールの電気抵抗体を介して前記第1の導電部
に接続される第2の配線を形成するとともに、前記配線
部コンタクトホールの電気抵抗体を介して前記第1の配
線に接続され、かつ前記端部コンタクトホールにて前記
第1の導電部に接続される第2の導電部を形成する工程
と、前記第2の配線の 1本ごとの導通検査および隣り合
う配線間の短絡検査を行なう工程とを具備することを特
徴としている。
According to the method of manufacturing an active matrix type liquid crystal display element of the second invention, the first wiring is formed on one main surface of the insulating substrate, the insulating layer is formed, and the insulating layer is separated. 2 wirings are formed, a thin film transistor element connected to the first wiring and the second wiring is formed, a pixel electrode connected to the thin film transistor element is formed to form an element array substrate, and this element array is formed. In a method of manufacturing an active matrix type liquid crystal display device, in which a counter substrate having a counter electrode is arranged to face each other, the periphery of both substrates is sealed, and a liquid crystal composition is injected between the two substrates, Forming a plurality of first wirings each having a connecting end portion and forming a first conductive portion on three sides of a peripheral portion of the insulating substrate while avoiding connection with the connecting end portion; First wiring A step of conducting a continuity test for each line and a short circuit test between adjacent wirings; a step of forming an insulating film so as to cover the first wirings and the conductive portion; A wiring portion contact hole for exposing a connection end portion of a wiring, a conductive portion contact hole for partially exposing the first conductive portion, and an end portion contact hole for exposing an end portion of the first conductive portion are formed. A step of forming an electric resistor in the wiring portion contact hole and the conductive portion contact hole; and a step of forming an electric resistor in the wiring portion contact hole and the conductive portion contact hole, the electric resistor being disposed through the electric resistor of the conductive portion contact hole. Forming a second wiring connected to the first conductive portion, connecting to the first wiring through an electric resistor of the wiring portion contact hole, and the end contact; A second conductive portion connected to the first conductive portion with a tool, and a step of conducting a continuity inspection for each of the second wirings and a short circuit inspection between adjacent wirings. It is characterized by having.

【0018】また、第3の発明のアクティブマトリック
ス型液晶表示素子の製造方法は、前記の第1の発明また
は第2の発明において、前記電気抵抗体が前記薄膜トラ
ンジスタ素子に用いた半導体層と同じ材料からなること
を特徴としている。
Further, a method for manufacturing an active matrix type liquid crystal display element according to a third aspect of the invention is the same material as the semiconductor layer used for the thin film transistor element in the electric resistor in the first aspect or the second aspect. It is characterized by consisting of.

【0019】なお、上記の電気抵抗体の抵抗値として
は、絶縁基板上に発生する静電気を第1の配線や第2の
配線から導電体へと導通させることができ、かつ前記の
導通検査の際には、その導通検査に用いる電流が大きく
ならないように抑えることができるような抵抗値である
ことが望ましい。さらには、絶縁基板上に発生する静電
気に起因して走査線と信号線との間などの層間絶縁膜が
破壊されることのないように、層間絶縁膜よりも抵抗値
が低いことが望ましい。
As the resistance value of the electric resistor, the static electricity generated on the insulating substrate can be conducted from the first wiring or the second wiring to the conductor, and the resistance of the above-mentioned continuity test can be obtained. At this time, it is desirable that the resistance value be such that the current used for the continuity test can be suppressed so as not to increase. Furthermore, it is desirable that the resistance value is lower than that of the interlayer insulating film so that the interlayer insulating film such as between the scanning line and the signal line is not destroyed due to static electricity generated on the insulating substrate.

【0020】上記のような抵抗値の条件を満たす電気抵
抗体としては、通常のTFT素子に用いられる半導体層
が好適である。そのような半導体層を用いれば製造コス
トの低廉化を図ることができるからである。
As the electric resistor satisfying the above resistance value condition, a semiconductor layer used in a normal TFT element is suitable. This is because the manufacturing cost can be reduced by using such a semiconductor layer.

【0021】[0021]

【作用】本発明のアクティブマトリクス型液晶表示素子
のTFTアレイ基板は、製造工程中に第1の配線および
第2の配線としての走査線および信号線が、例えばTF
T素子に用いられるものと同じ材質の半導体層からなる
電気抵抗体を介して第1の導電部および第2の導電部か
らなる共通の導電部に接続されている。
In the TFT array substrate of the active matrix type liquid crystal display element of the present invention, the scanning line and the signal line as the first wiring and the second wiring are, for example, TF during the manufacturing process.
It is connected to a common conductive portion composed of a first conductive portion and a second conductive portion via an electric resistor made of a semiconductor layer made of the same material as that used for the T element.

【0022】これにより走査線または信号線の両端に低
電圧を印加して検査電流を流して線欠陥検査を行なう場
合、その検査電流は前記の電気抵抗体をほとんど流れな
いため、走査線と信号線とは互いに電気的に絶縁されて
いる状態とほぼ同等の状態となっているので、走査線の
導通検査や短絡検査、信号線の導通検査や短絡検査をそ
れぞれその製造工程ごとに行なうことができる。これに
より走査線や信号線の導通検査および短絡検査をそれぞ
れ行ない製造工程中の早期のうちに走査線や信号線に欠
陥を有するTFTアレイ基板を発見することで、完成し
た段階での液晶表示素子の不良率を低減し製造の無駄を
避けて製造コストの低廉化を実現することができる。
Thus, when a low voltage is applied to both ends of the scanning line or the signal line to inspect a line defect by inspecting the line defect, the inspection current hardly flows through the electric resistor, so that the scanning line and the signal line are not in contact with each other. Since it is almost equivalent to a state in which it is electrically insulated from each other, it is possible to perform a scan line continuity inspection and a short circuit inspection, and a signal line continuity inspection and a short circuit inspection for each manufacturing process. it can. Thus, the conduction inspection and the short circuit inspection of the scanning lines and the signal lines are performed, respectively, and the TFT array substrate having the defects in the scanning lines and the signal lines is found in the early stage of the manufacturing process. The manufacturing cost can be reduced by reducing the defective rate of the manufacturing process and avoiding the waste of manufacturing.

【0023】しかも前記の電気抵抗体はTFTアレイ基
板に蓄積された静電気を前記の第1の導電部および第2
の導電部からなる共通の導電部に流すので、この導電部
により走査線と信号線との間に介在している層間絶縁膜
などの静電破壊を防ぐことができ、TFTアレイ基板の
歩留まりを向上させて製造コストの低廉化を実現するこ
とができる。
In addition, the electric resistor is configured to transfer the static electricity accumulated in the TFT array substrate to the first conductive portion and the second conductive portion.
Since it flows to the common conductive part composed of the conductive parts of the above, it is possible to prevent electrostatic breakdown of the interlayer insulating film or the like interposed between the scanning line and the signal line by this conductive part, and to improve the yield of the TFT array substrate. It is possible to improve the manufacturing cost and reduce the manufacturing cost.

【0024】そしてTFT素子に用いる半導体層と同じ
材料を用いて前記の電気抵抗体を形成すれば、前記の電
気抵抗体を別途に形成するような煩雑な工程を避けるこ
とができ、製造工程を簡易化することができる。
If the electric resistor is formed by using the same material as the semiconductor layer used for the TFT element, it is possible to avoid the complicated process of separately forming the electric resistor, and the manufacturing process is improved. It can be simplified.

【0025】[0025]

【実施例】以下、図面に基づいて本発明の実施例を詳細
に説明する。
Embodiments of the present invention will now be described in detail with reference to the drawings.

【0026】(実施例1)図1は、逆スタガー型TFT
素子をスイッチング素子として用いたアクティブマトリ
ックス型液晶表示素子の製造工程を示す断面図である。
この図1は特にTFTアレイ基板を中心に示している。
また図2は本発明の製造方法により製造されたアクティ
ブマトリックス型液晶表示素子の構成を示す一部省略平
面図である。 まず、図1(a)に示すように、透明絶
縁基板101上の全面に、例えばタンタル(Ta)をス
パッタリング法を用いて成膜し所定の形状にフォトエッ
チングすることにより、走査線103とゲート電極10
5、第1の導電部107を形成する。
(Embodiment 1) FIG. 1 shows an inverted stagger type TFT.
FIG. 6 is a cross-sectional view showing a manufacturing process of an active matrix liquid crystal display element using the element as a switching element.
FIG. 1 mainly shows the TFT array substrate.
FIG. 2 is a partially omitted plan view showing the structure of an active matrix type liquid crystal display device manufactured by the manufacturing method of the present invention. First, as shown in FIG. 1A, a film of, for example, tantalum (Ta) is formed on the entire surface of a transparent insulating substrate 101 by a sputtering method, and photoetching is performed into a predetermined shape to scan lines 103 and gates. Electrode 10
5, the first conductive portion 107 is formed.

【0027】図3は、図1(a)に示す工程における液
晶表示素子の概略平面図である。透明絶縁基板101上
には第1の導電部107および走査線103が電気的な
接続を避けて形成されている。本工程の段階で隣同士の
走査線103の短絡検査を行なう。また、 1本ずつの走
査線103の導通検査を行なう。このような検査により
線欠陥を有することが判明した基板は不良品として工程
から除外し、これ以降の工程には投入しない。あるいは
不良部分にレーザリペアなどを施し不良を解消した後、
良品として以降の工程に投入する。
FIG. 3 is a schematic plan view of the liquid crystal display element in the step shown in FIG. A first conductive portion 107 and a scanning line 103 are formed on the transparent insulating substrate 101 while avoiding electrical connection. At the stage of this step, a short circuit inspection of adjacent scanning lines 103 is performed. In addition, a continuity test is performed on each scanning line 103. A substrate that is found to have a line defect by such inspection is excluded from the process as a defective product and is not put into the subsequent processes. Or after applying laser repair to the defective part to eliminate the defect,
It is put into the subsequent process as a good product.

【0028】前記の検査により線欠陥を有しないことが
確認された基板は次工程に投入される。その工程では透
明絶縁基板101の主面ほぼ全面を覆うように、SiN
x 膜からなるゲート絶縁膜109をプラズマCVD法を
用いて形成する。このゲート絶縁膜109によって図1
(b)に示すように走査線103およびゲート電極10
5の上が覆われる。
The substrate confirmed to have no line defect by the above inspection is put into the next step. In that step, SiN is formed so as to cover almost the entire main surface of the transparent insulating substrate 101.
The gate insulating film 109 made of the x film is formed by using the plasma CVD method. With this gate insulating film 109, FIG.
As shown in (b), the scanning line 103 and the gate electrode 10
The top of 5 is covered.

【0029】続いて、第1の導電部107と後工程で形
成する信号線111との接続をとる箇所に導電部コンタ
クトホール115を、走査線103と後工程で形成する
第2の導電部113との接続をとる箇所に配線部コンタ
クトホール117を、また第1の導電部107と第2の
導電部113との接続をとる箇所に端部コンタクトホー
ル119を、それぞれ穿設する。
Subsequently, a conductive portion contact hole 115 is formed at a place where the first conductive portion 107 and a signal line 111 formed in a later step are connected, and a second conductive portion 113 formed in a later step with the scan line 103. A wiring portion contact hole 117 is formed at a location where connection is made with the end portion, and an end contact hole 119 is provided at a location where connection between the first conductive portion 107 and the second conductive portion 113 is formed.

【0030】そしてプラズマCVD法を用いてi型のa
−Si膜を成膜し、これを所定の形状にフォトエッチン
グすることにより、TFT素子121の半導体層123
を形成するとともに、前記の各コンタクトホールに電気
抵抗体125を形成する。このようにTFT素子121
に用いられる半導体層123と同じ半導体膜を電気抵抗
体125として用いているので、電気抵抗体125を別
途に形成する煩雑な工程の付加を避けることができる。
Then, an i-type a is formed by using the plasma CVD method.
By forming a -Si film and photoetching it into a predetermined shape, the semiconductor layer 123 of the TFT element 121 is formed.
And the electric resistor 125 is formed in each of the contact holes. In this way, the TFT element 121
Since the same semiconductor film as the semiconductor layer 123 used in the above is used as the electric resistor 125, it is possible to avoid adding a complicated step of separately forming the electric resistor 125.

【0031】続いて、図1(c)に示すように、プラズ
マCVD法を用いてSiNx 膜を成膜しこれを所定の形
状にフォトエッチングすることにより、チャネル保護膜
127を形成した後、同様にプラズマCVD法によりn
型a−Si膜を成膜しこれを所定の形状にフォトエッチ
ングしてオーミックコンタクト層129、131を形成
する。このとき、各コンタクトホールにもオーミックコ
ンタクト層129、131と同じ膜からなる接続部材1
33も配設する。
Subsequently, as shown in FIG. 1C, a channel protection film 127 is formed by forming a SiN x film by a plasma CVD method and photoetching it into a predetermined shape. Similarly, by plasma CVD method, n
A type a-Si film is formed and photoetched into a predetermined shape to form ohmic contact layers 129 and 131. At this time, the connection member 1 made of the same film as the ohmic contact layers 129 and 131 is also formed in each contact hole.
33 is also provided.

【0032】その後、図1(d)に示すように、例えば
ITO膜をスパッタリング法を用いて成膜し所定の形状
にフォトエッチングすることにより画素電極135を形
成する。
Thereafter, as shown in FIG. 1D, for example, an ITO film is formed by a sputtering method and photoetched into a predetermined shape to form a pixel electrode 135.

【0033】そして図1(e)に示すように、例えばア
ルミニウム膜をスパッタリング法を用いて成膜し所定の
形状にフォトエッチングして、ドレイン電極137、ソ
ース電極139、信号線111を形成するとともに第2
の導電部113を形成する。この第2の導電部113
は、走査線103とは配線部コンタクトホール117に
て電気抵抗体125および接続部材133を介して接続
し、第1の導電部107とは端部コンタクトホール11
9にて接続部材133を介して接続する。また信号線1
11と第1の導電部107は導電部コンタクトホール1
15にて電気抵抗体125および接続部材133を介し
て接続される。
Then, as shown in FIG. 1E, for example, an aluminum film is formed by sputtering and photoetched into a predetermined shape to form a drain electrode 137, a source electrode 139, and a signal line 111. Second
The conductive portion 113 of is formed. This second conductive portion 113
Is connected to the scanning line 103 at the wiring portion contact hole 117 via the electric resistor 125 and the connecting member 133, and is connected to the first conductive portion 107 at the end contact hole 11.
9 is connected via the connecting member 133. Signal line 1
11 and the first conductive portion 107 are conductive portion contact holes 1
At 15, the electric resistor 125 and the connecting member 133 are connected.

【0034】このようにして、第1の導電部107およ
び第2の導電部113によって導電部141が形成され
る。この導電部141により透明絶縁基板101上の静
電気を吸収して、TFT素子121の静電破壊や、走査
線103と信号線111との間に介在するゲート絶縁膜
109のような層間絶縁膜などの静電破壊を防ぐことが
できる。
In this way, the conductive portion 141 is formed by the first conductive portion 107 and the second conductive portion 113. The conductive portion 141 absorbs static electricity on the transparent insulating substrate 101 to electrostatically destroy the TFT element 121, an interlayer insulating film such as the gate insulating film 109 interposed between the scanning line 103 and the signal line 111, and the like. The electrostatic breakdown of can be prevented.

【0035】そして、次に信号線111の線欠陥検査を
行ない、その 1本ごとの導通検査や隣り合う配線どうし
の短絡検査を行なう。
Then, a line defect inspection of the signal line 111 is performed, and a continuity inspection for each one and a short circuit inspection for adjacent wirings are performed.

【0036】このようにして形成された液晶表示素子の
TFTアレイ基板143は、図2の一部省略平面図に示
すような構成となる。走査線103と信号線111との
交差部分ごとにTFT素子121が配設されている。こ
のTFT素子121は走査線103および信号線111
に接続されている。さらにこのTFT素子121ごとに
接続される透明導電膜からなる画素電極135が配設さ
れている。そして全走査線103および全信号線111
は、半導体膜からなる電気抵抗体125を介して導電部
141に接続されている。
The TFT array substrate 143 of the liquid crystal display element thus formed has a structure as shown in the partially omitted plan view of FIG. A TFT element 121 is provided at each intersection of the scanning line 103 and the signal line 111. The TFT element 121 includes a scanning line 103 and a signal line 111.
It is connected to the. Further, a pixel electrode 135 made of a transparent conductive film is provided for each TFT element 121. Then, all scanning lines 103 and all signal lines 111
Are connected to the conductive portion 141 via the electric resistor 125 made of a semiconductor film.

【0037】図4に、上記のように製造された液晶表示
素子のTFTアレイ基板143の簡略化した等価回路図
を示す。
FIG. 4 shows a simplified equivalent circuit diagram of the TFT array substrate 143 of the liquid crystal display element manufactured as described above.

【0038】Rgは走査線103の 1本あたりの電気抵
抗、Rsは信号線111の 1本あたりの電気抵抗、Rc
は各電気抵抗体125の電気抵抗である。RcはRgお
よびRsよりも非常に大きいものである。
Rg is the electrical resistance per scanning line 103, Rs is the electrical resistance per signal line 111, Rc
Is the electric resistance of each electric resistor 125. Rc is much larger than Rg and Rs.

【0039】上記のようなTFTアレイ基板の製造工程
においては、走査線103の線欠陥検査を行なう場合、
図1(a)や図3に示す状態の時点では走査線103が
電気的には個々に 1本ずつ分離されている。したがって
例えばab間の導通をみることで導通(断線)検査がで
き、またa点とx点との導通をみることで短絡検査を行
える。
In the manufacturing process of the TFT array substrate as described above, when the line defect inspection of the scanning line 103 is performed,
At the time of the state shown in FIGS. 1A and 3, the scanning lines 103 are electrically separated one by one. Therefore, for example, the conduction (disconnection) inspection can be performed by observing the conduction between ab and the short circuit inspection can be performed by observing the conduction between the points a and x.

【0040】一方、信号線111の線欠陥検査を行なう
場合は、信号線111が形成される時点では信号線11
1は半導体膜123と同じ材質の膜からなる電気抵抗体
125を介して導電部141によって短絡されている。
そこで信号線111の導通検査は、例えばcd間の導通
を検査することで行なうことができる。また隣り合う信
号線111どうしの短絡検査は、例えばyz間の電気抵
抗値を測定することで行なうことができる。ここで、c
点とは、具体的には図2に示すような検査用端子145
である。この検査用端子145上にプローブ電極(検査
用電極)を当接させて検査用電流を流す。このような検
査用端子145を用いたのは、ファインピッチで微細な
線幅の信号線111や走査線103の検査を、より簡易
なものとするためである。
On the other hand, when the line defect inspection of the signal line 111 is performed, the signal line 11 is formed when the signal line 111 is formed.
1 is short-circuited by the conductive portion 141 via the electric resistor 125 made of a film made of the same material as the semiconductor film 123.
Therefore, the continuity inspection of the signal line 111 can be performed by, for example, inspecting the continuity between cd. The short circuit inspection between the adjacent signal lines 111 can be performed by measuring the electric resistance value between yz, for example. Where c
Specifically, the point means an inspection terminal 145 as shown in FIG.
Is. A probe electrode (inspection electrode) is brought into contact with the inspection terminal 145 to pass an inspection current. The reason why the inspection terminals 145 are used is to make it easier to inspect the signal lines 111 and the scanning lines 103 having a fine pitch and a fine line width.

【0041】隣り合う信号線Xy と信号線Xz とが短絡
していない場合には、測定される抵抗値RyzはRc+R
sとなる。しかし信号線Xy と信号線Xz とが短絡して
いる場合には、測定される抵抗値Ryzは次式に示すよう
な値となる。すなわち、 Rc>>Rx≧Rsの場合、 Ryz〜Rc/ 2、 Rc>>Rs、Rx>>Rsの場合、 Ryz〜Rc×( 2/
3) 測定された抵抗値Ryzが上記のような値である場合に
は、隣り合う信号線Xyと信号線Xz とが短絡している
ということが判明する。
When the adjacent signal line Xy and signal line Xz are not short-circuited, the measured resistance value Ryz is Rc + R.
s. However, when the signal line Xy and the signal line Xz are short-circuited, the measured resistance value Ryz becomes the value shown in the following equation. That is, when Rc >> Rx ≧ Rs, Ryz to Rc / 2, and when Rc >> Rs and Rx >> Rs, Ryz to Rc × (2 /
3) When the measured resistance value Ryz is the above value, it is found that the adjacent signal line Xy and signal line Xz are short-circuited.

【0042】また、静電気による高電圧がアレイ基板に
印加された場合、走査線103および信号線111は電
気抵抗体125を介して導電部141と電気的に接続さ
れているため、前記の高電圧に起因する電流は電気抵抗
体125を介して導電部141に流れ込み、TFT素子
121の静電破壊やゲート絶縁膜109のような層間絶
縁膜などの静電破壊を防止することができる。
Further, when a high voltage due to static electricity is applied to the array substrate, the scanning line 103 and the signal line 111 are electrically connected to the conductive portion 141 through the electric resistor 125. The current caused by the flow into the conductive portion 141 via the electric resistor 125 can prevent electrostatic breakdown of the TFT element 121 and electrostatic breakdown of an interlayer insulating film such as the gate insulating film 109.

【0043】なお、上述の電気抵抗体125の抵抗値R
cとしては、上記の層間絶縁膜としてのゲート絶縁膜1
09の抵抗値Riよりも小さく、かつTFTアレイ基板
143に蓄積した静電気を流すことができるに十分な導
電性を有していることが必要である。
The resistance value R of the electric resistor 125 described above.
c is the gate insulating film 1 as the above-mentioned interlayer insulating film.
It is necessary that the resistance value is smaller than the resistance value Ri of 09 and has sufficient conductivity to allow the static electricity accumulated in the TFT array substrate 143 to flow.

【0044】このような条件を満たす材料としては、T
FT素子121の半導体層123に用いた半導体膜が好
適である。そしてこのように電気抵抗体125として半
導体層123を形成する半導体膜を用いれば、電気抵抗
体125を別途に形成するような煩雑な工程を避けるこ
とができ製造工程を簡易化することができるので好まし
い。
As a material satisfying such a condition, T
The semiconductor film used for the semiconductor layer 123 of the FT element 121 is suitable. When the semiconductor film forming the semiconductor layer 123 is used as the electric resistor 125 as described above, a complicated process of separately forming the electric resistor 125 can be avoided and the manufacturing process can be simplified. preferable.

【0045】また、各コンタクトホールには、接続部材
133を省略して電気抵抗体125を配設し、この電気
抵抗体125で直接に導電部141と走査線103や信
号線111とを接続するようにしてもよいことは言うま
でもない。
Further, in each contact hole, the connecting member 133 is omitted and an electric resistor 125 is disposed, and the electric resistor 125 directly connects the conductive portion 141 to the scanning line 103 or the signal line 111. It goes without saying that you can do so.

【0046】(実施例2)第2の実施例として、順スタ
ガー型TFT素子をスイッチ素子として用いたアクティ
ブマトリックス型液晶表示素子の製造方法について説明
する。図5は、そのTFTアレイ基板の製造工程を示す
断面図である。
Example 2 As a second example, a method of manufacturing an active matrix type liquid crystal display element using a forward stagger type TFT element as a switch element will be described. FIG. 5 is a cross-sectional view showing the manufacturing process of the TFT array substrate.

【0047】まず、図5(a)に示すように、透明絶縁
基板201の主面上ほぼ全面にSiNx 膜からなる絶縁
膜203をプラズマCVD法を用いて形成する。そして
例えばアルミニウム膜をスパッタリング法を用いて成膜
し所定の形状にフォトエッチングして第1の配線として
信号線205、信号線205と一体形成のドレイン電極
207、ソース電極209、第1の導電膜211を形成
する。
First, as shown in FIG. 5A, an insulating film 203 made of a SiN x film is formed on the entire main surface of the transparent insulating substrate 201 by plasma CVD. Then, for example, an aluminum film is formed by a sputtering method and photoetched into a predetermined shape to form a signal line 205 as a first wiring, a drain electrode 207 integrally formed with the signal line 205, a source electrode 209, and a first conductive film. 211 is formed.

【0048】図6は、図5(a)に示す工程における液
晶表示素子の概略構成を示す一部省略平面図である。透
明絶縁基板201上には複数本の信号線205が各々電
気的に絶縁されて形成されている。この工程において、
第1の配線としての信号線205の 1本ごとの導通検査
や隣同士の信号線205の短絡検査を行なう。ここで信
号線205に線欠陥を有さない良品であることが確認さ
れた基板は次工程に投入される。そして線欠陥を有する
ことが判明した基板は以下の工程には投入されない。あ
るいは欠陥部分を修正した後、良品として次工程に投入
するようにしてもよい。
FIG. 6 is a partially omitted plan view showing the schematic structure of the liquid crystal display element in the step shown in FIG. A plurality of signal lines 205 are electrically insulated and formed on the transparent insulating substrate 201. In this process,
A continuity test is performed on each signal line 205 as the first wiring and a short circuit test is performed on adjacent signal lines 205. The substrate confirmed to be a non-defective product having no line defect in the signal line 205 is put into the next step. The substrate which has been found to have line defects is not put into the following steps. Alternatively, after correcting the defective portion, it may be put into the next step as a non-defective product.

【0049】図5(b)に示すように、プラズマCVD
法によりn型a−Siを成膜し所定の形状にフォトエッ
チングしてオーミックコンタクト層213、215を形
成する。またプラズマCVD法を用いてi型アモルファ
スシリコン(a−Si)を成膜し所定の形状にフォトエ
ッチングすることにより半導体層217を形成する。こ
のとき、後工程で形成する各コンタクトホールに対応す
る部分にも、オーミックコンタクト層213、215と
同じ膜からなる接続部材219および半導体層217と
同じ膜からなる電気抵抗体221をフォトエッチングに
より形成する。ただし第1の導電部211の端部には電
気抵抗体221は配設しない。
As shown in FIG. 5B, plasma CVD
Then, an n-type a-Si film is formed by a method and photoetched into a predetermined shape to form ohmic contact layers 213 and 215. Further, a semiconductor layer 217 is formed by forming a film of i-type amorphous silicon (a-Si) by using a plasma CVD method and photoetching it into a predetermined shape. At this time, a connection member 219 made of the same film as the ohmic contact layers 213 and 215 and an electric resistor 221 made of the same film as the semiconductor layer 217 are formed by photoetching also in the portions corresponding to the contact holes formed in the subsequent process. To do. However, the electric resistor 221 is not provided at the end of the first conductive portion 211.

【0050】その後、図5(c)に示すように、例えば
ITO膜をスパッタリング法を用いて成膜し所定の形状
にフォトエッチングすることにより画素電極223を形
成する。そして透明絶縁基板201の主面ほぼ全面を覆
うようにプラズマCVD法を用いてSiNx 膜を成膜し
ゲート絶縁膜225を形成する。
Thereafter, as shown in FIG. 5C, for example, an ITO film is formed by a sputtering method and photoetched into a predetermined shape to form a pixel electrode 223. Then, a SiN x film is formed by plasma CVD so as to cover almost the entire main surface of the transparent insulating substrate 201 to form a gate insulating film 225.

【0051】続いて、図5(d)に示すように、第1の
導電膜211とこの後に形成する走査線227との接続
をとる箇所に導電部コンタクトホール229を、信号線
205とこの後に形成する第2の導電膜231との接続
をとる箇所に配線部コンタクトホール233を、第1の
導電膜211と第2の導電膜231との接続をとる箇所
に端部コンタクトホール235を、各々その箇所のSi
x 膜をフォトエッチングすることにより穿設する。
Subsequently, as shown in FIG. 5D, a conductive portion contact hole 229 is formed at a place where the first conductive film 211 is connected to a scanning line 227 formed thereafter, and a conductive line contact hole 229 and a signal line 205 are formed thereafter. A wiring portion contact hole 233 is formed at a place where the second conductive film 231 to be formed is connected, and an end contact hole 235 is formed at a place where the first conductive film 211 and the second conductive film 231 are formed. Si at that location
The N x film is formed by photoetching.

【0052】そして例えばタンタル(Ta)をスパッタ
リング法を用いて成膜し所定の形状にフォトエッチング
して、第2の配線として走査線227、走査線227と
一体形成のゲート電極237、第2の導電膜231を形
成する。このようにして第1の導電部211および第2
の導電部231によって導電部239が形成される。こ
の導電部239により透明絶縁基板201上の静電気を
吸収して、TFT素子241の静電破壊や、走査線22
7と信号線205との間に介在するゲート絶縁膜225
のような層間絶縁膜などの静電破壊を防ぐことができ
る。
Then, for example, tantalum (Ta) is deposited by a sputtering method and photoetched into a predetermined shape, and the scan line 227 as the second wiring, the gate electrode 237 integrally formed with the scan line 227, and the second line. The conductive film 231 is formed. In this way, the first conductive portion 211 and the second conductive portion 211
The conductive portion 231 forms a conductive portion 239. This conductive portion 239 absorbs static electricity on the transparent insulating substrate 201, electrostatic breakdown of the TFT element 241, and scanning line 22.
7 and the signal line 205 are interposed between the gate insulating film 225
It is possible to prevent electrostatic breakdown of such an interlayer insulating film.

【0053】上記のようにして形成された液晶表示素子
のTFTアレイ基板の概略構成を図7の一部省略平面図
に示す。
A schematic structure of the TFT array substrate of the liquid crystal display element formed as described above is shown in a partially omitted plan view of FIG.

【0054】そして、次に第2の配線としての走査線2
27の線欠陥検査を行ない、その 1本ごとの導通検査や
隣り合う配線どうしの短絡検査を行なう。この第2の実
施例のアクティブマトリックス型液晶表示素子も、電気
的には前記の第1の実施例で説明した図4の等価回路図
と同様の構成なので、走査線227の線欠陥検査を第1
の実施例における第2の配線としての信号線111と同
様の方法で行なうことができる。
Then, the scanning line 2 as the second wiring
The line defect inspection of 27 is performed, and the continuity inspection for each one and the short-circuit inspection for the adjacent wirings are performed. Since the active matrix type liquid crystal display element of the second embodiment is also electrically similar in configuration to the equivalent circuit diagram of FIG. 4 described in the first embodiment, the line defect inspection of the scanning line 227 is performed first. 1
This can be performed by the same method as the signal line 111 as the second wiring in the embodiment.

【0055】しかも製造工程中は信号線205と走査線
227とは導電部239により接続されており、発生す
る静電気に起因する静電破壊などから守られているの
で、TFT素子241の静電破壊や、ゲート絶縁膜22
5のような層間絶縁膜などの静電破壊を防止することが
できる。
Further, during the manufacturing process, the signal line 205 and the scanning line 227 are connected by the conductive portion 239, and are protected from electrostatic breakdown caused by the generated static electricity, so that electrostatic breakdown of the TFT element 241 is performed. Or the gate insulating film 22
It is possible to prevent electrostatic breakdown of the interlayer insulating film as shown in FIG.

【0056】なお、本発明は以上の実施例のみには限定
しない。この他にも、例えばTFT素子に用いる半導体
層の材料などを、本発明の要旨を逸脱しない範囲で種々
変更することが可能であることは言うまでもない。
The present invention is not limited to the above embodiments. In addition to this, it goes without saying that various changes can be made to the material of the semiconductor layer used in the TFT element, for example, without departing from the scope of the present invention.

【0057】[0057]

【発明の効果】以上、詳細な説明で明示したように、本
発明のアクティブマトリクス型液晶表示素子の製造方法
によれば、走査線や信号線の製造工程ごとに走査線や信
号線の導通検査および短絡検査をそれぞれ行なって製造
工程中の早期のうちに走査線や信号線に欠陥を有するT
FTアレイ基板を発見することで、完成した段階での液
晶表示素子の不良率を低減し製造の無駄を避けて、製造
コストの低廉化を実現することができる。
As described above in detail, according to the manufacturing method of the active matrix type liquid crystal display element of the present invention, the continuity inspection of the scanning lines and the signal lines is performed for each manufacturing process of the scanning lines and the signal lines. And short-circuit inspection are carried out, and T having a defect in the scanning line or the signal line in the early stage of the manufacturing process.
By discovering the FT array substrate, it is possible to reduce the defect rate of the liquid crystal display element at the completed stage, avoid waste of manufacturing, and realize the reduction of manufacturing cost.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明に係る第1の実施例のアクティブマト
リクス型液晶表示素子のアレイ基板の製造工程を示す断
面図。
FIG. 1 is a sectional view showing a manufacturing process of an array substrate of an active matrix type liquid crystal display element of a first embodiment according to the present invention.

【図2】 本発明に係る第1の実施例のアクティブマト
リクス型液晶表示素子のアレイ基板の概略構成を示す一
部省略平面図。
FIG. 2 is a partially omitted plan view showing a schematic configuration of an array substrate of an active matrix type liquid crystal display device according to a first embodiment of the present invention.

【図3】 本発明に係る第1の実施例のアクティブマト
リクス型液晶表示素子のアレイ基板の、走査線を形成し
た時点での概略構成を示す一部省略平面図。
FIG. 3 is a partially omitted plan view showing a schematic configuration of an array substrate of the active matrix type liquid crystal display element of the first embodiment according to the present invention at the time of forming a scanning line.

【図4】 本発明に係る第1の実施例および第2の実施
例のアクティブマトリクス型液晶表示素子のアレイ基板
の電気的な概略構成を示す等価回路図。
FIG. 4 is an equivalent circuit diagram showing an electrical schematic configuration of an array substrate of the active matrix type liquid crystal display element of the first embodiment and the second embodiment according to the present invention.

【図5】 本発明に係る第2の実施例のアクティブマト
リクス型液晶表示素子のアレイ基板の製造工程を示す断
面図。
FIG. 5 is a cross-sectional view showing the manufacturing process of the array substrate of the active matrix type liquid crystal display device of the second embodiment according to the present invention.

【図6】 本発明に係る第2の実施例のアクティブマト
リクス型液晶表示素子のアレイ基板に信号線を形成した
時点での概略構成を示す一部省略平面図。
FIG. 6 is a partially omitted plan view showing a schematic configuration at the time when a signal line is formed on an array substrate of an active matrix type liquid crystal display element according to a second embodiment of the present invention.

【図7】 本発明に係る第2の実施例のアクティブマト
リクス型液晶表示素子のアレイ基板の概略構成を示す一
部省略平面図。
FIG. 7 is a partially omitted plan view showing a schematic configuration of an array substrate of an active matrix type liquid crystal display device according to a second embodiment of the present invention.

【図8】 従来のアクティブマトリクス型液晶表示素子
のアレイ基板の製造工程を示す断面図。
FIG. 8 is a sectional view showing a manufacturing process of a conventional array substrate of an active matrix type liquid crystal display element.

【図9】 従来のアクティブマトリクス型液晶表示素子
のアレイ基板の概略構成を示す一部省略平面図。
FIG. 9 is a partially omitted plan view showing a schematic configuration of an array substrate of a conventional active matrix type liquid crystal display element.

【符号の説明】[Explanation of symbols]

101…透明絶縁基板、103…走査線、105…ゲー
ト電極、107…第1の導電部、109…ゲート絶縁
膜、111…信号線、113…第2の導電部、121…
TFT素子、123…半導体層、125…電気抵抗体、
135…画素電極、141…導電部、143…TFT素
子基板
101 ... Transparent insulating substrate, 103 ... Scan line, 105 ... Gate electrode, 107 ... First conductive portion, 109 ... Gate insulating film, 111 ... Signal line, 113 ... Second conductive portion, 121 ...
TFT element, 123 ... Semiconductor layer, 125 ... Electric resistor,
135 ... Pixel electrode, 141 ... Conductive part, 143 ... TFT element substrate

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 絶縁基板の一主面上に第1の配線を形成
し、その上に絶縁層を形成し、該絶縁層の上に第2の配
線を形成し、前記第1の配線および第2の配線に接続さ
れる薄膜トランジスタ素子を形成し、この薄膜トランジ
スタ素子に接続される画素電極を形成して薄膜トランジ
スタ素子アレイ基板を形成し、該基板に対向電極を有す
る対向基板を対向配置し両基板の周囲を封止して両基板
間に液晶組成物を注入するアクティブマトリクス型液晶
表示素子の製造方法において、 複数本の第1の配線を形成するとともに、前記第1の配
線との接続を避けて第1の導電体を形成し、 前記第1の配線の 1本ごとの導通検査および隣り合う配
線間の短絡検査を行ない、 前記第1の配線に電気抵抗体を介して接続されかつ第1
の導電体に接続される第2の導電体を形成するととも
に、前記第1の配線と交差して配置され前記第1の導電
体に電気抵抗体を介して接続される第2の配線を形成
し、 前記第2の配線の 1本ごとの導通検査および隣り合う配
線間の短絡検査を行なうことを特徴とするアクティブマ
トリクス型液晶表示素子の製造方法。
1. A first wiring is formed on one main surface of an insulating substrate, an insulating layer is formed on the first wiring, and a second wiring is formed on the insulating layer. A thin film transistor element connected to the second wiring is formed, a pixel electrode connected to the thin film transistor element is formed to form a thin film transistor element array substrate, and a counter substrate having a counter electrode is arranged to face the both substrates. In a method of manufacturing an active matrix type liquid crystal display device, in which a periphery of a substrate is sealed and a liquid crystal composition is injected between both substrates, a plurality of first wirings are formed and connection with the first wirings is avoided. A first conductor is formed to perform a continuity test for each of the first wirings and a short circuit test between adjacent wirings, and the first wiring is connected to the first wiring through an electric resistor and
Forming a second conductor connected to the first conductor and forming a second wiring arranged to intersect with the first wiring and connected to the first conductor via an electric resistor. Then, a method for manufacturing an active matrix type liquid crystal display element, characterized in that a continuity test is conducted for each of the second wirings and a short circuit test is conducted between adjacent wirings.
【請求項2】 絶縁基板の一主面上に第1の配線を形成
し、絶縁層を形成し、この絶縁層を隔てて第2の配線を
形成し、前記第1の配線および第2の配線に接続される
薄膜トランジスタ素子を形成し、この薄膜トランジスタ
素子に接続される画素電極を形成して素子アレイ基板を
形成し、該基板に対向電極を有する対向基板を対向配置
して、両基板の周囲を封止して両基板間に液晶組成物を
注入するアクティブマトリクス型液晶表示素子の製造方
法において、 絶縁基板周縁部に一方の接続端部を有する複数本の第1
の配線を形成するとともに、前記接続端部との接続を避
けて前記絶縁基板の周縁部の 3辺に第1の導電部を形成
する工程と、 前記第1の配線の 1本ごとの導通検査および隣り合う配
線間の短絡検査を行なう工程と、 前記第1の配線および前記導電部の上を覆うように絶縁
膜を形成する工程と、 前記第1の配線の接続端部を露出させる配線部コンタク
トホールおよび前記第1の導電部を部分的に露出させる
導電部コンタクトホールおよび前記第1の導電部の端部
を露出させる端部コンタクトホールを前記絶縁膜に穿設
する工程と、 前記配線部コンタクトホールおよび前記導電部コンタク
トホールに電気抵抗体を形成する工程と、 前記第1の配線と交差して配置され、前記導電部コンタ
クトホールの電気抵抗体を介して前記第1の導電部に接
続される第2の配線を形成するとともに、前記配線部コ
ンタクトホールの電気抵抗体を介して前記第1の配線に
接続され、かつ前記端部コンタクトホールにて前記第1
の導電部に接続される第2の導電部を形成する工程と、 前記第2の配線の 1本ごとの導通検査および隣り合う配
線間の短絡検査を行なう工程とを具備することを特徴と
するアクティブマトリクス型液晶表示素子の製造方法。
2. A first wiring is formed on one main surface of an insulating substrate, an insulating layer is formed, and a second wiring is formed with the insulating layer interposed therebetween, and the first wiring and the second wiring are formed. A thin film transistor element connected to the wiring is formed, a pixel electrode connected to the thin film transistor element is formed to form an element array substrate, and a counter substrate having a counter electrode is arranged opposite to the substrate to surround the both substrates. In a method for manufacturing an active matrix liquid crystal display device, which seals a substrate and injects a liquid crystal composition between both substrates, a plurality of first
The step of forming the first conductive part on the three sides of the peripheral edge of the insulating substrate while avoiding the connection with the connection end part, and the continuity test for each of the first wires. And a step of performing a short-circuit inspection between adjacent wirings, a step of forming an insulating film so as to cover the first wirings and the conductive portion, and a wiring portion that exposes a connection end of the first wirings. Forming a contact hole and a conductive portion contact hole that partially exposes the first conductive portion and an end contact hole that exposes an end portion of the first conductive portion in the insulating film; and the wiring portion. Forming an electric resistor in the contact hole and the conductive portion contact hole; and arranging to intersect with the first wiring and connecting to the first conductive portion through the electric resistor in the conductive portion contact hole. To form a second wiring, the wiring part through the electrical resistance of the contact hole is connected to the first wiring, and the first at the end contact hole
Forming a second conductive part connected to the conductive part, and conducting a continuity test for each of the second wires and a short circuit test between adjacent wires. Manufacturing method of active matrix type liquid crystal display device.
【請求項3】 前記電気抵抗体が前記薄膜トランジスタ
素子に用いた半導体層と同じ材料からなることを特徴と
する請求項1又は請求項2記載のアクティブマトリック
ス型液晶表示素子の製造方法。
3. The method for manufacturing an active matrix type liquid crystal display element according to claim 1, wherein the electric resistor is made of the same material as the semiconductor layer used for the thin film transistor element.
JP1236993A 1993-01-28 1993-01-28 Method for manufacturing active matrix type liquid crystal display element Expired - Fee Related JP3162526B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1236993A JP3162526B2 (en) 1993-01-28 1993-01-28 Method for manufacturing active matrix type liquid crystal display element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1236993A JP3162526B2 (en) 1993-01-28 1993-01-28 Method for manufacturing active matrix type liquid crystal display element

Publications (2)

Publication Number Publication Date
JPH06222389A true JPH06222389A (en) 1994-08-12
JP3162526B2 JP3162526B2 (en) 2001-05-08

Family

ID=11803357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1236993A Expired - Fee Related JP3162526B2 (en) 1993-01-28 1993-01-28 Method for manufacturing active matrix type liquid crystal display element

Country Status (1)

Country Link
JP (1) JP3162526B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5652632A (en) * 1994-09-30 1997-07-29 Nec Corporation LCD apparatus having electrostatic breakdown preventing configuration capable of testing each pixel
JP2000155339A (en) * 1998-11-24 2000-06-06 Casio Comput Co Ltd Display panel and its manufacture
KR100502792B1 (en) * 1997-07-23 2005-09-26 삼성전자주식회사 Liquid crystal display
JP2006237258A (en) * 2005-02-24 2006-09-07 Tdk Corp Inspecting method of multilayer substrate
KR100965586B1 (en) * 2003-12-30 2010-06-23 엘지디스플레이 주식회사 The dual gate driving liquid crystal display device and the method for fabricating the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5652632A (en) * 1994-09-30 1997-07-29 Nec Corporation LCD apparatus having electrostatic breakdown preventing configuration capable of testing each pixel
KR100502792B1 (en) * 1997-07-23 2005-09-26 삼성전자주식회사 Liquid crystal display
JP2000155339A (en) * 1998-11-24 2000-06-06 Casio Comput Co Ltd Display panel and its manufacture
KR100965586B1 (en) * 2003-12-30 2010-06-23 엘지디스플레이 주식회사 The dual gate driving liquid crystal display device and the method for fabricating the same
JP2006237258A (en) * 2005-02-24 2006-09-07 Tdk Corp Inspecting method of multilayer substrate

Also Published As

Publication number Publication date
JP3162526B2 (en) 2001-05-08

Similar Documents

Publication Publication Date Title
KR100271038B1 (en) A manufacturing method of shorting bar probing and electrical state and a structure of an lcd comprising the shorting bar
US6400425B1 (en) TFT-LCD array substrate for testing the short/open-circuit of electric line and a method for fabricating the same
JPH11288007A (en) Liquid crystal display device and its manufacture
JPH11142888A (en) Liquid crystal display device and its inspection method
US6304305B1 (en) Active matrix liquid crystal display
JPH06202151A (en) Thin film transistor array
US6515301B2 (en) Structure and fabrication method of flat panel display comprising address line with mending layer
JPS61249078A (en) Matrix type display unit
JP3162526B2 (en) Method for manufacturing active matrix type liquid crystal display element
JP3491080B2 (en) Matrix type array substrate for liquid crystal display device and manufacturing method thereof
JP3031300B2 (en) Manufacturing method of liquid crystal display device
KR20010055970A (en) a thin film transistor array panel for a liquid crystal display having an electrostatic protection structure and a manufacturing method thereof
EP0430418A2 (en) Liquid crystal display and method of manufacturing the same
JP3295025B2 (en) Manufacturing method of liquid crystal display device
JP3231410B2 (en) Thin film transistor array and method of manufacturing the same
JP2618520B2 (en) Method for manufacturing active matrix liquid crystal display device
JPH05333370A (en) Active matrix type liquid crystal display element
JPH0394223A (en) Manufacture of active matrix display device
JPH04338728A (en) Active matrix substrate
JPS6088985A (en) Matrix type liquid crystal display panel
JPH10333187A (en) Liquid crystal display device and its manufacture
JPH01227128A (en) Liquid crystal display device
JP3545879B2 (en) Display element manufacturing method
JP3213067B2 (en) Thin film transistor array and method of manufacturing the same
KR100812137B1 (en) array panel for liquid crystal display devices and manufacturing method of the same

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010206

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080223

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090223

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100223

Year of fee payment: 9

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100223

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees