JPH1026750A - Liquid crystal display panel - Google Patents

Liquid crystal display panel

Info

Publication number
JPH1026750A
JPH1026750A JP23406796A JP23406796A JPH1026750A JP H1026750 A JPH1026750 A JP H1026750A JP 23406796 A JP23406796 A JP 23406796A JP 23406796 A JP23406796 A JP 23406796A JP H1026750 A JPH1026750 A JP H1026750A
Authority
JP
Japan
Prior art keywords
signal line
liquid crystal
common
line
gate signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP23406796A
Other languages
Japanese (ja)
Other versions
JP3586049B2 (en
Inventor
Yasushi Nakano
泰 中野
Minoru Hiroshima
實 廣島
Takashi Isoda
高志 磯田
Tsutomu Sato
努 佐藤
Yoshihiko Nakahara
良彦 中原
Takeshi Tanaka
武 田中
Koichi Abu
恒一 阿武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Consumer Electronics Co Ltd
Japan Display Inc
Original Assignee
Hitachi Device Engineering Co Ltd
Hitachi Ltd
Hitachi Consumer Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Device Engineering Co Ltd, Hitachi Ltd, Hitachi Consumer Electronics Co Ltd filed Critical Hitachi Device Engineering Co Ltd
Priority to JP23406796A priority Critical patent/JP3586049B2/en
Publication of JPH1026750A publication Critical patent/JPH1026750A/en
Application granted granted Critical
Publication of JP3586049B2 publication Critical patent/JP3586049B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To perform the inspecting for disconnection and short circuit of a signal line and also to sufficiently perform the static electricity preventing countermeasure of a thin film transistor. SOLUTION: A first common line which is existing along the (y) direction and is to be connected to respective gate signal lines 2 via nonlinear resistance elements D and a second common line which is existing along the (x) direction and is to be connected to respective even-number-th drain signal lines 3 via nonlinear resistance element D and a third common line which is existing along the (x) direction and is to be connected to respective odd-number-th drain signal line via nonlinear resistance elements D are formed on the periphery of a display area formed of a set of pixel areas being on the surface of the liquid crystal side of the transparent substrate of one side. Then, these respective first, second and third common lines are constituted by being electrically separated from each other and respective second and third common lines are electrically connected with the electrically conductive bodies.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は液晶表示パネルに係
り、特に、いわゆるアクティブ・マトリックス型と称さ
れる液晶表示パネルに関する。
The present invention relates to a liquid crystal display panel, and more particularly, to a so-called active matrix type liquid crystal display panel.

【0002】[0002]

【従来の技術】アクティブ・マトリックス型の液晶表示
パネルは、液晶を介して互いに対向配置される一対の透
明基板のうちの一方の透明基板の液晶側の面に、x方向
に延在しy方向に並設されるゲート信号線とこのゲート
信号線に絶縁されy方向に延在しx方向に並設されるド
レイン信号線とが形成され、これら信号線で囲まれる各
画素領域に、ゲート信号線からの走査信号の供給によっ
てオンされる薄膜トランジスタと、このオンされた薄膜
トランジスタを介してドレイン信号線からの映像信号が
供給される画素電極とを備えて構成されている。
2. Description of the Related Art An active matrix type liquid crystal display panel extends in the x-direction and extends in the y-direction on a liquid crystal side surface of one of a pair of transparent substrates disposed opposite to each other via a liquid crystal. And a drain signal line which is insulated from the gate signal line, extends in the y direction and is arranged in the x direction, and a gate signal line is provided in each pixel region surrounded by these signal lines. The thin film transistor is turned on by the supply of the scanning signal from the line, and the pixel electrode is supplied with the video signal from the drain signal line via the turned on thin film transistor.

【0003】そして、これら各ゲート信号線およびドレ
イン信号線はいわゆるフォトリソグラフィ技術を用いた
微細加工によって形成されるものであることから、液晶
表示パネルの製造過程において、これら各信号線が断線
して形成されているか否か、あるいは各信号線との間に
ショートが発生していないか否か等が検査されるのが通
常である。
Since each of these gate signal lines and drain signal lines is formed by fine processing using a so-called photolithography technique, these signal lines are disconnected in the process of manufacturing a liquid crystal display panel. It is usual to check whether or not the wiring is formed, whether or not a short circuit has occurred between each signal line and the like.

【0004】この場合、この検査を効率的に行うため
に、後に切断分離される透明基板面に各ゲート信号線の
一端側を共通に接続した短絡線および各ドレイン信号線
の一端側を共通に接続した短絡線を形成しているように
している。
In this case, in order to perform this inspection efficiently, one end of each gate signal line and one end of each drain signal line are connected in common to the transparent substrate surface which is cut and separated later. A connected short-circuit line is formed.

【0005】このようにした場合、ゲート信号線の一方
の短絡線に一方の検査用プローブをあてがい各ゲート信
号線の他端側の検査用端子に他方の検査用プローブをあ
てがうことにより、各ゲート信号線が断線しているか否
かが検出できるようになる。ドレイン信号線に対しても
同様の操作によってそれらが断線しているか否かが検出
できるようになる。また、ゲート信号線の短絡線に一方
の検査用プローブをあてがいドレイン信号線の短絡線に
他方の検査用のプローブをあてがってそれらの間の電気
抵抗を計測することによりゲート信号線とドレイン信号
線とのショートが生じているか否かを検査できるように
なる(以下、このように構成された回路を断線およびシ
ョート検査回路と称する場合がある)。
In this case, one test probe is applied to one short-circuit line of the gate signal lines, and the other test probe is applied to the test terminal on the other end side of each gate signal line. It is possible to detect whether or not the signal line is disconnected. The same operation can be performed on the drain signal lines to detect whether or not they are disconnected. Also, one test probe is applied to the short-circuit line of the gate signal line, and the other test probe is applied to the short-circuit line of the drain signal line, and the electric resistance between them is measured. Can be inspected whether or not a short circuit has occurred (hereinafter, a circuit configured as described above may be referred to as a disconnection and short circuit inspection circuit).

【0006】一方、薄膜トランジスタは、ゲート信号線
の一部の領域をゲート電極とし、ドレイン信号線を延在
させた部分をドレイン電極とするMIS型トランジスタ
として形成されているため、そのしきい値電圧の変動あ
るいは破壊を防止する目的で該信号線に集中的な静電気
が帯電してしまうのを防止する対策もなされている(た
とえば、特開平5−27263号公報参照)。
On the other hand, the thin film transistor is formed as an MIS transistor in which a part of the gate signal line is used as a gate electrode and a part where the drain signal line is extended is used as a drain electrode. For the purpose of preventing the fluctuation or destruction of the signal lines, measures have been taken to prevent the static electricity from being concentrated on the signal line (for example, see Japanese Patent Application Laid-Open No. 5-27263).

【0007】すなわち、液晶が封入される領域であって
かつ前記画素領域の集合で形成される表示領域の外周
に、全てのゲート信号線およびドレイン信号線のそれぞ
れに非線形抵抗素子を介して接続される静電保護用の共
通線を形成する構成とし、この共通線によって、一部に
生じた静電気を各信号線の全部に分散させるようにして
いる(以下、このように構成した回路を静電保護用回路
と称する場合がある)。
That is, all of the gate signal lines and the drain signal lines are connected to the outer periphery of the display region, which is a region in which the liquid crystal is sealed and formed of the pixel region, via the non-linear resistance element. A common line for protecting the static electricity is formed, and the common line disperses static electricity generated in a part to all of the signal lines. A circuit for protection).

【0008】[0008]

【発明が解決しようとする課題】しかしながら、上述し
た断線およびショートの検査回路が備えられている液晶
表示パネルにおいて、前記静電保護用回路をそのまま導
入させた場合に、ゲート信号線とドレイン信号線のそれ
ぞれが非線形抵抗素子を介した共通線によって互いに接
続されてしまうことから、それらの信号線の断線あるい
はショートを判定できなくなってしまうという弊害が指
摘されるに到った。
However, in a liquid crystal display panel provided with the above-described disconnection and short circuit inspection circuit, when the electrostatic protection circuit is introduced as it is, a gate signal line and a drain signal line are provided. Are connected to each other by a common line via a non-linear resistance element, so that it has been pointed out that the disconnection or short circuit of these signal lines cannot be determined.

【0009】本発明は、このような事情に基づいてなさ
れたものであり、その目的は、信号線の断線あるいはシ
ョートの検査および薄膜トランジスタの静電防止対策を
いずれも充分に行い得る液晶表示パネルを提供すること
にある。
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a liquid crystal display panel capable of sufficiently inspecting a disconnection or short circuit of a signal line and preventing static electricity of a thin film transistor. To provide.

【0010】[0010]

【課題を解決するための手段】このような目的を達成す
るために本発明は、基本的には、液晶を介して互いに対
向配置される一対の透明基板のうちの一方の透明基板の
液晶側の面に、x方向に延在しy方向に並設されるゲー
ト信号線とこのゲート信号線に絶縁されy方向に延在し
x方向に並設されるドレイン信号線とが形成され、これ
ら信号線で囲まれる各画素領域に、ゲート信号線からの
走査信号の供給によってオンされる薄膜トランジスタ
と、このオンされた薄膜トランジスタを介してドレイン
信号線からの映像信号が供給される画素電極とを備え、
他方の透明基板の液晶側の面に、各画素領域に共通な共
通電極が形成され、この共通電極は該一方の透明基板と
の間に介在される導電体を介して該一方の透明基板側へ
引き出される液晶表示パネルにおいて、前記一方の透明
基板の液晶側の面の画素領域の集合で形成される表示領
域の外周に、y方向に延在しかつ非線形抵抗素子を介し
て各ゲート信号線に接続される第1の共通線と、x方向
に延在しかつ非線形抵抗素子を介して偶数番目の各ドレ
イン信号線に接続される第2の共通線と、x方向に延在
しかつ非線形抵抗素子を介して奇数番目の各ドレイン信
号線に接続される第3の共通線とが形成され、これら第
1、第2、および第3の各共通線は互いに電気的に分離
されて構成されているとともに、前記第2および第3の
各共通線は前記導電体を介して電気的に接続されている
ことを特徴とするものである。
SUMMARY OF THE INVENTION In order to achieve the above object, the present invention basically provides a liquid crystal side of one of a pair of transparent substrates arranged to face each other via a liquid crystal. A gate signal line extending in the x direction and juxtaposed in the y direction and a drain signal line insulated by the gate signal line and extending in the y direction and juxtaposed in the x direction are formed. Each pixel region surrounded by a signal line includes a thin film transistor that is turned on by the supply of a scanning signal from a gate signal line, and a pixel electrode to which a video signal from a drain signal line is supplied via the turned on thin film transistor. ,
A common electrode common to each pixel region is formed on the liquid crystal side surface of the other transparent substrate, and the common electrode is connected to the one transparent substrate through a conductor interposed between the one transparent substrate and the other. In the liquid crystal display panel drawn out, the gate signal lines extending in the y-direction and extending through the non-linear resistance element around the periphery of a display area formed by a set of pixel areas on the liquid crystal side surface of the one transparent substrate And a second common line extending in the x-direction and connected to each of the even-numbered drain signal lines via the non-linear resistance element, and a second common line extending in the x-direction and being non-linear. A third common line connected to each of the odd-numbered drain signal lines via a resistance element is formed, and the first, second, and third common lines are configured to be electrically separated from each other. And the second and third common lines are Through the body and is characterized in that it is electrically connected.

【0011】このように構成された液晶表示パネルにお
いて、たとえばゲート信号線とドレイン信号線との間に
ショートが生じているか否かを検査する場合、上述した
ようにゲート信号線の短絡線に一方のプローブをあてが
いドレイン信号線の短絡線に他方のプローブをあてがっ
てそれらの間の電気抵抗を計測するのが通常となる。
In the liquid crystal display panel configured as described above, for example, when inspecting whether a short circuit has occurred between the gate signal line and the drain signal line, as described above, one of the short-circuit lines of the gate signal line In general, the other probe is applied to the short-circuit line of the drain signal line, and the electric resistance between them is measured.

【0012】この場合、従来の構成にみられるようにそ
の静電保護用回路における共通線において、ゲート信号
線と非線形抵抗素子を介して接続されている共通線と、
ドレイン信号線と非線形抵抗素子を介して接続されてい
る共通線とが、互いに接続されている構成となっている
場合、ゲート信号線の短絡線から非線形抵抗素子を介し
て前記共通線へ、さらに非線形素子を介してドレイン信
号線の短絡線へと電流が流れてしまうことから、上述し
た検査ができないことになる。
In this case, as seen in the conventional configuration, the common line in the electrostatic protection circuit includes a common line connected to the gate signal line via a non-linear resistance element,
When the drain signal line and the common line connected via the non-linear resistance element are configured to be connected to each other, from the short-circuit line of the gate signal line to the common line via the non-linear resistance element, Since the current flows to the short-circuit line of the drain signal line via the non-linear element, the above-described inspection cannot be performed.

【0013】このため、本発明は、基本的には、ゲート
信号線に非線形抵抗素子を介して共通接続される共通線
とドレイン信号線に非線形抵抗素子を介して共通接続さ
れる共通線とを電気的に絶縁するようにすることによっ
て、上述した弊害を除去できるようになる。
For this reason, the present invention basically provides a common line commonly connected to a gate signal line via a non-linear resistance element and a common line commonly connected to a drain signal line via a non-linear resistance element. By electrically insulating, the above-mentioned adverse effects can be eliminated.

【0014】また、ゲート信号線あるいはドレイン信号
線のそれぞれの断線の検査等の他の全ての検査において
も従来どおりに行うことができ、それらのいずれにおい
ても静電保護用の共通線に全く影響されることなく信頼
性ある検査を実行することができるようになる。
Further, all other inspections such as inspection for disconnection of the gate signal line or the drain signal line can be performed in the same manner as in the conventional case, and any of them has no effect on the common line for electrostatic protection. A reliable inspection can be performed without being performed.

【0015】また、非線形抵抗素子および共通線からな
る静電保護用回路においても、各信号線の断線あるいは
ショートの検出回路によって、その構成が制約されるこ
とがないことから、充分な静電保護対策ができるように
なる。
[0015] Further, the structure of the electrostatic protection circuit comprising the non-linear resistance element and the common line is not restricted by the disconnection or short-circuit detection circuit of each signal line. Measures can be taken.

【0016】したがって、本発明の構成によれば、各信
号線の断線あるいはショートの検査および薄膜トランジ
スタの静電防止対策をも充分に行なうことができるよう
になる。
Therefore, according to the configuration of the present invention, it is possible to sufficiently perform inspection for disconnection or short-circuit of each signal line and antistatic measures for the thin film transistor.

【0017】[0017]

【発明の実施の形態】図1は本発明による液晶表示パネ
ルの外囲器を構成する一方のガラス基板の液晶側の面の
構成を示す平面である。そして、このガラス基板は各信
号線の断線あるいはショートを検査できる状態にあるも
のとなっている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a plan view showing a configuration of a liquid crystal side surface of one glass substrate constituting an envelope of a liquid crystal display panel according to the present invention. The glass substrate is in a state where disconnection or short circuit of each signal line can be inspected.

【0018】同図において、まず、実際に液晶表示パネ
ルを構成するガラス基板の大きさよりも若干大きめに形
成されたガラス基板1がある。すなわち、このガラス基
板1は後の工程で図中点線Qの個所において切断されそ
の周辺が分離されるようになっている。
In FIG. 1, first, there is a glass substrate 1 formed slightly larger than the size of the glass substrate actually constituting the liquid crystal display panel. That is, the glass substrate 1 is cut at a location indicated by a dotted line Q in the drawing in a later step, and the periphery thereof is separated.

【0019】このようなガラス基板1の液晶側の面に
は、図中x方向に延在しかつy方向に並設されたゲート
信号線2が形成され、これら各ゲート信号線2と絶縁さ
れてy方向に延在しかつx方向に並設されたドレイン信
号線3が形成されている。
Gate signal lines 2 extending in the x direction in the figure and juxtaposed in the y direction are formed on the surface of the glass substrate 1 on the liquid crystal side, and are insulated from these gate signal lines 2. A drain signal line 3 extending in the y direction and juxtaposed in the x direction is formed.

【0020】ゲート信号線2とドレイン信号線3とで囲
まれる矩形の領域(たとえば図中点線Aで囲まれた領
域)はそれぞれ画素領域となり、この領域には、その詳
細を図2に示すように、ゲート信号線2からのゲート信
号によってオンする薄膜トランジスタTFTと、このオ
ンされた薄膜トランジスタTFTを介してドレイン信号
線3からのドレイン信号が供給される透明な画素電極I
TOを備えている。また、該薄膜トランジスタTFTが
オフした際に画素電極ITOにドレイン信号が長く蓄積
させるために付加容量Caddも備えられている。
A rectangular area (for example, an area surrounded by a dotted line A in the figure) surrounded by the gate signal line 2 and the drain signal line 3 is a pixel area, and details of this area are shown in FIG. A thin-film transistor TFT that is turned on by a gate signal from the gate signal line 2, and a transparent pixel electrode I to which a drain signal from the drain signal line 3 is supplied via the turned-on thin-film transistor TFT.
It has TO. Further, an additional capacitor Cadd is also provided to allow a long drain signal to be accumulated in the pixel electrode ITO when the thin film transistor TFT is turned off.

【0021】これにより、ゲート信号が印加されたゲー
ト信号線2のライン上の画素領域において、各ドレイン
信号線3からのドレイン信号(画素信号)が画素電極I
TOに供給され、図示しない他方のガラス基板の液晶側
に形成された透明な共通電極との間に電位差を生じせし
め該液晶の光透過率を変調させるようになっている。
As a result, in the pixel region on the gate signal line 2 to which the gate signal is applied, the drain signal (pixel signal) from each drain signal line 3 is applied to the pixel electrode I
The potential difference is generated between the liquid crystal panel and the transparent common electrode formed on the liquid crystal side of the other glass substrate (not shown), and the light transmittance of the liquid crystal is modulated.

【0022】ゲート信号線2の図1における右側の端部
は、後の工程で分離される部分のガラス基板面上にまで
延在され、該部分に形成されている検査用の短絡線2
A’に共通接続されて形成されている。また、各ゲート
信号線2は、分離後の実際のガラス基板1となる一端側
(図中左側)の辺部において、比較的幅が広く形成され
て外部端子2T並びに、検査用端子2tが形成されてい
る。
The right end of the gate signal line 2 in FIG. 1 extends to the surface of the glass substrate at a portion to be separated in a later step, and the inspection short-circuit line 2 formed at the portion is separated.
A 'is commonly connected. Each of the gate signal lines 2 is formed to have a relatively large width on one side (left side in the drawing) on which the actual glass substrate 1 after separation is formed, so that the external terminals 2T and the inspection terminals 2t are formed. Have been.

【0023】また、それぞれのドレイン信号線3におい
て、図中左側から数えて偶数番目に相当するものは図中
上側の後の工程で分離される部分のガラス基板面上にま
で延在され、該部分に形成されている検査用の共通線3
Aに共通接続され、図中右側から数えて奇数番目に相当
するものが図中下側の後の工程で分離される部分のガラ
ス基板面上にまで延在され、該部分に形成されている検
査用の共通線3A’に共通接続されている。
In each of the drain signal lines 3, those corresponding to the even-numbered ones counted from the left side in the figure extend to the portion of the glass substrate which is separated in a later step in the upper part of the figure. Inspection common line 3 formed in the part
A, which is commonly connected to A, and which is equivalent to an odd-numbered one counted from the right side in the figure is extended to and formed on the glass substrate surface in a portion separated in a later step on the lower side in the figure. The common line 3A 'for inspection is commonly connected.

【0024】この場合、各ドレイン信号線3は、分離後
の実際のガラス基板1となる一端側(図中上側)の辺部
において比較的幅が広く形成されて外部端子3Tを構成
するようになっている。さらに、ドレイン信号線3の他
端側(図中下側)には単独の検査用の端子3tが形成さ
れている。
In this case, each drain signal line 3 is formed to have a relatively large width at one side (upper side in the drawing), which is the actual glass substrate 1 after separation, so as to constitute the external terminal 3T. Has become. Further, a single inspection terminal 3t is formed on the other end side (the lower side in the figure) of the drain signal line 3.

【0025】さらに、前記ガラス基板1の面には、液晶
が封入される領域であってこの領域を囲むようにして形
成されるシール材5と前記画素領域の集合で形成される
表示領域との間に、いわゆる静電保護用の共通線10が
形成されている。
Further, on the surface of the glass substrate 1, there is a region between the sealing material 5 formed so as to surround the liquid crystal sealing region and the pixel region and a display region formed by a set of the pixel regions. That is, a so-called common line 10 for electrostatic protection is formed.

【0026】この静電保護用の共通線10は、各ゲート
信号線3と絶縁されて直交する方向に延在され、かつ該
ゲート信号線3と非線形抵抗素子Dを介して接続される
の共通線10G、10G’と、各ドレイン信号線2と絶
縁されて直交する方向に延在され、かつ該ドレイン信号
線と非線形抵抗素子Dを介して接続される共通線10
D、10D’とから構成されている。
The common line 10 for electrostatic protection is insulated from each gate signal line 3, extends in a direction orthogonal to the gate signal line 3, and is connected to the gate signal line 3 via a non-linear resistance element D. Lines 10G, 10G ′ and a common line 10 that extends in a direction orthogonal to each drain signal line 2 while being insulated from each drain signal line 2 and connected to the drain signal lines via a non-linear resistance element D
D, 10D '.

【0027】この場合、共通線10G、10G’は、ゲ
ート信号線3の両端側(図中左右の各側)のそれぞれに
形成され、それらは互いに電気的に絶縁されててもよい
が、この実施例では、図中最下段に形成されているゲー
ト信号線2(2J)を介して互いに接続されている。こ
の効果については後に説明する。
In this case, the common lines 10G and 10G 'are formed on both ends (left and right sides in the figure) of the gate signal line 3, respectively, and they may be electrically insulated from each other. In the embodiment, they are connected to each other via a gate signal line 2 (2J) formed at the lowermost stage in the figure. This effect will be described later.

【0028】また、共通線10D、10D’は、ドレイ
ン信号線3の両端側(図中上下の各側)のそれぞれに形
成され、それらはガラス基板1面上の構成のみに限って
みた場合に互いに電気的に絶縁された構成となってい
る。このように構成した理由は、各信号線の断線および
ショートの検査の際にこれら共通線10Dが互いに接続
されていると該検査ができなくなるからである。
The common lines 10D and 10D 'are formed on both ends (upper and lower sides in the figure) of the drain signal line 3, respectively. They are configured to be electrically insulated from each other. The reason for this configuration is that if the common lines 10D are connected to each other at the time of inspection for disconnection and short-circuit of each signal line, the inspection cannot be performed.

【0029】そして、前記非線形抵抗素子Dは、拡大図
である図3に示すように、ゲート信号線2のそれぞれに
おいて、図中左側の外部端子2T側のゲート信号線2と
共通線10Gとの間に接続された非線形抵抗素子Dg1
と、該共通線10Gと表示領域側のゲート信号線2との
間に接続された非線形抵抗素子Dg2とから構成されて
いる。同様に、図1における右側の検査端子2t側のゲ
ート信号線2と共通線10G’との間に接続された非線
形抵抗素子Dg2と、該共通線10G’と表示領域側の
ゲート信号線2との間に接続された非線形抵抗素子Dg
2とから構成されている。
As shown in FIG. 3 which is an enlarged view, the non-linear resistance element D is connected to the gate signal line 2 on the left side of the external terminal 2T and the common line 10G in each of the gate signal lines 2. Nonlinear resistance element Dg1 connected between
And a non-linear resistance element Dg2 connected between the common line 10G and the gate signal line 2 on the display area side. Similarly, the nonlinear resistance element Dg2 connected between the gate signal line 2 on the right inspection terminal 2t side and the common line 10G ′ in FIG. 1, the common line 10G ′ and the gate signal line 2 on the display area side are connected to each other. Non-linear resistance element Dg connected between
And 2.

【0030】また、ドレイン信号線3のそれぞれにおい
て、そのうちの図中左側から数えて偶数番目のドレイン
信号線3(図中上側の短絡線3Aに接続されているドレ
イン信号線3)には、図3に示すように、図中上側の外
部端子3T側のドレイン信号線3と共通線10Dとの間
に接続された非線形抵抗素子Dd1と、該共通線10D
と表示領域側のドレイン信号線3との間に接続された非
線形抵抗素子Dd2とから構成されている。
In each of the drain signal lines 3, even-numbered drain signal lines 3 counted from the left side in the figure (the drain signal lines 3 connected to the upper short-circuit line 3 A in the figure) are shown in FIG. 3, a non-linear resistance element Dd1 connected between the drain signal line 3 on the upper side of the external terminal 3T in the figure and the common line 10D, and the common line 10D
And a non-linear resistance element Dd2 connected between the drain signal line 3 on the display area side.

【0031】また、図中左側から数えて奇数番目のドレ
イン信号線3(図中下側の短絡線3A’に接続されてい
るドレイン信号線3)には、図1に示すように、図中下
側の検査用端子3t側のドレイン信号線3と共通線10
D’との間に接続された非線形抵抗素子Dd1と、該共
通線10D’と表示領域側のドレイン信号線3との間に
接続された非線形抵抗素子Dd2とから構成されてい
る。
As shown in FIG. 1, the odd-numbered drain signal lines 3 (drain signal lines 3 connected to the lower short-circuit line 3A 'in FIG. 1) are counted from the left side in FIG. The drain signal line 3 and the common line 10 on the lower inspection terminal 3t side
D 'and a non-linear resistance element Dd2 connected between the common line 10D' and the drain signal line 3 on the display area side.

【0032】なお、これら各非線形抵抗素子は、たとえ
ば、表示領域内の薄膜トランジスタTFTとほぼ同じ工
程で形成されるMIS型トランジスタであって、そのゲ
ート電極とドレイン電極とが接続された状態で形成され
るものとなっている。しかし、これに限定されることは
なく、同様の機能を有する素子ならばなんでもよいこと
はいうまでもない。
Each of these non-linear resistance elements is, for example, an MIS transistor formed in substantially the same process as the thin film transistor TFT in the display region, and is formed with its gate electrode and drain electrode connected. It has become something. However, the present invention is not limited to this, and it goes without saying that any element having the same function may be used.

【0033】上述した構成から明らかとなるように、y
方向に延在しかつ非線形抵抗素子Dを介して各ゲート信
号線2に接続される共通線10と、x方向に延在しかつ
非線形抵抗素子Dを介して偶数番目の各ドレイン信号線
に接続される共通線10Dと、x方向に延在しかつ非線
形抵抗素子を介して奇数番目の各ドレイン信号線に接続
される共通線10D’とは互いに電気的に絶縁された構
成となっていることが判る。
As is clear from the above configuration, y
A common line 10 extending in the direction and connected to each gate signal line 2 via the non-linear resistance element D, and connected to each even-numbered drain signal line extending in the x direction and the non-linear resistance element D And a common line 10D ′ extending in the x direction and connected to each of the odd-numbered drain signal lines via a non-linear resistance element is electrically insulated from each other. I understand.

【0034】さらに、この実施例では、特に、図中左側
および右側の共通線10G、10G’のそれぞれは、図
中下側の端のゲート信号線2Jに接続されている。この
ゲート信号線2Jはいわゆるダミー信号線と称されるも
ので、実際の画素の駆動にあって用いられない信号線と
なっている。すなわち、表示に対して無用の該ゲート信
号線2(2J)を有効に利用することによって、共通線
10G、10G’の配線長を増加せしめることによって
帯電する静電気の分散を効果ならしめるように図ってい
る。
Further, in this embodiment, in particular, each of the left and right common lines 10G, 10G 'in the figure is connected to the gate signal line 2J at the lower end in the figure. The gate signal line 2J is a so-called dummy signal line, and is a signal line that is not used in actual driving of pixels. That is, the effective use of the gate signal line 2 (2J), which is unnecessary for display, increases the wiring length of the common lines 10G, 10G ', thereby dispersing the static electricity charged. ing.

【0035】同様に、図中上側の共通線10Dは、図中
右側の端のドレイン信号線3Jに接続され、また、図中
下側の共通線10D’は、図中左側の端のドレイン信号
線3Jに接続されている。これら各ドレイン信号線もい
わゆるダミー信号線と称されるもので、実際の使用にあ
って用いられない信号線となっている。同様に静電気の
分散を効果ならしめるためである。
Similarly, the upper common line 10D in the figure is connected to the drain signal line 3J at the right end in the figure, and the lower common line 10D 'is connected to the drain signal line at the left end in the figure. Connected to line 3J. Each of these drain signal lines is also called a so-called dummy signal line, and is a signal line that is not used in actual use. Similarly, it is for dispersing the static electricity.

【0036】このようなゲート信号線およびドレイン信
号線における各ダミー信号線は、各画素領域における回
路が図2に示すようになる関係から、回路としては必要
となるが表示には直接寄与しないという性質を備えるも
のとなっている。このため、上述した表示領域において
実行的な表示領域は図中斜線で示した部分となる。
Each of the dummy signal lines in the gate signal line and the drain signal line is required as a circuit because the circuit in each pixel region is as shown in FIG. 2, but does not directly contribute to display. It has properties. For this reason, an effective display area in the above-described display area is a portion indicated by oblique lines in the figure.

【0037】なお、このように各共通線10G、10
G’、10D、10D’をそれぞれダミー線に接続させ
るようにしても、共通線10Gおよび10G’、共通線
10D、共通線10D’のそれぞれは互いに接続される
ことはなく、電気的に独立したものとなっている。
As described above, each of the common lines 10G, 10G
Even if G ′, 10D, and 10D ′ are connected to the dummy lines, the common lines 10G and 10G ′, the common line 10D, and the common line 10D ′ are not connected to each other and are electrically independent. It has become something.

【0038】さらに、この実施例では、共通線10D、
10D’のそれぞれの一端が、電極COMに接続されて
構成され、他方のガラス基板を組み立てた際に、該他方
のガラス基板の液晶側の面に形成された透明な共通電極
と接続されるようになっているが、共通線10G、10
G’は該共通電極に接続されないように構成されたもの
となっている。
Further, in this embodiment, the common lines 10D,
One end of each of the 10D ′ is connected to the electrode COM so that when the other glass substrate is assembled, it is connected to the transparent common electrode formed on the liquid crystal side surface of the other glass substrate. , But the common lines 10G, 10G
G ′ is configured so as not to be connected to the common electrode.

【0039】この理由は、図中に示す液晶表示パネル
は、図中左側に走査駆動回路が設けられ、図中上側に映
像駆動回路が設けられる構成となっており、駆動時にお
ける駆動負荷が大きくなってしまうのを解決するためで
ある。
The reason for this is that the liquid crystal display panel shown in the figure has a configuration in which a scanning drive circuit is provided on the left side in the figure and a video drive circuit is provided on the upper side in the figure, and the driving load during driving is large. This is to solve the problem.

【0040】このように構成されたガラス基板1は、た
とえば次の態用で検査がなされるようになっている。
The glass substrate 1 thus configured is inspected, for example, in the following manner.

【0041】(1)ゲート信号線2とドレイン信号線3
との間のショートの検査 ゲート信号線2側の短絡線2A’とドレイン信号線3側
の短絡線3A及び3A’との間に検査用プローブを当接
し、短絡線2A’と短絡線3A,3A’の間に流れる電
流を測定する。その測定値によってゲート信号線2とド
レイン信号線3との間のショートの有無が検出できるよ
うになる。
(1) Gate signal line 2 and drain signal line 3
Inspection of a short circuit between the short signal line 2A 'on the gate signal line 2 side and the short circuit lines 3A and 3A' on the drain signal line 3 side, and a short circuit line 2A 'and the short line 3A, The current flowing during 3A 'is measured. Based on the measured value, the presence or absence of a short circuit between the gate signal line 2 and the drain signal line 3 can be detected.

【0042】この場合、上述したように、ゲート信号線
2側の共通線10Gとドレイン信号線3側の共通線10
Dとは互いに電気的に分離されていることから、これら
の共通線10G、10Dに全く影響されることなく、ゲ
ート信号線2とドレイン信号線3との間のショートの検
査を行うことができるようになる。
In this case, as described above, the common line 10G on the gate signal line 2 side and the common line 10G on the drain signal line 3 side
Since D and D are electrically separated from each other, it is possible to inspect for a short circuit between the gate signal line 2 and the drain signal line 3 without being affected by these common lines 10G and 10D. Become like

【0043】(2)隣接するドレイン信号線2どうしの
間のショートの検査 ドレイン信号線3の一方(図中上側)の短絡線3Aと、
ドレイン信号線3の他方(図中下側)の短絡線3A’と
に検査用プローブを当接し、それらの間に流れる電流を
測定する。その測定値によって隣接するドレイン信号線
3どうしの間のショートの有無が検出できるようにな
る。
(2) Inspection of short between adjacent drain signal lines 2 One of the drain signal lines 3 (upper side in the figure) is a short-circuit line 3A;
The inspection probe is brought into contact with the other short-circuit line 3A '(lower side in the figure) of the drain signal line 3, and the current flowing between them is measured. Based on the measured value, the presence or absence of a short circuit between the adjacent drain signal lines 3 can be detected.

【0044】この場合、上述したように、各ドレイン信
号線3には、その一方の側(たとえば図中上側)におい
て非線形抵抗素子Dが形成されている場合、他方の側
(たとえば図中下側)において非線形抵抗素子が形成さ
れていない構成となっていることから、隣接するドレイ
ン信号線3どうしは全く電気的に絶縁されるようになっ
ている(換言すれば、隣接するドレイン信号線3は静電
保護用回路によってショートしていない構成となってい
る)。このため、信頼性ある検査を図ることができる。
In this case, as described above, each of the drain signal lines 3 has the non-linear resistance element D formed on one side (for example, the upper side in the figure) and the other side (for example, the lower side in the figure). ), The non-linear resistance element is not formed, so that the adjacent drain signal lines 3 are completely electrically insulated from each other (in other words, the adjacent drain signal lines 3 The circuit is not short-circuited by the electrostatic protection circuit). Therefore, a reliable inspection can be performed.

【0045】(3)各信号線の断線の検査 検査すべき信号線の共通端子(2Aあるいは3A,3
A’)とその信号線の共通端子と逆端に置かれた端子
(2tあるいは3t,3T)との間に検査用プローブを
当接し、それらの間に流れる電流を測定する。
(3) Inspection of disconnection of each signal line Common terminal (2A or 3A, 3A) of the signal line to be inspected
A ′) and an inspection probe are brought into contact between the common terminal of the signal line and the terminal (2t or 3t, 3T) placed at the opposite end, and the current flowing between them is measured.

【0046】このようなことから、静電保護用回路を上
述したような構成にすることによって、各信号線の断線
あるいはショートの検査を効率よくかつ信頼性よく行う
ことができるようになる。
Thus, by configuring the electrostatic protection circuit as described above, it is possible to efficiently and reliably inspect for disconnection or short-circuit of each signal line.

【0047】このようにして、各信号線の断線あるいは
ショートが発見されることのないガラス基板1は、図4
に示すように、このガラス基板1と異なる他方のガラス
基板10とともに液晶表示パネルを構成するようになっ
ている。ここで、他方のガラス基板10は、その液晶側
の面において既に各画素領域に共通な透明の共通電極、
およびこの液晶表示パネルがカラー表示用のそれならば
カラーフィルタ等が形成されたものとなっている。
In this manner, the glass substrate 1 in which the disconnection or short-circuit of each signal line is not found can be obtained as shown in FIG.
As shown in FIG. 1, a liquid crystal display panel is configured together with the other glass substrate 10 different from the glass substrate 1. Here, the other glass substrate 10 has a transparent common electrode already common to each pixel region on its liquid crystal side surface,
If the liquid crystal display panel is for color display, a color filter or the like is formed.

【0048】ここで、上述したように、ガラス基板1の
端子COM上に配置させた導電体12によって、ガラス
基板10側の透明な共通電極をガラス基板1側に引き出
すことができるようになっている。
Here, as described above, the transparent common electrode on the glass substrate 10 side can be drawn out to the glass substrate 1 side by the conductor 12 arranged on the terminal COM of the glass substrate 1. I have.

【0049】なお、このようにして液晶表示パネルの外
囲器が構成され、液晶は前記各ガラス基板1、10の間
に、前記シール材5に一部(図示しない)に予め設けら
れている封入孔から封入封入されるようになっている。
液晶封入後において前記シール材5に設けられた封入孔
は完全に封止されることはいうまでもない。
In this manner, the envelope of the liquid crystal display panel is formed, and the liquid crystal is provided in advance (not shown) on the sealing member 5 between the glass substrates 1 and 10. It is to be sealed and sealed from the sealing hole.
Needless to say, the sealing hole provided in the sealing material 5 is completely sealed after the liquid crystal is sealed.

【0050】以上説明した実施例から明らかなように、
たとえばゲート信号線とドレイン信号線との間にショー
トが生じているか否かを検査する場合、上述したように
ゲート信号線の短絡線に一方のプローブをあてがいドレ
イン信号線の短絡線に他方のプローブをあてがってそれ
らの間の電気抵抗を計測するのが通常となる。
As is clear from the embodiment described above,
For example, when checking whether a short circuit has occurred between the gate signal line and the drain signal line, as described above, apply one probe to the short circuit line of the gate signal line and apply the other probe to the short circuit line of the drain signal line. It is usual to measure the electrical resistance between them.

【0051】この場合、従来の構成にみられるようにそ
の静電保護用回路における共通線において、ゲート信号
線と非線形抵抗素子を介して接続されている共通線と、
ドレイン信号線と非線形抵抗素子を介して接続されてい
る共通線とが、互いに接続されている構成となっている
場合、ゲート信号線の短絡線から非線形抵抗素子を介し
て前記共通線へ、さらに非線形素子を介してドレイン信
号線の短絡線へと電流が流れてしまうことから、上述し
た検査ができないことになる。
In this case, as shown in the conventional configuration, the common line in the electrostatic protection circuit includes a common line connected to the gate signal line via the non-linear resistance element,
When the drain signal line and the common line connected via the non-linear resistance element are configured to be connected to each other, from the short-circuit line of the gate signal line to the common line via the non-linear resistance element, Since the current flows to the short-circuit line of the drain signal line via the non-linear element, the above-described inspection cannot be performed.

【0052】このため、本実施例では、基本的には、ゲ
ート信号線に非線形抵抗素子を介して共通接続される共
通線とドレイン信号線に非線形抵抗素子を介して共通接
続される共通線とを電気的に絶縁するようにすることに
よって、上述した弊害を除去できるようになる。
Therefore, in this embodiment, basically, a common line commonly connected to the gate signal line via the non-linear resistance element and a common line commonly connected to the drain signal line via the non-linear resistance element are used. Is electrically insulated, the above-mentioned adverse effects can be eliminated.

【0053】また、ゲート信号線あるいはドレイン信号
線のそれぞれの断線の検査等の他の全ての検査において
も従来どおりに行うことができ、それらのいずれにおい
ても静電保護用の共通線に全く影響されることなく信頼
性ある検査を実行することができるようになる。
Further, all other inspections such as inspection for disconnection of the gate signal line or the drain signal line can be performed in the same manner as in the conventional case, and any of them has no effect on the common line for electrostatic protection. A reliable inspection can be performed without being performed.

【0054】また、非線形抵抗素子および共通線からな
る静電保護回路においても、各信号線の断線あるいはシ
ョートの検出回路によって、その構成が制約されること
がないことから、充分な静電保護対策ができるようにな
る。
Also, in the electrostatic protection circuit composed of the non-linear resistance element and the common line, the structure is not restricted by the disconnection or short circuit detection circuit of each signal line. Will be able to

【0055】したがって、本発明の構成によれば、各信
号線の断線あるいはショートの検査および薄膜トランジ
スタの静電防止対策をも充分に行なうことができるよう
になる。
Therefore, according to the configuration of the present invention, it is possible to sufficiently perform inspection for disconnection or short-circuit of each signal line and antistatic measures for the thin film transistor.

【0056】また、共通線10G、10G’、10D、
10D’は、それぞれダミー線を利用することによって
線長を実質的に増大させていることから、帯電された静
電気を充分に分散させることのできる構成となってい
る。したがって、静電保護対策を充分なものとすること
ができる効果を奏する。
The common lines 10G, 10G ', 10D,
10D ′ has a configuration that can sufficiently disperse the charged static electricity since the line length is substantially increased by using the dummy lines. Therefore, there is an effect that sufficient measures can be taken for electrostatic protection.

【0057】なお、この場合において、各共通線10
G、10G’10D、10D’の線長を増大させるのに
ダミー線を用いたが、新たに線を形成し、この線に接続
させるようにしてもよいことはいうまでもない。ただ
し、ダミー線を用いた場合には、ガラス基板1上におい
て余分な領域をわざわざ設ける必要がなくなるという効
果を奏する。
In this case, each common line 10
Although dummy lines are used to increase the line lengths of G, 10G'10D, and 10D ', it goes without saying that a new line may be formed and connected to this line. However, when a dummy line is used, there is an effect that it is not necessary to provide an extra area on the glass substrate 1.

【0058】上述した実施例では、ゲート信号線2の一
方の側からゲート信号が供給されるとともに、ドレイン
信号線3の一方の側からドレイン信号が供給される構成
となっているものであるが、これに限定されることはな
いことはもちろんである。各ドレイン信号線3におい
て、その一つおきのドレイン信号線3には一方の側か
ら、また残りのドレイン信号線3には他方の側から、そ
れぞれドレイン信号が供給されるようにしたものにおい
ても適用できるからである。
In the above-described embodiment, the gate signal is supplied from one side of the gate signal line 2 and the drain signal is supplied from one side of the drain signal line 3. Of course, the present invention is not limited to this. In each of the drain signal lines 3, a drain signal is supplied from one side to every other drain signal line 3 and a drain signal is supplied to the other drain signal lines 3 from the other side. Because it can be applied.

【0059】図5は、この場合における概略的な回路図
を示したものであり、図1と対応する部分は同一の符号
で示している。この場合においても基本的には、y方向
に延在しかつ非線形抵抗素子Dを介して各ゲート信号線
2に接続される共通線10G(10G’)と、x方向に
延在しかつ非線形抵抗素子Dを介して偶数番目の各ドレ
イン信号線に接続される共通線10Dと、x方向に延在
しかつ非線形抵抗素子を介して奇数番目の各ドレイン信
号線に接続される共通線10D’とは互いに電気的に絶
縁された構成となっていることが判る。
FIG. 5 is a schematic circuit diagram in this case, and portions corresponding to FIG. 1 are denoted by the same reference numerals. Also in this case, basically, a common line 10G (10G ′) extending in the y-direction and connected to each gate signal line 2 via the nonlinear resistance element D is connected to a common line 10G (10G ′) extending in the x-direction. A common line 10D connected to each even-numbered drain signal line via the element D, and a common line 10D 'extending in the x direction and connected to each odd-numbered drain signal line via the non-linear resistance element. Are electrically insulated from each other.

【0060】なお、図5に示した構成において、各共通
線10G(10G’)、10D、10D’のそれぞれに
おいて互いに電気的に絶縁された構成を確保しつつ、実
質的に線長を長くするようにしてもよいことはもちろん
である。
In the configuration shown in FIG. 5, the length of each of the common lines 10G (10G '), 10D and 10D' is substantially increased while ensuring the configuration electrically insulated from each other. Needless to say, this may be done.

【0061】[0061]

【発明の効果】以上説明したことから明らかなように、
本発明による液晶表示パネルによれば、信号線の断線あ
るいはショートの検査および薄膜トランジスタの静電防
止対策をも充分に行い得るようになる。
As is apparent from the above description,
ADVANTAGE OF THE INVENTION According to the liquid crystal display panel by this invention, the disconnection or short circuit of a signal line and the antistatic measures of a thin film transistor can also be fully performed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による液晶表示パネルの一方のガラス基
板の液晶側の面の構成を示した平面図である。
FIG. 1 is a plan view showing a configuration of a liquid crystal side surface of one glass substrate of a liquid crystal display panel according to the present invention.

【図2】本発明による液晶表示パネルの一方のガラス基
板の画素領域の詳細を示す等価回路図である。
FIG. 2 is an equivalent circuit diagram showing details of a pixel region of one glass substrate of the liquid crystal display panel according to the present invention.

【図3】図1の部分拡大図である。FIG. 3 is a partially enlarged view of FIG. 1;

【図4】本発明による液晶表示パネルの平面を示す一部
破断図である。
FIG. 4 is a partially cutaway view showing a plane of a liquid crystal display panel according to the present invention.

【図5】本発明による液晶表示パネルの他の実施例を示
す等価回路図である。
FIG. 5 is an equivalent circuit diagram showing another embodiment of the liquid crystal display panel according to the present invention.

【符号の説明】[Explanation of symbols]

1……ガラス基板、2……ゲート信号線、3……ドレイ
ン信号線、2A、2A’3A、3A’……短絡線、10
G、10G’、10D、10D’……共通線、D……非
線形抵抗素子。
DESCRIPTION OF SYMBOLS 1 ... Glass substrate, 2 ... Gate signal line, 3 ... Drain signal line, 2A, 2A'3A, 3A '... Short circuit line, 10
G, 10G ', 10D, 10D' ... common line, D ... non-linear resistance element.

─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成8年9月19日[Submission date] September 19, 1996

【手続補正1】[Procedure amendment 1]

【補正対象書類名】図面[Document name to be amended] Drawing

【補正対象項目名】図4[Correction target item name] Fig. 4

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【図4】 FIG. 4

───────────────────────────────────────────────────── フロントページの続き (72)発明者 磯田 高志 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内 (72)発明者 佐藤 努 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 中原 良彦 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 田中 武 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 阿武 恒一 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Takashi Isoda 3681 Hayano Mobara City, Chiba Prefecture Hitachi Device Engineering Co., Ltd. (72) Inventor Tsutomu Sato 3300 Hayano Mobara City Chiba Prefecture Hitachi Electronics Co., Ltd. 72) Inventor Yoshihiko Nakahara 3300 Hayano, Mobara-shi, Chiba Pref.Electronic Device Division, Hitachi, Ltd. (72) Inventor Takeshi Tanaka 3300, Hayano, Mobara-shi, Chiba Pref. Electronic Device Division, Hitachi, Ltd. 3300 Hayano Mobara-shi, Chiba Pref.Electronic Device Division, Hitachi, Ltd.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 液晶を介して互いに対向配置される一対
の透明基板のうちの一方の透明基板の液晶側の面に、x
方向に延在しy方向に並設されるゲート信号線とこのゲ
ート信号線に絶縁されy方向に延在しx方向に並設され
るドレイン信号線とが形成され、これら信号線で囲まれ
る各画素領域に、ゲート信号線からの走査信号の供給に
よってオンされる薄膜トランジスタと、このオンされた
薄膜トランジスタを介してドレイン信号線からの映像信
号が供給される画素電極とを備え、他方の透明基板の液
晶側の面に、各画素領域に共通な共通電極が形成され、
この共通電極は該一方の透明基板との間に介在される導
電体を介して該一方の透明基板側へ引き出される液晶表
示パネルにおいて、 前記一方の透明基板の液晶側の面の画素領域の集合で形
成される表示領域の外周に、y方向に延在しかつ非線形
抵抗素子を介して各ゲート信号線に接続される第1の共
通線と、x方向に延在しかつ非線形抵抗素子を介して偶
数番目の各ドレイン信号線に接続される第2の共通線
と、x方向に延在しかつ非線形抵抗素子を介して奇数番
目の各ドレイン信号線に接続される第3の共通線とが形
成され、これら第1、第2、および第3の各共通線は互
いに電気的に分離されて構成されているとともに、前記
第2および第3の各共通線は前記導電体を介して電気的
に接続されていることを特徴とする液晶表示パネル。
1. A liquid crystal-side surface of one of a pair of transparent substrates disposed opposite to each other with a liquid crystal interposed therebetween, x
A gate signal line extending in the direction and juxtaposed in the y direction and a drain signal line insulated by the gate signal line and extending in the y direction and juxtaposed in the x direction are formed and surrounded by these signal lines. Each pixel region includes a thin film transistor that is turned on by supply of a scanning signal from a gate signal line, and a pixel electrode to which a video signal from a drain signal line is supplied via the turned on thin film transistor. A common electrode common to each pixel region is formed on the liquid crystal side surface of
In the liquid crystal display panel, the common electrode is drawn out to the one transparent substrate side through a conductor interposed between the one transparent substrate and a set of pixel regions on a liquid crystal side surface of the one transparent substrate. A first common line extending in the y-direction and connected to each gate signal line through the non-linear resistance element, and a first common line extending in the x-direction and interposing the non-linear resistance element A second common line connected to each even-numbered drain signal line and a third common line extending in the x-direction and connected to each odd-numbered drain signal line via a non-linear resistance element. The first, second, and third common lines are formed so as to be electrically separated from each other, and the second and third common lines are electrically connected via the conductor. A liquid crystal display panel, wherein the liquid crystal display panel is connected to a liquid crystal display panel.
【請求項2】 各ゲート信号線に非線形抵抗素子を介し
て接続される第1の共通線は表示領域を間にして2個設
けられ、これら各第1の共通線は実際の画素の駆動に用
いられていないゲート信号線を介して互いに接続されて
いることを特徴とする請求項1記載の液晶表示パネル。
2. A first common line connected to each gate signal line via a non-linear resistance element is provided two with a display area therebetween, and each of these first common lines is used for driving an actual pixel. 2. The liquid crystal display panel according to claim 1, wherein the liquid crystal display panels are connected to each other via an unused gate signal line.
【請求項3】 各ゲート信号線に非線形抵抗素子を介し
て接続される第1の共通線は、液晶を介して対向配置さ
れる他の透明基板の液晶側の面に形成された共通電極と
接続されていない構成となっていることを特徴とする請
求項1記載の液晶表示パネル。
3. A first common line connected to each gate signal line via a non-linear resistance element is connected to a common electrode formed on a liquid crystal side surface of another transparent substrate opposed to the liquid crystal via a liquid crystal. 2. The liquid crystal display panel according to claim 1, wherein the liquid crystal display panel is not connected.
JP23406796A 1996-05-07 1996-09-04 LCD panel Expired - Fee Related JP3586049B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23406796A JP3586049B2 (en) 1996-05-07 1996-09-04 LCD panel

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11221896 1996-05-07
JP8-112218 1996-05-07
JP23406796A JP3586049B2 (en) 1996-05-07 1996-09-04 LCD panel

Publications (2)

Publication Number Publication Date
JPH1026750A true JPH1026750A (en) 1998-01-27
JP3586049B2 JP3586049B2 (en) 2004-11-10

Family

ID=26451440

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23406796A Expired - Fee Related JP3586049B2 (en) 1996-05-07 1996-09-04 LCD panel

Country Status (1)

Country Link
JP (1) JP3586049B2 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010047373A (en) * 1998-11-19 2001-06-15 가나이 쓰토무 Liquid crystal display device
JP2002328397A (en) * 2001-04-27 2002-11-15 Matsushita Electric Ind Co Ltd Liquid crystal display panel
US6882378B2 (en) 1998-03-27 2005-04-19 Sharp Kabushiki Kaisha Active-matrix-type liquid crystal display panel and method of inspecting the same
JP2009151325A (en) * 2009-02-04 2009-07-09 Casio Comput Co Ltd Display device
KR100920346B1 (en) 2003-01-08 2009-10-07 삼성전자주식회사 Thin film transistor array panel and liquid crystal display including the panel
JP2014002381A (en) * 2012-06-18 2014-01-09 Samsung Display Co Ltd Organic light-emitting display device
US10090374B2 (en) 2012-06-18 2018-10-02 Samsung Display Co., Ltd. Organic light-emitting display device
US11151915B2 (en) 2019-10-15 2021-10-19 Seiko Epson Corporation Electro-optical device, electronic apparatus, and inspection method for electro-optical device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6882378B2 (en) 1998-03-27 2005-04-19 Sharp Kabushiki Kaisha Active-matrix-type liquid crystal display panel and method of inspecting the same
KR20010047373A (en) * 1998-11-19 2001-06-15 가나이 쓰토무 Liquid crystal display device
JP2002328397A (en) * 2001-04-27 2002-11-15 Matsushita Electric Ind Co Ltd Liquid crystal display panel
JP4515659B2 (en) * 2001-04-27 2010-08-04 東芝モバイルディスプレイ株式会社 LCD panel
KR100920346B1 (en) 2003-01-08 2009-10-07 삼성전자주식회사 Thin film transistor array panel and liquid crystal display including the panel
JP2009151325A (en) * 2009-02-04 2009-07-09 Casio Comput Co Ltd Display device
JP2014002381A (en) * 2012-06-18 2014-01-09 Samsung Display Co Ltd Organic light-emitting display device
US10090374B2 (en) 2012-06-18 2018-10-02 Samsung Display Co., Ltd. Organic light-emitting display device
US11151915B2 (en) 2019-10-15 2021-10-19 Seiko Epson Corporation Electro-optical device, electronic apparatus, and inspection method for electro-optical device

Also Published As

Publication number Publication date
JP3586049B2 (en) 2004-11-10

Similar Documents

Publication Publication Date Title
KR100353955B1 (en) Liquid Crystal Display for Examination of Signal Line
KR100355966B1 (en) Display panel
TWI385453B (en) Liquid crystal display
US5760855A (en) Active matrix type liquid crystal display panel having a guard ring electrically connected to the common electrode
US7999901B2 (en) Thin film transistor array substrate with improved test terminals
WO2013011855A1 (en) Active matrix display device
KR100528697B1 (en) Method and Apparatus for Testing Liquid Crystal Display
JPH0974253A (en) Active matrix substrate
JP3326327B2 (en) LCD panel
KR0142014B1 (en) Inspection apparatus and method for display device
KR100576629B1 (en) TFT array substrate of LCD device and method for testing the same
JPH1026750A (en) Liquid crystal display panel
KR101165469B1 (en) Liquid Crystal Display Device
JP2002098999A (en) Liquid crystal display device
JPH1115016A (en) Liquid crystal display device
JPH11119683A (en) Method of inspecting liquid crystal display panel
JPH03107127A (en) Liquid crystal display device
KR100632680B1 (en) array circuit board of Liquid Crystal Display Device and test method of thereof
JP3929564B2 (en) Liquid crystal display panel and manufacturing method thereof
KR20000007892A (en) Panel for lcd
KR101358256B1 (en) Array substrate for liquid crystal display device
JPH10268273A (en) Liquid crystal display substrate
KR20070071294A (en) Liquid crystal display device
US20240087492A1 (en) Display substrate, test method for the same and display device
KR100931185B1 (en) LCD for signal line inspection

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040427

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040628

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040803

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040805

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080813

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080813

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090813

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100813

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100813

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110813

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110813

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110813

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313121

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110813

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110813

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120813

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120813

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130813

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees