KR100920346B1 - Thin film transistor array panel and liquid crystal display including the panel - Google Patents

Thin film transistor array panel and liquid crystal display including the panel Download PDF

Info

Publication number
KR100920346B1
KR100920346B1 KR1020030000974A KR20030000974A KR100920346B1 KR 100920346 B1 KR100920346 B1 KR 100920346B1 KR 1020030000974 A KR1020030000974 A KR 1020030000974A KR 20030000974 A KR20030000974 A KR 20030000974A KR 100920346 B1 KR100920346 B1 KR 100920346B1
Authority
KR
South Korea
Prior art keywords
data
conductive layer
thin film
film transistor
liquid crystal
Prior art date
Application number
KR1020030000974A
Other languages
Korean (ko)
Other versions
KR20040063521A (en
Inventor
박경민
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030000974A priority Critical patent/KR100920346B1/en
Publication of KR20040063521A publication Critical patent/KR20040063521A/en
Application granted granted Critical
Publication of KR100920346B1 publication Critical patent/KR100920346B1/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09BEDUCATIONAL OR DEMONSTRATION APPLIANCES; APPLIANCES FOR TEACHING, OR COMMUNICATING WITH, THE BLIND, DEAF OR MUTE; MODELS; PLANETARIA; GLOBES; MAPS; DIAGRAMS
    • G09B23/00Models for scientific, medical, or mathematical purposes, e.g. full-sized devices for demonstration purposes
    • G09B23/06Models for scientific, medical, or mathematical purposes, e.g. full-sized devices for demonstration purposes for physics
    • G09B23/22Models for scientific, medical, or mathematical purposes, e.g. full-sized devices for demonstration purposes for physics for optics

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Business, Economics & Management (AREA)
  • Algebra (AREA)
  • Educational Administration (AREA)
  • Educational Technology (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)

Abstract

본 발명의 액정 표시 장치는, 행렬 형태로 배열된 복수의 화소, 화소에 신호를 전달하는 복수의 게이트선과 데이터선, 복수의 계조 전압을 생성하는 계조 전압 생성부, 복수의 계조 전압 중 영상 데이터에 해당하는 계조 전압을 선택하여 데이터 전압으로서 출력하는 데이터 구동부, 홀수 번째 데이터선에 연결되어 있는 홀수 번째 스위칭 소자와 짝수 번째 데이터선에 연결되어 있는 짝수 번째 스위칭 소자를 포함하며 데이터 구동부에 연결된 전송 게이트부, 영상 데이터를 데이터 구동부에 입력하고 영상 데이터의 제어를 위한 제어 신호를 생성하여 데이터 구동부와 전송 게이트부에 인가하는 신호 제어부, 그리고 전송 게이트부에 연결되어 있으며, 금속으로 이루어진 제1 도전층과 불순물이 도핑된 규소로 이루어진 제2 도전층이 접촉되어 있는 저항부를 가지는 정전기 보호부를 포함한다. 저항부의 높은 접촉 저항을 통하여 유입되는 정전기를 방전부로 유도하여 방전시키며, 이를 통하여 구동 소자가 손상되는 것을 방지할 수 있다. The liquid crystal display of the present invention includes a plurality of pixels arranged in a matrix form, a plurality of gate lines and data lines for transmitting signals to the pixels, a gray voltage generator for generating a plurality of gray voltages, and image data among the plurality of gray voltages. A data driver which selects a corresponding gray voltage and outputs the data voltage as a data voltage, an odd-numbered switching element connected to an odd-numbered data line and an even-numbered switching element connected to an even-numbered data line, and a transmission gate part connected to the data driver. A first conductive layer and an impurity that are connected to the data driver and the transmission gate part to generate a control signal for controlling the image data and to apply the image data to the data driver; Resistor in which the second conductive layer made of this doped silicon is in contact It includes having an electrostatic protection unit. The static electricity flowing through the high contact resistance of the resistor unit is induced to discharge the discharge unit, thereby preventing the driving element from being damaged.

액정표시장치, LCD, 정전기, 방전, 저항LCD, LCD, Static electricity, Discharge, Resistance

Description

박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치 {THIN FILM TRANSISTOR ARRAY PANEL AND LIQUID CRYSTAL DISPLAY INCLUDING THE PANEL}Thin film transistor array panel and liquid crystal display including the same {THIN FILM TRANSISTOR ARRAY PANEL AND LIQUID CRYSTAL DISPLAY INCLUDING THE PANEL}

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 구성도이고,1 is a configuration diagram of a liquid crystal display according to an exemplary embodiment of the present invention.

도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이고, 2 is an equivalent circuit diagram of one pixel of a liquid crystal display according to an exemplary embodiment of the present invention.

도 3은 본 발명의 한 실시예에 따른 액정 표시 장치에서 정전기 보호부의 구조를 구체적으로 도시한 단면도이고,3 is a cross-sectional view illustrating in detail a structure of an electrostatic protection unit in a liquid crystal display according to an exemplary embodiment of the present invention.

도 4는 도 3의 정전기 보호부에서 저항부의 구조를 구체적으로 도시한 평면도이고,4 is a plan view illustrating in detail the structure of the resistor unit in the electrostatic protection unit of FIG. 3;

도 5는 도 4에서 V-V' 선을 따라 잘라 도시한 단면도이다.FIG. 5 is a cross-sectional view taken along the line VV ′ of FIG. 4.

본 발명은 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치에 관한 것이다.The present invention relates to a thin film transistor array panel and a liquid crystal display device including the same.

일반적인 액정 표시 장치(liquid crystal display, LCD)는 화소 전극 및 공통 전극이 구비된 두 표시판과 그 사이에 들어 있으며 유전율 이방성(dielectric anisotropy)을 갖는 액정층을 포함한다. 두 전극에 전압을 인가하여 액정층에 전계를 생성하고, 이 전계의 세기를 조절하여 액정층을 통과하는 빛의 투과율을 조절함으로써 원하는 화상을 얻는다. 화소 전극은 행렬의 형태로 배열되어 있고 박막 트랜지스터(TFT) 등 스위칭 소자에 연결되어 한 행씩 차례로 데이터 전압을 인가 받는다. 공통 전극은 전면적으로 형성되어 있으며 공통 전압을 인가받는다.A typical liquid crystal display (LCD) includes two display panels including a pixel electrode and a common electrode, and a liquid crystal layer interposed therebetween and having dielectric anisotropy. A voltage is applied to both electrodes to generate an electric field in the liquid crystal layer, and the intensity of the electric field is adjusted to adjust the transmittance of light passing through the liquid crystal layer to obtain a desired image. The pixel electrodes are arranged in a matrix and connected to switching elements such as thin film transistors (TFTs) to receive data voltages one by one in sequence. The common electrode is formed on the entire surface and receives a common voltage.

두 표시판 중 하나에는 게이트선 및 데이터선과 같은 다수의 배선, 화소 전극 및 화소 전극에 전달되는 데이터 신호를 제어하는 박막 트랜지스터가 형성되어 있으며(이하 박막 트랜지스터 표시판이라 함), 나머지 다른 표시판에는 화소 전극과 마주하는 공통 전극 및 적(R), 녹(G), 청(B)의 색 필터가 형성되어 있는(이하 대향 표시판이라 함) 것이 일반적이다.One of the two display panels includes a plurality of wirings such as a gate line and a data line, a thin film transistor for controlling a data signal transmitted to the pixel electrode and the pixel electrode (hereinafter referred to as a thin film transistor display panel), and the other display panel includes a pixel electrode and It is common that the common electrode facing and the color filter of red (R), green (G), and blue (B) are formed (henceforth opposing display panel).

이때, 박막 트랜지스터 표시판은 제조 공정 중에 발생하는 정전기에 노출되기 쉬우며, 이는 표시판에 형성되어 있는 소자의 파괴 및 소자의 전기적인 특성을 저하시키는 원인이 된다. 특히, 박막 트랜지스터의 반도체로 다결정 규소(polysilicon)를 이용하여 구동 회로를 박막 트랜지스터 형성과 동시에 표시판에 집적할 때에는 구동 회로 또는 박막 트랜지스터를 정전기로부터 보호하는 것이 필수이다.In this case, the thin film transistor array panel is easily exposed to static electricity generated during the manufacturing process, which causes the destruction of devices formed on the display panel and the deterioration of electrical characteristics of the devices. In particular, it is essential to protect the driving circuit or the thin film transistor from static electricity when the driving circuit is integrated into the display panel at the same time as the thin film transistor is formed using polysilicon as the semiconductor of the thin film transistor.

본 발명의 기술적 과제는 구동 회로 또는 박막 트랜지스터를 정전기로부터 보호할 수 있는 박막 트랜지스터 표시판 및 액정 표시 장치를 제공하는 것이다.SUMMARY OF THE INVENTION The present invention provides a thin film transistor array panel and a liquid crystal display device capable of protecting a driving circuit or a thin film transistor from static electricity.

본 발명의 과제를 이루기 위한 한 특징으로 구동 소자 또는 박막 트랜지스터와 전기적으로 연결되어 있는 정전기 보호부는 금속층과 규소층이 접하는 접촉부를 포함하고 있다.As an aspect of the present invention, an electrostatic protection unit electrically connected to a driving element or a thin film transistor includes a contact portion in contact with a metal layer and a silicon layer.

더욱 상세하게, 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은, 일단은 구동 소자 또는 표시 신호선에 연결되어 있고 타단은 외부로부터 신호가 전달되며, 규소로 이루어진 제1 도전층, 제1 도전층의 양단에 각각 연결되어 있으며 금속으로 이루어진 제2 도전층, 제2 도전층에 각각 연결되어 있으며 금속으로 이루어진 제3 도전층을 포함하는 저항부와 제2 또는 제3 도전층에 연결되어 있는 방전부를 가진다.More specifically, the thin film transistor array panel according to the exemplary embodiment of the present invention may be connected to a driving element or a display signal line, and the other end of the thin film transistor array panel may be configured to include a first conductive layer made of silicon and a first conductive layer. A resistance portion including a second conductive layer made of a metal, a second conductive layer made of a metal, and a third conductive layer made of a metal, and a discharge portion connected to the second or third conductive layer, respectively, connected to both ends. .

방전부는 다이오드를 가지며, 제1도전층은 불순물로 도핑되어 있는 것이 바람직하다.It is preferable that the discharge portion has a diode, and the first conductive layer is doped with impurities.

또한, 본 발명의 한 실시예에 따른 액정 표시 장치는, 행렬 형태로 배열된 복수의 화소, 화소에 신호를 전달하는 복수의 게이트선과 데이터선, 복수의 계조 전압을 생성하는 계조 전압 생성부, 복수의 계조 전압 중 영상 데이터에 해당하는 계조 전압을 선택하여 데이터 전압으로서 출력하는 데이터 구동부, 홀수 번째 데이터선에 연결되어 있는 홀수 번째 스위칭 소자와 짝수 번째 데이터선에 연결되어 있는 짝수 번째 스위칭 소자를 포함하며 데이터 구동부에 연결된 전송 게이트부, 영상 데이터를 데이터 구동부에 입력하고 영상 데이터의 제어를 위한 제어 신호를 생성하여 데이터 구동부와 전송 게이트부에 인가하는 신호 제어부, 그리고 전송 게이트부에 연결되어 있으며, 규소로 이루어진 제1 도전층과 금속으로 이루어진 제2 도전층이 접촉되어 있는 저항부를 가지는 정전기 보호부를 포함한다.The liquid crystal display according to the exemplary embodiment may include a plurality of pixels arranged in a matrix form, a plurality of gate lines and data lines for transmitting signals to the pixels, and a gray voltage generator for generating a plurality of gray voltages. A data driver which selects a gray voltage corresponding to the image data among the gray voltages and outputs it as a data voltage, and includes an odd-numbered switching element connected to the odd-numbered data line and an even-numbered switching element connected to the even-numbered data line. A transmission gate part connected to the data driver, a signal control part for inputting image data to the data driver and generating a control signal for controlling the image data and applying the data signal to the data driver and the transmission gate part, and connected to the transmission gate part. The first conductive layer made of metal and the second conductive layer made of metal are in contact with each other. It includes parts having electrostatic protection resistor portion.

정전기 보호부는 정전기 보호부로 유입되는 정전기를 방전시키는 방전부를 가지며, 방전부는 다이오드를 가지는 것이 바람직하며, 제1 도전층은 불순물로 도핑되어 있는 것이 바람직하다.The static electricity protection unit has a discharge unit for discharging static electricity flowing into the static electricity protection unit, and the discharge unit preferably has a diode, and the first conductive layer is preferably doped with impurities.

첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.DETAILED DESCRIPTION Embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. When a portion of a layer, film, region, plate, etc. is said to be "on top" of another part, this includes not only when the other part is "right on" but also another part in the middle. On the contrary, when a part is "just above" another part, there is no other part in the middle.

이제 본 발명의 실시예에 따른 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치에 대하여 도면을 참고로 하여 상세하게 설명한다.Now, a thin film transistor array panel and a liquid crystal display including the same according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings.

본 발명의 한 실시예에서는 전송 게이트 방식의 액정 표시 장치 및 전송 게이트에 정전기 보호 회로가 연결되어 있는 구조에 설명하기로 한다. An embodiment of the present invention will be described with reference to a structure in which an electrostatic protection circuit is connected to a transfer gate type liquid crystal display and a transfer gate.

먼저, 도 1 및 도 2를 참조하여 본 발명의 실시예에 따른 액정 표시 장치의 구조에 대하여 개략적으로 설명한다. First, a structure of a liquid crystal display according to an exemplary embodiment of the present invention will be described with reference to FIGS. 1 and 2.                     

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 개념도이고, 도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이고, 도 3은 본 발명의 한 실시예에 따른 액정 표시 장치에서 정전기 보호부의 구조를 구체적으로 도시한 단면도이다.1 is a conceptual diagram of a liquid crystal display according to an embodiment of the present invention, FIG. 2 is an equivalent circuit diagram of one pixel of the liquid crystal display according to an embodiment of the present invention, and FIG. 3 is an embodiment of the present invention. In the liquid crystal display according to the present invention, a cross-sectional view showing a structure of an electrostatic protection unit in detail.

도 1 및 도 2에 도시한 바와 같이, 본 발명에 따른 액정 표시 장치는 전송 게이트(transmission gate) 방식의 액정 표시 장치로서, 액정 표시판 조립체(liquid crystal panel assembly)(300) 및 이에 연결된 게이트 구동부(400)와 전송 게이트부(750), 전송 게이트부(750)에 연결된 데이터 구동부(500), 데이터 구동부(500)에 연결된 계조 전압 생성부(800) 그리고 이들을 제어하는 신호 제어부(600), 신호 제어부(600)와 전송 게이트부(750)에 연결되어 있는 정전기 보호부(900)를 포함한다.As shown in FIGS. 1 and 2, the liquid crystal display according to the present invention is a transmission gate type liquid crystal display device, and includes a liquid crystal panel assembly 300 and a gate driver connected thereto. 400, the transmission gate unit 750, the data driver 500 connected to the transmission gate unit 750, the gray voltage generator 800 connected to the data driver 500, and a signal controller 600 and a signal controller to control them. And a static electricity protection unit 900 connected to the 600 and the transmission gate unit 750.

액정 표시판 조립체(300)는 등가 회로로 볼 때 복수의 표시 신호선(G1-Gn, D1-D2l)과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(P, pixel)를 포함한다.The liquid crystal panel assembly 300 includes a plurality of display signal lines G 1 -G n , D 1 -D 2l and a plurality of pixels P and pixels connected to the plurality of display signal lines G 1 -G n , D 1 -D 2l , and arranged in a substantially matrix form. Include.

표시 신호선(G1-Gn, D1-D2l)은 게이트 신호("주사 신호"라고도 함)를 전달하는 복수의 게이트선(G1-Gn) 및 게이트선(G1-Gn)과 교차하며 데이터 신호를 전달하는 데이터선(D1-D2l)을 포함한다. 게이트선(G1-Gn)은 대략 행 방향으로 뻗어 있으며 서로가 거의 평행하고 데이터선(D1-D2l)은 대략 열 방향으로 뻗어 있으며 서로가 거의 평 행하다.The display signal lines G 1 -G n and D 1 -D 2l are a plurality of gate lines G 1 -G n and gate lines G 1 -G n that transmit a gate signal (also called a “scan signal”). And a data line D 1 -D 2l that intersects and transmits the data signal. The gate lines G 1 -G n extend substantially in the row direction and are substantially parallel to each other, and the data lines D 1 -D 2l extend substantially in the column direction and are substantially parallel to each other.

각 화소는 표시 신호선(G1-Gn, D1-D2l)에 연결된 스위칭 소자(TFT)와 이에 연결된 액정 축전기(liquid crystal capacitor)(Clc) 및 유지 축전기(storage capacitor)(Cst)를 포함한다. 유지 축전기(Cst)는 필요에 따라 생략할 수 있다.Each pixel includes a switching element TFT connected to a display signal line G 1 -G n , D 1 -D 2l , a liquid crystal capacitor C lc , and a storage capacitor C st connected thereto. It includes. The holding capacitor C st can be omitted as necessary.

스위칭 소자(TFT)는 박막 트랜지스터 표시판(100)에 구비되어 있으며, 삼단자 소자로서 그 제어 단자 및 입력 단자는 각각 게이트선(G1-Gn) 및 데이터선(D 1-D2l)에 연결되어 있으며, 출력 단자는 액정 축전기(Clc) 및 유지 축전기(Cst )에 연결되어 있다.The switching element TFT is provided in the thin film transistor array panel 100, and the control terminal and the input terminal thereof are connected to the gate line G 1 -G n and the data line D 1 -D 2l, respectively. The output terminal is connected to the liquid crystal capacitor C lc and the storage capacitor C st .

액정 축전기(Clc)는 박막 트랜지스터 표시판(100)의 화소 전극(190)과 대향 표시판(200)의 공통 전극(270)을 두 단자로 하며 두 전극(190, 270) 사이의 액정층(3)은 유전체로서 기능한다. 화소 전극(190)은 스위칭 소자(TFT)에 연결되며 공통 전극(270)은 대향 표시판(200)의 전면에 형성되어 있고 공통 전압(Vcom)을 인가받는다. 도 2에서와는 달리 공통 전극(270)이 박막 트랜지스터 표시판(100)에 구비되는 경우도 있으며 이때에는 두 전극(190, 270)이 모두 선형 또는 막대형으로 만들어진다.The liquid crystal capacitor C lc uses the pixel electrode 190 of the thin film transistor array panel 100 and the common electrode 270 of the opposing display panel 200 as two terminals, and the liquid crystal layer 3 between the two electrodes 190 and 270. Functions as a dielectric. The pixel electrode 190 is connected to the switching element TFT, and the common electrode 270 is formed on the front surface of the opposing display panel 200 and receives the common voltage V com . Unlike in FIG. 2, the common electrode 270 may be provided in the thin film transistor array panel 100. In this case, both electrodes 190 and 270 may be linear or rod-shaped.

유지 축전기(Cst)는 박막 트랜지스터 표시판(100)에 구비된 별개의 신호선(도시하지 않음)과 화소 전극(190)이 중첩되어 이루어지며 이 별개의 신호선에는 공통 전압(Vcom) 따위의 정해진 전압이 인가된다. 그러나 유지 축전기(Cst)는 화소 전극(190)이 절연체를 매개로 바로 위의 전단 게이트선과 중첩되어 이루어질 수 있다.The storage capacitor C st is formed by overlapping a separate signal line (not shown) and the pixel electrode 190 included in the thin film transistor array panel 100, and a predetermined voltage such as a common voltage V com is provided on the separate signal line. Is applied. However, the storage capacitor C st may be formed such that the pixel electrode 190 overlaps the front gate line directly above the insulator.

한편, 색 표시를 구현하기 위해서는 각 화소가 색상을 표시할 수 있도록 하여야 하는데, 이는 화소 전극(190)에 대응하는 영역에 적색, 녹색, 또는 청색의 색 필터(230)를 구비함으로써 가능하다. 도 2에서 색 필터(230)는 대향 표시판(200)의 해당 영역에 형성되어 있지만 이와는 달리 박막 트랜지스터 표시판(100)의 화소 전극(190) 위 또는 아래에 형성할 수도 있다.Meanwhile, in order to implement color display, each pixel must display color, which is possible by providing a red, green, or blue color filter 230 in a region corresponding to the pixel electrode 190. In FIG. 2, the color filter 230 is formed in a corresponding region of the opposing display panel 200. Alternatively, the color filter 230 may be formed above or below the pixel electrode 190 of the thin film transistor array panel 100.

액정 분자들은 화소 전극(190)과 공통 전극(270)이 생성하는 전기장의 변화에 따라 그 배열을 바꾸고 이에 따라 액정층(3)을 통과하는 빛의 편광이 변화한다. 이러한 편광의 변화는 표시판(100, 200)에 부착된 편광자(도시하지 않음)에 의하여 빛의 투과율 변화로 나타난다.The liquid crystal molecules change their arrangement according to the electric field generated by the pixel electrode 190 and the common electrode 270, and thus the polarization of light passing through the liquid crystal layer 3 changes. The change in polarization is represented by a change in transmittance of light by a polarizer (not shown) attached to the display panels 100 and 200.

계조 전압 생성부(800)는 액정 표시 장치의 휘도와 관련된 복수의 정극성(+), 부극성(-)의 계조 전압(V+, V-)을 생성한다.The gray voltage generator 800 generates a plurality of gray voltages V + and V− of the positive (+) and the negative (-) related to the luminance of the liquid crystal display.

게이트 구동부(400)는 액정 표시판 조립체(300)의 게이트선(G1-Gn)에 연결되어 외부로부터의 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호를 게이트선(G1-Gn)에 인가한다.The gate driver 400 is connected to the gate lines G 1 -G n of the liquid crystal panel assembly 300 to receive a gate signal formed by a combination of a gate on voltage V on and a gate off voltage V off from the outside. It is applied to the gate lines G 1 -G n .

데이터 구동부(500)는 전송 게이트부(750)에 연결되어 있으며 계조 전압 생성부(800)로부터의 계조 전압(V+, V-)을 선택하여 데이터 신호로서 전송 게이트부(750)에 인가한다. 데이터 구동부(500)는 차례로 연결된 시프트 레지스터(도시하지 않음), 디지털-아날로그(D/A) 변환기(도시하지 않음) 및 출력 버퍼(도시하지 않음) 등을 포함한다. 이때, 시프트 레지스터와 출력 버퍼는 신호 제어부와 연결되어 있고 D/A 변환기는 계조 전압 생성부와 연결되어 있다.The data driver 500 is connected to the transfer gate unit 750 and selects the gray voltages V + and V− from the gray voltage generator 800 and applies them to the transfer gate unit 750 as data signals. The data driver 500 includes a shift register (not shown), a digital-to-analog (D / A) converter (not shown), an output buffer (not shown), and the like that are sequentially connected. In this case, the shift register and the output buffer are connected to the signal controller, and the D / A converter is connected to the gray voltage generator.

전송 게이트부(750)는 조립체(300)의 데이터선(D1-D2l)의 수효와 동일한 수의 트랜지스터(T1-T2l)를 포함하며 각 트랜지스터(T1-T2l)는 데이터 구동부(500)에 연결된 입력 단자와 해당 데이터선(D1-D2l)에 연결된 출력 단자를 포함한다.The transfer gate portion 750 includes the same number of transistors T 1 -T 2l as the number of data lines D 1 -D 2l of the assembly 300, with each transistor T 1 -T 2l being a data driver. And an input terminal connected to 500 and an output terminal connected to a corresponding data line D 1 -D 2l .

홀수 번째 데이터선(D1, D3, D5, ... D2l-1)에 출력 단자가 연결되어 있는 홀수 번째 트랜지스터(T1, T3,..., T2l-1)와 짝수 번째 데이터선(D 2, D4, D6, ... D2l)에 출력 단자가 연결되어 있는 짝수 번째 트랜지스터(T2, T4, ..., T2l)의 입력 단자는 쌍을 이루어 서로 연결되어 있고, 홀수 번째 트랜지스터(T1, T3,..., T2l-1 )의 제어 단자와 짝수 번째 트랜지스터(T2, T4, ..., T2l)의 제어 단자는 서로 다른 신호, 예를 들면 서로 반전 관계에 있는 신호를 인가 받는다.Even number of odd - numbered transistors (T 1 , T 3 , ..., T 2l-1 ) with output terminals connected to odd - numbered data lines (D 1 , D 3 , D 5 , ... D 2l-1 ) Input terminals of even-numbered transistors (T 2 , T 4 , ..., T 2l ) having output terminals connected to the second data line (D 2 , D 4 , D 6 , ... D 2l ) are paired. The control terminals of the odd - numbered transistors T 1 , T 3 , ..., T 2l-1 and the control terminals of the even-numbered transistors T 2 , T 4 , ..., T 2l are connected to each other. Other signals, for example, signals that are inverted from each other, are applied.

본 실시예에서 각 트랜지스터(T1-T2l)는 N형 모스 트랜지스터이지만 P형 모스 트랜지스터일 수도 있다.In this embodiment, each transistor T 1 -T 2l is an N-type MOS transistor, but may also be a P-type MOS transistor.

신호 제어부(600)는 게이트 구동부(400), 데이터 구동부(500) 및 전송 게이트부(750) 등의 동작을 제어하는 제어 신호를 생성하여, 각 해당하는 제어 신호를 게이트 구동부(400), 데이터 구동부(500) 및 전송 게이트부(750)에 제공한다.The signal controller 600 generates a control signal for controlling operations of the gate driver 400, the data driver 500, the transmission gate part 750, and the like, and outputs corresponding control signals to the gate driver 400 and the data driver. And a transmission gate unit 750.

그러면 이러한 액정 표시 장치의 표시 동작에 대하여 상세하게 설명한다.The display operation of such a liquid crystal display device will now be described in detail.

신호 제어부(600)는 외부의 그래픽 제어기(도시하지 않음)로부터 RGB 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호, 예를 들면 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클록(MCLK), 데이터 인에이블 신호(DE) 등을 제공받는다. 신호 제어부(600)는 입력 제어 신호를 기초로 게이트 제어 신호(CONT1), 데이터 제어 신호(CONT2), 한 쌍의 데이터 선택 신호(TG1, TG2) 및 공통 전압(Vcom) 등을 생성하고 영상 신호(R, G, B)를 액정 표시판 조립체(300)의 동작 조건에 맞게 적절히 처리한 후, 게이트 제어 신호(CONT1)를 게이트 구동부(400)로 내보내고 데이터 제어 신호(CONT2)와 처리한 영상 신호(R', G', B')는 데이터 구동부(500)로 내보내며, 데이터 선택 신호(TG1, TF2)는 전송 게이트부(750)로, 공통 전압(Vcom)은 조립체(300)로 내보낸다.The signal controller 600 inputs an input control signal for controlling the RGB image signals R, G, and B and their display from an external graphic controller (not shown), for example, a vertical sync signal V sync and a horizontal sync signal. (H sync ), a main clock (MCLK), a data enable signal (DE) is provided. The signal controller 600 generates a gate control signal CONT1, a data control signal CONT2, a pair of data selection signals TG1 and TG2, a common voltage V com , and the like based on the input control signal, and generates an image signal. After appropriately processing (R, G, B) in accordance with the operating conditions of the liquid crystal panel assembly 300, the gate control signal CONT1 is sent to the gate driver 400, and the data control signal CONT2 and the processed image signal ( R ', G', and B 'are sent to the data driver 500, the data select signals TG1 and TF2 are sent to the transfer gate 750, and the common voltage V com is sent to the assembly 300. .

게이트 제어 신호(CONT1)는 게이트 온 펄스(게이트 온 전압 구간)의 출력 시작을 지시하는 수직 동기 시작 신호(STV), 게이트 온 펄스의 출력 시기를 제어하는 게이트 클록 신호(CPV) 및 게이트 온 펄스의 폭을 한정하는 출력 인에이블 신호(OE) 등을 포함한다.The gate control signal CONT1 includes a vertical synchronization start signal STV indicating the start of output of the gate on pulse (gate on voltage section), a gate clock signal CPV for controlling the output timing of the gate on pulse, and a gate on pulse. An output enable signal OE or the like that defines a width.

데이터 제어 신호(CONT2)는 영상 데이터(R', G', B')의 입력 시작을 지시하는 수평 동기 시작 신호(STH)와 데이터선(D1-D2l)에 해당 데이터 전압을 인가하라는 로드 신호(LOAD), 공통 전압(Vcom)에 대한 데이터 전압의 극성(이하 "공통 전압에 대한 데이터 전압의 극성"을 줄여 "데이터 전압의 극성"이라 함)을 반전시키는 반전 신호(RVS) 및 데이터 클록 신호(HCLK) 등을 포함한다.The data control signal CONT2 is a load for applying a corresponding data voltage to the horizontal synchronization start signal STH indicating the start of input of the image data R ', G', and B 'and the data lines D 1 -D 2l . Signal LOAD, inverted signal RVS and data that inverts the polarity of the data voltage with respect to common voltage V com (hereinafter referred to as " polarity of data voltage " by reducing " polarity of data voltage with respect to common voltage "). Clock signal HCLK and the like.

신호 제어부(600)에서 생성된 공통 전압(Vcom)은 레벨 시프터(도시하지 않음)를 거쳐 정해진 전압 레벨로 변환된 후 조립체(300)에 공급된다. 본 발명의 다른 실시예에 따르면 신호 제어부(600)에서 공통 전압(Vcom)을 생성하지 않고, 별도의 공통 전압 생성부(도시하지 않음)에서 신호 제어부(600)로부터의 반전 신호(RVS) 등에 기초하여 공통 전압(Vcom)을 생성한다.The common voltage V com generated by the signal controller 600 is converted to a predetermined voltage level through a level shifter (not shown) and then supplied to the assembly 300. According to another exemplary embodiment of the present invention, the signal controller 600 does not generate the common voltage V com , and in a separate common voltage generator (not shown), the inverted signal RVS from the signal controller 600, or the like. The common voltage V com is generated based on this.

데이터 구동부(500)는 데이터 제어 신호(CONT2)에 따라 신호 제어부(600)로부터 홀수 번째 화소에 대한 영상 데이터와 짝수 번째 화소에 대한 영상 데이터를 차례로 받아 아날로그 변환하여 데이터 신호로서 출력한다.The data driver 500 sequentially receives the image data of the odd-numbered pixels and the image data of the even-numbered pixels from the signal controller 600 according to the data control signal CONT2, and converts the image data as analog data.

게이트 구동부(400)는 신호 제어부(600)로부터의 게이트 제어 신호(CONT1)에 따라 게이트 온 전압(Von)을 게이트선(G1-Gn)에 인가하여 이 게이트선(G 1-Gn)에 연결된 스위칭 소자(TFT)를 턴온시킨다.The gate driver 400 applies the gate-on voltage V on to the gate lines G 1 -G n in response to the gate control signal CONT1 from the signal controller 600, thereby applying the gate lines G 1 -G n. Turn on the switching element (TFT) connected to.

하나의 게이트선(G1-Gn)에 게이트 온 전압(Von)이 인가되어 이에 연결된 한 행의 스위칭 소자(TFT)가 턴 온되어 있는 동안[이 기간을 "1H" 또는 "1 수평 주기(horizontal period)"이라고 하며 수평 동기 신호(Hsync), 데이터 인에이블 신호(DE), 게이트 클록(CPV)의 한 주기와 동일함], 신호 제어부(600)가 한 쌍의 데이 터 선택 신호(TG1, TG2) 중에서 홀수 번째 트랜지스터(T1, T3,..., T2l-1 )에 인가되는 DS1의 신호 상태를 고레벨로 하고 짝수 번째 트랜지스터(T2, T4, ..., T2l )에 인가되는 DS2의 상태를 저레벨로 하면, 홀수 번째 트랜지스터(T1, T3,..., T2l-1 )만이 턴 온되어 홀수 번째 데이터선(D1, D3, ..., D2l-1)에 해당 데이터 신호가 공급된다. 그 후 DS1의 신호 상태를 저레벨로 하여 홀수 번째 트랜지스터(T1, T3, ..., T 2l-1)를 턴오프시키고, 이와 동시에 DS2의 신호 상태를 고레벨로 한다. 그러면 앞서 설명한 것처럼 짝수 번째 트랜지스터(T2, T4, ..., T2l)에 연결된 짝수 번째 데이터선(D 2, D4, ..., D2l)에 해당 데이터 신호가 공급된다.The gate-on voltage V on is applied to one gate line G 1 -G n so that a row of switching elements TFT connected thereto is turned on (this period is "1H" or "1 horizontal period). (horizontal period) "and equal to one period of the horizontal sync signal Hsync, the data enable signal DE, and the gate clock CPV], and the signal controller 600 generates a pair of data selection signals TG1. , The signal state of DS1 applied to the odd-numbered transistors (T 1 , T 3 , ..., T 2l-1 ) among the TG2 is set to high level and the even-numbered transistors (T 2 , T 4 , ..., T 2l When the state of DS2 applied to the low level is set, only the odd-numbered transistors T 1 , T 3 , ..., T 2l-1 are turned on, and the odd-numbered data lines D 1 , D 3 , ..., The corresponding data signal is supplied to D 2l-1 ). Thereafter, the signal state of the DS1 to the low level odd-numbered transistors (T 1, T 3, ... , T 2l-1) was turned off, and at the same time and a signal state DS2 at a high level. Then, as described above, the corresponding data signal is supplied to the even-numbered data lines D 2 , D 4 , ..., D 2l connected to the even-numbered transistors T 2 , T 4 , ..., T 2l .

데이터선(D1-D2l)에 공급된 데이터 신호는 턴온된 스위칭 소자(TFT)를 통해 해당 화소에 인가된다.The data signals supplied to the data lines D 1 -D 2l are applied to the corresponding pixels through the turned-on switching element TFT.

결국, 한 수평 주기 동안 홀수 번째 화소와 짝수 번째 화소에 번갈아 데이터 신호를 공급하며, 이때 홀수 번째 화소와 짝수 번째 화소에는 서로 다른 크기의 공통 전압(Vcom)을 인가한다.As a result, the data signal is alternately supplied to the odd-numbered and even-numbered pixels during one horizontal period, and a common voltage V com having a different magnitude is applied to the odd-numbered and even-numbered pixels.

이러한 방식으로, 한 프레임(frame) 동안 모든 게이트선(G1-Gn)에 대하여 차례로 게이트 온 전압(Von)을 인가하여 모든 화소에 데이터 신호를 인가한다.In this way, the gate-on voltage V on is sequentially applied to all the gate lines G 1 -G n during one frame to apply the data signal to all the pixels.

이러한 액정 표시 장치에서 박막 트랜지스터 표시판(100)을 제조할 때, 다결정 규소를 이용하여 스위칭 소자(TFT)의 반도체를 형성하는 경우에, 반도체를 이용하여 박막 트랜지스터 표시판(100)에는 스위칭 소자(TFT)와 함께 데이터 구동부(500) 또는 게이트 구동부(400) 등의 구동 소자도 함께 형성한다. 이때, 제조 공정시에 발생하는 정전기가 데이터 구동부(500) 또는 게이트 구동부(400) 등의 구동 소자에 유입되는 것을 방지하기 위해 이들은 정전기 보호 회로를 포함하며, 전송 게이트부(750)의 전단에도 홀수 번째 트랜지스터 (T1, T3, ..., T2l-1) 및 짝수 번째 트랜지스터(T2, T4, ..., T2l)가 정전기로부터 손상되는 것을 방지하기 위해 정전기 보호부(900)가 연결되어 있으며, 도 3에서 보는 바와 같이, 정전기 보호부(900)는 저항부(910)와 방전부(920)를 포함한다. 이때, 방전부는 정전 다이오드(도시하지 않음)를 포함하는 정전기가 유입되면 방전시키는 기능을 가지며, 외부로부터 데이터 선택 신호(TG1, TF2)가 전달되는 경우에는 전송 게이트부(750)로 전달하며, 정전기가 유입되는 경우에는 정전기를 방전부로 우회시키는 기능을 가진다. When manufacturing the thin film transistor array panel 100 in such a liquid crystal display, when the semiconductor of the switching element TFT is formed using polycrystalline silicon, the switching element TFT is formed in the thin film transistor array panel 100 using the semiconductor. In addition, driving elements such as the data driver 500 or the gate driver 400 are also formed. In this case, in order to prevent the static electricity generated during the manufacturing process from flowing into a driving element such as the data driver 500 or the gate driver 400, they include an electrostatic protection circuit, and an odd number is also present at the front end of the transmission gate part 750. Electrostatic protection unit 900 to prevent the first transistor (T 1 , T 3 , ..., T 2l-1 ) and even - numbered transistors (T 2 , T 4 , ..., T 2l ) from being damaged from static electricity. ) Is connected, and as shown in FIG. 3, the static electricity protection unit 900 includes a resistor unit 910 and a discharge unit 920. In this case, the discharge unit has a function of discharging when static electricity including an electrostatic diode (not shown) is introduced, and when the data selection signals TG1 and TF2 are transmitted from the outside, the discharge unit is transferred to the transmission gate unit 750, and the static electricity is transmitted. When is introduced to have a function to bypass the static electricity to the discharge portion.

다음은, 도면을 참조하여 구체적으로 정전기 보호부에 설명하기로 한다.Next, the electrostatic protection unit will be described in detail with reference to the accompanying drawings.

도 4는 도 3의 정전기 보호부에서 저항부의 구조를 구체적으로 도시한 박막 트랜지스터 표시판의 평면도이고, 도 5는 도 4에서 V-V' 선을 따라 잘라 도시한 단면도이다.FIG. 4 is a plan view of a thin film transistor array panel specifically illustrating a structure of a resistor in the electrostatic protection unit of FIG. 3, and FIG. 5 is a cross-sectional view taken along the line VV ′ of FIG. 4.

도 4 및 도 5에서 보는 바와 같이, 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판에는, 절연 기판(110) 상부에 데이터 선택 신호(TG1, TF2)를 전달하기 위한 데이터 선택 신호선(901, 902)이 각각 형성되어 있다. 도면에서 B 방향은 전송 게이트부(750, 도 1 참조) 또는 스위칭 소자(TFT) 등과 같이 구동 소자 또는 표시 신호선(G1-Gn, D1-D2l)과 전기적으로 연결되어 있는 방향이며, A 방향은 외부로부터 데이터 선택 신호(TG1, TG2)가 전달되는 방향이다.
각각의 데이터 선택 신호선(901, 902)은 동일한 구조를 가지고 있으며, 절연 기판(110) 상부에 형성되어 있는 제1 도전층(913), 제1 도전층(913)의 양단에 각각 연결되어 있는 두 편의 제2 도전층(912) 및 두 편의 제2 도전층(912)에 각각 연결되어 있는 제3 도전층(911)을 포함한다. 제1 도전층(913)과 제2 도전층(912)은 제1 도전층(913)을 덮는 제1 및 제2 절연막(140, 180)에 형성된 제1 접촉 구멍(803)을 통하여 서로 연결되어 있으며, 제2 도전층(912)과 제3 도전층(911)은 제2 절연막에 형성되어 있는 제2 접촉 구멍(801)을 통하여 서로 연결되어 있다. 이때, 제1 도전층(913)은 n형 또는 p형의 불순물로 도핑되어 있는 다결정 규소로 이루어져 있으며, 제2 도전층(912) 및 제3 도전층(911)은 알루미늄 또는 알루미늄 합금 또는 크롬 또는 몰리브덴 등의 저저항 금속 물질로 이루어져 있다. 그러므로, 금속 물질로 이루어진 제2 도전층(912)과 도핑된 다결정 규소로 이루어진 제1 도전층(913)이 접촉하는 접촉부인 제1 접촉 구멍(803)에서의 접촉 저항은 금속 물질끼리 접촉하는 접촉부의 접촉 저항보다 크다. 따라서 박막 트랜지스터 표시판의 제조 공정시 외부에서 정전기가 발생하는 경우에 A 방향에서 제1 및 제2 데이터 선택 신호선(901, 902)을 통하여 정전기가 유입되는데, 제2 도전층(912)과 제1 도전층(913)이 접촉하는 접촉부인 제1 접촉 구멍(803)에서의 접촉 저항이 크기 때문에 정전기를 방전부(920)로 우회하며, 방전부(920)에서 정전기를 방전된다.
4 and 5, in the thin film transistor array panel according to the exemplary embodiment of the present invention, data selection signal lines 901 and 902 for transmitting data selection signals TG1 and TF2 to the insulating substrate 110. These are formed, respectively. In the drawing, the B direction is a direction electrically connected to the driving element or the display signal line G 1 -G n , D 1 -D 2l , such as the transmission gate part 750 (see FIG. 1) or the switching element TFT. The A direction is a direction in which the data selection signals TG1 and TG2 are transmitted from the outside.
Each of the data selection signal lines 901 and 902 has the same structure and is connected to both ends of the first conductive layer 913 and the first conductive layer 913 formed on the insulating substrate 110. A third conductive layer 911 is connected to the second conductive layer 912 and the second conductive layer 912, respectively. The first conductive layer 913 and the second conductive layer 912 are connected to each other through first contact holes 803 formed in the first and second insulating layers 140 and 180 covering the first conductive layer 913. The second conductive layer 912 and the third conductive layer 911 are connected to each other through a second contact hole 801 formed in the second insulating layer. In this case, the first conductive layer 913 is made of polycrystalline silicon doped with n-type or p-type impurities, and the second conductive layer 912 and the third conductive layer 911 are made of aluminum, aluminum alloy, or chromium. It consists of low-resistance metal materials, such as molybdenum. Therefore, the contact resistance in the first contact hole 803, which is a contact portion where the second conductive layer 912 made of the metal material and the first conductive layer 913 made of the doped polycrystalline silicon, is in contact with each other, is a contact portion in contact with the metal materials. Is greater than the contact resistance. Accordingly, when static electricity is generated from the outside during the manufacturing process of the thin film transistor array panel, static electricity flows through the first and second data selection signal lines 901 and 902 in the A direction. Since the contact resistance in the first contact hole 803, which is the contact portion that the layer 913 contacts, is large, the static electricity is diverted to the discharge portion 920, and the static electricity is discharged in the discharge portion 920.

삭제delete

이때, 제2 도전층(912)과 제3 도전층(911)은 위치가 서로 변경될 수 있으며, 접촉 구조 또한 변경될 수 있다. In this case, positions of the second conductive layer 912 and the third conductive layer 911 may be changed from each other, and the contact structure may also be changed.

또한, 저항부(910)를 포함하는 정전기 보호부는 표시 신호선(G1-Gn, D1 -D2l)의 전단 및 후단에도 연결될 수 있다. In addition, the electrostatic protection unit including the resistor unit 910 may be connected to the front and rear ends of the display signal lines G 1 -G n and D 1 -D 2l .

이러한 박막 트랜지스터 표시판 및 액정 표시 장치에서 저항부는 이외에도 여러 가지 변형된 형태 및 방법으로 제조할 수 있다.In the thin film transistor array panel and the liquid crystal display, the resistance unit may be manufactured in various modified forms and methods.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

이와 같이, 구동 소자 또는 신호선의 전단에 금속층과 규소층이 접촉하는 저항부를 가지는 정전기 보호부를 둠으로써 정전기를 효과적으로 방전시킬 수 있으며, 이를 통하여 구동 회로부의 구동 소자 또는 박막 트랜지스터가 손상되는 것을 효과적으로 방지할 수 있다.As such, by disposing an electrostatic protection unit having a resistor in contact with the metal layer and the silicon layer in front of the driving element or the signal line, it is possible to effectively discharge the static electricity, thereby effectively preventing the driving element or the thin film transistor of the driving circuit unit from being damaged. Can be.

Claims (7)

행렬 형태로 배열된 복수의 화소, A plurality of pixels arranged in a matrix form, 상기 화소에 신호를 전달하는 복수의 게이트선과 데이터선,A plurality of gate lines and data lines for transmitting signals to the pixels; 복수의 계조 전압을 생성하는 계조 전압 생성부,A gray voltage generator for generating a plurality of gray voltages; 상기 복수의 계조 전압 중 영상 데이터에 해당하는 계조 전압을 선택하여 데이터 전압으로서 출력하는 데이터 구동부,A data driver which selects a gray voltage corresponding to image data among the plurality of gray voltages and outputs the gray voltage corresponding to the image data; 홀수 번째 데이터선에 연결되어 있는 홀수 번째 스위칭 소자와 짝수 번째 데이터선에 연결되어 있는 짝수 번째 스위칭 소자를 포함하며 상기 데이터 구동부에 연결된 전송 게이트부,A transmission gate part including an odd number switching element connected to an odd data line and an even number switching element connected to an even data line and connected to the data driver; 영상 데이터를 상기 데이터 구동부에 입력하고 상기 영상 데이터의 제어를 위한 제어 신호를 생성하여 상기 데이터 구동부와 상기 전송 게이트부에 인가하는 신호 제어부, 그리고A signal controller which inputs image data to the data driver, generates a control signal for controlling the image data, and applies the image data to the data driver and the transmission gate; 상기 전송 게이트부에 연결되어 있으며, 규소로 이루어진 제1 도전층과 금속으로 이루어진 제2 도전층이 접촉되어 있는 저항부를 가지는 정전기 보호부An electrostatic protection portion connected to the transfer gate portion and having a resistance portion in which a first conductive layer made of silicon and a second conductive layer made of metal are in contact with each other; 를 포함하는 액정 표시 장치.Liquid crystal display comprising a. 제1항에서,In claim 1, 상기 정전기 보호부는 상기 정전기 보호부로 유입되는 정전기를 방전시키는 방전부를 가지는 액정 표시 장치.The electrostatic protection unit includes a discharge unit for discharging the static electricity flowing into the electrostatic protection unit. 제2항에서,In claim 2, 상기 방전부는 다이오드를 가지는 액정 표시 장치.And the discharge portion has a diode. 제1항에서,In claim 1, 상기 제1 도전층은 불순물로 도핑되어 있는 액정 표시 장치.And the first conductive layer is doped with an impurity. 일단은 구동 소자 또는 표시 신호선에 연결되어 있고 타단은 외부로부터 신호가 전달되며, 규소로 이루어진 제1 도전층, 상기 제1 도전층의 양단에 각각 연결되어 있으며 금속으로 이루어진 제2 도전층, 상기 제2 도전층에 각각 연결되어 있으며 금속으로 이루어진 제3 도전층을 포함하는 저항부,One end is connected to a driving element or a display signal line, and the other end is a signal transmitted from the outside, and is connected to both ends of the first conductive layer made of silicon and the second conductive layer made of metal. A resistance part connected to each of the two conductive layers and including a third conductive layer made of a metal, 상기 제2 또는 제3 도전층에 연결되어 있는 방전부A discharge part connected to the second or third conductive layer 를 포함하는 박막 트랜지스터 표시판.Thin film transistor array panel comprising a. 제5항에서,In claim 5, 상기 방전부는 다이오드를 가지는 박막 트랜지스터 표시판.The thin film transistor array panel of which the discharge unit has a diode. 제5항에서,In claim 5, 상기 제1 도전층은 불순물로 도핑되어 있는 박막 트랜지스터 표시판..The first conductive layer is a thin film transistor array panel doped with an impurity.
KR1020030000974A 2003-01-08 2003-01-08 Thin film transistor array panel and liquid crystal display including the panel KR100920346B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030000974A KR100920346B1 (en) 2003-01-08 2003-01-08 Thin film transistor array panel and liquid crystal display including the panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030000974A KR100920346B1 (en) 2003-01-08 2003-01-08 Thin film transistor array panel and liquid crystal display including the panel

Publications (2)

Publication Number Publication Date
KR20040063521A KR20040063521A (en) 2004-07-14
KR100920346B1 true KR100920346B1 (en) 2009-10-07

Family

ID=37354421

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030000974A KR100920346B1 (en) 2003-01-08 2003-01-08 Thin film transistor array panel and liquid crystal display including the panel

Country Status (1)

Country Link
KR (1) KR100920346B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101152119B1 (en) 2005-02-07 2012-06-15 삼성전자주식회사 Display device and driving method thereof
KR101984199B1 (en) 2012-10-08 2019-05-31 삼성디스플레이 주식회사 Display substrate and display apparatus comprising thereof
KR102069190B1 (en) * 2013-06-21 2020-01-23 삼성디스플레이 주식회사 Display apparatus

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1026750A (en) 1996-05-07 1998-01-27 Hitachi Ltd Liquid crystal display panel
JPH1115016A (en) 1997-06-20 1999-01-22 Hitachi Ltd Liquid crystal display device
KR20010047373A (en) * 1998-11-19 2001-06-15 가나이 쓰토무 Liquid crystal display device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1026750A (en) 1996-05-07 1998-01-27 Hitachi Ltd Liquid crystal display panel
JPH1115016A (en) 1997-06-20 1999-01-22 Hitachi Ltd Liquid crystal display device
KR20010047373A (en) * 1998-11-19 2001-06-15 가나이 쓰토무 Liquid crystal display device

Also Published As

Publication number Publication date
KR20040063521A (en) 2004-07-14

Similar Documents

Publication Publication Date Title
JP4691387B2 (en) DRIVE DEVICE FOR DISPLAY DEVICE AND DISPLAY PANEL
KR100910562B1 (en) Device of driving display device
KR101039023B1 (en) Liquid crystal display
US10228595B2 (en) Display device with layered wiring structure for external connection
US7626670B2 (en) TFT array panel with improved connection to test lines and with the addition of auxiliary test lines commonly connected to each other through respective conductive layers which connect test lines to respective gate or data lines
US7133039B2 (en) Liquid crystal display with a structure for reducing corrosion of display signal lines
KR101282401B1 (en) Liquid crystal display
US20070085797A1 (en) Thin film transistor array panel and liquid crystal display
KR101080352B1 (en) Display device
KR101026802B1 (en) Liquid crystal display and driving method thereof
KR20050117303A (en) Display device
KR20040043586A (en) Liquid crystal display and testing method thereof
US8854291B2 (en) Gate signal line driving circuit for supressing noise in a gate signal in a display device
KR20070118386A (en) Driving device of liquid crystal display device
KR20010020935A (en) Display device and drive method thereof
KR100920346B1 (en) Thin film transistor array panel and liquid crystal display including the panel
KR100973814B1 (en) Liquid crystal display
KR20050059647A (en) Liquid crystal display and driving method thereof
KR100973821B1 (en) Driving apparatus for display device
KR100840329B1 (en) Liquid crystal display
KR20050077573A (en) Liquid crystal display
KR20010110159A (en) Circuit board and flat panel display device
KR20070094263A (en) Liquid crystal display
KR20060077726A (en) Display device
KR20060018395A (en) Liquid crystal display

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120914

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160831

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180829

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190822

Year of fee payment: 11