JPH11108970A - 電圧検出回路 - Google Patents
電圧検出回路Info
- Publication number
- JPH11108970A JPH11108970A JP27105197A JP27105197A JPH11108970A JP H11108970 A JPH11108970 A JP H11108970A JP 27105197 A JP27105197 A JP 27105197A JP 27105197 A JP27105197 A JP 27105197A JP H11108970 A JPH11108970 A JP H11108970A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- input
- comparator
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 調整が不要で、被測定電圧の変化に対して応
答性がよく消費電力の少ない電圧検出回路を実現する。 【解決手段】 被測定信号により発生する入力電流を制
限する電流制限回路と、前記被測定信号を検波する全波
整流器と、この全波整流器から出力される信号電圧によ
って充放電され、前記信号電圧波形の極小値を所定レベ
ルの値に昇圧するためのコンデンサと、このコンデンサ
によりその極小値が昇圧された前記信号電圧を一方の入
力端に入力するとともに、他方の入力端子には前記昇圧
された電圧レベルを越えない大きさの閾値電圧が加えら
れるコンパレータと、このコンパレータの出力により開
閉を制御される開閉スイッチと、を備え、前記開閉スイ
ッチの後段に前記被測定信号の入力の有無を識別するた
めの識別手段を接続した。
答性がよく消費電力の少ない電圧検出回路を実現する。 【解決手段】 被測定信号により発生する入力電流を制
限する電流制限回路と、前記被測定信号を検波する全波
整流器と、この全波整流器から出力される信号電圧によ
って充放電され、前記信号電圧波形の極小値を所定レベ
ルの値に昇圧するためのコンデンサと、このコンデンサ
によりその極小値が昇圧された前記信号電圧を一方の入
力端に入力するとともに、他方の入力端子には前記昇圧
された電圧レベルを越えない大きさの閾値電圧が加えら
れるコンパレータと、このコンパレータの出力により開
閉を制御される開閉スイッチと、を備え、前記開閉スイ
ッチの後段に前記被測定信号の入力の有無を識別するた
めの識別手段を接続した。
Description
【０００１】
【産業上の利用分野】本発明は入力信号検出用ＡＣ／Ｄ
Ｃ変換回路に係り、詳しくは被測定信号の有無を確認し
たり、記録計等に接続し、その信号が入力されている期
間を表示するための直流の時間信号を被測定信号を用い
て形成する電圧検出回路に関するものである。
Ｃ変換回路に係り、詳しくは被測定信号の有無を確認し
たり、記録計等に接続し、その信号が入力されている期
間を表示するための直流の時間信号を被測定信号を用い
て形成する電圧検出回路に関するものである。
【０００２】
【従来の技術】記録計の記録紙には通常紙の走行方向に
沿って時間軸を示す目盛り線が一定の間隔で設けられて
おり、紙送り速度がわかれば記録紙に描かれた信号波形
の記録時間が読み取れる様になっている。しかし、信号
波形の記録は目盛り線上から始まって目盛り線上で終了
する場合は少なく、一般には目盛り線と目盛り線の間か
ら始まり、その間で終わる場合が多い。
沿って時間軸を示す目盛り線が一定の間隔で設けられて
おり、紙送り速度がわかれば記録紙に描かれた信号波形
の記録時間が読み取れる様になっている。しかし、信号
波形の記録は目盛り線上から始まって目盛り線上で終了
する場合は少なく、一般には目盛り線と目盛り線の間か
ら始まり、その間で終わる場合が多い。
【０００３】その場合、表示される信号波形が複雑にな
ると時間軸が読みにくくなるので、信号波形の記録開始
から記録終了迄の間、時間読取り用の補助線として表示
部の片すみ等に例えば直線を描かせる様にすると、ユー
ザにとっては波形を分析する際に好都合である。この直
線を描かせるための時間信号のオン、オフは信号波形の
記録開始とその終了にタイミングを合わせて行われる。
その場合、精度を上げれば上げる程時間信号を発生させ
る回路の構成が複雑になり、記録計の入力部やピックア
ップ用のプロープ等に簡単に組み込むことが困難とな
る。
ると時間軸が読みにくくなるので、信号波形の記録開始
から記録終了迄の間、時間読取り用の補助線として表示
部の片すみ等に例えば直線を描かせる様にすると、ユー
ザにとっては波形を分析する際に好都合である。この直
線を描かせるための時間信号のオン、オフは信号波形の
記録開始とその終了にタイミングを合わせて行われる。
その場合、精度を上げれば上げる程時間信号を発生させ
る回路の構成が複雑になり、記録計の入力部やピックア
ップ用のプロープ等に簡単に組み込むことが困難とな
る。
【０００４】図５はこの様な問題を解決した実公平５−
２４１８２号公報に記載された従来技術の構成を示すも
のである。この従来例について簡単に説明する。図５に
おいて、１，２は入力端子、３，７は電流制限抵抗、４
は全波整流回路、５はサージ吸収回路、６は全波整流回
路４の不感領域を補償するためのコンデンサ、８，９は
ホトダイオード及びホトトランジスタからなるホトカプ
ラ、１１は高周波バイパス用コンデンサ、１２は波形整
形の為に設けられたコンパレータ、１３は増幅度調整用
抵抗、１４は出力端子である。
２４１８２号公報に記載された従来技術の構成を示すも
のである。この従来例について簡単に説明する。図５に
おいて、１，２は入力端子、３，７は電流制限抵抗、４
は全波整流回路、５はサージ吸収回路、６は全波整流回
路４の不感領域を補償するためのコンデンサ、８，９は
ホトダイオード及びホトトランジスタからなるホトカプ
ラ、１１は高周波バイパス用コンデンサ、１２は波形整
形の為に設けられたコンパレータ、１３は増幅度調整用
抵抗、１４は出力端子である。
【０００５】上記の構成において、入力端子１，２に図
６（イ）に示す様なｓｉｎ波状の被測定信号がｔ0〜ｔ1
までの間入力されると、全波整流器４からの出力は図６
（ロ）に示す様な波形となる。そして、この波形はコン
デンサ６により図６（ハ）に示す様な波形となり、抵抗
７を介してホトダイオード８に加えられる。その結果、
ホトダイオード８には入力波形と相似の電流が流れ、波
形の変化に比例した強度で発光する。
６（イ）に示す様なｓｉｎ波状の被測定信号がｔ0〜ｔ1
までの間入力されると、全波整流器４からの出力は図６
（ロ）に示す様な波形となる。そして、この波形はコン
デンサ６により図６（ハ）に示す様な波形となり、抵抗
７を介してホトダイオード８に加えられる。その結果、
ホトダイオード８には入力波形と相似の電流が流れ、波
形の変化に比例した強度で発光する。
【０００６】この光信号はホトトランジスタ９により電
気信号に変換され、トランジスタ１０により増幅されて
コンパレータ１２の一方の端子に入力する。コンパレー
タ１２の他方の端子には図６（ニ）に示された電圧Ｅ”
よりも低く設定された閾値電圧Ｖrefが加えられてい
る。トランジスタ１０から入力される被測定信号はここ
で波形整形され、出力端子には図６（ホ）に示す一定レ
ベルの直流信号電圧が現われる。
気信号に変換され、トランジスタ１０により増幅されて
コンパレータ１２の一方の端子に入力する。コンパレー
タ１２の他方の端子には図６（ニ）に示された電圧Ｅ”
よりも低く設定された閾値電圧Ｖrefが加えられてい
る。トランジスタ１０から入力される被測定信号はここ
で波形整形され、出力端子には図６（ホ）に示す一定レ
ベルの直流信号電圧が現われる。
【０００７】
【発明が解決しようとする課題】ところで、上記従来例
においては光電変換用トランジスタ９と増幅用トランジ
スタ１０のコレクタ同士を接続し、光電変換用トランジ
スタ９のエミッタを増幅用トランジスタ１０のベースに
接続して、トランジスタを線形領域で用いているため、
夫々の増幅率の固体差を補う必要がある。その結果、
においては光電変換用トランジスタ９と増幅用トランジ
スタ１０のコレクタ同士を接続し、光電変換用トランジ
スタ９のエミッタを増幅用トランジスタ１０のベースに
接続して、トランジスタを線形領域で用いているため、
夫々の増幅率の固体差を補う必要がある。その結果、
【０００８】 増幅用トランジスタの出力がコンパレ
ータの入力として適切となる様に回路調整が必要であ
る。 また、調整回路の抵抗７と、コンデンサ１１で時定
数が発生するため被測定信号が瞬断されたときの応答が
悪い。 ホトカプラ以降の回路が多く、そのため、外部から
多くの電力を供給する必要がある。従って消費電力が多
い。 等の問題がある。本発明はこのような問題点を解決する
ものであり、その目的は、調整が不要で応答性が速く、
消費電力の少ない電圧検出回路を実現することにある。
ータの入力として適切となる様に回路調整が必要であ
る。 また、調整回路の抵抗７と、コンデンサ１１で時定
数が発生するため被測定信号が瞬断されたときの応答が
悪い。 ホトカプラ以降の回路が多く、そのため、外部から
多くの電力を供給する必要がある。従って消費電力が多
い。 等の問題がある。本発明はこのような問題点を解決する
ものであり、その目的は、調整が不要で応答性が速く、
消費電力の少ない電圧検出回路を実現することにある。
【０００９】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされたもので、被測定信号により発生す
る入力電流を制限する電流制限回路と、前記入力電流を
検波する全波整流器と、この全波整流器から出力される
信号電圧によって充放電され、前記信号電圧波形の極小
値を所定レベルの値に昇圧するためのコンデンサと、こ
のコンデンサによりその極小値が昇圧された前記信号電
圧を一方の入力端子に入力するとともに、他方の入力端
子には前記昇圧された電圧レベルを越えない大きさの閾
値電圧が加えられるコンパレータと、このコンパレータ
の出力により開閉を制御される開閉スイッチと、を備
え、前記開閉スイッチの後段に前記被測定信号の入力の
有無を識別するための識別手段を接続したことを特徴と
するものであり、また、開閉スイッチの後段に記録計を
配置して、前記被測定信号の記録とともに前記コンパレ
ータから出力される直流信号を記録する様にしたことを
特徴とするものである。
成するためになされたもので、被測定信号により発生す
る入力電流を制限する電流制限回路と、前記入力電流を
検波する全波整流器と、この全波整流器から出力される
信号電圧によって充放電され、前記信号電圧波形の極小
値を所定レベルの値に昇圧するためのコンデンサと、こ
のコンデンサによりその極小値が昇圧された前記信号電
圧を一方の入力端子に入力するとともに、他方の入力端
子には前記昇圧された電圧レベルを越えない大きさの閾
値電圧が加えられるコンパレータと、このコンパレータ
の出力により開閉を制御される開閉スイッチと、を備
え、前記開閉スイッチの後段に前記被測定信号の入力の
有無を識別するための識別手段を接続したことを特徴と
するものであり、また、開閉スイッチの後段に記録計を
配置して、前記被測定信号の記録とともに前記コンパレ
ータから出力される直流信号を記録する様にしたことを
特徴とするものである。
【００１０】
【発明の実施の形態】図１は本発明の実施の形態の一例
を示す電圧検出回路のプロック構成図、図２は原理説明
図である。始めに図２を用いて本発明を説明する。１，
２は入力端子、３は電流制限抵抗であり、一端が入力端
子１に他端がコンパレータ１２の反転入力端子に接続さ
れている。２１はコンパレータの非反転入力端子に接続
された基準電圧源である。２２はＦＥＴ（リレー等でも
良い）からなる開閉スイッチでドレイン側は電圧検出抵
抗２３を介してコンパレータ１２の反転入力端子に接続
され、ソース側は基準電圧源２１のマイナス電位側に接
続されている。
を示す電圧検出回路のプロック構成図、図２は原理説明
図である。始めに図２を用いて本発明を説明する。１，
２は入力端子、３は電流制限抵抗であり、一端が入力端
子１に他端がコンパレータ１２の反転入力端子に接続さ
れている。２１はコンパレータの非反転入力端子に接続
された基準電圧源である。２２はＦＥＴ（リレー等でも
良い）からなる開閉スイッチでドレイン側は電圧検出抵
抗２３を介してコンパレータ１２の反転入力端子に接続
され、ソース側は基準電圧源２１のマイナス電位側に接
続されている。
【００１１】２４はホトカプラで、発光素子（例えばＬ
ＥＤ）２４ａのアノード側が開閉スイッチ２２のドレイ
ン側に、カソード側が開閉スイッチ２２のソース側に接
続されている。ホトカプラ２４の受光素子２４ｂ側の一
方はホトカプラのプルアップ抵抗２５を介してＶｃｃ電
源に接続され、他方の端子は接地されている。２６はプ
ルアップ抵抗１５と受光素子１４ｂのコレクタ側に接続
された出力端子である。
ＥＤ）２４ａのアノード側が開閉スイッチ２２のドレイ
ン側に、カソード側が開閉スイッチ２２のソース側に接
続されている。ホトカプラ２４の受光素子２４ｂ側の一
方はホトカプラのプルアップ抵抗２５を介してＶｃｃ電
源に接続され、他方の端子は接地されている。２６はプ
ルアップ抵抗１５と受光素子１４ｂのコレクタ側に接続
された出力端子である。
【００１２】上記の構成において、入力端子１，２間に
図３（イ）に示すようなｓｉｎ波が１／２周期の間印加
された場合を考える。すると、このｓｉｎ波により入力
端子１→電流制限抵抗３→電圧検出抵抗２３→開閉スイ
ッチ２２→入力端子２と図３（ロ）に示す様な電流が発
生する。このときに開閉スイッチ２２に流れる回路電流
を図３（ハ）、ホトカプラ２４の発光素子（一次側ホト
ダイオード２４ａ）に流れる回路電流を図３（ニ）とす
ると、図３（ハ）のｔ0〜ｔ1の間は一次側ホトダイオー
ド２４ａに回路電流（ニ）が流れ込む電流は零であるた
め、受光素子（２次側ホトトランジスタ２４（ｂ）はオ
フである。従って、ホトトランジスタ２４ｂのコレクタ
出力端子電圧（ヘ）はＨレベルとなる。
図３（イ）に示すようなｓｉｎ波が１／２周期の間印加
された場合を考える。すると、このｓｉｎ波により入力
端子１→電流制限抵抗３→電圧検出抵抗２３→開閉スイ
ッチ２２→入力端子２と図３（ロ）に示す様な電流が発
生する。このときに開閉スイッチ２２に流れる回路電流
を図３（ハ）、ホトカプラ２４の発光素子（一次側ホト
ダイオード２４ａ）に流れる回路電流を図３（ニ）とす
ると、図３（ハ）のｔ0〜ｔ1の間は一次側ホトダイオー
ド２４ａに回路電流（ニ）が流れ込む電流は零であるた
め、受光素子（２次側ホトトランジスタ２４（ｂ）はオ
フである。従って、ホトトランジスタ２４ｂのコレクタ
出力端子電圧（ヘ）はＨレベルとなる。
【００１３】比較回路（コンパレータ）１２はこの電流
（ロ）により反転入力端子に発生した電圧（ホ）が基準
電圧源２１で設定した電圧を上回るまでの間（ｔ0→ｔ1
に達するまで）、開閉スイッチ２２がオンし続ける様に
制御する。そして、入力電圧（イ）が上昇していくに従
い発生電圧（ホ）も上昇していき、その発生電圧（ホ）
が基準電圧を越えると比較回路１２は開閉スイッチ２２
をオフさせる。
（ロ）により反転入力端子に発生した電圧（ホ）が基準
電圧源２１で設定した電圧を上回るまでの間（ｔ0→ｔ1
に達するまで）、開閉スイッチ２２がオンし続ける様に
制御する。そして、入力電圧（イ）が上昇していくに従
い発生電圧（ホ）も上昇していき、その発生電圧（ホ）
が基準電圧を越えると比較回路１２は開閉スイッチ２２
をオフさせる。
【００１４】開閉スイッチ２２がオフとなったら、回路
電流（ロ）は開閉スイッチ２２に流れなくなり、かわり
にホトカプラ２４の一次側ダイオード２４ａに流れ出
し、これによりホトカプラ２４の２次側ホトトランジス
タ２４ｂがオンとなる。その結果、コレクタ出力端子電
圧（ヘ）の電圧はＨレベルからＬレベルに変化する。こ
のことから、入力端子１，２間に予め規定した以上の電
圧が印加されたことがわかる。
電流（ロ）は開閉スイッチ２２に流れなくなり、かわり
にホトカプラ２４の一次側ダイオード２４ａに流れ出
し、これによりホトカプラ２４の２次側ホトトランジス
タ２４ｂがオンとなる。その結果、コレクタ出力端子電
圧（ヘ）の電圧はＨレベルからＬレベルに変化する。こ
のことから、入力端子１，２間に予め規定した以上の電
圧が印加されたことがわかる。
【００１５】次に入力電圧（イ）が減少してくると、発
生電圧（ホ）も減少しこれが基準電圧以下になると比較
回路１２は開閉スイッチ２２をオンとする。その結果、
回路電流（ロ）は開閉スイッチ２２を通る様になり、ホ
トカプラ２４の一次側ダイオード２４ａに流れる電流
（ニ）が零となってコレクタ出力端子電圧（へ）はＨレ
ベルとなる。
生電圧（ホ）も減少しこれが基準電圧以下になると比較
回路１２は開閉スイッチ２２をオンとする。その結果、
回路電流（ロ）は開閉スイッチ２２を通る様になり、ホ
トカプラ２４の一次側ダイオード２４ａに流れる電流
（ニ）が零となってコレクタ出力端子電圧（へ）はＨレ
ベルとなる。
【００１６】なお、開閉スイッチ２２のオン時のソース
−ドレイン間電圧ＶDSに比較して一次側ホトダイオード
２４ａの順方向電圧Ｖｆの方が大きいので、入力電圧
（イ）の上昇に伴い開閉スイッチ２２がオフとなり、一
次側ホトダイオード２４ａに回路電流（ニ）が発生した
と同時に比較回路１２の反転入力端子電圧（ホ）は概ね
Ｖｆ−ＶDSの分だけ上昇する。また、開閉スイッチ２２
がオンとなり、一次側ホトダイオード２４ａの回路電流
（ニ）が零になったと同時に概ねＶｆ−Ｖｓｗの分だけ
減少するため、状態遷移によるチャタリング等の誤動作
は発生しない。
−ドレイン間電圧ＶDSに比較して一次側ホトダイオード
２４ａの順方向電圧Ｖｆの方が大きいので、入力電圧
（イ）の上昇に伴い開閉スイッチ２２がオフとなり、一
次側ホトダイオード２４ａに回路電流（ニ）が発生した
と同時に比較回路１２の反転入力端子電圧（ホ）は概ね
Ｖｆ−ＶDSの分だけ上昇する。また、開閉スイッチ２２
がオンとなり、一次側ホトダイオード２４ａの回路電流
（ニ）が零になったと同時に概ねＶｆ−Ｖｓｗの分だけ
減少するため、状態遷移によるチャタリング等の誤動作
は発生しない。
【００１７】次に図１について説明する。なお、この図
においても図５の従来例と同一要素には同一符号を付し
ている。本実施例においては全波整流回路４の出力端に
ツェナーダイオードの様な電圧制限手段２７が設けら
れ、入力端子１，２間に過大電圧が印加されたときに測
定回路を保護する。また、全波整流回路４の出力端には
回路電流の方向性を定める例えばダイオードの様な整流
手段２８を介して、被測定信号により充電されるコンデ
ンサの様な充放電手段２９が接続されている。
においても図５の従来例と同一要素には同一符号を付し
ている。本実施例においては全波整流回路４の出力端に
ツェナーダイオードの様な電圧制限手段２７が設けら
れ、入力端子１，２間に過大電圧が印加されたときに測
定回路を保護する。また、全波整流回路４の出力端には
回路電流の方向性を定める例えばダイオードの様な整流
手段２８を介して、被測定信号により充電されるコンデ
ンサの様な充放電手段２９が接続されている。
【００１８】充放電手段２９に充電されたエネルギー
は、その放電量の最大値を決定する例えば定電流ダイオ
ード（抵抗でも良い）の様な電流制限手段３０を介して
抵抗等からなる電圧検出回路２３に与えられる。
は、その放電量の最大値を決定する例えば定電流ダイオ
ード（抵抗でも良い）の様な電流制限手段３０を介して
抵抗等からなる電圧検出回路２３に与えられる。
【００１９】この電圧検出回路２３に電流が流れること
により発生した電圧と基準電圧源で設定された電圧が比
較回路（コンパレータ）１２により比較される。電圧検
出回路２３の他端は比較回路１２の比較結果により開閉
を制御される例えばＦＥＴの様な開閉スイッチ２２と、
そのスイッチングの結果を２次側に伝える例えばホトカ
プラの様な伝達回路２４に接続される。なお、ホトカプ
ラ２４を構成するホトトランジスタ２４ｂ（受光素子）
のコレクタはプルアップ抵抗２５を介してＶｃｃ電源に
接続され、エミッタ端子は接地されている。３１は回路
の出力を記録する記録計である。
により発生した電圧と基準電圧源で設定された電圧が比
較回路（コンパレータ）１２により比較される。電圧検
出回路２３の他端は比較回路１２の比較結果により開閉
を制御される例えばＦＥＴの様な開閉スイッチ２２と、
そのスイッチングの結果を２次側に伝える例えばホトカ
プラの様な伝達回路２４に接続される。なお、ホトカプ
ラ２４を構成するホトトランジスタ２４ｂ（受光素子）
のコレクタはプルアップ抵抗２５を介してＶｃｃ電源に
接続され、エミッタ端子は接地されている。３１は回路
の出力を記録する記録計である。
【００２０】図４は上記電圧検出回路の入力端子１，２
間に（イ）の様な連続した被測定信号が印加された状態
を示すもので、この様な被測定信号が印加されると全波
整流回路４により整流されて図４（ロ）の様な信号とな
る。この図４（ロ）の信号が充放電手段（コンデンサ）
２９に入力すると、その両端子間には図４（ハ）の点線
で示す様な電圧が発生する。この充放電手段２９の容量
を大きくすれば、放電時の点線部の傾きを平坦に近づけ
ることが可能となるが、その場合、電流制限抵抗３との
時定数が大きくなり応答性が悪化する。
間に（イ）の様な連続した被測定信号が印加された状態
を示すもので、この様な被測定信号が印加されると全波
整流回路４により整流されて図４（ロ）の様な信号とな
る。この図４（ロ）の信号が充放電手段（コンデンサ）
２９に入力すると、その両端子間には図４（ハ）の点線
で示す様な電圧が発生する。この充放電手段２９の容量
を大きくすれば、放電時の点線部の傾きを平坦に近づけ
ることが可能となるが、その場合、電流制限抵抗３との
時定数が大きくなり応答性が悪化する。
【００２１】そこで、放電電流を電流制限手段９により
制御することで充放電手段２９の容量を小さくすること
が可能となる。つまり、図４（イ）で示す入力電圧が低
下し、充放電手段２９からの放電が始まると、電流制限
手段３０の働きにより、充放電手段２９の両端子間の電
圧は図４（ハ）に示す実線部の様になる。
制御することで充放電手段２９の容量を小さくすること
が可能となる。つまり、図４（イ）で示す入力電圧が低
下し、充放電手段２９からの放電が始まると、電流制限
手段３０の働きにより、充放電手段２９の両端子間の電
圧は図４（ハ）に示す実線部の様になる。
【００２２】この充放電手段２９の端子電圧（図４ハ）
により回路電流（図４ニ）が発生し、この回路電流
（ニ）の働きにより比較回路１２の反転入力端子の電圧
は（図４ホ）の様になる。反転入力端子電圧（図４ホ）
が基準電圧より小さい間は回路電流（図４ニ）は開閉ス
イッチ２２を流れ、大きな場合には先に図２、図３で説
明したようにホトカプラ１４に流れる（なお、図４ニ，
ホにおいて波形の頭がカットされているのは回路電流
（ニ）は定電流ダイオードの働きである値以上の電流が
流れないためであり、この電流回路３０に抵抗を用いる
場合はカットされない。また、図４（へ）においてｄｔ
1とｄｔ2の時間が異なっているのは、ｄｔ1は外部信号
の立ち上がりが速度により規定され、ｄｔ2は充放電手
段の放電時定数により規定されるからである）。
により回路電流（図４ニ）が発生し、この回路電流
（ニ）の働きにより比較回路１２の反転入力端子の電圧
は（図４ホ）の様になる。反転入力端子電圧（図４ホ）
が基準電圧より小さい間は回路電流（図４ニ）は開閉ス
イッチ２２を流れ、大きな場合には先に図２、図３で説
明したようにホトカプラ１４に流れる（なお、図４ニ，
ホにおいて波形の頭がカットされているのは回路電流
（ニ）は定電流ダイオードの働きである値以上の電流が
流れないためであり、この電流回路３０に抵抗を用いる
場合はカットされない。また、図４（へ）においてｄｔ
1とｄｔ2の時間が異なっているのは、ｄｔ1は外部信号
の立ち上がりが速度により規定され、ｄｔ2は充放電手
段の放電時定数により規定されるからである）。
【００２３】その結果、入力電圧（図４イ）が発生して
いる期間ｔ0〜ｔ1までに対し、夫々遅れｄｔ1及びｄｔ2
があるものの、期間ｔ2からｔ3までホトカプラ１４の２
次側コレクタ出力端子電圧（図４ヘ）はＬレベルとな
る。なお、ｄｔ1及びｄｔ2は数ｍｓｅｃ以内であり実用
上問題となることはない。そして、この出力（Ｌ，Ｈ）
を記録計に入力すれば被測定信号と同期して直流入力を
記録することができ、記録計のかわりに圧電ブザーや発
光素子を接続すれば被測定信号が所定のレベルの信号を
発しているかどうかを知ることができる。
いる期間ｔ0〜ｔ1までに対し、夫々遅れｄｔ1及びｄｔ2
があるものの、期間ｔ2からｔ3までホトカプラ１４の２
次側コレクタ出力端子電圧（図４ヘ）はＬレベルとな
る。なお、ｄｔ1及びｄｔ2は数ｍｓｅｃ以内であり実用
上問題となることはない。そして、この出力（Ｌ，Ｈ）
を記録計に入力すれば被測定信号と同期して直流入力を
記録することができ、記録計のかわりに圧電ブザーや発
光素子を接続すれば被測定信号が所定のレベルの信号を
発しているかどうかを知ることができる。
【００２４】上記の構成によれば、増幅手段としてトラ
ンジスタ等の能動素子に頼らないので、調整が不要であ
る。また、時定数が大きくならない構成なので被測定信
号電圧の変化に対する応答性がよい。更に、単に入力の
有無を知るための用途ではホトカプラの後段に特に回路
を必要としないので消費電力が少なくて済む。
ンジスタ等の能動素子に頼らないので、調整が不要であ
る。また、時定数が大きくならない構成なので被測定信
号電圧の変化に対する応答性がよい。更に、単に入力の
有無を知るための用途ではホトカプラの後段に特に回路
を必要としないので消費電力が少なくて済む。
【発明の効果】以上説明したように、本発明によれば、
全波整流器の後段にこの信号電圧波形の極小値を所定レ
ベルの値に昇圧するためのコンデンサを設け、このコン
デンサによりその極小値が昇圧された信号電圧を一方の
入力端に入力し、他方の入力端子には前記昇圧された電
圧レベルを越えない大きさの閾値電圧が加えられるコン
パレータと、このコンパレータの出力により開閉を制御
される開閉スイッチを設け、この開閉スイッチの後段に
前記被測定信号の入力の有無を識別するための識別手段
を接続した。その結果、調整が不要であり、被測定電圧
の変化に対して応答性がよく消費電力の少ない電圧検出
回路を実現することができる。
全波整流器の後段にこの信号電圧波形の極小値を所定レ
ベルの値に昇圧するためのコンデンサを設け、このコン
デンサによりその極小値が昇圧された信号電圧を一方の
入力端に入力し、他方の入力端子には前記昇圧された電
圧レベルを越えない大きさの閾値電圧が加えられるコン
パレータと、このコンパレータの出力により開閉を制御
される開閉スイッチを設け、この開閉スイッチの後段に
前記被測定信号の入力の有無を識別するための識別手段
を接続した。その結果、調整が不要であり、被測定電圧
の変化に対して応答性がよく消費電力の少ない電圧検出
回路を実現することができる。
【図１】本発明の電圧検出回路の実施の形態の一例を示
すブロック構成図である。
すブロック構成図である。
【図２】本発明の動作原理を説明するためのブロック構
成図である。
成図である。
【図３】図２の回路に発生する波形を示す図である。
【図４】図１の回路に発生する波形を示す図である。
【図５】従来の電圧検出回路の一例を示すブロック構成
図である。
図である。
【図６】図５の回路に発生する波形を示す図である。
１，２ 入力端子 ３ 電流制限手段 ４ 全波整流回路 ５ サージ電圧制限手段 １２ コンパレータ ２１ 基準電圧源 ２２ 開閉スイッチ ２３ 電圧検出手段 ２４ ホトカプラ ２５ プルアップ抵抗 ２７ 電圧制限手段 ２８ 整流手段 ２９ 充放電手段 ３０ 電流制限手段 ３１ 記録計
Claims (4)
- 【請求項１】被測定信号により発生する入力電流を制限
する電流制限回路と、 前記入力電流を検波する全波整流器と、 この全波整流器から出力される信号電圧によって充放電
され、前記信号電圧波形の極小値を所定レベルの値に昇
圧するためのコンデンサと、 このコンデンサによりその極小値が昇圧された前記信号
電圧を一方の入力端子に入力するとともに、他方の入力
端子には前記昇圧された電圧レベルを越えない大きさの
閾値電圧が加えられるコンパレータと、 このコンパレータの出力により開閉を制御される開閉ス
イッチと、 を備え、前記開閉スイッチの後段に前記被測定信号の入
力の有無を識別するための識別手段を接続したことを特
徴とする電圧検出回路。 - 【請求項２】前記識別手段は聴覚により識別可能とした
ことを特徴とする請求項１記載の電圧検出回路。 - 【請求項３】前記識別手段は視覚により識別可能とした
ことを特徴とする請求項１記載の電圧検出回路。 - 【請求項４】被測定信号により発生する入力電流を制限
する電流制限回路と、 前記被測定信号を検波する全波整流器と、 この全波整流器から出力される信号電圧によって充放電
され、前記信号電圧波形の極小値を所定レベルの値に昇
圧するためのコンデンサと、 このコンデンサによりその極小値が昇圧された上記信号
電圧を一方の入力端に受けるとともに、他方の入力端子
には前記昇圧された電圧レベルを越えない大きさの閾値
電圧が加えられるコンパレータと、 このコンパレータの出力により開閉を制御される開閉ス
イッチと、 この開閉スイッチの後段に配置された記録計からなり、
前記被測定信号の記録とともに前記コンパレータから出
力される直流信号を記録する様にしたことを特徴とする
電圧検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27105197A JP3414625B2 (ja) | 1997-10-03 | 1997-10-03 | 電圧検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27105197A JP3414625B2 (ja) | 1997-10-03 | 1997-10-03 | 電圧検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11108970A true JPH11108970A (ja) | 1999-04-23 |
| JP3414625B2 JP3414625B2 (ja) | 2003-06-09 |
Family
ID=17494728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27105197A Expired - Fee Related JP3414625B2 (ja) | 1997-10-03 | 1997-10-03 | 電圧検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3414625B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102221640A (zh) * | 2010-04-16 | 2011-10-19 | 日隆电子股份有限公司 | 电压侦测器及交直流交换式电源转换器的保护装置 |
| CN103630734A (zh) * | 2013-12-09 | 2014-03-12 | 国家电网公司 | 一种全电压全回路自检电容型验电器 |
-
1997
- 1997-10-03 JP JP27105197A patent/JP3414625B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102221640A (zh) * | 2010-04-16 | 2011-10-19 | 日隆电子股份有限公司 | 电压侦测器及交直流交换式电源转换器的保护装置 |
| CN103630734A (zh) * | 2013-12-09 | 2014-03-12 | 国家电网公司 | 一种全电压全回路自检电容型验电器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3414625B2 (ja) | 2003-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0660974B1 (en) | Circuit arrangement for charging rechargeable batteries | |
| US8035347B2 (en) | Battery charger | |
| US5408401A (en) | Power source circuit with a compact size and operating efficiently at low temperature | |
| KR101494968B1 (ko) | 스위칭 파워 컨버터 동적 로드 검출 | |
| KR100732353B1 (ko) | 자동 버스트모드 동작을 갖는 스위칭 파워서플라이의제어모듈회로 | |
| KR100418623B1 (ko) | 일정전력유지제어회로를가진스위칭모드파워서플라이 | |
| TWI496396B (zh) | 隔離式電源轉換器電路及其中之控制電路與控制方法 | |
| JPS6159144A (ja) | 空気調和機用ワイヤレス式遠隔操作装置 | |
| US6590789B2 (en) | Method and apparatus for regulating output voltage of a voltage converter | |
| JP5112258B2 (ja) | スイッチング制御回路及びこれを用いたスイッチング電源装置 | |
| TW201720030A (zh) | 快速負載暫態反應之開關式電源供應器 | |
| JP3414625B2 (ja) | 電圧検出回路 | |
| AU3627101A (en) | A method and a device for charging a battery | |
| EP1071198A1 (en) | Power supply unit | |
| JPH0524182Y2 (ja) | ||
| JP2001264367A (ja) | 停電検出回路 | |
| CN213094077U (zh) | 一种同步整流控制电路及反激式开关电源 | |
| JP2527395B2 (ja) | 充電器の電池温度検出方式 | |
| JPH09318680A (ja) | 電源断検出回路 | |
| JP2002156393A (ja) | 電池電圧測定回路 | |
| WO2007041895A1 (en) | Switching control circuit having off-time modulation to improve efficiency of primary-side controlled power supply | |
| JP3282888B2 (ja) | 充電装置 | |
| JP2675794B2 (ja) | 充電器の制御回路 | |
| JP3393656B2 (ja) | 電池充電装置および電池充電方法 | |
| US20020057081A1 (en) | Method and circuit for detecting light load mode of switching power supply system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080404 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20090404 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090404 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100404 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20100404 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |