JPH11102965A - 電極配線、半導体装置、及び電極配線の形成方法 - Google Patents

電極配線、半導体装置、及び電極配線の形成方法

Info

Publication number
JPH11102965A
JPH11102965A JP26166997A JP26166997A JPH11102965A JP H11102965 A JPH11102965 A JP H11102965A JP 26166997 A JP26166997 A JP 26166997A JP 26166997 A JP26166997 A JP 26166997A JP H11102965 A JPH11102965 A JP H11102965A
Authority
JP
Japan
Prior art keywords
film
wiring
metal film
electrode
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP26166997A
Other languages
English (en)
Other versions
JP3275800B2 (ja
Inventor
Mutsumi Yamamoto
睦 山本
Mayumi Inoue
真弓 井上
Hiroshi Tsutsu
博司 筒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP26166997A priority Critical patent/JP3275800B2/ja
Publication of JPH11102965A publication Critical patent/JPH11102965A/ja
Application granted granted Critical
Publication of JP3275800B2 publication Critical patent/JP3275800B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】 低抵抗で信頼性の高いゲート電極及び信号配
線を従来よりも高い生産性で、且つ歩留まり良く形成す
ることを目的とする。 【解決手段】 珪素を含有する金属膜を成膜し、所定の
パターンに形成後、熱処理により珪素を金属膜表面に析
出させる。その後上記の珪素を陽極酸化することで金属
膜の表面に自己整合的に保護膜6AOを形成し、低抵抗
のAl或いはCu配線を実現する。得られた低抵抗の配
線は信号配線として用いることもできる他に、ゲート電
極にも利用することができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電極配線を有する
半導体装置とその製造方法に関するもので、特に低抵抗
で且つ耐食性が高く、また金属膜を構成する元素の拡散
の無い信頼性の高い配線を提供するものである。
【0002】
【従来の技術】絶縁性基板上に形成された電極配線は、
LSI、TFTアレイなど多くの半導体装置の分野で用
いられている。これらの電極配線はその目的によって材
料、構成の選択が為されている。近年、デバイスの高性
能化、高密度化、或いはTFTアレイのような大型化が
進み、電極配線はより低抵抗化が望まれている。
【0003】そこで以下では、TFTアレイの分野で用
いられている第1の従来例を図8を用いて説明する。図
8に示したのは、従来のTFTアレイを模式的に示した
断面構造図である。
【0004】SiOxよりなるアンダーコート膜32が
形成された透光性基板31上に所定のパターンの多結晶
Si膜33が形成され、更に全面にSiOx膜よりなる
ゲート絶縁膜34が形成されている。多結晶Si膜33
のパターン上にTa/Cu/Ta積層膜よりなるゲート
電極35が形成されている。このゲート電極35をマス
クとしてBを含むガス及びPを含むガスを各々選択的に
注入することで、p型及びn型の半導体領域33P及び
33Nが形成されている。更に上層に向かって、ゲート
電極35と画素電極37を電気的に分離するためのSi
Ox膜よりなる第1層間絶縁膜36、及び画素電極37
とソース電極39S及びドレイン電極39Dを電気的に
分離するためのSiOx膜よりなる第2層間絶縁膜38
が順次形成されている。そして最上層面には水分等の侵
入を阻止し、デバイスの信頼性を高める目的で、SiN
x膜よりなるパッシベーション膜40が形成されてい
る。
【0005】ここでソース電極39S及びドレイン電極
39Dは、第2層間絶縁膜38、第1層間絶縁膜36、
及びゲート絶縁膜34を貫くように形成されたコンタク
トホールを介して、半導体領域33P若しくは半導体領
域33Nと電気的に接続されている。また、ゲート電極
35及びソース電極39SはTFTアレイの信号配線、
走査配線としての役割も兼ね備えている。
【0006】以上のような多結晶SiTFTアレイで
は、トランジスタの性能が高いことで、スイッチング素
子及び信号配線を小型・細線化できる上、ゲート配線と
して低抵抗のCu膜を用いているため配線を細くするこ
とができる。その結果、大面積で且つ、高い画素開口
率、或いは高い精細度を有する優れた液晶表示装置を提
供することができる。
【0007】次に、電極配線の形成方法の第2の従来例
として、TFTアレイにおいてトランジスタのオフセッ
ト構造を形成するためのゲート電極配線の形成方法を図
9に示す断面工程図を用いて説明する。
【0008】まずSiOx膜よりなるアンダーコート膜
52が形成された透光性基板51上に、所定のパターン
の多結晶Si膜53が形成する。次に多結晶Si膜53
上の全面にSiOx膜よりなるゲート絶縁膜54を形成
し、続けてAl合金からなるゲート金属膜55を基板全
面に製膜し、さらにゲート金属膜55の表面に酒石酸ア
ンモニウム水溶液とエチレングリコールを電解液に用い
た陽極酸化法により、全面に渡って第1陽極酸化膜56
aを形成する(図9(a))。続いてレジストマスクを
用いたフォトリソグラフィー技術を用いて所定のレジス
トパターン57を形成し、これをマスクとして第1陽極
酸化膜56a及びゲート金属膜55をエッチング加工す
る(図9(b))。次にレジストパターン57を除去せ
ずにそのまま残した状態で、今度は蓚酸水溶液を用いた
陽極酸化法により、エッチング加工されたゲート金属膜
55Nの側壁部に所定の厚さの第2陽極酸化膜56bを
形成する(図9(c))。そしてレジストパターン57
を除去した後に、再度酒石酸アンモニウム水溶液とエチ
レングリコールを電解液に用いた陽極酸化法により、ゲ
ート金属膜55の表面の一部に第3陽極酸化膜56cを
形成する(図9(d))。陽極酸化膜56a〜cは、何
れも印加する電圧を制御することによって所望の厚さの
酸化膜を形成することができる。この様にして形成され
たゲート金属膜55、及び陽極酸化膜56a〜cをマス
クとしてB或いはPを含むガスを各々選択的に注入する
ことでp型或いはn型の半導体領域53SDとドーピン
グされない高抵抗領域53OFを形成する(図9
(e))。
【0009】以降図には示さないが、SiOx膜よりな
る第1層間絶縁膜、透明導電膜をよりなる画素電極、S
iOx膜よりなる第2層間絶縁膜を作製した後、ゲート
金属膜55及び画素電極上の一部を開口し、Al膜とT
i膜との積層膜からなるソース・ドレイン電極、及び走
査配線を形成する。その後SiNx膜よりなるパッシベ
ーション膜の形成と、水素雰囲気中での熱処理による半
導体層の活性化を経て多結晶SiTFTアレイが完成す
る。
【0010】以上のような多結晶SiTFTアレイで
は、ゲート電極配線に低抵抗のAl合金膜を用いている
ため、信号配線を小型・細線化でき、大面積で且つ高い
画素開口率、或いは高い精細度を有する優れた液晶表示
装置を提供することができる。更に、n型トランジスタ
のソース・ドレイン領域のチャネル領域に接する領域
が、第2陽極酸化膜をマスクとしてPが注入されている
ため低ドーピング領域となっており、いわゆるオフセッ
ト領域を形成してソース・ドレイン領域での電界を緩和
する作用をするため、トランジスタの信頼性を著しく向
上することができる。
【0011】
【発明が解決しようとする課題】しかしながら、上記し
た従来の技術では下記に示すような問題点が生じる。
【0012】まず第1の従来例では、ゲート電極配線と
してTa/Cu/Taの積層構成を用いているために問
題点が存在する。低抵抗のCuを配線に用いることで、
信号配線の遅延による表示性能の低下を避け、より大面
積のTFTパネルを実現しようとしているわけである
が、一方で下層及び上層にTaを形成した積層構成とな
っている。下層のTa膜は、Cu膜がSiOx等の絶縁
膜に対して密着性に著しく劣り剥離し易いため、密着性
を高めるために形成されており、また上層のTa膜は、
Cu膜が空気中の水分等で容易に腐食し易いため、その
表面を保護する目的で形成されている。
【0013】この様に、Cu膜を電極配線として用いる
ために上下層に異なる金属を形成しなければならないた
め、同一のエッチング方法は使えないなど工程が複雑に
なって歩留まりが低下したり、コストを高める等の課題
が生じる。
【0014】次に第2の従来例では、ゲート電極配線と
して上面及び側壁部に陽極酸化膜の形成されたAl合金
膜を用いているために問題点が存在する。低抵抗のAl
合金を配線に用いることで、信号配線の遅延による表示
性能の低下を避け、より大面積のTFTパネルを実現
し、また側壁部に陽極酸化膜を形成し、この陽極酸化膜
をマスクとしてオフセット領域を形成することで信頼性
の向上を図ろうとしているわけであるが、一方でオフセ
ット領域を形成するためのマスクとして機能させる陽極
酸化膜を形成するために3回もの陽極酸化工程を経てい
る。第1の陽極酸化膜は、側壁部の第2陽極酸化膜を形
成する際のフォトレジストの密着性を高まるためであ
り、第3陽極酸化膜は後工程におけるAl合金膜のヒロ
ックの発生を抑制したり、弗酸系のエッチング液による
腐食を防止したりするために必要となっている。
【0015】その結果、陽極酸化膜を形成する工程が非
常に複雑であり生産性を低下させるという課題が発生す
る。また、ゲート電極配線であるAl合金膜とのコンタ
クトを形成するために表面に形成されたAlOx陽極酸
化膜をエッチング除去する必要があるが、AlOxとA
l合金膜を十分高い選択比でエッチングするのは非常に
困難である。
【0016】そこで本発明は上記の問題点に鑑み、低抵
抗で信頼性の高いゲート電極及び信号配線を従来よりも
高い生産性で、且つ歩留まり良く形成することを主たる
目的とする。
【0017】
【課題を解決するための手段】上記の目的を達成するた
めに本発明の電極配線は、絶縁性基板上に形成された電
極配線であって、電極配線が金属膜と金属膜を覆うよう
に形成された酸化珪素膜とを有する構成となっており、
本発明の半導体装置は、絶縁性基板上に、少なくとも半
導体層、ゲート絶縁膜、ゲート電極及び信号配線が形成
された半導体装置であって、少なくともゲート電極また
は信号配線の一方が金属膜とその表面を覆う酸化珪素膜
とを有する構成となっている。
【0018】また本発明の電極配線の形成方法は、絶縁
性基板上に珪素を含有する金属膜を成膜する工程と、金
属膜を所定のパターンに形成する工程と、所定のパター
ンに形成された金属膜を熱処理して金属膜中の珪素を表
面に析出させた後、表面に析出した珪素を選択的に酸化
する工程とを有する構成となっている。この時、金属膜
としては、AlまたはCuを含有することが望ましく、
金属膜表面に析出した珪素を選択的にを酸化する方法と
しては陽極酸化法を挙げることができる。
【0019】上記の構成によれば、選択的に容易に配線
表面に酸化珪素膜を形成することができる。
【0020】
【発明の実施の形態】以下本発明の実施の形態における
電極配線や半導体装置について図面を参照しながら説明
を行うが、具体的な説明を行う前にその概要について説
明する。
【0021】本発明の電極配線は、絶縁性基板上に形成
された電極配線であって、電極配線の表面に電極配線を
覆う酸化珪素膜が形成されている。また、本発明の半導
体装置は、少なくとも半導体層、ゲート絶縁膜、ゲート
電極及びゲート電極に接続する走査信号配線、ソース・
ドレイン電極及びソース・ドレイン電極に接続する走査
信号配線、ソース・ドレイン電極及びソース・ドレイン
電極の何れか一方に接続する信号配線とを有し、少なく
ともゲート電極及び信号配線の一方を構成する金属膜の
表面が酸化珪素膜により覆われている。
【0022】上記のような構成を有することにより、第
1に、電極配線等を形成している金属膜の表面の腐食や
後工程でのエッチング工程など化学的、物理的な反応か
ら金属膜を保護できるため、生産性、歩留まりの向上が
実現できる。第2に、上述のように後工程での金属膜に
対する化学的、物理的作用を阻止できるため、デバイス
として望まれる電極配線を任意に選択することが容易に
なり、デバイスの特性向上を実現することができる。第
3に、金属膜の表面を覆う酸化珪素膜はウェットエッチ
ング法においてもドライエッチング法においても容易に
制御性良くエッチングを行うことができるため、電極配
線の取り出しも容易であり、生産性、歩留まりの向上が
実現できる。
【0023】また、本発明の電極配線や半導体装置にお
いては、上記の構成において、金属膜をAl若しくはC
uとする。
【0024】これにより、第1に、電極配線として低抵
抗のAl若しくはCuを用いるため、例えばLSIの分
野においては配線を細くすることができるためデバイス
の消費電力を低減することができ、また例えばTFT液
晶パネルの分野では配線を細くできることで開口率向
上、大型化或いは高精細化、時定数の低減による駆動能
力の向上等のデバイスとしての性能向上を実現すること
ができる。第2に、Al及びCu膜は何れも低抵抗でよ
く知られた材料であるが、共に腐食性が高いため単独で
は非常に使い難く、耐食性を高めるために不純物を添加
するといった方法をとる場合が多いが、不純物の添加は
抵抗増を招くという課題がある。これに対して本発明の
電極配線では、表面が酸化珪素膜で覆われているため不
純物添加のないAl若しくはCu膜を用いることができ
るため、非常に低い配線抵抗を実現することができる。
第3に、Al膜の場合、成膜後の熱処理においてヒロッ
クを発生し、互いに交差する配線間同士のショートを引
き起こすという課題があるが、本発明の構成ではAl表
面が酸化珪素膜で覆われているために、ヒロックの発生
を抑止することができ、デバイスの信頼性を向上するこ
とができる。
【0025】さらに本発明の電極配線の形成方法は、絶
縁性基板上に少なくとも珪素を含む金属膜を成膜し所定
のパターンに形成した後、所定のパターンに形成された
珪素を含む金属膜を所定の温度で熱処理して金属膜中の
珪素を表面に析出させ、その後表面に析出した珪素を選
択的に酸化することにより、金属膜の表面に酸化珪素膜
を形成するものである。
【0026】この構成によれば、絶縁性基板上に成膜す
る金属膜が少なくとも珪素を含む合金膜であることか
ら、例えばスパッタリング法等を用いることにより任意
の組成の合金膜を形成することができる。この結果、後
工程で表面に析出させた珪素を酸化することによって形
成する酸化珪素膜の厚さを、添加する珪素の濃度を制御
することによって任意に決めることができる。第2に、
酸化珪素膜を構成する珪素が、金属膜の成膜時に予め添
加されているため、新たに酸化珪素膜或いは珪素膜を成
膜する必要がなく工程数を低減することができると同時
に、形成される金属膜と酸化珪素膜の密着性が非常に優
れていることが明らかとなった。その結果、生産性、歩
留まりの向上を実現できる。第3に、配線パターン形成
後表面に析出する珪素は、金属膜の全ての表面、即ち下
層膜との界面及び配線パターンの側壁部にも析出するた
め、析出した珪素を酸化することで、金属膜の周囲全て
を酸化珪素膜で覆うことができる。その結果、金属膜の
表面に新たに酸化珪素膜を成膜する場合に比べて、段差
の影響等が全くなく優れた保護膜として機能する。
【0027】上記の電極配線の形成方法において、金属
膜をAl若しくはCuとすると、第1に、電極配線とし
て低抵抗のAl若しくはCuを用いるため、例えばLS
Iの分野においては配線を細くすることができるためデ
バイスの消費電力を低減することができ、また例えばT
FT液晶パネルの分野では配線を細くできることで開口
率向上、大型化或いは高精細化、時定数の低減による駆
動能力の向上等のデバイスとしての性能向上を実現する
ことができる。第2に、Al及びCu膜は何れも低抵抗
でよく知られた材料であるが、共に腐食性が高いため単
独では非常に使い難く、耐食性を高めるために不純物を
添加するといった方法をとる場合が多いが、不純物の添
加は抵抗増を招くという課題がある。これに対して本発
明の電極配線の形成方法では、珪素を含むAl若しくは
Cu膜をパターニング後、熱処理によって添加された珪
素を表面に析出させるため、ほぼ純Al若しくは純Cu
の配線抵抗が実現できる。加えて表面に析出した珪素を
酸化することで、腐食性の高いAl若しくはCu膜が自
己整合的に保護されるため、耐食性が高く且つ非常に低
い配線抵抗を実現することができる。第3に、Al膜の
場合、成膜後の熱処理においてヒロックを発生し、互い
に交差する配線間同士のショートを引き起こすという課
題があるが、本発明の構成ではAl表面が酸化珪素膜で
覆われているために、ヒロックの発生を抑止することが
でき、デバイスの信頼性を向上することができる。第4
に、Cu膜の場合、成膜時の絶縁膜に対する密着性が非
常に劣るが、本発明の方法では、より密着性の高い珪素
を含む合金膜を成膜するため剥離等の問題が発生せず、
生産性、歩留まりの向上を実現できる。
【0028】以下本発明の実施の形態における半導体装
置及び電極配線の形成方法について、図1〜図6を参照
しながらより詳細に説明する。なお、以下に示す例では
特に液晶表示素子に用いられる薄膜トランジスタを念頭
において説明を行い、また、電極配線として用いられる
金属膜としてAlを含む材料を用いた場合について説明
を行うが、金属膜としてはAl以外にCuを含有する材
料を用いてもよい。
【0029】まずSiOx膜よりなるアンダーコート膜
2が製膜された絶縁性基板としての透光性基板1上にア
モルファスSi膜を製膜し、所定の熱処理を加えた後、
エキシマレーザーを上記のアモルファスSi膜に照射し
て多結晶Si膜3を形成する(図1)。次に多結晶Si
膜3を所定のパターンに形成後、基板全面にSiOx膜
よりなるゲート絶縁膜4、及び珪素を含有する金属膜と
してのAl−Si合金膜からなるゲート金属膜5を基板
全面に形成する(図2)。
【0030】次に図3に示すようにTFTを駆動するた
めの回路部及び画素電極のスイッチング素子を形成する
ため、所定の領域にp型及びn型のトランジスタを形成
できるようにゲート金属膜5を順次所定のパターンに形
成する。具体的には、p型トランジスタのゲート金属膜
5a、n型トランジスタのゲート金属膜5b、及び信号
配線5cをパターニングして形成する。次に、p型トラ
ンジスタを形成すべく、ゲート金属膜5aの周辺部分に
Bを含むガスを選択的に注入することでp型半導体領域
3Pを形成する。その後、真空中、または窒素雰囲気中
で300℃〜400℃で1〜2時間の熱処理を施すこと
によってゲート金属膜5aと5bと信号配線5cの表面
及び下層のゲート絶縁膜4との界面にSiが拡散、析出
する。
【0031】次に、ゲート金属膜5a、5b及び信号配
線5cに析出したSiを図7に示した装置を用いて陽極
酸化する。これにより、金属膜表面に析出した珪素が選
択的に酸化されたことになる。上記の図1〜3には示し
ていないが、ゲート金属膜5a、5b及び信号配線5c
には外部より電界を供給できるように基板端部に取り出
し電極部が設けられている。詳細に説明すると、図7に
おいて、ゲート金属膜5a、5b及び信号配線5cの表
面に析出したSiを、まず、透光性基板1上に形成され
た取り出し電極部をクリップ24で挟み、陽極酸化槽2
6中に満たされたエチレングリコールと硝酸アンモニウ
ム水溶液の混合液よりなる電界液23中に浸す。なおこ
の時クリップ24は、電源27を介してPtよりなる対
向電極25に接続されている。取り出し電極に対して所
定の正の電圧を一定時間印加することにより、ゲート金
属膜5a、5b及び信号配線5cの表面に所望の厚さの
陽極酸化SiOx膜6AOが形成される(図4)。陽極
酸化膜6AOの厚さは、印加する電圧によって制御でき
ると共に、熱処理によってゲート電極表面に析出するS
iの厚さによっても規定され、析出するSiの量が少な
ければ必要以上の電圧を印加してもSiOx膜は成長し
ない。
【0032】以上の様にして形成されたゲート金属膜5
b及びSiOx陽極酸化膜6AOをマスクとしてPを含
むガスを各々選択的に注入することでn型の半導体領域
3N及びPがドーピングされない高抵抗領域3OFを形
成することができる(図5)。
【0033】次に、SiOx膜よりなる第1層間絶縁膜
7、透明導電膜よりなる画素電極8、SiOx膜よりな
る第2層間絶縁膜9を作製した後、ゲート金属膜5N及
び画素電極8上の一部を開口し、Al膜とTi膜との積
層膜からなるソース電極10S、及びドレイン電極10
D形成する。その後SiNx膜よりなるパッシベーショ
ン膜11の形成と、水素雰囲気中での熱処理による半導
体層の活性化を経て多結晶SiTFTアレイが完成する
(図6)。
【0034】以上のような多結晶SiTFTアレイで
は、ゲート電極配線に低抵抗のAl合金膜を用いている
ため、信号配線を小型・細線化でき、大面積で且つ高い
画素開口率、或いは高い精細度を有する優れた液晶表示
装置を提供することができる。更に、n型トランジスタ
のソース・ドレイン領域のチャネル領域に接する領域
が、ゲート金属膜より析出させたSiを陽極酸化して形
成した酸化膜をマスクとしてPが注入されているため殆
どドーピングされていない、いわゆるオフセット領域を
形成してソース・ドレイン領域での電界を緩和する作用
をするため、トランジスタの信頼性を著しく向上するこ
とができる。
【0035】
【発明の効果】本発明の電極配線及び半導体装置によれ
ば、低抵抗で信頼性の高いゲート電極及び信号配線を従
来よりも高い生産性で、且つ歩留まり良く形成すること
が可能となり、特に薄膜トランジスタを考慮すると、多
結晶SiTFTを用いた高開口率、高解像度、大型の液
晶表示装置を実現することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態における半導体装置及び電
極配線の形成工程断面構造図
【図2】本発明の実施の形態における半導体装置及び電
極配線の形成工程断面構造図
【図3】本発明の実施の形態における半導体装置及び電
極配線の形成工程断面構造図
【図4】本発明の実施の形態における半導体装置及び電
極配線の形成工程断面構造図
【図5】本発明の実施の形態における半導体装置及び電
極配線の形成工程断面構造図
【図6】本発明の実施の形態における半導体装置及び電
極配線の形成工程断面構造図
【図7】本発明の実施の形態においてSiを陽極酸化す
るために用いる陽極酸化装置の概略図
【図8】従来の電極配線を有する半導体装置の構成を示
す断面図
【図9】従来の半導体装置の製造工程断面図
【符号の説明】
1 透光性基板 2 アンダーコート膜 3 多結晶Si膜 3P p型半導体領域 3N n型半導体領域 3OF 高抵抗半導体領域 4 ゲート絶縁膜 5 ゲート金属膜 6 陽極酸化膜 7 第1層間絶縁膜 8 画素電極 9 第2層間絶縁膜 10S ソース電極 10D ドレイン電極 10SB 走査配線 11 パッシベーション膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 29/78 627Z

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】絶縁性基板上に形成された電極配線であっ
    て、前記電極配線が金属膜と前記金属膜を覆うように形
    成された酸化珪素膜とを有することを特徴とする電極配
    線。
  2. 【請求項2】絶縁性基板上に、少なくとも半導体層、ゲ
    ート絶縁膜、ゲート電極及び信号配線が形成された半導
    体装置であって、少なくとも前記ゲート電極または前記
    信号配線の一方が金属膜とその表面を覆う酸化珪素膜と
    を有することを特徴とする半導体装置。
  3. 【請求項3】絶縁性基板上に珪素を含有する金属膜を成
    膜する工程と、前記金属膜を所定のパターンに形成する
    工程と、所定のパターンに形成された前記金属膜を熱処
    理して前記金属膜中の珪素を表面に析出させた後、表面
    に析出した珪素を選択的に酸化する工程とを有する電極
    配線の形成方法。
  4. 【請求項4】金属膜がAlまたはCuを含有することを
    特徴とする請求項3に記載の電極配線の形成方法。
  5. 【請求項5】金属膜表面に析出した珪素を選択的にを酸
    化する方法が陽極酸化法であることを特徴とする請求項
    3または4に記載の電極配線の形成方法。
JP26166997A 1997-09-26 1997-09-26 電極配線の形成方法 Expired - Fee Related JP3275800B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26166997A JP3275800B2 (ja) 1997-09-26 1997-09-26 電極配線の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26166997A JP3275800B2 (ja) 1997-09-26 1997-09-26 電極配線の形成方法

Publications (2)

Publication Number Publication Date
JPH11102965A true JPH11102965A (ja) 1999-04-13
JP3275800B2 JP3275800B2 (ja) 2002-04-22

Family

ID=17365108

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26166997A Expired - Fee Related JP3275800B2 (ja) 1997-09-26 1997-09-26 電極配線の形成方法

Country Status (1)

Country Link
JP (1) JP3275800B2 (ja)

Also Published As

Publication number Publication date
JP3275800B2 (ja) 2002-04-22

Similar Documents

Publication Publication Date Title
JP5244295B2 (ja) Tft基板及びtft基板の製造方法
KR101345527B1 (ko) Tft 기판 및 tft 기판의 제조 방법
JP3486240B2 (ja) 半導体装置
US8030195B2 (en) TFT substrate and method for manufacturing TFT substrate
JP2007212699A (ja) 反射型tft基板及び反射型tft基板の製造方法
KR100305415B1 (ko) 에칭재료와에칭방법및전자장치제조방법
JP2004273614A (ja) 半導体装置およびその製造方法
JPH06232129A (ja) 電子回路
KR19990088504A (ko) 박막트랜지스터및그제조방법
KR950008931B1 (ko) 표시패널의 제조방법
JP3251912B2 (ja) 強誘電体キャパシタの形成方法
JPH09148586A (ja) 薄膜トランジスタ及びその製造方法
TWI270207B (en) Semiconductor device and method of manufacturing the same
JPH0862628A (ja) 液晶表示素子およびその製造方法
JPH08248442A (ja) 液晶表示装置
JP2007206712A (ja) アクティブマトリクス方式液晶表示装置
JPH11264995A (ja) 液晶表示装置の製造方法
JP3275800B2 (ja) 電極配線の形成方法
JPH08167722A (ja) 半導体集積回路の作製方法
JPH10247733A (ja) 薄膜トランジスタ及びその製造方法
JPH08122818A (ja) 金属配線基板および半導体装置およびそれらの製造方法
JP2574837B2 (ja) 薄膜トランジスタマトリクスとその製造方法
JPS62221159A (ja) 薄膜トランジスタマトリツクスの形成方法
TWI819592B (zh) 半導體裝置及其製作方法
US5523187A (en) Method for the fabrication of liquid crystal display device

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080208

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090208

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees