JPH11102961A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH11102961A JPH11102961A JP9263423A JP26342397A JPH11102961A JP H11102961 A JPH11102961 A JP H11102961A JP 9263423 A JP9263423 A JP 9263423A JP 26342397 A JP26342397 A JP 26342397A JP H11102961 A JPH11102961 A JP H11102961A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- mask
- silicon
- corner
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 31
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000000758 substrate Substances 0.000 claims abstract description 41
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 31
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 31
- 239000010703 silicon Substances 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 28
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 13
- 238000005468 ion implantation Methods 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- 150000002500 ions Chemical class 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 5
- 238000005280 amorphization Methods 0.000 claims description 4
- 229910052732 germanium Inorganic materials 0.000 claims description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 4
- 238000002513 implantation Methods 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 abstract description 22
- 238000007254 oxidation reaction Methods 0.000 abstract description 22
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Element Separation (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特にトレンチ素子分離、トレンチキャパシ
タ用のトレンチ(溝)の形成方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of forming a trench for a trench element isolation and a trench capacitor.
【0002】[0002]
【従来の技術】半導体素子の構造の微細化及び高密度化
は依然として精力的に推し進められている。微細化につ
いては、現在では0.15μm程度の寸法で形成された
半導体素子が用いられ、この寸法を設計基準にしたメモ
リデバイスあるいはロジックデバイス等の半導体装置が
開発されてきている。2. Description of the Related Art The miniaturization and higher density of the structure of semiconductor devices are still being vigorously pursued. For miniaturization, a semiconductor element formed with a size of about 0.15 μm is currently used, and a semiconductor device such as a memory device or a logic device based on this size has been developed.
【0003】このように微細化は、半導体装置の高集積
化、高速化等による高性能化あるいは多機能化にとって
最も効果的な手法であり、今後の半導体装置の製造にと
って必須となっている。一方、このような微細化に伴
い、半導体基板の表面にトレンチが形成され、トレンチ
素子分離あるいはトレンチキャパシタに使用されるよう
になってきている。As described above, miniaturization is the most effective method for achieving high performance or multi-function due to high integration and high speed of a semiconductor device, and is indispensable for the manufacture of a semiconductor device in the future. On the other hand, with such miniaturization, a trench is formed on the surface of a semiconductor substrate, and is used for a trench element isolation or a trench capacitor.
【0004】このようなトレンチ構造の問題点の1つと
して、トレンチ上部のコーナー部が角張り、このコーナ
ー部で電界集中の生じてしまうことがある。このコーナ
ー部で電界集中が生じると、このようなトレンチ素子分
離を有するMOSトランジスタのサブスレッショールド
でのバンプ発生、ゲート酸化膜の信頼性の低下あるいは
トレンチキャパシタの容量絶縁膜の絶縁性劣化等が頻出
するようになる。[0004] One of the problems of such a trench structure is that a corner at the top of the trench is squared, and electric field concentration occurs at this corner. When the electric field concentration occurs at the corner, bumps are generated at the sub-threshold of the MOS transistor having such a trench element isolation, the reliability of the gate oxide film is reduced, or the insulation of the capacitance insulating film of the trench capacitor is deteriorated. Will appear frequently.
【0005】上記のような問題点を回避するためには、
上記のトレンチの角張ったコーナー部に丸みを付けるこ
と(以下、丸み付け処理という)が有効になる。よく知
られた従来の丸み付け処理として、トレンチ側壁部の熱
酸化の方法がある。この方法は、1100℃以上の高温
で熱酸化が施され、熱酸化膜の粘性流動によって上記コ
ーナー部が丸み付けされるのを利用するものである。[0005] In order to avoid the above problems,
It is effective to round the corners of the above-mentioned trench (hereinafter referred to as rounding processing). As a well-known conventional rounding process, there is a method of thermal oxidation of a trench side wall portion. This method utilizes the fact that thermal oxidation is performed at a high temperature of 1100 ° C. or more, and the corners are rounded by viscous flow of a thermal oxide film.
【0006】また、他の従来の技術として、特開平6−
21214号公報に示されているように、アモルファス
シリコンあるいはエピタキシャル法によるシリコンが上
記のトレンチの側壁部に成膜され、このアモルファスシ
リコンあるいはシリコンが熱酸化される方法がある。以
下、特開平6−21214号公報に記載されている技術
について図3に基づいて説明する。[0006] Another conventional technique is disclosed in Japanese Unexamined Patent Publication No.
As disclosed in Japanese Patent No. 21214, there is a method in which amorphous silicon or silicon formed by an epitaxial method is formed on the side wall of the trench, and the amorphous silicon or silicon is thermally oxidized. Hereinafter, a technique described in Japanese Patent Application Laid-Open No. 6-21214 will be described with reference to FIG.
【0007】図3(a)に示すように、シリコン基板2
1上にフォトリソグラフィ技術でレジストマスク22が
形成される。そして、このレジストマスク22をエッチ
ングマスクにして、シリコン基板21表面が反応性イオ
ンエッチング(RIE)で異方性エッチングされる。こ
のようにして、図3(b)に示すように、トレンチ23
が形成される。[0007] As shown in FIG.
A resist mask 22 is formed on 1 by a photolithography technique. Then, using the resist mask 22 as an etching mask, the surface of the silicon substrate 21 is anisotropically etched by reactive ion etching (RIE). In this way, as shown in FIG.
Is formed.
【0008】次に、化学気相成長(CVD)法でアモル
ファスシリコン膜24が形成される。このアモルファス
シリコン膜24の成膜でコーナー部の角は擬似的に丸め
られるようになる。そして、熱酸化でこのアモルファス
シリコン膜24が全て熱酸化される。ここで、熱酸化の
酸化温度は1000℃以上である。この熱酸化後にトレ
ンチの内壁に形成されたシリコン酸化膜が除去される。Next, an amorphous silicon film 24 is formed by a chemical vapor deposition (CVD) method. With the formation of the amorphous silicon film 24, the corners of the corners are pseudo-rounded. Then, the amorphous silicon film 24 is entirely thermally oxidized by thermal oxidation. Here, the oxidation temperature of the thermal oxidation is 1000 ° C. or higher. After this thermal oxidation, the silicon oxide film formed on the inner wall of the trench is removed.
【0009】このようにして、図3(d)に示すよう
に、シリコン基板21表面に形成されたトレンチ23の
上部のコーナー部に丸み25が形成されるようになる。In this manner, as shown in FIG. 3D, the roundness 25 is formed at the upper corner of the trench 23 formed on the surface of the silicon substrate 21.
【0010】[0010]
【発明が解決しようとする課題】しかし、このような従
来の技術では、熱酸化の温度は1000℃以上である。
このような温度では、熱酸化工程でシリコン基板にスリ
ップ等の結晶欠陥が発生する。特に、シリコンウェーハ
が300mmφのような大口径になると、上記のような
結晶欠陥が多発するようになる。However, in such a conventional technique, the temperature of thermal oxidation is 1000 ° C. or higher.
At such a temperature, crystal defects such as slip occur in the silicon substrate in the thermal oxidation process. In particular, when the silicon wafer has a large diameter such as 300 mmφ, the above-described crystal defects frequently occur.
【0011】また、特開平6−21214号公報に記載
されている技術では、アモルファスシリコン膜やエピタ
キシャル法でのシリコン膜が堆積される。しかし、この
ような成膜方法では、アモルファスシリコン膜またはシ
リコン膜のウェーハ面内での均一性が悪い。このため
に、トレンチのコーナー部に形成される丸み25の程度
にバラツキが生じる。また、この場合には製造コストが
上昇するようになる。In the technique described in Japanese Patent Application Laid-Open No. 6-21214, an amorphous silicon film or a silicon film formed by an epitaxial method is deposited. However, in such a film forming method, the uniformity of the amorphous silicon film or the silicon film in the wafer surface is poor. For this reason, the degree of the roundness 25 formed at the corner of the trench varies. In this case, the manufacturing cost is increased.
【0012】本発明の目的は、上記のコーナー部での丸
み付け処理のための熱酸化の温度が低温にできるように
し、上記の問題点が容易に解決できる半導体装置の製造
方法を提供することにある。It is an object of the present invention to provide a method of manufacturing a semiconductor device in which the temperature of the thermal oxidation for the rounding process at the corner can be lowered, and the above-mentioned problems can be easily solved. It is in.
【0013】[0013]
【課題を解決するための手段】このために、本発明の半
導体装置の製造方法は、半導体基板の主表面から基板内
部に設けられたトレンチの上部コーナー部を予め非晶質
化する工程と、前記非晶質化後に前記シリコン基板表面
を熱酸化し前記トレンチの上部コーナー部を丸め酸化す
る工程とを含む。For this purpose, a method of manufacturing a semiconductor device according to the present invention comprises the steps of: preliminarily amorphizing a top corner portion of a trench provided in a semiconductor substrate from a main surface of the semiconductor substrate; Thermally oxidizing the surface of the silicon substrate after the amorphization to round and oxidize the upper corner of the trench.
【0014】ここで、半導体基板の主表面に所定の開口
部を有するイオン注入用のマスクが形成され、前記開口
部を通して半導体基板表面に斜めイオン注入がなされて
半導体基板表面が非晶質化される。そして、前記イオン
注入用のマスクをエッチングマスクにして前記開口部に
トレンチが形成される。Here, a mask for ion implantation having a predetermined opening is formed on the main surface of the semiconductor substrate, and oblique ion implantation is performed on the surface of the semiconductor substrate through the opening to amorphize the surface of the semiconductor substrate. You. Then, a trench is formed in the opening using the mask for ion implantation as an etching mask.
【0015】あるいは、半導体基板の主表面に所定の開
口部を有するマスクが形成され前記マスクをエッチング
マスクにして前記開口部にトレンチが形成される。そし
て、前記マスクが除去され半導体基板の全面に斜めイオ
ン注入がなされて半導体基板表面が非晶質化される。Alternatively, a mask having a predetermined opening is formed on the main surface of the semiconductor substrate, and a trench is formed in the opening using the mask as an etching mask. Then, the mask is removed, oblique ion implantation is performed on the entire surface of the semiconductor substrate, and the surface of the semiconductor substrate is made amorphous.
【0016】ここで、前記マスクはシリコン酸化膜、シ
リコン窒化膜およびフォトレジスト膜がこの順に積層し
た積層膜で構成される。また、前記半導体基板はシリコ
ン基板であり、前記斜めイオン注入されるイオンにはシ
リコンあるいはゲルマニウムが使用される。Here, the mask is composed of a laminated film in which a silicon oxide film, a silicon nitride film and a photoresist film are laminated in this order. Further, the semiconductor substrate is a silicon substrate, and silicon or germanium is used for the oblique ion implantation.
【0017】このようにして、トレンチの上部コーナー
部が非晶質化されるために、熱酸化でこの領域が増速酸
化されるようになり、上述した丸み付け処理がなされる
ようになる。As described above, since the upper corner portion of the trench is made amorphous, the region is acceleratedly oxidized by thermal oxidation, and the above-described rounding process is performed.
【0018】[0018]
【発明の実施の形態】次に、本発明の実施の形態を図1
および図2に基づいて説明する。図1と図2は、トレン
チ構造を半導体基板表面に形成する場合の工程順の断面
図である。FIG. 1 shows an embodiment of the present invention.
A description will be given based on FIG. 1 and 2 are cross-sectional views in the order of steps when a trench structure is formed on the surface of a semiconductor substrate.
【0019】図1(a)に示すように、シリコン基板1
表面にシリコン酸化膜2が熱酸化法で形成される。ここ
で、シリコン酸化膜2の膜厚は20nm程度に設定され
る。そして、シリコン酸化膜2上にシリコン窒化膜3が
CVD法で堆積される。ここで、シリコン窒化膜3の膜
厚は150nm程度である。そして、シリコン窒化膜3
上にフォトレジスト膜4が、公知のフォトリソグラフィ
技術で形成される。As shown in FIG. 1A, a silicon substrate 1
A silicon oxide film 2 is formed on the surface by a thermal oxidation method. Here, the thickness of the silicon oxide film 2 is set to about 20 nm. Then, a silicon nitride film 3 is deposited on the silicon oxide film 2 by a CVD method. Here, the thickness of the silicon nitride film 3 is about 150 nm. Then, the silicon nitride film 3
A photoresist film 4 is formed thereon by a known photolithography technique.
【0020】次に、トレンチの形成される領域のフォト
レジスト膜4がフォトリソグラフィ技術で開口される。
このようにして、図1(b)に示すようにレジストマス
ク4aが形成される。次に、レジストマスク4aがドラ
イエッチングのマスクにされ、シリコン窒化膜3が反応
性イオンエッチング(RIE)で選択的に除去される。
このようにして、開口部5が形成されるようになる。こ
こで、シリコン酸化膜2はエッチングされない。Next, the photoresist film 4 in the region where the trench is to be formed is opened by photolithography.
Thus, a resist mask 4a is formed as shown in FIG. Next, the resist mask 4a is used as a dry etching mask, and the silicon nitride film 3 is selectively removed by reactive ion etching (RIE).
Thus, the opening 5 is formed. Here, the silicon oxide film 2 is not etched.
【0021】図1(c)に示すように、斜め注入イオン
6が全面に回転イオン注入される。ここで、レジストマ
スク4aとシリコン窒化膜3がイオン注入のマスクに用
いられ、開口部5を通して、シリコン酸化膜2下のシリ
コン基板1表面にシリコン、ゲルマニウムあるいはリン
等の原子が導入される。このようにして、図1(c)に
示すように、シリコン基板1の表面に選択的にアモルフ
ァス層7が形成されるようになる。このアモルファス層
7はシリコンの非晶質層になっている。ここで、イオン
の注入エネルギーは40keV程度であり、そのドーズ
量は5×1014/cm2 以上になるように設定される。
このようなイオンの注入条件で、アモルファス層7の深
さは30nm程度になる。As shown in FIG. 1C, obliquely implanted ions 6 are rotationally implanted over the entire surface. Here, the resist mask 4 a and the silicon nitride film 3 are used as a mask for ion implantation, and atoms such as silicon, germanium, and phosphorus are introduced into the surface of the silicon substrate 1 under the silicon oxide film 2 through the opening 5. In this way, as shown in FIG. 1C, the amorphous layer 7 is selectively formed on the surface of the silicon substrate 1. This amorphous layer 7 is an amorphous silicon layer. Here, the ion implantation energy is about 40 keV, and the dose is set to be 5 × 10 14 / cm 2 or more.
Under such ion implantation conditions, the depth of the amorphous layer 7 becomes about 30 nm.
【0022】次に、図2(a)に示すように、レジスト
マスク4aがドライエッチングのマスクにされ、シリコ
ン基板1の表面がRIEでエッチングされて、トレンチ
8が形成される。ここで、トレンチ8の深さは、その用
途たとえばトレンチ素子分離あるいはトレンチキャパシ
タによってそれぞれに設定される。このトレンチ8の形
成で、アモルファス・コーナー部9がトレンチのコーナ
ー部に形成されるようになる。Next, as shown in FIG. 2A, the resist mask 4a is used as a dry etching mask, and the surface of the silicon substrate 1 is etched by RIE to form a trench 8. Here, the depth of the trench 8 is set according to its use, for example, a trench element isolation or a trench capacitor. With the formation of the trench 8, the amorphous corner portion 9 is formed at the corner portion of the trench.
【0023】次に、レジストマスク4aが除去される。
そして、シリコン窒化膜3が熱酸化のマスクにされ、シ
リコン基板1表面が熱酸化される。この熱酸化の条件で
は、酸化温度が950℃程度であり、酸化雰囲気ガスは
酸素と窒素の混合ガスである。この熱酸化により、トレ
ンチ8の内壁およびレンチのコーナー部に膜厚20nm
程度の熱酸化膜10が形成されるようになる。この熱酸
化後、トレンチのコーナー部にはアモルファス・コーナ
ー部9が形成されているために、熱酸化が他の領域より
促進され、図2(b)に示すように、トレンチのコーナ
ー部に丸み11が形成されるようになる。Next, the resist mask 4a is removed.
Then, the silicon nitride film 3 is used as a mask for thermal oxidation, and the surface of the silicon substrate 1 is thermally oxidized. Under this thermal oxidation condition, the oxidation temperature is about 950 ° C., and the oxidizing atmosphere gas is a mixed gas of oxygen and nitrogen. By this thermal oxidation, the inner wall of the trench 8 and the corner of the wrench have a thickness of 20 nm.
A degree of thermal oxide film 10 is formed. After this thermal oxidation, since the amorphous corner portions 9 are formed at the corners of the trench, the thermal oxidation is promoted more than in other regions, and as shown in FIG. 11 will be formed.
【0024】そして、シリコン窒化膜3は公知の方法で
除去される。このようにして、図2(c)に示すよう
に、トレンチ8およびシリコン基板1の表面に熱酸化膜
10が形成される。ここで、トレンチ8の上部のコーナ
ー部に丸み11が形成されている。Then, the silicon nitride film 3 is removed by a known method. In this manner, as shown in FIG. 2C, a thermal oxide film 10 is formed on the trench 8 and the surface of the silicon substrate 1. Here, a roundness 11 is formed at the upper corner of the trench 8.
【0025】このように、本発明では、トレンチの上部
のコーナー部が非晶質化され、それから1000℃以下
の熱酸化が施される。このために、熱酸化膜の粘性流動
はなく、シリコン基板への結晶欠陥の発生は皆無にな
る。また、この場合の非晶質化はイオンの斜めイオン注
入で行われるため、非常に制御性が高くなり、トレンチ
のコーナー部の丸め形成が容易になる。As described above, according to the present invention, the upper corner portion of the trench is made amorphous and then subjected to thermal oxidation at 1000 ° C. or lower. Therefore, there is no viscous flow of the thermal oxide film, and no crystal defects occur on the silicon substrate. In this case, since the amorphization is performed by oblique ion implantation of ions, the controllability is very high, and the rounding of the corners of the trench is facilitated.
【0026】このようにして、トレンチ8にコーナー部
に丸み11の形成され、その後の工程で、トレンチ8に
トレンチ素子分離あるいはトレンチキャパシタが形成さ
れるようになる。In this way, the roundness 11 is formed at the corner portion in the trench 8, and a trench element isolation or a trench capacitor is formed in the trench 8 in a subsequent step.
【0027】以上の発明の実施の形態では、トレンチ8
形成の前の工程で斜めイオン注入がなされ、トレンチの
コーナー部となるところが予め非晶質化された。本発明
は、このような方法に限定されない。図2(a)で説明
したように、シリコン基板1の表面にトレンチ8が形成
された後に、レジストマスク4a、シリコン窒化膜3お
よびシリコン酸化膜2が除去され、それから、全面に斜
めイオンが回転イオン注入されてもよい。この場合の注
入イオンもシリコン、ゲルマニウムあるいはリン等であ
る。ここで、注入エネルギーは20keV程度に設定さ
れる。In the above embodiment of the present invention, the trench 8
Oblique ion implantation was performed in a step before the formation, and the corner portions of the trench were previously made amorphous. The present invention is not limited to such a method. As described with reference to FIG. 2A, after the trench 8 is formed on the surface of the silicon substrate 1, the resist mask 4a, the silicon nitride film 3, and the silicon oxide film 2 are removed, and oblique ions are rotated over the entire surface. Ions may be implanted. The implanted ions in this case are also silicon, germanium or phosphorus. Here, the implantation energy is set to about 20 keV.
【0028】[0028]
【発明の効果】以上に説明したように、本発明では、ト
レンチの上部のコーナー部が斜めイオン注入で非晶質化
される。そして、比較的に低温の熱酸化により、トレン
チの上部のコーナー部が丸めら、丸み付け処理がなされ
る。As described above, in the present invention, the upper corner of the trench is made amorphous by oblique ion implantation. Then, the upper corner portion of the trench is rounded by thermal oxidation at a relatively low temperature, and a rounding process is performed.
【0029】このようにして、従来の技術で生じてい
た、熱酸化工程でシリコン基板にスリップ等の結晶欠陥
が発生することは皆無になる。特に、シリコンウェーハ
が300mmφのような大口径になっても、従来の技術
でのように結晶欠陥の多発することはなくなる。In this manner, the occurrence of crystal defects such as slips on the silicon substrate in the thermal oxidation process, which has occurred in the prior art, is eliminated. In particular, even if the silicon wafer has a large diameter such as 300 mmφ, frequent occurrence of crystal defects as in the prior art will not occur.
【0030】また、トレンチの上部のコーナー部の非晶
質化の制御性が高く、トレンチのコーナー部に形成され
る丸みの程度のバラツキが小さくなる。そして、その製
造コストが低減する。Further, the controllability of amorphization at the upper corner of the trench is high, and the variation in the degree of roundness formed at the corner of the trench is reduced. And the manufacturing cost is reduced.
【0031】このようにして、高品質のトレンチ素子分
離あるいはトレンチキャパシタが半導体装置に容易に形
成できるようになる。Thus, a high quality trench element isolation or trench capacitor can be easily formed in a semiconductor device.
【図1】本発明の実施の形態を説明するための製造工程
順の断面図である。FIG. 1 is a cross-sectional view in the order of manufacturing steps for describing an embodiment of the present invention.
【図2】本発明の実施の形態を説明するための工程順の
断面図である。FIG. 2 is a cross-sectional view in the order of steps for describing an embodiment of the present invention.
【図3】従来の技術を説明するための製造工程順の断面
図である。FIG. 3 is a sectional view in the order of manufacturing steps for explaining a conventional technique.
1,21 シリコン基板 2 シリコン酸化膜 3 シリコン窒化膜 4,22 レジストマスク 5 開口部 6 斜め注入イオン 7 アモルファス層 8,23 トレンチ 9 アモルファス・コーナー部 10 熱酸化膜 11,25 丸み 24 アモルファスシリコン膜 Reference Signs List 1, 21 silicon substrate 2 silicon oxide film 3 silicon nitride film 4, 22 resist mask 5 opening 6 obliquely implanted ions 7 amorphous layer 8, 23 trench 9 amorphous corner 10 thermal oxide 11, 25 roundness 24 amorphous silicon film
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 21/8242 ──────────────────────────────────────────────────の Continued on front page (51) Int.Cl. 6 Identification code FI H01L 21/8242
Claims (5)
られたトレンチの上部コーナー部を予め非晶質化する工
程と、前記非晶質化後に前記シリコン基板表面を熱酸化
し前記トレンチの上部コーナー部を丸め酸化する工程と
を含むことを特徴とする半導体装置の製造方法。1. A step of previously amorphizing an upper corner portion of a trench provided inside a substrate from a main surface of a semiconductor substrate, and thermally oxidizing a surface of the silicon substrate after the amorphization to form an upper portion of the trench. And rounding and oxidizing the corners.
するイオン注入用のマスクを形成し、前記開口部を通し
て半導体基板表面に斜めイオン注入をし半導体基板表面
を非晶質化した後、前記イオン注入用のマスクをエッチ
ングマスクにして前記開口部にトレンチを形成すること
を特徴とする請求項1記載の半導体装置の製造方法。2. A mask for ion implantation having a predetermined opening is formed on the main surface of the semiconductor substrate, and oblique ion implantation is performed on the surface of the semiconductor substrate through the opening to amorphize the surface of the semiconductor substrate. 2. The method according to claim 1, wherein a trench is formed in the opening using the ion implantation mask as an etching mask.
するマスクを形成し前記マスクをエッチングマスクにし
て前記開口部にトレンチを形成した後、前記マスクを除
去し半導体基板の全面に斜めイオン注入をし半導体基板
表面を非晶質化することを特徴とする請求項1記載の半
導体装置の製造方法。3. A mask having a predetermined opening is formed on the main surface of the semiconductor substrate, and a trench is formed in the opening using the mask as an etching mask. Then, the mask is removed and oblique ions are formed on the entire surface of the semiconductor substrate. 2. The method for manufacturing a semiconductor device according to claim 1, wherein the implantation is performed to make the surface of the semiconductor substrate amorphous.
窒化膜およびフォトレジスト膜をこの順に積層した積層
膜で構成されていることを特徴とする請求項2または請
求項3記載の半導体装置の製造方法。4. The method for manufacturing a semiconductor device according to claim 2, wherein said mask is formed of a laminated film in which a silicon oxide film, a silicon nitride film and a photoresist film are laminated in this order. .
前記斜めイオン注入されるイオンがシリコン、ゲルマニ
ウムであることを特徴とする請求項2、請求項3または
請求項4記載の半導体装置の製造方法。5. The semiconductor substrate is a silicon substrate,
5. The method according to claim 2, wherein the ions to be obliquely implanted are silicon and germanium.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09263423A JP3132439B2 (en) | 1997-09-29 | 1997-09-29 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09263423A JP3132439B2 (en) | 1997-09-29 | 1997-09-29 | Method for manufacturing semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11102961A true JPH11102961A (en) | 1999-04-13 |
JP3132439B2 JP3132439B2 (en) | 2001-02-05 |
Family
ID=17389294
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09263423A Expired - Fee Related JP3132439B2 (en) | 1997-09-29 | 1997-09-29 | Method for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3132439B2 (en) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100345400B1 (en) * | 1999-10-08 | 2002-07-26 | 한국전자통신연구원 | A trench formation method with tick edge oxide |
US6469345B2 (en) | 2000-01-14 | 2002-10-22 | Denso Corporation | Semiconductor device and method for manufacturing the same |
US6482701B1 (en) | 1999-08-04 | 2002-11-19 | Denso Corporation | Integrated gate bipolar transistor and method of manufacturing the same |
US6521538B2 (en) | 2000-02-28 | 2003-02-18 | Denso Corporation | Method of forming a trench with a rounded bottom in a semiconductor device |
KR100379525B1 (en) * | 2000-12-18 | 2003-04-10 | 주식회사 하이닉스반도체 | Method for forming semiconductor device] |
US6864532B2 (en) | 2000-01-14 | 2005-03-08 | Denso Corporation | Semiconductor device and method for manufacturing the same |
JP2009537980A (en) * | 2006-05-18 | 2009-10-29 | エヌエックスピー ビー ヴィ | Method for improving quality factor of inductor in semiconductor device |
CN106847679A (en) * | 2015-10-09 | 2017-06-13 | 英飞凌科技股份有限公司 | The method for manufacturing sic semiconductor device by removing decrystallized part |
-
1997
- 1997-09-29 JP JP09263423A patent/JP3132439B2/en not_active Expired - Fee Related
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6482701B1 (en) | 1999-08-04 | 2002-11-19 | Denso Corporation | Integrated gate bipolar transistor and method of manufacturing the same |
KR100345400B1 (en) * | 1999-10-08 | 2002-07-26 | 한국전자통신연구원 | A trench formation method with tick edge oxide |
US6469345B2 (en) | 2000-01-14 | 2002-10-22 | Denso Corporation | Semiconductor device and method for manufacturing the same |
US6864532B2 (en) | 2000-01-14 | 2005-03-08 | Denso Corporation | Semiconductor device and method for manufacturing the same |
US7354829B2 (en) | 2000-01-14 | 2008-04-08 | Denso Corporation | Trench-gate transistor with ono gate dielectric and fabrication process therefor |
US6521538B2 (en) | 2000-02-28 | 2003-02-18 | Denso Corporation | Method of forming a trench with a rounded bottom in a semiconductor device |
KR100379525B1 (en) * | 2000-12-18 | 2003-04-10 | 주식회사 하이닉스반도체 | Method for forming semiconductor device] |
JP2009537980A (en) * | 2006-05-18 | 2009-10-29 | エヌエックスピー ビー ヴィ | Method for improving quality factor of inductor in semiconductor device |
CN106847679A (en) * | 2015-10-09 | 2017-06-13 | 英飞凌科技股份有限公司 | The method for manufacturing sic semiconductor device by removing decrystallized part |
Also Published As
Publication number | Publication date |
---|---|
JP3132439B2 (en) | 2001-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4605399B2 (en) | Method for forming field effect transistor | |
US6559017B1 (en) | Method of using amorphous carbon as spacer material in a disposable spacer process | |
JP3529732B2 (en) | Method for forming a MOSFET device | |
KR19980033016A (en) | Semiconductor Integrated Circuit Manufacturing Method | |
JP2004535077A (en) | Method of improving gate activation using atomic oxygen-promoted oxidation (atomicoxygenenhanced oxidation) | |
JP3414590B2 (en) | Method for manufacturing semiconductor device | |
JP3132439B2 (en) | Method for manufacturing semiconductor device | |
JPH11145273A (en) | Manufacture of semiconductor device | |
JP3039978B2 (en) | Method of forming an electric field isolation structure and a gate structure in an integrated MISFET device | |
JPH11220122A (en) | Manufacture of semiconductor device | |
KR100340867B1 (en) | Method for forming gate electrode of semiconductor device | |
CN104851802A (en) | Semiconductor device and manufacturing method therefor | |
KR20040007949A (en) | Method of manufacture semiconductor device | |
JPH1197529A (en) | Manufacture of semiconductor device | |
JPH1145996A (en) | Semiconductor device and manufacture thereof | |
KR100511907B1 (en) | Method of manufacturing semiconductor device | |
US6261909B1 (en) | Semiconductor device having ultra shallow junctions and a reduced channel length and method for making same | |
JP2005093816A (en) | Semiconductor device manufacturing method and the semiconductor device | |
JPH04267336A (en) | Manufacture of semiconductor device | |
JPH08250717A (en) | Manufacture of semiconductor device | |
JP2002009144A (en) | Method for manufacturing semiconductor device | |
JPH03102875A (en) | Semiconductor device and manufacture thereof | |
JPH04251938A (en) | Manufacture of semiconductor device | |
JP2003100868A (en) | Semiconductor device and its manufacturing method | |
JP2000200830A (en) | Manufacture of semiconductor device having trench element isolation region |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001024 |
|
LAPS | Cancellation because of no payment of annual fees |