JPH1098194A - Manufacture of thin-film semiconductor device - Google Patents

Manufacture of thin-film semiconductor device

Info

Publication number
JPH1098194A
JPH1098194A JP26931296A JP26931296A JPH1098194A JP H1098194 A JPH1098194 A JP H1098194A JP 26931296 A JP26931296 A JP 26931296A JP 26931296 A JP26931296 A JP 26931296A JP H1098194 A JPH1098194 A JP H1098194A
Authority
JP
Japan
Prior art keywords
thin film
glass substrate
forming
film
semiconductor thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26931296A
Other languages
Japanese (ja)
Inventor
Hisao Hayashi
久雄 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP26931296A priority Critical patent/JPH1098194A/en
Publication of JPH1098194A publication Critical patent/JPH1098194A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a thin-film semiconductor device which can reduce its manufacturing costs and enhance its performance by optimizing a process temperature. SOLUTION: In order to fabricate a thin-film semiconductor device, a film formation step is first carried out, that is, a single-crystal semiconductor thin film 3 is formed on a glass substrate 1. In the next recrystallizing step, the glass substrate 1 is irradiated with a laser beam while heated at a temperature of 400 to 800 deg.C to transform the semiconductor thin film 3 from non-single crystal into 9 polycrystal. Thereafter, a processing step is carried out to form a thin-film transistor 9 having the polycrystallized semiconductor thin film 3 as its element region. In this case, a gate oxide film 4 is formed on the semiconductor thin film 3 of polycrystalline silicon at a treatment temperature of 400 to 800 deg.C, and then a gate electrode 5 of metal silicide is formed on the gate oxide film 4.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は薄膜半導体装置の製
造方法に関する。より詳しくは、薄膜トランジスタの活
性層として多結晶シリコン等を採用し且つ400℃〜8
00℃の中温プロセスを用いた薄膜半導体装置の製造方
法に関する。
The present invention relates to a method for manufacturing a thin film semiconductor device. More specifically, polycrystalline silicon or the like is employed as the active layer of the thin film transistor and the temperature is 400 ° C.
The present invention relates to a method for manufacturing a thin film semiconductor device using a medium temperature process at 00 ° C.

【0002】[0002]

【従来の技術】薄膜半導体装置はアクティブマトリクス
型液晶表示装置の駆動基板に好適であり、現在盛んに開
発が進められている。薄膜トランジスタの活性層には多
結晶シリコン又は非晶質シリコンが用いられる。特に、
多結晶シリコン薄膜トランジスタは小型で高精細のアク
ティブマトリクス型カラー液晶表示装置が実現でき、注
目を集めている。透明なガラス基板上に画素スイッチン
グ素子として薄膜トランジスタを形成する為、従来の半
導体技術では電極材料や抵抗材料としてのみ活用されて
いた多結晶シリコン薄膜を活性層に利用する技術であ
る。市場で求められる画像品位を実現する為の高密度設
計が可能な高性能のスイッチング素子用薄膜トランジス
タを実現できる唯一の技術である。これは同時に、従来
外付けのICを用いていた周辺駆動部を画素部と同一基
板上に同一プロセスで形成することも可能にした。非晶
質シリコン薄膜トランジスタでは実現できなかった高精
細で且つ周辺駆動部一体型のアクティブマトリクス型液
晶表示装置が実現できる。
2. Description of the Related Art A thin film semiconductor device is suitable for a drive substrate of an active matrix type liquid crystal display device, and is being actively developed. Polycrystalline silicon or amorphous silicon is used for the active layer of the thin film transistor. Especially,
The polycrystalline silicon thin film transistor has been attracting attention because it can realize a small and high-definition active matrix type color liquid crystal display device. In order to form a thin film transistor as a pixel switching element on a transparent glass substrate, a technique using a polycrystalline silicon thin film, which has been used only as an electrode material or a resistance material in the conventional semiconductor technology, for an active layer. This is the only technology that can realize a high-performance thin film transistor for a switching element that can be designed with high density to achieve the image quality required in the market. At the same time, it has also become possible to form a peripheral drive unit, which has conventionally used an external IC, on the same substrate as the pixel unit by the same process. It is possible to realize an active matrix type liquid crystal display device having a high definition and a peripheral driving unit integrated type, which cannot be realized by an amorphous silicon thin film transistor.

【0003】多結晶シリコンは非晶質シリコンに比べキ
ャリア移動度が大きい為、多結晶シリコン薄膜トランジ
スタの電流駆動能力が高くなり、高速駆動が必要な水平
走査回路及び垂直走査回路等の周辺駆動部を画素スイッ
チング用の薄膜トランジスタと同一基板上に同時に作り
込むことができる。従って、薄膜半導体装置から外部に
取り出す信号線の本数を大幅に削減することができる。
これにより、優れた生産性や信頼性を達成でき、アクテ
ィブマトリクス型液晶表示装置の外形サイズの小型化に
も貢献している。又、Nチャネル型及びPチャネル型の
薄膜トランジスタを集積形成した所謂CMOS回路をオ
ンチップ化でき、レベルシフト回路の内蔵が可能になり
タイミング系信号の低電圧駆動ができる。この為、低消
費電力化や不要輻射の低減に有利である。更に、LSI
の微細加工技術の応用により、画素ピッチの極微細化が
でき表示装置の高精細化が容易である。勿論、周辺駆動
部を内蔵しているので外付けICとの接続が不要にな
り、画素ピッチの微細化が可能になる。加えて、多結晶
シリコンを活性層とすると薄膜トランジスタのデバイス
サイズを小さくできる為、画素ピッチの微細化により表
示装置を高精細化しても大きな画素開口率を確保するこ
とができる。この為入射光の透過率が高くなり、明るい
表示装置が得られる。以上のように、優れた特性を有す
る多結晶シリコン薄膜トランジスタを集積形成した薄膜
半導体装置はその微細性及び高精細性を活かして様々な
用途に応用範囲を広めている。
Since polycrystalline silicon has a higher carrier mobility than amorphous silicon, the current driving capability of the polycrystalline silicon thin film transistor is increased, and peripheral driving units such as a horizontal scanning circuit and a vertical scanning circuit which require high-speed driving are required. It can be simultaneously formed on the same substrate as the pixel switching thin film transistor. Therefore, the number of signal lines to be extracted from the thin film semiconductor device to the outside can be significantly reduced.
As a result, excellent productivity and reliability can be achieved, and the outer size of the active matrix type liquid crystal display device can be reduced. Further, a so-called CMOS circuit in which N-channel and P-channel thin film transistors are integrated and formed can be formed on-chip, a level shift circuit can be built in, and low-voltage driving of timing-related signals can be performed. This is advantageous for reducing power consumption and reducing unnecessary radiation. Furthermore, LSI
By applying the microfabrication technology, the pixel pitch can be made extremely fine, and the display device can be easily made high definition. Of course, since the peripheral drive section is built in, connection to an external IC is not required, and the pixel pitch can be miniaturized. In addition, when polycrystalline silicon is used as the active layer, the device size of the thin film transistor can be reduced, so that a large pixel aperture ratio can be secured even if the display device is made finer by reducing the pixel pitch. Therefore, the transmittance of incident light is increased, and a bright display device can be obtained. As described above, a thin film semiconductor device in which a polycrystalline silicon thin film transistor having excellent characteristics is integrated and formed is utilized in various applications by utilizing its fineness and high definition.

【0004】[0004]

【発明が解決しようとする課題】多結晶シリコン薄膜ト
ランジスタは非晶質シリコン薄膜トランジスタに対して
特性や構造において優位な点を有している。例えば、入
射光に対して特性変化が小さい点や高温動作時に特性劣
化が無い点等が挙げられる。液晶表示装置を駆動する薄
膜トランジスタは、液晶に信号電圧を印加したり信号電
圧を保持する役割りを担っており、スイッチの機能を果
している。つまり、スイッチオンの時はできるだけ多く
の駆動電流を流し、スイッチオフの時には可能な限りリ
ーク電流を小さくすることが重要なポイントとなる。電
流駆動能力を上げながらリーク電流を抑制する為に従来
から種々のデバイス技術及びプロセス技術が提案されて
いる。典型的には1000℃以上の処理温度を採用した
高温プロセス技術が従来から確立されている。この高温
プロセスの特徴は、石英等高耐熱性基板の上に成膜され
た半導体薄膜を固相成長により改質する点である。この
固相成長法は、例えば特開昭60−136262号公
報、特開昭60−164316号公報、特開昭60−1
27118号公報等に開示されている。固相成長法は1
000℃以上の温度で半導体薄膜を熱処理する方法であ
り、成膜段階では微小なシリコン結晶の集合である多結
晶シリコンに含まれる1個1個の結晶粒を大きくする。
この固相成長法により得られた多結晶シリコンは100
cm2/v・s程度の高いキャリア移動度が得られる。因み
に、非晶質シリコンの移動度は0.5cm2/v・s程度であ
り、固相成長により得られた多結晶シリコンは100倍
以上も移動度を高くすることができる。併せて、薄膜ト
ランジスタの動作特性に大きな影響を与えるゲート酸化
膜についても1000℃を超えるプロセス温度で形成さ
れる高品質の熱酸化膜を用いていた。このような高温プ
ロセスを実施する為には耐熱性に優れた基板の採用が必
須であり、従来から高価な石英等を用いていた。しかし
ながら、石英は製造コスト低減化の観点からは不利であ
る。
The polycrystalline silicon thin film transistor has advantages over the amorphous silicon thin film transistor in characteristics and structure. For example, there is a point that the characteristic change is small with respect to the incident light, and that there is no characteristic deterioration during high-temperature operation. The thin film transistor that drives the liquid crystal display device has a role of applying a signal voltage to the liquid crystal or holding the signal voltage, and has a function of a switch. That is, it is important to supply as much drive current as possible when the switch is on, and to minimize the leakage current as much as possible when the switch is off. Conventionally, various device technologies and process technologies have been proposed to suppress the leak current while increasing the current driving capability. A high-temperature process technology typically using a processing temperature of 1000 ° C. or higher has been established. The feature of this high temperature process is that a semiconductor thin film formed on a high heat resistant substrate such as quartz is modified by solid phase growth. This solid phase growth method is disclosed in, for example, JP-A-60-136262, JP-A-60-164316, and
No. 27118, for example. Solid phase growth method is 1
This is a method of heat-treating a semiconductor thin film at a temperature of 000 ° C. or more. In a film formation stage, each crystal grain contained in polycrystalline silicon, which is a set of fine silicon crystals, is enlarged.
The polycrystalline silicon obtained by this solid phase growth method is 100
High carrier mobility of about cm 2 / v · s can be obtained. Incidentally, the mobility of amorphous silicon is about 0.5 cm 2 / v · s, and the mobility of polycrystalline silicon obtained by solid phase growth can be 100 times or more. In addition, a high-quality thermal oxide film formed at a process temperature exceeding 1000 ° C. is also used as a gate oxide film that greatly affects the operation characteristics of the thin film transistor. In order to carry out such a high-temperature process, it is essential to use a substrate having excellent heat resistance, and conventionally expensive quartz or the like has been used. However, quartz is disadvantageous from the viewpoint of reducing manufacturing costs.

【0005】上述した高温プロセスに代えて、600℃
以下の処理温度を採用した低温プロセスが開発されてい
る。場合によっては、最高プロセス温度を400℃以下
に抑えた低温プロセスも研究対象となっている。薄膜半
導体装置の製造工程を低温プロセス化する方法の一環と
して、レーザビームを用いたレーザアニールが注目を集
めている。これは、ガラス等の低耐熱性絶縁基板上に成
膜された非晶質シリコンや多結晶シリコン等非単結晶性
の半導体薄膜にレーザビームを照射して局部的に加熱溶
融した後、その冷却過程で半導体薄膜を結晶化するもの
である。この結晶化した半導体薄膜を活性層(チャネル
領域)として多結晶シリコン薄膜トランジスタを集積形
成する。結晶化した半導体薄膜はキャリアの移動度が高
くなる為ある程度薄膜トランジスタを高性能化できる。
しかしながら、レーザアニールを用いた低温プロセスは
固相成長法を用いた高温プロセスに比べ未だ多結晶シリ
コン半導体薄膜の結晶化が不十分である。最近の微細化
への要求は強く、更なる多結晶シリコン薄膜トランジス
タの性能向上が必要になってきた。近年ではHD用のパ
ネルやSXGA用のパネル等200万画素クラス以上が
要求されている。これに応えるには、薄膜トランジスタ
の微細化による画素ピッチの縮小化を達成する必要があ
る。点順次駆動から線順次駆動への変更による画質改善
が必要になる。システムオンチップ化の推進も必要であ
る。これを満足する多結晶シリコンは移動度が大きくバ
ラツキが少なくトラップ準位が少ないことが必要であ
る。即ち、結晶粒(グレイン)のサイズがチャネル長よ
りも小さく、グレインラインのトラップが少なく、バウ
ンダリートラップの少ない結晶を作ることが重要であ
る。更には、良質のゲート酸化膜が必要であり、ゲート
酸化膜と多結晶シリコンとの間の界面準位を少なくする
ことが重要である。
[0005] Instead of the high temperature process described above,
Low temperature processes employing the following processing temperatures have been developed. In some cases, low-temperature processes in which the maximum process temperature is suppressed to 400 ° C. or less have been studied. Laser annealing using a laser beam has attracted attention as a part of a method for making a manufacturing process of a thin film semiconductor device a low-temperature process. This is because a non-single-crystal semiconductor thin film such as amorphous silicon or polycrystalline silicon formed on a low heat-resistant insulating substrate such as glass is irradiated with a laser beam, locally heated and melted, and then cooled. In the process, the semiconductor thin film is crystallized. Using the crystallized semiconductor thin film as an active layer (channel region), a polycrystalline silicon thin film transistor is integrated and formed. Since the crystallized semiconductor thin film has high carrier mobility, the performance of the thin film transistor can be improved to some extent.
However, a low-temperature process using laser annealing still has insufficient crystallization of a polycrystalline silicon semiconductor thin film compared to a high-temperature process using a solid-phase growth method. Recent demands for miniaturization are strong, and there is a need to further improve the performance of polycrystalline silicon thin film transistors. In recent years, a panel of 2 million pixels or more such as a panel for HD and a panel for SXGA has been required. In order to respond to this, it is necessary to achieve a reduction in the pixel pitch by miniaturization of the thin film transistor. It is necessary to improve image quality by changing from dot sequential driving to line sequential driving. It is also necessary to promote system-on-chip. Polycrystalline silicon that satisfies this requirement must have a large mobility, a small variation, and a small trap level. That is, it is important to produce a crystal in which the size of crystal grains (grains) is smaller than the channel length, the number of grain-line traps is small, and the number of boundary traps is small. Furthermore, a high-quality gate oxide film is required, and it is important to reduce the interface state between the gate oxide film and polycrystalline silicon.

【0006】[0006]

【課題を解決するための手段】上述した従来の技術の課
題を解決する為以下の手段を講じた。即ち、本発明によ
れば薄膜半導体装置は以下の工程により製造される。先
ず成膜工程を行ない、ガラス基板上に非単結晶の半導体
薄膜を成膜する。次に再結晶化工程を行ない、該ガラス
基板を400℃〜800℃の温度範囲で加熱しながらレ
ーザ光を照射して該半導体薄膜を非単結晶から多結晶に
転換する。最後に加工工程を行ない、多結晶化された該
半導体薄膜を素子領域として薄膜トランジスタを形成す
る。
The following means have been taken in order to solve the above-mentioned problems of the prior art. That is, according to the present invention, the thin film semiconductor device is manufactured by the following steps. First, a film forming step is performed, and a non-single-crystal semiconductor thin film is formed on a glass substrate. Next, a recrystallization step is performed, and the semiconductor thin film is converted from non-single crystal to polycrystal by irradiating a laser beam while heating the glass substrate in a temperature range of 400 ° C. to 800 ° C. Finally, a processing step is performed to form a thin film transistor using the polycrystallized semiconductor thin film as an element region.

【0007】好ましくは、前記成膜工程は非晶質シリコ
ンからなる半導体薄膜を50nm以下の厚みで成膜し、前
記再結晶化工程はエキシマレーザ光を照射して該非晶質
シリコンを多結晶シリコンに転換し、前記加工工程は該
多結晶シリコンの上に400℃〜800℃の処理温度で
ゲート酸化膜を成膜した後その上に金属又は金属シリサ
イドからなるゲート電極を形成する。又、好ましくは前
記加工工程はゲート酸化膜の成膜前又は成膜後多結晶シ
リコンの表面を10nm以下の厚みで熱酸化する処理を含
む。又、好ましくは前記成膜工程は、該半導体薄膜の成
膜に先立ってガラス基板の表面にSiN及び/又はSi
2 からなる下地膜を形成する処理を含んでおり、ガラ
ス基板中に含まれるリチウム、ナトリウム、ボロン、ア
ルミニウム又はカリウムが半導体薄膜に拡散することを
防止する。又、好ましくは前記再結晶化工程は、ガラス
基板の全面に一括でレーザ光を照射する。
Preferably, in the film forming step, a semiconductor thin film made of amorphous silicon is formed to a thickness of 50 nm or less, and in the recrystallization step, the amorphous silicon is irradiated with excimer laser light to convert the amorphous silicon into polycrystalline silicon. In the processing step, a gate oxide film is formed on the polycrystalline silicon at a processing temperature of 400 ° C. to 800 ° C., and then a gate electrode made of metal or metal silicide is formed thereon. Preferably, the processing step includes a step of thermally oxidizing the surface of the polycrystalline silicon to a thickness of 10 nm or less before or after forming the gate oxide film. Preferably, in the film forming step, SiN and / or Si is formed on the surface of the glass substrate prior to forming the semiconductor thin film.
The method includes a process of forming a base film made of O 2 and prevents lithium, sodium, boron, aluminum, or potassium contained in the glass substrate from diffusing into the semiconductor thin film. Preferably, in the recrystallization step, the entire surface of the glass substrate is collectively irradiated with laser light.

【0008】本発明はアクティブマトリクス型表示装置
の製造方法も包含している。先ず、一方のガラス基板上
に非単結晶の半導体薄膜を成膜する。次に、該ガラス基
板を400℃〜800℃の温度範囲で加熱しながらレー
ザ光を照射して該半導体薄膜を非単結晶から多結晶に転
換する。次に、多結晶化された半導体薄膜を素子領域と
して薄膜トランジスタを集積形成する。更に、薄膜トラ
ンジスタに接続して画素電極を集積形成する。この後、
予め対向電極が形成された他方の基板を所定の間隙を介
して該一方のガラス基板に接合する。最後に、該間隙に
電気光学物質を導入してアクティブマトリクス型表示装
置を完成する。
The present invention also includes a method of manufacturing an active matrix type display device. First, a non-single-crystal semiconductor thin film is formed on one glass substrate. Then, the semiconductor thin film is converted from non-single-crystal to polycrystalline by irradiating the glass substrate with laser light while heating the glass substrate at a temperature in the range of 400 to 800 ° C. Next, thin film transistors are integratedly formed using the polycrystalline semiconductor thin film as an element region. Further, a pixel electrode is integrated with the thin film transistor. After this,
The other substrate on which the counter electrode is formed in advance is bonded to the one glass substrate via a predetermined gap. Finally, an electro-optical material is introduced into the gap to complete an active matrix display device.

【0009】本発明によれば、従来の高温プロセスや低
温プロセスに代えて、400℃〜800℃のプロセス温
度を採用した新規な中温プロセスを採用している。これ
により、高価な石英に代えて結晶化ガラス等を基板とし
て採用することが可能になる。又、低温プロセスに比べ
高性能な薄膜トランジスタを集積形成することが可能で
ある。具体的には、ガラス基板を400℃〜800℃の
温度範囲で加熱しながらレーザ光を照射して半導体薄膜
を非単結晶から多結晶に転換している。従来、400℃
以下の加熱処理しか行なっていなかった再結晶化工程に
おいて、基板加熱温度を800℃まで高めることにより
半導体薄膜の結晶性を大幅に改善することが可能であ
る。又、多結晶シリコンの上に400℃〜800℃の処
理温度でHTO等高性能なゲート酸化膜を成膜してい
る。これにより、ゲート酸化膜及びこれと多結晶シリコ
ンとの間の界面が改質できる。加えて、ゲート酸化膜の
成膜前又は成膜後多結晶シリコンの表面を800℃以下
の温度で熱酸化することで10nm以下の薄い高品質のゲ
ート酸化膜を加えることが可能になる。以上のように、
本発明では400℃〜800℃の中温プロセスを採用す
ることで薄膜半導体装置の低コスト化及び高品質化を同
時に達成している。
According to the present invention, a new medium temperature process employing a process temperature of 400 ° C. to 800 ° C. is employed in place of the conventional high temperature process or low temperature process. This makes it possible to use crystallized glass or the like as a substrate instead of expensive quartz. Further, it is possible to integrate and form a thin film transistor having higher performance than the low temperature process. Specifically, the semiconductor thin film is converted from non-single crystal to polycrystal by irradiating a laser beam while heating the glass substrate in a temperature range of 400 ° C. to 800 ° C. Conventionally, 400 ° C
By increasing the substrate heating temperature to 800 ° C. in the recrystallization step in which only the following heat treatment has been performed, it is possible to greatly improve the crystallinity of the semiconductor thin film. A high-performance gate oxide film such as HTO is formed on the polycrystalline silicon at a processing temperature of 400 ° C. to 800 ° C. Thereby, the gate oxide film and the interface between the gate oxide film and the polycrystalline silicon can be modified. In addition, a thin high-quality gate oxide film of 10 nm or less can be added by thermally oxidizing the surface of polycrystalline silicon at a temperature of 800 ° C. or less before or after the gate oxide film is formed. As mentioned above,
In the present invention, the low-cost and high-quality thin-film semiconductor devices are achieved at the same time by employing a middle-temperature process at 400 ° C. to 800 ° C.

【0010】[0010]

【発明の実施の形態】以下図面を参照して本発明の最良
な実施形態を詳細に説明する。図1は本発明に従って製
造された薄膜半導体装置の完成状態を示す模式的な部分
断面図である。理解を容易にする為、1個の薄膜トラン
ジスタとこれに対応する画素電極のみを表わしている。
先ず、最初にネオセラム等結晶化ガラスからなるガラス
基板1の上に下地膜2を形成する。この下地膜はSiN
及び/又はSiO2 からなり、ガラス基板1中に含まれ
るリチウム、ナトリウム、ボロン、アルミニウム又はカ
リウムの上方拡散を防止している。次に、下地膜2の上
に非晶質シリコン又は多結晶シリコンからなる半導体薄
膜3をCVD法により成長させる。半導体薄膜3の膜厚
は薄膜トランジスタの閾電圧を考慮に入れると100nm
以下に設定することが必要である。薄膜トランジスタの
動作特性や半導体薄膜3の結晶性を考慮すると、半導体
薄膜3の膜厚は可能な限り薄くすることが有利である。
出来上りの膜厚とプロセス中における膜厚減少を考慮に
入れると半導体薄膜3は50nm以下の厚みで成膜するこ
とが望ましい。続いて、ガラス基板1を400℃〜80
0℃の温度範囲で加熱しながらレーザ光を照射して半導
体薄膜3を非単結晶から多結晶に転換する。ガラス基板
1をこの温度範囲で加熱しながら同時にレーザ光を照射
することにより半導体薄膜3を高性能化できるととも
に、レーザ光のエネルギーが少なくて済む。従来、レー
ザ光を用いた再結晶化処理ではガラス基板1は400℃
以下の温度でしか加熱しておらず、結晶化状態が不十分
であった。これを800℃程度まで加熱温度を高めるこ
とによりレーザアニールによる再結晶化過程が改善さ
れ、グレインサイズの大きな多結晶が得られる。この
後、半導体薄膜3を薄膜トランジスタの素子領域毎に分
離する為フォトレジスト法及びエッチング法によりアイ
ランド状にパタニングする。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a schematic partial sectional view showing a completed state of a thin film semiconductor device manufactured according to the present invention. In order to facilitate understanding, only one thin film transistor and the corresponding pixel electrode are shown.
First, a base film 2 is formed on a glass substrate 1 made of crystallized glass such as neoceram. This underlayer is made of SiN
And / or SiO 2 to prevent upward diffusion of lithium, sodium, boron, aluminum or potassium contained in the glass substrate 1. Next, a semiconductor thin film 3 made of amorphous silicon or polycrystalline silicon is grown on the base film 2 by a CVD method. The thickness of the semiconductor thin film 3 is 100 nm in consideration of the threshold voltage of the thin film transistor.
It is necessary to set the following. In consideration of the operation characteristics of the thin film transistor and the crystallinity of the semiconductor thin film 3, it is advantageous to make the thickness of the semiconductor thin film 3 as small as possible.
Taking into account the finished film thickness and the decrease in film thickness during the process, it is desirable that the semiconductor thin film 3 be formed to a thickness of 50 nm or less. Subsequently, the glass substrate 1 is heated at 400 ° C. to 80 ° C.
The semiconductor thin film 3 is converted from a non-single crystal to a polycrystal by irradiating a laser beam while heating in a temperature range of 0 ° C. By simultaneously irradiating the glass substrate 1 with laser light while heating it in this temperature range, the semiconductor thin film 3 can have high performance and the energy of laser light can be reduced. Conventionally, in a recrystallization process using a laser beam, the glass substrate 1 is 400 ° C.
It was heated only at the following temperature, and the crystallization state was insufficient. By increasing the heating temperature to about 800 ° C., the recrystallization process by laser annealing is improved, and a polycrystal having a large grain size can be obtained. Thereafter, in order to separate the semiconductor thin film 3 into each element region of the thin film transistor, patterning is performed in an island shape by a photoresist method and an etching method.

【0011】使用済みになったフォトレジストを剥離し
アンモニアと過酸化水素水の混合液でガラス基板1の表
面を洗浄する。そしてSiO2 をCVD法で成長させゲ
ート酸化膜4を設ける。本発明では減圧CVD法を採用
しており、0.1Torrから5Torrの真空下でSiH4
はSiH2Cl2ガスとN2O又はO2 ガスを400℃か
ら800℃の間の温度で反応させ、所謂HTOと呼ばれ
るゲート酸化膜4を形成している。減圧CVD法で成膜
されるHTOは常圧CVD法で成膜されるLTOに比べ
優れた品質を有している。尚、常圧CVD法は低温プロ
セスで採用されており、大気圧下でSiH4ガスとO2
スを400℃程度の温度で反応させる方法である。次
に、半導体薄膜3とゲート酸化膜4との間の界面を良好
にする為に、ゲート酸化膜4を減圧CVD法で成長させ
た後、成長温度よりも高い温度で熱処理を行ない、半導
体薄膜3の表面を10nm程度の厚みで酸化する。この熱
アニールにより形成された熱酸化膜は膜厚が10nm程度
と薄いにもかかわらず半導体薄膜3とゲート酸化膜4と
の界面を顕著に改質することが可能になり、薄膜トラン
ジスタの高性能化に寄与する。場合によっては、窒素や
アルゴン等不活性雰囲気中における熱アニールに代え酸
素雰囲気中での熱処理を採用でき、半導体薄膜3の表面
の熱酸化を促進可能である。尚、この熱酸化膜形成はゲ
ート酸化膜4をCVD法で成長する前に行なってもよ
い。
The used photoresist is removed, and the surface of the glass substrate 1 is washed with a mixed solution of ammonia and hydrogen peroxide solution. Then, SiO 2 is grown by a CVD method to provide a gate oxide film 4. In the present invention, a low pressure CVD method is adopted, and SiH 4 or SiH 2 Cl 2 gas and N 2 O or O 2 gas are reacted at a temperature between 400 ° C. and 800 ° C. under a vacuum of 0.1 Torr to 5 Torr. , A gate oxide film 4 called so-called HTO is formed. HTO formed by a low pressure CVD method has superior quality to LTO formed by a normal pressure CVD method. The atmospheric pressure CVD method is employed in a low-temperature process, and is a method in which a SiH 4 gas and an O 2 gas are reacted at a temperature of about 400 ° C. under atmospheric pressure. Next, in order to improve the interface between the semiconductor thin film 3 and the gate oxide film 4, the gate oxide film 4 is grown by a low pressure CVD method, and then a heat treatment is performed at a temperature higher than the growth temperature. The surface of No. 3 is oxidized to a thickness of about 10 nm. Although the thermal oxide film formed by this thermal annealing is as thin as about 10 nm, the interface between the semiconductor thin film 3 and the gate oxide film 4 can be remarkably modified, thereby improving the performance of the thin film transistor. To contribute. In some cases, heat treatment in an oxygen atmosphere can be used instead of thermal annealing in an inert atmosphere such as nitrogen or argon, and thermal oxidation of the surface of the semiconductor thin film 3 can be promoted. The formation of the thermal oxide film may be performed before the gate oxide film 4 is grown by the CVD method.

【0012】ゲート酸化膜4を形成した後、ゲート材料
をCVD法及びスパッタ法で堆積する。その膜厚は20
0〜400nm程度であり、ゲート材料としてはAl,M
o,W等の金属(Metal)又は金属シリサイドが使
われる。今後の高性能化を考えると、シリサイドと金属
の積層構造が理想的である。この後、成膜されたゲート
材をフォトレジスト法及びエッチング法でパタニング
し、ゲート電極5に加工する。このゲート電極5をマス
クとしてイオン注入法により不純物を半導体薄膜3に注
入し、ソース領域S及びドレイン領域Dを形成する。N
チャネル型の薄膜トランジスタを形成する場合には不純
物として砒素又は燐を使い、Pチャネル型の薄膜トラン
ジスタを形成する場合には不純物としてボロンを使う。
この後、注入された不純物を活性化する。熱アニール、
ランプ光による瞬時アニール、レーザアニール等でこの
活性化を行なうことができる。
After forming the gate oxide film 4, a gate material is deposited by a CVD method and a sputtering method. Its film thickness is 20
About 0 to 400 nm, and Al, M
Metal such as o and W or metal silicide is used. Considering future high performance, a stacked structure of silicide and metal is ideal. Thereafter, the formed gate material is patterned by a photoresist method and an etching method, and is processed into a gate electrode 5. Using the gate electrode 5 as a mask, an impurity is implanted into the semiconductor thin film 3 by ion implantation to form a source region S and a drain region D. N
When a channel thin film transistor is formed, arsenic or phosphorus is used as an impurity, and when a p-channel thin film transistor is formed, boron is used as an impurity.
Thereafter, the implanted impurities are activated. Thermal annealing,
This activation can be performed by instantaneous annealing using a lamp light, laser annealing, or the like.

【0013】次にSiO2 又はPSGをCVD法で堆積
し層間絶縁膜6を設ける。この層間絶縁膜6にソース領
域S及びドレイン領域Dに連通するコンタクトホールを
開口する。層間絶縁膜6の上にアルミニウム(Al)を
スパッタ法で堆積し、フォトレジスト法とエッチング法
により所定の形状にパタニングして一対の配線電極7を
設ける。片方の配線電極7はコンタクトホールを介して
ソース領域Sに電気接続し、他方の配線電極7はコンタ
クトホールを介してドレイン領域Dに電気接続する。こ
れら配線電極の上にプラズマCVD法でSiNを堆積
し、キャップ膜8を設ける。この状態で400℃程度の
熱処理を行ない、多結晶シリコンからなる半導体薄膜3
を改質する。即ち、層間絶縁膜6等に含有される水素を
半導体薄膜3に導入することで、多結晶シリコンのダン
グリングボンド等を終端化させ、結晶構造を改質する。
この熱処理により同時に配線電極7と半導体薄膜3の電
気接触性も良くなる。以上により多結晶シリコン薄膜ト
ランジスタ9が完成する。この後、ガラス基板1の表面
を平坦化する為アクリル樹脂等を塗工して平坦化膜10
を設ける。この平坦化膜10にコンタクトホールを開口
した後、ITO等の透明導電膜をスパッタ法で堆積す
る。この透明導電膜を所定の形状にパタニングして画素
電極11に加工する。この画素電極11は平坦化膜10
に開口したコンタクトホールを介して配線電極7に接続
している。
Next, SiO 2 or PSG is deposited by a CVD method to provide an interlayer insulating film 6. A contact hole communicating with the source region S and the drain region D is opened in the interlayer insulating film 6. Aluminum (Al) is deposited on the interlayer insulating film 6 by a sputtering method, and is patterned into a predetermined shape by a photoresist method and an etching method to provide a pair of wiring electrodes 7. One wiring electrode 7 is electrically connected to the source region S via a contact hole, and the other wiring electrode 7 is electrically connected to the drain region D via a contact hole. SiN is deposited on these wiring electrodes by a plasma CVD method, and a cap film 8 is provided. In this state, a heat treatment at about 400 ° C. is performed to form a semiconductor thin film 3 made of polycrystalline silicon.
Is modified. That is, by introducing hydrogen contained in the interlayer insulating film 6 and the like into the semiconductor thin film 3, dangling bonds and the like of polycrystalline silicon are terminated and the crystal structure is modified.
This heat treatment also improves the electrical contact between the wiring electrode 7 and the semiconductor thin film 3 at the same time. Thus, the polycrystalline silicon thin film transistor 9 is completed. Thereafter, an acrylic resin or the like is applied to flatten the surface of the glass substrate 1 to form a flattening film 10.
Is provided. After opening a contact hole in the flattening film 10, a transparent conductive film such as ITO is deposited by a sputtering method. This transparent conductive film is patterned into a predetermined shape and processed into the pixel electrode 11. This pixel electrode 11 is used for the planarizing film 10.
Is connected to the wiring electrode 7 through a contact hole opened at the bottom.

【0014】以上のように、本発明では薄膜半導体装置
を400℃〜800℃の中温プロセスで製造している。
先ず成膜工程を行ない、ガラス基板1上に非単結晶の半
導体薄膜3を成膜する。次に再結晶化工程を行ない、ガ
ラス基板1を400℃〜800℃の温度範囲で加熱しな
がらレーザ光を照射して半導体薄膜3を非単結晶から多
結晶に転換する。続いて加工工程を行ない、多結晶化さ
れた半導体薄膜3を素子領域として薄膜トランジスタ9
を形成する。具体的には、成膜工程は非晶質からなる半
導体薄膜を50nm以下の厚みで成膜し、再結晶化工程は
エキシマレーザ光を照射して非晶質シリコンを多結晶シ
リコンに転換し、加工工程は多結晶シリコンの上に40
0℃〜800℃の処理温度でゲート酸化膜4を成膜した
後その上に金属又は金属シリサイドからなるゲート電極
5を形成する。加工工程は、ゲート酸化膜4の成膜前又
は成膜後多結晶シリコンの表面を10nm以下の厚みで熱
酸化する処理を含んでいる。又、成膜工程は半導体薄膜
3の成膜に先立ってガラス基板1の表面にSiN及び/
又はSiO2 からなる下地膜2を形成する処理を含んで
おり、ガラス基板1に含まれるリチウム、ナトリウム、
ボロン、アルミニウム又はカリウム等の不純物が半導体
薄膜3に拡散することを防止している。
As described above, according to the present invention, the thin film semiconductor device is manufactured by the middle temperature process at 400.degree.
First, a film forming step is performed, and a non-single-crystal semiconductor thin film 3 is formed on the glass substrate 1. Next, a recrystallization step is performed, and the semiconductor thin film 3 is converted from a non-single crystal to a polycrystal by irradiating a laser beam while heating the glass substrate 1 in a temperature range of 400 ° C. to 800 ° C. Subsequently, a processing step is performed, and the polycrystalline semiconductor thin film 3 is used as an element region to form a thin film transistor 9.
To form Specifically, the film forming step forms a semiconductor thin film made of amorphous with a thickness of 50 nm or less, and the recrystallization step irradiates excimer laser light to convert amorphous silicon to polycrystalline silicon, Processing step is 40 on polycrystalline silicon.
After a gate oxide film 4 is formed at a processing temperature of 0 ° C. to 800 ° C., a gate electrode 5 made of metal or metal silicide is formed thereon. The processing step includes a process of thermally oxidizing the surface of the polycrystalline silicon to a thickness of 10 nm or less before or after the gate oxide film 4 is formed. In the film forming step, SiN and / or SiN is formed on the surface of the glass substrate 1 prior to forming the semiconductor thin film 3.
Or a process of forming a base film 2 made of SiO 2 , wherein lithium, sodium,
The diffusion of impurities such as boron, aluminum, or potassium into the semiconductor thin film 3 is prevented.

【0015】図2は、レーザ照射による再結晶化工程の
具体的なレーザビーム照射方法を説明する為の模式的な
平面図である。本例では、結晶化ガラス等絶縁体からな
る平面基板(ウエハ)1aの表面に沿って縦横の境界に
より互いに隔てられた複数の区画21を規定し、各区画
21内の中央領域に画素部22を形成し、周辺領域に周
辺駆動部23を形成している。このウエハ1aに対して
レーザビームを照射する場合、各区画21の面積寸法に
合わせた大面積のスポット形状を有するレーザビームを
用いることができる。このレーザビームを各区画21に
対してワンショットずつ照射し、ステップアンドリピー
ト方式でウエハ1aのレーザアニールを行なう。或い
は、レーザビームをライン状のビームに成形して幅方向
にオーバーラップしながらスキャニング照射してもよ
い。場合によっては、小面積のスポットサイズを有する
レーザビームを二次元方向にスキャニングしてレーザア
ニールを行なうことも可能である。いずれの方式であっ
ても、ウエハ1aを400℃〜800℃の温度で加熱し
ながらレーザビームを照射することが重要である。この
ようにして、各区画21内の半導体薄膜を非単結晶性か
ら多結晶性に転換することが可能である。この後、周辺
領域に属する半導体薄膜を加工して回路素子用の薄膜ト
ランジスタを集積形成し周辺駆動部23を設ける。又、
中央領域に属する半導体薄膜を加工してスイッチング素
子用の薄膜トランジスタを集積形成するとともに、これ
らに接続する画素電極を集積形成して画素部22を設け
る。最後に、境界に沿ってウエハ1aを切断し、各区画
に形成した表示用薄膜半導体装置を個々に分離する。
FIG. 2 is a schematic plan view for explaining a specific laser beam irradiation method in the recrystallization step by laser irradiation. In this example, a plurality of sections 21 separated from each other by vertical and horizontal boundaries are defined along the surface of a planar substrate (wafer) 1a made of an insulator such as crystallized glass. Is formed, and a peripheral driving section 23 is formed in a peripheral region. When irradiating the wafer 1a with a laser beam, a laser beam having a large area spot shape corresponding to the area dimension of each section 21 can be used. The laser beam is applied to each section 21 one shot at a time, and laser annealing of the wafer 1a is performed by a step-and-repeat method. Alternatively, the laser beam may be formed into a linear beam, and scanning irradiation may be performed while overlapping in the width direction. In some cases, it is possible to perform laser annealing by scanning a laser beam having a small spot size in a two-dimensional direction. In any case, it is important to irradiate a laser beam while heating the wafer 1a at a temperature of 400 ° C. to 800 ° C. In this way, it is possible to convert the semiconductor thin film in each section 21 from non-monocrystalline to polycrystalline. Thereafter, the semiconductor thin film belonging to the peripheral region is processed to form a thin film transistor for a circuit element in an integrated manner, and a peripheral driving unit 23 is provided. or,
A thin film transistor for a switching element is integrated and formed by processing a semiconductor thin film belonging to the central region, and a pixel electrode connected thereto is integrally formed to provide a pixel portion 22. Finally, the wafer 1a is cut along the boundary, and the display thin-film semiconductor devices formed in each section are individually separated.

【0016】最後に、図3を参照して本発明に従って製
造された薄膜半導体装置を駆動基板として用いたアクテ
ィブマトリクス型表示装置の一例を簡潔に説明する。本
表示装置は駆動基板101と対向基板102と両者の間
に保持された電気光学物質103とを備えたパネル構造
を有する。電気光学物質103としては液晶材料等が広
く用いられている。駆動基板101は本発明に従って中
温プロセスで製造されており、比較的低コストの結晶化
ガラス等を用いることができる。駆動基板101には画
素部104と周辺駆動部とが集積形成されており、モノ
リシック構造を採用できる。即ち、画素部104に加え
周辺駆動部を一体的に内蔵することができる。周辺駆動
部は垂直走査回路105と水平走査回路106とに分か
れている。又、駆動基板101の周辺部上端には外部接
続用の端子部107が形成されている。端子部107は
配線108を介して垂直走査回路105及び水平走査回
路106に接続している。一方、対向基板102の内表
面には対向電極やカラーフィルタ(図示せず)が全面的
に形成されている。画素部104には行状のゲートライ
ン109と列状の信号ライン110が形成されている。
ゲートライン109は垂直走査回路105に接続し、信
号ライン110は水平走査回路106に接続する。両ラ
インの交差部には画素電極111とこれを駆動する薄膜
トランジスタ112が集積形成されている。又、垂直走
査回路105及び水平走査回路106にも薄膜トランジ
スタが集積形成されている。
Finally, an example of an active matrix type display device using a thin film semiconductor device manufactured according to the present invention as a driving substrate will be briefly described with reference to FIG. This display device has a panel structure including a driving substrate 101, a counter substrate 102, and an electro-optical material 103 held between the two. As the electro-optical material 103, a liquid crystal material or the like is widely used. The drive substrate 101 is manufactured by a medium temperature process according to the present invention, and relatively low cost crystallized glass or the like can be used. The pixel portion 104 and the peripheral drive portion are formed integrally on the drive substrate 101, and a monolithic structure can be adopted. That is, in addition to the pixel portion 104, a peripheral driving portion can be integrally incorporated. The peripheral driving unit is divided into a vertical scanning circuit 105 and a horizontal scanning circuit 106. Further, a terminal portion 107 for external connection is formed at an upper end of a peripheral portion of the drive substrate 101. The terminal unit 107 is connected to a vertical scanning circuit 105 and a horizontal scanning circuit 106 via a wiring 108. On the other hand, a counter electrode and a color filter (not shown) are formed on the entire inner surface of the counter substrate 102. A row-shaped gate line 109 and a column-shaped signal line 110 are formed in the pixel portion 104.
The gate line 109 is connected to the vertical scanning circuit 105, and the signal line 110 is connected to the horizontal scanning circuit 106. At the intersection of the two lines, a pixel electrode 111 and a thin film transistor 112 for driving the pixel electrode 111 are integrally formed. Further, thin film transistors are also integratedly formed in the vertical scanning circuit 105 and the horizontal scanning circuit 106.

【0017】[0017]

【発明の効果】以上説明したように、本発明によれば、
薄膜半導体装置は400℃〜800℃の中温プロセスに
より作成されており、高温プロセスで用いる高価な石英
に代えて比較的安価な結晶化ガラス等を絶縁基板として
用いることができるとともに、低温プロセスに比べ高性
能な薄膜トランジスタを絶縁基板上に集積形成すること
ができる。この中温プロセスは400℃〜800℃の温
度範囲で加熱しながらレーザ光を照射して半導体薄膜を
非単結晶から多結晶に転換する再結晶化工程や、多結晶
シリコンの上に400℃〜800℃の処理温度でゲート
酸化膜を成膜する加工工程等を含んでいる。
As described above, according to the present invention,
The thin-film semiconductor device is manufactured by a middle temperature process at 400 ° C. to 800 ° C., and a relatively inexpensive crystallized glass or the like can be used as an insulating substrate in place of expensive quartz used in a high temperature process. High performance thin film transistors can be integrated on an insulating substrate. The intermediate temperature process includes a recrystallization step of irradiating a laser beam while heating in a temperature range of 400 ° C. to 800 ° C. to convert a semiconductor thin film from a non-single crystal to a polycrystal, or a 400 ° C. to 800 ° C. A processing step of forming a gate oxide film at a processing temperature of ° C. is included.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に従って製造された薄膜半導体装置の基
本的な構成を示す模式的な部分断面図である。
FIG. 1 is a schematic partial sectional view showing a basic configuration of a thin film semiconductor device manufactured according to the present invention.

【図2】本発明にかかる薄膜半導体装置の製造方法に含
まれる再結晶化工程を示す模式的な平面図である。
FIG. 2 is a schematic plan view showing a recrystallization step included in the method for manufacturing a thin film semiconductor device according to the present invention.

【図3】本発明に従って製造された薄膜半導体装置を駆
動基板に用いて組み立てられたアクティブマトリクス型
表示装置の一例を示す斜視図である。
FIG. 3 is a perspective view showing an example of an active matrix display device assembled using a thin film semiconductor device manufactured according to the present invention as a driving substrate.

【符号の説明】[Explanation of symbols]

1…ガラス基板、2…下地膜、3…半導体薄膜、4…ゲ
ート酸化膜、5…ゲート電極、6…層間絶縁膜、9…薄
膜トランジスタ、11…画素電極
DESCRIPTION OF SYMBOLS 1 ... Glass substrate, 2 ... Base film, 3 ... Semiconductor thin film, 4 ... Gate oxide film, 5 ... Gate electrode, 6 ... Interlayer insulating film, 9 ... Thin film transistor, 11 ... Pixel electrode

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 ガラス基板上に非単結晶の半導体薄膜を
成膜する成膜工程と、 該ガラス基板を400℃〜800℃の温度範囲で加熱し
ながらレーザ光を照射して該半導体薄膜を非単結晶から
多結晶に転換する再結晶化工程と、 多結晶化された該半導体薄膜を素子領域として薄膜トラ
ンジスタを形成する加工工程とを行なう薄膜半導体装置
の製造方法。
1. A film forming step of forming a non-single-crystal semiconductor thin film on a glass substrate, and irradiating a laser beam while heating the glass substrate in a temperature range of 400 ° C. to 800 ° C. A method for manufacturing a thin film semiconductor device, comprising: a recrystallization step of converting a non-single crystal into a polycrystal; and a processing step of forming a thin film transistor using the polycrystallized semiconductor thin film as an element region.
【請求項2】 前記成膜工程は非晶質シリコンからなる
半導体薄膜を50mm以下の厚みで成膜し、前記再結晶化
工程はエキシマレーザ光を照射して該非晶質シリコンを
多結晶シリコンに転換し、前記加工工程は該多結晶シリ
コンの上に400℃ないし800℃の処理温度でゲート
酸化膜を成膜した後その上に金属又は金属シリサイドか
らなるゲート電極を形成する請求項1記載の薄膜半導体
装置の製造方法。
2. The film forming step forms a semiconductor thin film made of amorphous silicon with a thickness of 50 mm or less, and the recrystallization step irradiates an excimer laser beam to convert the amorphous silicon into polycrystalline silicon. 2. The method according to claim 1, wherein the processing step forms a gate oxide film on the polycrystalline silicon at a processing temperature of 400 ° C. to 800 ° C., and then forms a gate electrode made of metal or metal silicide thereon. A method for manufacturing a thin film semiconductor device.
【請求項3】 前記加工工程は、ゲート酸化膜の成膜前
又は成膜後多結晶シリコンの表面を10mm以下の厚みで
熱酸化する処理を含む請求項2記載の薄膜半導体装置の
製造方法。
3. The method according to claim 2, wherein said processing step includes a step of thermally oxidizing the surface of the polycrystalline silicon to a thickness of 10 mm or less before or after forming the gate oxide film.
【請求項4】 前記成膜工程は該半導体薄膜の成膜に先
立ってガラス基板の表面にSiN及び/又はSiO2
らなる下地膜を形成する処理を含んでおり、ガラス基板
中に含まれるリチウム、ナトリウム、ボロン、アルミニ
ウム又はカリウムが半導体薄膜に拡散するのを防止する
請求項1記載の薄膜半導体装置の製造方法。
4. The film forming step includes a step of forming a base film made of SiN and / or SiO 2 on the surface of the glass substrate prior to forming the semiconductor thin film, wherein lithium contained in the glass substrate is formed. 2. The method according to claim 1, wherein sodium, boron, aluminum or potassium is prevented from diffusing into the semiconductor thin film.
【請求項5】 前記再結晶化工程は、ガラス基板の全面
に一括でレーザ光を照射する請求項1記載の薄膜半導体
装置の製造方法。
5. The method for manufacturing a thin film semiconductor device according to claim 1, wherein in the recrystallization step, the entire surface of the glass substrate is irradiated with laser light at a time.
【請求項6】 一方のガラス基板上に非単結晶の半導体
薄膜を成膜する工程と、 該ガラス基板を400℃〜800℃の温度範囲で加熱し
ながらレーザ光を照射して該半導体薄膜を非単結晶から
多結晶に転換する工程と、 多結晶化された該半導体薄膜を素子領域として薄膜トラ
ンジスタを集積形成する工程と、 該薄膜トランジスタに接続して画素電極を集積形成する
工程と、 予め対向電極が形成された他方の基板を所定の間隙を介
して該一方のガラス基板に接合する工程と、 該間隙に電気光学物質を導入する工程とを行なうアクテ
ィブマトリクス表示装置の製造方法。
6. A step of forming a non-single-crystal semiconductor thin film on one glass substrate, and irradiating a laser beam while heating the glass substrate in a temperature range of 400 ° C. to 800 ° C. A step of converting a non-single crystal to a polycrystal, a step of integrating and forming a thin film transistor using the polycrystallized semiconductor thin film as an element region, a step of integrating and forming a pixel electrode by connecting to the thin film transistor, A method for manufacturing an active matrix display device, comprising: a step of bonding the other substrate on which is formed to the one glass substrate via a predetermined gap; and a step of introducing an electro-optical material into the gap.
JP26931296A 1996-09-19 1996-09-19 Manufacture of thin-film semiconductor device Pending JPH1098194A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26931296A JPH1098194A (en) 1996-09-19 1996-09-19 Manufacture of thin-film semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26931296A JPH1098194A (en) 1996-09-19 1996-09-19 Manufacture of thin-film semiconductor device

Publications (1)

Publication Number Publication Date
JPH1098194A true JPH1098194A (en) 1998-04-14

Family

ID=17470598

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26931296A Pending JPH1098194A (en) 1996-09-19 1996-09-19 Manufacture of thin-film semiconductor device

Country Status (1)

Country Link
JP (1) JPH1098194A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284601A (en) * 2000-01-28 2001-10-12 Semiconductor Energy Lab Co Ltd Semiconductor device and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284601A (en) * 2000-01-28 2001-10-12 Semiconductor Energy Lab Co Ltd Semiconductor device and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US6864127B2 (en) Semiconductor device and method of fabricating the same
US7612375B2 (en) Semiconductor device and method for fabricating the same
US7371667B2 (en) Semiconductor device and method of fabricating same
JPH0766425A (en) Semiconductor device and its manufacture
JPH09148582A (en) Semiconductor device, its manufacture and liquid crystal driving device using it
JPH10189998A (en) Thin-film semiconductor device for display and its manufacture
JP2001217423A (en) Thin film semiconductor device, display and its manufacturing method
JP3942699B2 (en) Method for manufacturing semiconductor device
JP3468003B2 (en) Thin film semiconductor device for display
JP3864476B2 (en) Thin film semiconductor device
JPH10229200A (en) Thin-film semiconductor device
JP3107345B2 (en) Method for manufacturing semiconductor device
JPH0851076A (en) Semiconductor device, manufacture thereof, thin film transistor, manufacture thereof, and display device
JPH10150200A (en) Thin film transistor and its manufacture
JP3393571B2 (en) Semiconductor device and manufacturing method thereof
JPH0677252A (en) Thin film-shaped semiconductor device and manufacture thereof
JPH1098194A (en) Manufacture of thin-film semiconductor device
JP3413709B2 (en) Method of manufacturing thin-film semiconductor device for display
JP3202687B2 (en) Method for manufacturing semiconductor device
JP4514862B2 (en) Method for manufacturing semiconductor device
JPH01192173A (en) Manufacture of semiconductor device
JP3109650B2 (en) Method for manufacturing thin film transistor
JP2000252212A (en) Manufacture of semiconductor device
JP2000036602A (en) Thin-film transistor, manufacture of it, and display device
KR960008133B1 (en) Semiconductor device and manufacturing method thereof