JPH1093209A - 回路基板 - Google Patents
回路基板Info
- Publication number
- JPH1093209A JPH1093209A JP24171196A JP24171196A JPH1093209A JP H1093209 A JPH1093209 A JP H1093209A JP 24171196 A JP24171196 A JP 24171196A JP 24171196 A JP24171196 A JP 24171196A JP H1093209 A JPH1093209 A JP H1093209A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist
- wiring pattern
- board
- film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/064—Photoresists
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】 電極間の間隔が極めて狭い半導体やチップ部
品を実装する場合、部品からの押圧によって発生する接
合材による配線間の短絡事故を防止する。 【解決手段】 絶縁基板１の表面に絶縁材料（例えばフ
ォトレジスト３ａ）で配線パターンと同一形状の突起部
を作製し、さらにその頂部に金属膜（例えば銅メッキ膜
２）を形成する。 【効果】 配線間の絶縁スペースが広くとれ、隣接する
金属配線パターン間で短絡事故を起こさなくなる。
品を実装する場合、部品からの押圧によって発生する接
合材による配線間の短絡事故を防止する。 【解決手段】 絶縁基板１の表面に絶縁材料（例えばフ
ォトレジスト３ａ）で配線パターンと同一形状の突起部
を作製し、さらにその頂部に金属膜（例えば銅メッキ膜
２）を形成する。 【効果】 配線間の絶縁スペースが広くとれ、隣接する
金属配線パターン間で短絡事故を起こさなくなる。
Description
【０００１】
【発明の属する技術分野】本発明は絶縁基板の表面に微
細配線を形成する回路基板に関するものであって、特
に、半導体ＬＳＩやチップ部品を実装する場合のフリッ
プチップ接続技術に有用な回路基板に関する。
細配線を形成する回路基板に関するものであって、特
に、半導体ＬＳＩやチップ部品を実装する場合のフリッ
プチップ接続技術に有用な回路基板に関する。
【０００２】
【従来の技術】近年、エレクトロニクス機器は軽薄短小
化傾向を強め、高機能高集積化、信号処理の高速化が進
んできており、これらに実装される半導体、チップ部品
の配線パターン間隔は１００μｍ以下を要求されるよう
になってきている。これを実現する為の従来技術による
金属配線パターンの形成方法を図６（ａ）〜（ｄ）を参
照して説明する。
化傾向を強め、高機能高集積化、信号処理の高速化が進
んできており、これらに実装される半導体、チップ部品
の配線パターン間隔は１００μｍ以下を要求されるよう
になってきている。これを実現する為の従来技術による
金属配線パターンの形成方法を図６（ａ）〜（ｄ）を参
照して説明する。
【０００３】まず、絶縁基板１の一面に銅などの金属箔
４を接着し（図６（ａ））、更にその上に感光性樹脂フ
ィルムまたはフォトレジスト３の膜を作り、光照射、現
像により１００μｍピッチの感光性樹脂フィルムまたは
フォトレジスト３のパターンを形成する（図６
（ｂ））。ここで感光性樹脂フィルムまたはフォトレジ
スト３の開口可能幅は現状では最小５０μｍくらいが限
界であり、これをマスクとしてエッチングにより露出し
ている金属箔部分を除去したのが図６（ｃ）である。金
属箔４の膜厚は２０μｍくらいであり、金属箔４の間隔
を最小５０μｍ確保するようにエッチングすると、エッ
チング後の金属箔４の上部の幅は１０μｍくらいとな
る。感光性樹脂フィルムまたはフォトレジスト３を除去
した後の金属配線パターンの断面形状は図６（ｄ）に示
すような台形形状となり、金属箔４の上部はきわめて狭
いものとなる。
４を接着し（図６（ａ））、更にその上に感光性樹脂フ
ィルムまたはフォトレジスト３の膜を作り、光照射、現
像により１００μｍピッチの感光性樹脂フィルムまたは
フォトレジスト３のパターンを形成する（図６
（ｂ））。ここで感光性樹脂フィルムまたはフォトレジ
スト３の開口可能幅は現状では最小５０μｍくらいが限
界であり、これをマスクとしてエッチングにより露出し
ている金属箔部分を除去したのが図６（ｃ）である。金
属箔４の膜厚は２０μｍくらいであり、金属箔４の間隔
を最小５０μｍ確保するようにエッチングすると、エッ
チング後の金属箔４の上部の幅は１０μｍくらいとな
る。感光性樹脂フィルムまたはフォトレジスト３を除去
した後の金属配線パターンの断面形状は図６（ｄ）に示
すような台形形状となり、金属箔４の上部はきわめて狭
いものとなる。
【０００４】一方、金属配線パターンにフリップチップ
接続されるチップ部品の電極幅は３０μｍくらいなの
で、金属配線パターンの上部は少なくとも３０〜４０μ
ｍの幅を持つことが望ましいところ、図６（ｄ）に示す
ような基板にチップ部品５をマウント、すなわち、実装
すると、図７に示すように、チップ部品の電極６と金属
箔４との接触面積が少ないのできわめて信頼性の低い接
続となる。そこで膜厚が約５μｍの金属箔４を使用し
て、図６で述べたと同じ工程で金属配線パターンを形成
すると、図８（ａ）〜（ｃ）の工程図に示すように金属
箔４のサイドエッチング量が少なくなり、金属箔４の上
部が４０μｍくらいの幅広い狭ピッチの基板が得られ
る。
接続されるチップ部品の電極幅は３０μｍくらいなの
で、金属配線パターンの上部は少なくとも３０〜４０μ
ｍの幅を持つことが望ましいところ、図６（ｄ）に示す
ような基板にチップ部品５をマウント、すなわち、実装
すると、図７に示すように、チップ部品の電極６と金属
箔４との接触面積が少ないのできわめて信頼性の低い接
続となる。そこで膜厚が約５μｍの金属箔４を使用し
て、図６で述べたと同じ工程で金属配線パターンを形成
すると、図８（ａ）〜（ｃ）の工程図に示すように金属
箔４のサイドエッチング量が少なくなり、金属箔４の上
部が４０μｍくらいの幅広い狭ピッチの基板が得られ
る。
【０００５】前記方法で得られる基板に異方性導電膜
（ＡＣＦ）を使用するフリップチップ技術にてチップ部
品を実装する場合を考える。ＡＣＦは一般的に図９に示
すように、ベースとなるベースフィルム７の中に直径５
μｍ位の導電粒子８、例えば、金粒子、ニッケル粒子な
どがちりばめられた構造をしている。このＡＣＦを用い
てチップ部品を基板上に実装した一例を図１０、１１に
掲げる。図１０は、配線間隔に余裕があり、金属箔４の
厚みと幅も接続に十分な寸法がとれたときの模式的な断
面図である。この場合は基板とチップ部品５の間に挟ま
れたＡＣＦが圧着されると、金属配線パターン近傍のＡ
ＦＣのベースフィルム７は押し退けられ、金属粒子８が
金属配線パターンとチップ部品の電極６の間に挟まれコ
ンタクトして、両者の接続がなされる。一方金属配線パ
ターンがない部分はベースフィルム７により、絶縁が保
たれる。
（ＡＣＦ）を使用するフリップチップ技術にてチップ部
品を実装する場合を考える。ＡＣＦは一般的に図９に示
すように、ベースとなるベースフィルム７の中に直径５
μｍ位の導電粒子８、例えば、金粒子、ニッケル粒子な
どがちりばめられた構造をしている。このＡＣＦを用い
てチップ部品を基板上に実装した一例を図１０、１１に
掲げる。図１０は、配線間隔に余裕があり、金属箔４の
厚みと幅も接続に十分な寸法がとれたときの模式的な断
面図である。この場合は基板とチップ部品５の間に挟ま
れたＡＣＦが圧着されると、金属配線パターン近傍のＡ
ＦＣのベースフィルム７は押し退けられ、金属粒子８が
金属配線パターンとチップ部品の電極６の間に挟まれコ
ンタクトして、両者の接続がなされる。一方金属配線パ
ターンがない部分はベースフィルム７により、絶縁が保
たれる。
【０００６】
【発明が解決しようとする課題】しかるに、従来技術で
つくられた図８（ｃ）のような金属膜厚５μｍくらいの
薄くて狭いピッチ幅の金属配線パターンの基板にＡＣＦ
にてチップ部品を圧着接続させようとすると、図１１に
示すように金属配線パターンのないベースフィルム部分
において導電粒子同士が接触しあい配線間が短絡、ある
いは絶縁耐圧がきわめて悪化する危険が多々ある。ま
た、ＡＣＦを用いず、導電性接着材にてチップ部品の電
極と金属配線パターンを接続する方法においても、金属
配線パターン間隔が狭くなると、図１２のようにチップ
部品５の押圧により過剰な導電性接着材９がはみだし
て、隣り合う配線間を短絡させ配線不良となる危険があ
る。したがって、本発明は上記問題に鑑み、配線間の間
隔が１００μｍぐらいであっても、短絡あるいは絶縁耐
圧が低下することなく、半導体やチップ部品を実装でき
る微細パターンを有する回路基板を提供することを目的
とする。
つくられた図８（ｃ）のような金属膜厚５μｍくらいの
薄くて狭いピッチ幅の金属配線パターンの基板にＡＣＦ
にてチップ部品を圧着接続させようとすると、図１１に
示すように金属配線パターンのないベースフィルム部分
において導電粒子同士が接触しあい配線間が短絡、ある
いは絶縁耐圧がきわめて悪化する危険が多々ある。ま
た、ＡＣＦを用いず、導電性接着材にてチップ部品の電
極と金属配線パターンを接続する方法においても、金属
配線パターン間隔が狭くなると、図１２のようにチップ
部品５の押圧により過剰な導電性接着材９がはみだし
て、隣り合う配線間を短絡させ配線不良となる危険があ
る。したがって、本発明は上記問題に鑑み、配線間の間
隔が１００μｍぐらいであっても、短絡あるいは絶縁耐
圧が低下することなく、半導体やチップ部品を実装でき
る微細パターンを有する回路基板を提供することを目的
とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に本発明の回路基板は、絶縁基板の表面に絶縁材料でで
きた配線パターンと同一形状の突起部を有し、その頂部
に金属配線パターンを有することを特徴としている。そ
して、前記突起部は感光性材料の被着およびパターニン
グにより形成することができる。また、絶縁基板の表面
を切削加工やレーザー加工により、配線パターンと同一
形状の突起部を作製し、その頂部に金属配線パターンを
形成させる方法もある。
に本発明の回路基板は、絶縁基板の表面に絶縁材料でで
きた配線パターンと同一形状の突起部を有し、その頂部
に金属配線パターンを有することを特徴としている。そ
して、前記突起部は感光性材料の被着およびパターニン
グにより形成することができる。また、絶縁基板の表面
を切削加工やレーザー加工により、配線パターンと同一
形状の突起部を作製し、その頂部に金属配線パターンを
形成させる方法もある。
【０００８】上記方法で得られる基板においては、隣接
する金属配線パターン間の絶縁スペースが広くとれるよ
うになり、前記課題を解決することができる。
する金属配線パターン間の絶縁スペースが広くとれるよ
うになり、前記課題を解決することができる。
【０００９】
【発明の実施の形態】図１は本発明の実施例を示す断面
図で、絶縁基板１とその表面に感光性樹脂フィルムまた
はフォトレジスト３ａで作られた微細パターンおよびそ
の凸部の上部にメッキなどで形成された銅メッキ膜２で
構成される。絶縁基板１の素材としては、ガラスエポキ
シ、紙フェノール、あるいはセラミックスなどを用い
る。なお、参照符号は従来の技術で記したものと同じ構
造のものには、同一の符号とする。
図で、絶縁基板１とその表面に感光性樹脂フィルムまた
はフォトレジスト３ａで作られた微細パターンおよびそ
の凸部の上部にメッキなどで形成された銅メッキ膜２で
構成される。絶縁基板１の素材としては、ガラスエポキ
シ、紙フェノール、あるいはセラミックスなどを用い
る。なお、参照符号は従来の技術で記したものと同じ構
造のものには、同一の符号とする。
【００１０】この絶縁基板１の表面に、厚み５０μｍく
らいの感光性樹脂フィルムを貼付け、あるいは液状フォ
トレジストを塗布、乾燥させ、５０μｍくらいのフォト
レジスト層を形成した。次にこの感光性樹脂フィルムあ
るいはフォトレジストに紫外線によるパターン露光処理
をし、現像処理を施すことにより感光性樹脂フィルムあ
るいはフォトレジスト３ａの微細パターンが得られた
（図１（ａ））。さらにこの表面に無電解銅メッキによ
り約５μｍの厚みの銅メッキ膜２を鍍着させた（図１
（ｂ））後、再び、銅メッキ膜の上に厚み５０μｍくら
いの感光性樹脂フィルムを貼付け、あるいは液状フォト
レジストを塗布、乾燥させ、５０μｍくらいのフォトレ
ジスト層を形成した。
らいの感光性樹脂フィルムを貼付け、あるいは液状フォ
トレジストを塗布、乾燥させ、５０μｍくらいのフォト
レジスト層を形成した。次にこの感光性樹脂フィルムあ
るいはフォトレジストに紫外線によるパターン露光処理
をし、現像処理を施すことにより感光性樹脂フィルムあ
るいはフォトレジスト３ａの微細パターンが得られた
（図１（ａ））。さらにこの表面に無電解銅メッキによ
り約５μｍの厚みの銅メッキ膜２を鍍着させた（図１
（ｂ））後、再び、銅メッキ膜の上に厚み５０μｍくら
いの感光性樹脂フィルムを貼付け、あるいは液状フォト
レジストを塗布、乾燥させ、５０μｍくらいのフォトレ
ジスト層を形成した。
【００１１】次にこの感光性樹脂フィルムあるいはフォ
トレジストの全面に最初の感光時に用いたマスクをパタ
ーンが重なるように位置決めし紫外線による露光処理を
行い、もう一度現像処理を施した。その結果、図１
（ｃ）に示すように、感光性樹脂フィルムまたはフォト
レジスト３ａの上に銅メッキ膜２を介して感光性樹脂フ
ィルムまたはフォトレジスト３ｂが重着された基板が得
られた。この基板の露出している銅の部分をエッチング
し除去することにより図１（ｄ）のような微細な金属配
線パターンを有する基板が得られた。この基板にＡＣＦ
を用いてフリップチップ技術によりチップ部品を実装し
た状態を示したのが図４である。隣接したチップ部品の
電極６および銅メッキ膜２、感光性樹脂フィルム又はフ
ォトレジスト３ａと絶縁基板１で形成される絶縁スペー
スが広くなることにより、ＡＣＦ内の導電粒子８が互い
に接触しあうことがなく、配線間の絶縁を保つことがで
きる。また、導電性接着剤９を使用してチップ部品を実
装した場合も、図５に示すように、仮に導電性接着剤９
がはみ出ても配線間が短絡するまでにいたらない。
トレジストの全面に最初の感光時に用いたマスクをパタ
ーンが重なるように位置決めし紫外線による露光処理を
行い、もう一度現像処理を施した。その結果、図１
（ｃ）に示すように、感光性樹脂フィルムまたはフォト
レジスト３ａの上に銅メッキ膜２を介して感光性樹脂フ
ィルムまたはフォトレジスト３ｂが重着された基板が得
られた。この基板の露出している銅の部分をエッチング
し除去することにより図１（ｄ）のような微細な金属配
線パターンを有する基板が得られた。この基板にＡＣＦ
を用いてフリップチップ技術によりチップ部品を実装し
た状態を示したのが図４である。隣接したチップ部品の
電極６および銅メッキ膜２、感光性樹脂フィルム又はフ
ォトレジスト３ａと絶縁基板１で形成される絶縁スペー
スが広くなることにより、ＡＣＦ内の導電粒子８が互い
に接触しあうことがなく、配線間の絶縁を保つことがで
きる。また、導電性接着剤９を使用してチップ部品を実
装した場合も、図５に示すように、仮に導電性接着剤９
がはみ出ても配線間が短絡するまでにいたらない。
【００１２】なお、上述の銅メッキ膜形成工程におい
て、銅の代わりに、アルミニウム、金などの他の金属材
料を用いてもよい。また、その膜の形成方法もメッキに
限らず、蒸着、スパッタリングあるいは金属箔の貼着に
より金属膜を形成させることができる。また、本発明の
実施例においては、感光性材料を用いて絶縁基板１の上
に凸部を設けたが、図２に示すように、絶縁基板１をＶ
字カッターやドリルまたはレーザー光で加工し（図２
（ａ））、絶縁基板１の表面に所望の配線パターンをか
たどる凸凹のある基板をつくり（図２（ｂ））、その後
銅メッキとエッチングにより図１（ｄ）と同様な基板を
つくることができる。また、図１（ａ）と同様に感光性
樹脂フィルムまたはフォトレジスト３ａの微細パターン
形成後（図３（ａ））、これをマスクとしてドライエッ
チングにより１５μｍくらい絶縁基板１を削除し（図３
（ｂ））、その後、感光性材料を除去すると図３（ｃ）
のような凸凹のある形状の基板がえられ、その後銅メッ
キとエッチングにより図３（ｄ）に示すような基板をつ
くることができる。
て、銅の代わりに、アルミニウム、金などの他の金属材
料を用いてもよい。また、その膜の形成方法もメッキに
限らず、蒸着、スパッタリングあるいは金属箔の貼着に
より金属膜を形成させることができる。また、本発明の
実施例においては、感光性材料を用いて絶縁基板１の上
に凸部を設けたが、図２に示すように、絶縁基板１をＶ
字カッターやドリルまたはレーザー光で加工し（図２
（ａ））、絶縁基板１の表面に所望の配線パターンをか
たどる凸凹のある基板をつくり（図２（ｂ））、その後
銅メッキとエッチングにより図１（ｄ）と同様な基板を
つくることができる。また、図１（ａ）と同様に感光性
樹脂フィルムまたはフォトレジスト３ａの微細パターン
形成後（図３（ａ））、これをマスクとしてドライエッ
チングにより１５μｍくらい絶縁基板１を削除し（図３
（ｂ））、その後、感光性材料を除去すると図３（ｃ）
のような凸凹のある形状の基板がえられ、その後銅メッ
キとエッチングにより図３（ｄ）に示すような基板をつ
くることができる。
【００１３】
【発明の効果】以上説明したように、本発明によれば、
配線間隔の狭いパターンにおいても、配線間の絶縁スペ
ースが広くとれ、半導体やチップ部品をＡＣＦや導電性
接着剤で接続した場合に隣接する金属配線パターン間で
短絡事故を起こすことがなくなり、信頼性の高い実装基
板が得られる。これにより、エレクトロニクス機器の実
装面積の縮小、配線長の短縮が安定に実現でき、機器の
小型化、信号処理速度の高速化に寄与する。
配線間隔の狭いパターンにおいても、配線間の絶縁スペ
ースが広くとれ、半導体やチップ部品をＡＣＦや導電性
接着剤で接続した場合に隣接する金属配線パターン間で
短絡事故を起こすことがなくなり、信頼性の高い実装基
板が得られる。これにより、エレクトロニクス機器の実
装面積の縮小、配線長の短縮が安定に実現でき、機器の
小型化、信号処理速度の高速化に寄与する。
【図１】本実施例に係る微細パターン形成における各工
程を模式的に示した断面図である。
程を模式的に示した断面図である。
【図２】本発明の他の実施例を示す絶縁基板の加工断面
図である。
図である。
【図３】本発明のその他の実施例に用いる基板形成の各
工程を示す断面図である。
工程を示す断面図である。
【図４】本発明に係る異方性導電膜によるチップ実装状
態を示す断面図である。
態を示す断面図である。
【図５】本発明に係る導電性接着剤によるチップ実装状
態を示す断面図である。
態を示す断面図である。
【図６】従来の微細配線形成の一例を示す各工程の断面
図である。
図である。
【図７】従来のプリント基板における実装状態を模式的
に示した図である。
に示した図である。
【図８】従来の微細配線形成の他例を示す各工程の断面
図である。
図である。
【図９】異方性導電膜の構成を模式的に示した図であ
る。
る。
【図１０】従来の基板に異方性導電膜にてチップ実装し
た一例を示す断面図である。
た一例を示す断面図である。
【図１１】従来の基板に異方性導電膜にてチップ実装し
た他例を示す断面図である。
た他例を示す断面図である。
【図１２】従来の基板に導電性接着剤にてチップ実装し
た例を示す断面図である。
た例を示す断面図である。
１…絶縁基板、２…銅メッキ膜、３, ３ａ, ３ｂ…感光
性樹脂フィルムまたはフォトレジスト、 ４…金属箔、５
…チップ部品、６…チップ部品の電極、７…ベースフィ
ルム、８…導電粒子、９…導電性接着剤。
性樹脂フィルムまたはフォトレジスト、 ４…金属箔、５
…チップ部品、６…チップ部品の電極、７…ベースフィ
ルム、８…導電粒子、９…導電性接着剤。
Claims (5)
- 【請求項１】 絶縁基板の表面に、絶縁材料でできた配
線パターンと同一形状の突起部を有し、その頂部に金属
配線パターンを有することを特徴とする回路基板。 - 【請求項２】 請求項１において、前記突起部は感光性
材料の被着およびパターニングにより形成されたもので
あることを特徴とする回路基板。 - 【請求項３】 請求項１において、絶縁基板の表面に感
光性材料の被着およびパターニングで形成されたマスク
を用いて、ドライエッチング技術にて前記絶縁基板をパ
ターニングすることにより、配線パターンと同一形状の
突起部を形成することを特徴とする回路基板。 - 【請求項４】 請求項１において、絶縁基板の表面を切
削加工することにより、前記突起部を形成することを特
徴とする回路基板。 - 【請求項５】 請求項１において、絶縁基板の表面をレ
ーザー加工することにより、前記突起部を形成すること
を特徴とする回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24171196A JPH1093209A (ja) | 1996-09-12 | 1996-09-12 | 回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24171196A JPH1093209A (ja) | 1996-09-12 | 1996-09-12 | 回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1093209A true JPH1093209A (ja) | 1998-04-10 |
Family
ID=17078405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24171196A Pending JPH1093209A (ja) | 1996-09-12 | 1996-09-12 | 回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1093209A (ja) |
-
1996
- 1996-09-12 JP JP24171196A patent/JPH1093209A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100977436B1 (ko) | 인터포저 및 이것을 이용한 전자 기기 | |
| US20090288873A1 (en) | Wiring board and method of manufacturing the same | |
| JP2001156203A (ja) | 半導体チップ実装用プリント配線板 | |
| US5109601A (en) | Method of marking a thin film package | |
| US20050245059A1 (en) | Method for making an interconnect pad | |
| US6977349B2 (en) | Method for manufacturing wiring circuit boards with bumps and method for forming bumps | |
| US6171946B1 (en) | Pattern formation method for multi-layered electronic components | |
| JPH09162555A (ja) | 多層配線基板及びその製造方法 | |
| JP2000353765A (ja) | 配線基板及びこれを使用したチップモジュール | |
| US4965700A (en) | Thin film package for mixed bonding of chips | |
| US6853065B2 (en) | Tab tape, method of making same and semiconductor device | |
| US6210746B1 (en) | Method of fabricating a solder resist mask | |
| JPH11224890A (ja) | 半導体装置およびその製造方法 | |
| JPH1093209A (ja) | 回路基板 | |
| JP3246954B2 (ja) | 回路部品搭載用可撓性回路配線基板の製造法 | |
| JP2717198B2 (ja) | プリント配線板におけるバンプの形成方法 | |
| JP3770794B2 (ja) | 接続構造体の製造方法 | |
| JP2001053191A (ja) | 電極突起を導出した基板及びその製造方法 | |
| JPH09116255A (ja) | 回路パターンの形成方法 | |
| JP3867455B2 (ja) | フレキシブル配線基板 | |
| WO2024143455A1 (ja) | 薄膜キャパシタ及びその製造方法、並びに、薄膜キャパシタを備える電子回路基板 | |
| JP3979086B2 (ja) | 半導体回路検査治具 | |
| JP2004087922A (ja) | 半導体パッケージ用基板とその製造方法 | |
| JP2795475B2 (ja) | プリント配線板及びその製造方法 | |
| JP2006041238A (ja) | 配線基板及び配線基板の製造方法 |