JPH1091257A - 低電圧検出を行う電圧調整回路 - Google Patents

Abstract

(57)【要約】 【課題】 比較的簡単な構成で、実装スペースが小さく
て済み、低コストで、高い動作信頼性を確保できる低電
圧検出を行う電圧調整回路を提供する。 【解決手段】 少なくとも電圧調整用トランジスタ６と
電圧設定用ツェナダイオード７とを備え、入力未調整電
源電圧をツェナダイオード７のツェナ電圧に基づいて調
整し、調整電圧を中央処理ユニットに供給する電圧調整
部１と、少なくとも電圧比較用トランジスタ１０と出力
トランジスタ１２とを備え、電圧比較用トランジスタ１
０により未調整電源電圧に依存した電圧とツェナダイオ
ード７のツェナ電圧とを比較し、未調整電源電圧に依存
した電圧がツェナ電圧以下に低下したとき、出力トラン
ジスタ１２から中央処理ユニットにリセット信号を供給
するリセット回路部２とを有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、低電圧検出を行う
電圧調整回路に係わり、特に、入力未調整電圧を調整
し、調整電圧を中央処理ユニット（以下、これをＣＰＵ
という）に電源電圧として供給するとともに、入力未調
整電圧の低下により調整電圧が維持できなくなったと
き、ＣＰＵにリセット信号を供給する低電圧検出を行う
電圧調整回路に関する。

【０００２】

【従来の技術】一般に、ＣＰＵは、制御動作中に電源電
圧が所定値以下に低下すると、内蔵プログラムに従った
制御動作が行われなくなる動作状態、即ち、プログラム
暴走を起こすことが知られている。

【０００３】このようなＣＰＵのプログラム暴走を抑圧
するために、ＣＰＵの電源電圧を常時検出していて、電
源電圧が所定値以下に低下したことを検出したときに、
ＣＰＵにリセット信号を供給し、ＣＰＵをリセットする
集積回路（ＩＣ）構成のリセット回路が既に開発され、
市販されている。

【０００４】図３は、かかる既知のＩＣ構成のリセット
回路の一例を示すブロック構成図である。

【０００５】図３に示されるように、ＩＣ構成のリセッ
ト回路は、ＣＰＵの電源電圧を調整する電圧調整部３１
と、電圧調整部３１の出力に接続され、ＣＰＵに選択的
にリセット信号を供給するリセット信号発生部３２とか
らなっており、電圧調整部３１及びリセット信号発生部
３２は、ＩＣによって構成されているものである。

【０００６】そして、電圧調整部３１は、入力される未
調整電源電圧を調整し、調整電圧をＣＰＵの電源端子に
供給し、リセット信号発生部３２は、電圧調整部３１か
ら出力される調整電圧を常時監視し、調整電圧が所定値
以下に低下したことを検出すると、ＣＰＵにリセット信
号を供給し、ＣＰＵをリセットするように動作する。

【０００７】ところで、かかるＩＣ構成のリセット回路
は、一般の電子機器の動作を制御するために使用される
ＣＰＵ向けに開発されたもので、その中には、簡単な構
成の汎用的な小型のリセット回路や、複雑な構成の大規
模なリセット回路がある。

【０００８】

【発明が解決しようとする課題】自動車等の車両に用い
られるＣＰＵは、車両走行時における安全性の確保を最
優先にする等の観点から、高い動作信頼性を有するもの
が必要であり、しかも、種々の動作環境の変化、例え
ば、比較的大きな周囲温度の変化や比較的大きな電源電
圧の変化に対しても、通常の動作時における動作信頼性
に匹敵した高い動作信頼性が必要になる。

【０００９】そして、自動車等の車両において、ＣＰＵ
とともにＩＣ構成のリセット回路が用いられる場合は、
前述のように、ＣＰＵに対する高い動作信頼性が要求さ
れるだけでなく、ＩＣ構成のリセット回路についても同
じような高い動作信頼性が要求される。

【００１０】ところで、前記既知のＩＣ構成のリセット
回路は、自動車等の車両にＣＰＵとともに用いる場合
に、簡単な構成の汎用的な小型のリセット回路を選択し
たとすれば、必要とする機能が不足し、所望する高い動
作信頼性が得られないという問題があり、一方、複雑な
構成の大規模なリセット回路を選択したとすれば、余分
な機能が付加されているため、必ずしも所望する高い動
作信頼性が得られないばかりか、大規模なものになるこ
とから、自動車等の車両に搭載される電子機器のプリン
ト基板等に収納できなかったり、全体のコストが高くな
ってしまう等の問題がある。

【００１１】本発明は、これらの問題点を解決するもの
で、その目的は、比較的簡単な構成で、実装スペースが
小さくて済み、低コストで、高い動作信頼性を確保する
ことが可能な低電圧検出を行う電圧調整回路を提供する
ことにある。

【００１２】

【課題を解決するための手段】前記目的を達成するため
に、本発明の低電圧検出を行う電圧調整回路は、電圧調
整用トランジスタと電圧設定用ツェナダイオードとを含
む電圧調整部、及び、電圧比較用トランジスタと出力ト
ランジスタとを含むリセット回路部を備え、電圧調整部
は、入力未調整電源電圧を電圧設定用ツェナダイオード
のツェナ電圧に基づいて電圧調整し、調整電圧を電源電
圧としてＣＰＵに加え、リセット回路部は、入力未調整
電源電圧が電圧調整部の調整電圧以下に低下したことを
検出し、その検出時にリセット信号を発生してＣＰＵに
加える手段を具備している。

【００１３】前記手段によれば、ＣＰＵに電源電圧を供
給する電圧調整部は、電圧調整用トランジスタと電圧設
定用ツェナダイオードと若干の抵抗とを用いた構成部品
点数の少ない簡単な汎用的な回路のもので済み、また、
ＣＰＵに選択的にリセット信号を供給するリセット回路
部は、電圧比較用トランジスタと出力トランジスタと若
干の抵抗とを用いた構成部品点数の少ない簡単な汎用的
な回路のもので済むので、全体の回路構成を極めて簡単
になり、小さい実装スペースで、低コストにすることが
可能になる。

【００１４】

【発明の実施の形態】本発明の実施の形態によれば、低
電圧検出を行う電圧調整回路は、少なくとも電圧調整用
トランジスタと電圧設定用ツェナダイオードとを備え、
入力未調整電源電圧をツェナダイオードのツェナ電圧に
基づいて調整し、調整電圧をＣＰＵに供給する電圧調整
部と、少なくとも電圧比較用トランジスタと出力トラン
ジスタとを備え、電圧比較用トランジスタにより未調整
電源電圧に依存した電圧とツェナダイオードのツェナ電
圧とを比較し、未調整電源電圧に依存した電圧がツェナ
電圧以下に低下したとき、出力トランジスタからＣＰＵ
にリセット信号を供給するリセット回路部とを有するも
のである。

【００１５】本発明の実施の形態の具体例において、電
圧調整部は、電圧調整用トランジスタのベースに電圧設
定用ツェナダイオードが接続され、そのコレクタに未調
整電源電圧に依存した電圧が供給され、そのエミッタか
ら調整電圧が出力されるものであり、リセット回路部
は、電圧比較用トランジスタのベースに電圧設定用ツェ
ナダイオードが接続され、そのエミッタに未調整電源電
圧が供給され、未調整電源電圧に依存した電圧が供給さ
れ、そのコレクタに出力トランジスタのベースが接続さ
れるものである。

【００１６】また、本発明の実施の形態の好適例におい
て、リセット回路部は、電圧比較用トランジスタのコレ
クタと出力トランジスタのベース間に配置された付加増
幅用トランジスタを備えるものである。

【００１７】かかる本発明の実施の形態によれば、電圧
調整部が、入力未調整電源電圧を電圧設定用ツェナダイ
オードのツェナ電圧に基づいて電圧調整し、調整電圧を
電源電圧としてＣＰＵに供給し、リセット回路部が、入
力未調整電源電圧が電圧調整部の調整電圧以下に低下し
たことを検出し、その検出時にリセット信号を発生して
ＣＰＵに供給するもので、いずれも、トランジスタ、ツ
ェナダイオード、抵抗だけを用い、少ない部品点数で構
成した簡単な汎用的な回路で足りることから、全体の回
路構成が極めて簡単になり、実装スペースが小さくな
り、低コストで製造できる他に、部品点数の低減によっ
て高い動作信頼性を確保することが可能になる。

【００１８】

【実施例】以下、本発明の実施例を図面を参照して説明
する。

【００１９】図１は、本発明による低電圧検出を行う電
圧調整回路の第１実施例を示す回路構成図である。

【００２０】図１に示されるように、低電圧検出を行う
電圧調整回路は、電圧調整部１と、リセット回路部２
と、未調整電源電圧が供給される電圧入力端子３と、調
整された調整電圧が出力され、中央処理ユニット（ＣＰ
Ｕ、図示なし）の電源端子に接続される電圧出力端子４
と、リセット信号が出力され、ＣＰＵのリセット端子に
接続されるリセット信号端子５とからなっている。この
場合、電圧調整部１は、電圧調整用トランジスタ６と、
電圧設定用ツェナダイオード７と、第１分圧抵抗８と、
第２分圧抵抗９とを備える。また、リセット回路部２
は、電圧比較用トランジスタ１０と、増幅用トランジス
タ１１と、出力トランジスタ１２と、第１直列抵抗１３
と、第２直列抵抗１４と、分路抵抗１５と、負荷抵抗１
６を備える。

【００２１】そして、電圧調整部１において、トランジ
スタ６は、エミッタが電圧出力端子４に接続され、コレ
クタが第１分圧抵抗８を介して電圧入力端子３に接続さ
れ、ベースがツェナダイオード７を介して接地接続さ
れ、コレクタとベース間に第２分圧抵抗９が接続されて
いる。また、リセット回路部２において、トランジスタ
１０は、エミッタがトランジスタ６のコレクタに接続さ
れ、コレクタが第２直列抵抗１４を介してトランジスタ
１１のベースに接続され、ベースが第１直列抵抗１３を
介してトランジスタ６のベースに接続されている。トラ
ンジスタ１１は、エミッタが接地接続され、コレクタが
負荷抵抗１６を介してトランジスタ１０のエミッタとト
ランジスタ１２のベースに接続され、ベースが分路抵抗
１５を介して接地接続されている。トランジスタ１２
は、エミッタが接地接続され、コレクタがリセット信号
端子５に接続されている。

【００２２】前記構成による低電圧検出を行う電圧調整
回路は、次のように動作する。

【００２３】ただし、この説明において、ツェナダイオ
ード７は５．６Ｖのツェナ電圧を有するもので、電圧入
力端子３に１２Ｖの未調整電源電圧が供給され、電圧出
力端子４から５Ｖの調整電圧が出力されるものとする。

【００２４】いま、電池（図示なし）等の電源装置から
電圧入力端子３に１２Ｖの未調整電源電圧が供給される
と、電圧調整部１においては、供給された１２Ｖの電圧
が第１分圧抵抗８と第２分圧抵抗９とツェナダイオード
７とによって分圧され、トランジスタ６のベースにツェ
ナダイオード７の５．６Ｖのツェナ電圧に等しい５．６
Ｖが得られ、トランジスタ６のコレクタに６．２Ｖ（こ
の電圧は、ツェナ電圧５．６Ｖにオン状態にあるトラン
ジスタ１０のベース・エミッタ接合電圧０．６Ｖを加え
たものに等しい）が得られる。このとき、トランジスタ
６は、オン状態になり、そのエミッタにはベース電圧
５．６Ｖからトランジスタ１０のベース・エミッタ接合
電圧０．６Ｖを差し引いた５Ｖの電圧が得られ、この５
Ｖの電圧が調整電圧として電圧出力端子４を介して図示
されていないＣＰＵの電源端子に供給される。また、リ
セット回路部２においては、前述のように、トランジス
タ１０がオン状態になったことにより、トランジスタ１
１もオン状態になってそのコレクタ電圧が接地電圧にほ
ぼ等しくなり、トランジスタ１２のベース電圧も接地電
圧にほぼ等しくなるので、トランジスタ１２がオフ状態
になり、リセット信号端子５にリセット信号が供給され
ない。

【００２５】ここで、電圧入力端子３に供給される未調
整電源電圧が変動し、１２Ｖから若干上昇した場合、も
しくは、１２Ｖから低下した場合においても、その未調
整電源電圧が第１分圧抵抗８と第２分圧抵抗９とツェナ
ダイオード７とによって分圧されたとき、ツェナダイオ
ード７の両端、即ち、トランジスタ６のベースに５．６
Ｖの電圧が得られ、かつ、トランジスタ６のコレクタ及
びトランジスタ１のエミッタに６．２Ｖが得られる間
は、電圧調整部１及びリセット回路部２の双方において
前述の動作と同じ動作が行われ、電圧出力端子４に５Ｖ
の調整電圧が供給され、リセット信号端子５にリセット
信号が供給されない。

【００２６】一方、電圧入力端子３に供給される未調整
電源電圧が大幅に変動し、１２Ｖよりも大幅に低い６．
２Ｖまたはそれ以下の電圧にまで低下すると、第１分圧
抵抗８と第２分圧抵抗９とツェナダイオード７を流れる
電流が少なくなる。このような状態になったとき、ま
ず、ツェナダイオード７の両端、即ち、トランジスタ６
のベースに５．６Ｖの電圧が得られ、トランジスタ６の
エミッタから５Ｖの調整電圧が出力される場合において
も、第２分圧抵抗９の端子間電圧がトランジスタ１０の
ベース・エミッタ接合電圧０．６Ｖ以下に低下し、それ
によりトランジスタ１０がオフ状態になる。そして、ト
ランジスタ１０がオフすることによってトランジスタ１
１もオフ状態になり、それによりトランジスタ１２がオ
ン状態になるので、リセット信号端子５から接地電圧に
等しいリセット信号がＣＰＵのリセット端子に供給さ
れ、ＣＰＵをリセットする。

【００２７】また、電圧入力端子３に供給される未調整
電源電圧がさらに低下して、５．６Ｖまたはそれ以下の
電圧にまで低下すると、第１分圧抵抗８と第２分圧抵抗
９とツェナダイオード７を流れる電流が微少になる。こ
のような状態になると、第２分圧抵抗９の端子間電圧が
トランジスタ１０のベース・エミッタ接合電圧０．６Ｖ
以下に低下するだけでなく、ツェナダイオード７の両
端、即ち、トランジスタ６のベースに５．６Ｖ以下の不
定値の電圧が得られ、トランジスタ６のエミッタに得ら
れる電圧も、５Ｖ以下の不定値の電圧になる。そして、
この場合は、前述の場合と同様に、リセット信号端子５
からリセット信号が出力され、このリセット信号がＣＰ
Ｕのリセット端子に供給され、ＣＰＵをリセットする。

【００２８】このように、第１実施例によれば、電圧入
力端子３に供給される１２Ｖの未調整電源電圧が、未調
整電源電圧に依存した電圧である６．２Ｖまたはそれ以
下の電圧にまで低下したとき、トランジスタ１０がオフ
するとともに、トランジスタ１２がオンして、リセット
信号がＣＰＵに供給されるので、ＣＰＵの電源電圧の低
下に基づくプログラム暴走が起きる直前にＣＰＵをリセ
ットすることができ、ＣＰＵの誤制御動作の発生を未然
に防ぐことができる。

【００２９】また、第１実施例によれば、電圧調整部１
及びリセット回路部２の双方を、若干量のトランジス
タ、ツェナダイオード、抵抗を用いた構成部品点数の少
ない簡単な汎用的な回路のもので足りるので、全体の回
路構成が極めて簡単であり、高い信頼性を有し、小さい
実装スペースで実装でき、低コストの低電圧検出を行う
電圧調整回路が得られる。

【００３０】なお、第１実施例の変形例として、ツェナ
ダイオード７に並列にコンデンサを接続してもよく、リ
セット回路部２の電圧比較用トランジスタ１０のベース
にツェナダイオード７とほぼ同じツェナ電圧を有する第
２のツェナダイオードを別途接続するようにしてもよ
い。また、増幅用トランジスタ１１は必ずしも必要なも
のでないが、増幅用トランジスタ１１を省いた際には、
電圧比較用トランジスタ１０のオフ時に出力トランジス
タ１２からリセット信号が出力されるような構成に適宜
変更する必要がある。

【００３１】次いで、図２は、本発明による低電圧検出
を行う電圧調整回路の第２実施例を示す回路構成図であ
る。

【００３２】図２において、図１に示された構成要素と
同じ構成要素については同じ符号を付けている。

【００３３】第２実施例と前記第１実施例との構成の違
いは、リセット回路部２において、第１実施例が増幅用
トランジスタ１１を用いているのに対し、第２実施例が
増幅用電界効果トランジスタ１７を用いている点、及
び、第１実施例が出力トランジスタ１２を用いているの
に対し、第２実施例が出力電界効果トランジスタ１８と
第３直列抵抗１９と第２分路抵抗２０を用いている点だ
けであって、その他に、第２実施例と第１実施例との間
に構成の違いはない。このため、第２実施例の構成につ
いては、これ以上の説明を省略する。

【００３４】また、第２実施例の動作は、既に述べた第
１実施例の動作と殆んど同じであり、第２実施例におい
て得られる効果も、既に述べた第１実施例において得ら
れる効果と殆んど同じであるので、第２実施例の動作、
及び、第２実施例によって得られる効果については、同
様にこれ以上の説明は省略する。

【００３５】

【発明の効果】以上のように、本発明によれば、ＣＰＵ
に電源電圧を供給する電圧調整部やＣＰＵに選択的にリ
セット信号を供給するリセット回路部は、いずれも、若
干量のトランジスタ、ツェナダイオード、抵抗を用いた
構成部品点数の少ない簡単な汎用的な回路のもので足り
るので、全体の回路構成を極めて簡単にすることができ
るだけでなく、小さい実装スペースで、低コストにする
ことが可能になり、その上、構成部品点数の少ないこと
から、高い信頼性を持った低電圧検出を行う電圧調整回
路を得ることができるという効果がある。

【図面の簡単な説明】

【図１】本発明による低電圧検出を行う電圧調整回路の
第１実施例を示す回路構成図である。

【図２】本発明による低電圧検出を行う電圧調整回路の
第２実施例を示す回路構成図である。

【図３】既知のＩＣ構成のリセット回路の一例を示すブ
ロック構成図である。

【符号の説明】

１ 電圧調整部 ２ リセット回路部 ３ 電圧入力端子 ４ 電圧出力端子 ５ リセット信号端子 ６ 電圧調整用トランジスタ ７ 電圧設定用ツェナダイオード ８ 第１分圧抵抗 ９ 第２分圧抵抗 １０ 電圧比較用トランジスタ １１ 増幅用トランジスタ １２ 出力トランジスタ １３ 第１直列抵抗 １４ 第２直列抵抗 １５ 分路抵抗 １６ 負荷抵抗 １７ 増幅用電界効果トランジスタ １８ 出力電界効果トランジスタ １９ 第３直列抵抗 ２０ 第２分路抵抗

Claims (4)

【特許請求の範囲】
1. 【請求項１】 少なくとも電圧調整用トランジスタと電
   圧設定用ツェナダイオードとを備え、入力未調整電源電
   圧を前記ツェナダイオードのツェナ電圧に基づいて調整
   し、調整電圧を中央処理ユニットに供給する電圧調整部
   と、少なくとも電圧比較用トランジスタと出力トランジ
   スタとを備え、前記電圧比較用トランジスタにより前記
   未調整電源電圧に依存した電圧と前記ツェナダイオード
   のツェナ電圧とを比較し、前記未調整電源電圧に依存し
   た電圧が前記ツェナ電圧以下に低下したとき、前記出力
   トランジスタから前記中央処理ユニットにリセット信号
   を供給するリセット回路部とを有することを特徴とする
   低電圧検出を行う電圧調整回路。
2. 【請求項２】 前記電圧調整部は、前記電圧調整用トラ
   ンジスタのベースに前記ツェナダイオードが接続され、
   そのコレクタに前記未調整電源電圧に依存した電圧が供
   給され、そのエミッタから前記調整電圧が出力されるこ
   とを特徴とする請求項１に記載の低電圧検出を行う電圧
   調整回路。
3. 【請求項３】 前記リセット回路部は、電圧比較用トラ
   ンジスタのベースに前記ツェナダイオードが接続され、
   そのエミッタに未調整電源電圧が供給され、前記未調整
   電源電圧に依存した電圧が供給され、そのコレクタに前
   記出力トランジスタのベースが接続されることを特徴と
   する請求項１に記載の低電圧検出を行う電圧調整回路。
4. 【請求項４】 前記リセット回路部は、前記電圧比較用
   トランジスタのコレクタと前記出力トランジスタのベー
   ス間に配置された付加増幅用トランジスタを備えること
   を特徴とする請求項３に記載の低電圧検出を行う電圧調
   整回路。