JPH1090640A - 薄膜の製造方法及びその製造装置 - Google Patents

薄膜の製造方法及びその製造装置

Info

Publication number
JPH1090640A
JPH1090640A JP24328296A JP24328296A JPH1090640A JP H1090640 A JPH1090640 A JP H1090640A JP 24328296 A JP24328296 A JP 24328296A JP 24328296 A JP24328296 A JP 24328296A JP H1090640 A JPH1090640 A JP H1090640A
Authority
JP
Japan
Prior art keywords
insulating substrate
support
substrate
thin film
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24328296A
Other languages
English (en)
Inventor
Takaaki Kamimura
孝明 上村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP24328296A priority Critical patent/JPH1090640A/ja
Publication of JPH1090640A publication Critical patent/JPH1090640A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【課題】成膜された基板の割れが防止され、工程歩留ま
り良く製造することが可能な薄膜の製造方法及びその製
造装置を提供することにある。 【解決手段】原料ガスがガス供給系22から導入され、
この原料ガスを電界中で活性化させてプラズマを発生さ
せ、絶縁性基板28上に薄膜を形成させる薄膜の製造方
法において、絶縁性基板28を支持台30上に配置する
工程と、電界中で活性化された原料ガスにより絶縁性基
板28上に薄膜を形成する工程と、絶縁性基板28と支
持台30との間に生じている静電気力を緩和するプラズ
マ雰囲気中で、支持台30に備えられたピン32を複数
段階に分けて押し上げることにより絶縁性基板28と支
持台30とを剥離する工程と、を有することを特徴とす
る薄膜の製造方法及びこの製造方法に適用される製造装
置。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、薄膜の製造方法
及びその製造装置に係り、特に、プラズマCVD(Chem
ical Vapor Deposition )を利用した成膜方法及びその
装置に関する。
【0002】
【従来の技術】従来、半導体薄膜や絶縁膜をはじめ、各
種薄膜の形成にCVD(Chemical Vapor Deposition )
法が用いられている。CVD法には、原料ガスを活性化
するために、熱を用いるもの、光を用いるもの、プラズ
マ反応を用いるもの、さらには、電子サイクロトロン共
鳴を用いるものなどが知られている。中でも、プラズマ
反応を利用するプラズマCVD法は、均質で、比較的生
産性よく薄膜の形成が可能であることから、各種分野で
利用されている。
【0003】薄膜トランジスタを用いた液晶ディスプレ
イ(TFT−LCD)等では、ガラス基板などの絶縁基
板上に、アモルファスシリコンなどの半導体薄膜やシリ
コンナイトライドなどの絶縁膜をプラズマCVD法によ
り形成している。近年、TFT−LCD用のプラズマC
VD装置として、設置面積が小さく、メンテナンスが容
易な枚葉式プラズマCVD装置が開発され、量産ライン
に適用されつつある。枚葉式プラズマCVD装置は、所
定の処理が施される所定枚数のガラス基板を収納するた
めのロードロックチャンバ、ガラス基板を予備加熱する
基板プレヒートチャンバ、ガラス基板上に薄膜を形成す
るために所定の処理を施すプロセスチャンバ、及びロー
ドロックチャンバからガラス基板を1枚ずつ取り出して
各チャンバに搬送する真空ロボットを含む本体搬送チャ
ンバを有する。
【0004】枚葉式プラズマCVD装置は、トレイを用
いずにガラス基板のみを1枚ずつ搬送してプロセスチャ
ンバにおいて成膜する方式である。成膜工程では、1枚
のガラス基板が搬送チャンバの真空ロボットによりプロ
セスチャンバ内に搬送され、プロセスチャンバ内に備え
られ、導電性を有するサセプタ上に載置される。続い
て、プロセスチャンバにおいて、プラズマCVDにより
ガラス基板上に所定の組成の薄膜が形成される。そし
て、薄膜形成後、サセプタからガラス基板が剥離され、
真空ロボットによりこのガラス基板がプロセスチャンバ
から搬送チャンバに搬送され、さらに、他のチャンバに
搬送される。
【0005】
【発明が解決しようとする課題】しかしながら、この枚
葉式プラズマCVD装置では、プロセスチャンバにおい
てガラス基板上に薄膜が形成された後、ガラス基板をプ
ロセスチャンバから搬送チャンバへ搬送する際に、プロ
セスチャンバを真空に保持し、サセプタに備えられたピ
ンによりガラス基板がサセプタから剥離されるが、その
際に、静電気によりガラス基板とサセプタとが吸着して
いるため、ガラス基板がサセプタから剥離され難いとい
う不具合が生じる。さらに、ピンにより強制的にガラス
基板を剥離しようとすると、ガラス基板が割れる可能性
が高いという問題がある。これは、基板の材質がガラ
ス、樹脂などの絶縁体であるため、帯電され易いという
性質に基づくものである。
【0006】従って、この発明の目的は、上述したよう
な事情に鑑み成されたものであって、成膜された基板の
割れが防止され、工程歩留まり良く製造することが可能
な薄膜の製造方法及びその製造装置を提供することにあ
る。
【0007】
【課題を解決するための手段】この発明は、上記問題点
に基づきなされたもので、原料ガスが導入され、この原
料ガスを電界中で活性化させてプラズマを発生させ、絶
縁性基板上に薄膜を形成させる薄膜の製造方法におい
て、絶縁性基板を支持台上に配置する工程と、電界中で
活性化された原料ガスにより前記絶縁性基板上に薄膜を
形成する工程と、 前記絶縁性基板と前記支持台との間
に生じている静電気力を緩和するプラズマ雰囲気中で、
前記絶縁性基板と前記支持台とを剥離する工程と、を有
することを特徴とする薄膜の製造方法を提供するもので
ある。
【0008】また、この発明によれば、絶縁性基板を支
持すると共に、接地されている支持手段と、前記支持手
段に設けられ、前記絶縁性基板に対して垂直下方に貫通
され、段階的に垂直上方に駆動されて前記支持手段から
前記絶縁性基板を押し上げる押し上げ手段と、前記支持
手段に支持されている絶縁性基板に対向して配置され、
前記支持手段との間で高周波電界を発生させるために高
周波電源に接続された電極部と、前記支持手段及び電極
部を収容すると共に、原料ガスを供給するガス供給部に
接続される供給孔、及び真空ポンプに接続されてガスを
排気する排気孔が形成された反応容器と、を有する薄膜
の製造装置であって、前記反応容器に原料ガスが導入さ
れ、この原料ガスを高周波電界中で活性化させて前記支
持手段に支持されている絶縁性基板上に薄膜を形成さ
せ、前記絶縁性基板と前記支持手段との間に生じている
静電気力を緩和するプラズマ雰囲気中で前記押し上げ手
段を段階的に垂直上方に駆動することにより絶縁性基板
がその外周部から段階的に押し上げられて絶縁性基板と
支持手段とが剥離されることを特徴とする薄膜の製造装
置が提供される。
【0009】さらに、この発明によれば 複数の絶縁性
基板を収納する収納部、絶縁性基板を予備加熱する予備
加熱部、原料ガスをプラズマ化して絶縁性基板上に薄膜
を形成する成膜部、及び収納部から絶縁性基板を1枚ず
つ取り出して予備加熱部及び成膜部に搬送する搬送部と
を有する枚葉式プラズマCVD装置において、絶縁性基
板を支持すると共に、接地されている支持手段と、前記
支持手段に設けられ、前記絶縁性基板に対して垂直下方
に貫通され、段階的に垂直上方に駆動されて前記支持手
段から前記絶縁性基板を押し上げる押し上げ手段と、前
記支持手段に支持されている絶縁性基板に対向して配置
され、前記支持手段との間で高周波電界を発生させるた
めに高周波電源に接続された電極部と、前記支持手段及
び電極部を収容すると共に、原料ガスを供給するガス供
給部に接続される供給孔、及び真空ポンプに接続されて
ガスを排気する排気孔が形成された反応容器と、を有す
る成膜部であって、前記反応容器に原料ガスが導入さ
れ、この原料ガスを高周波電界中で活性化させて前記支
持手段に支持されている絶縁性基板上に薄膜を形成さ
せ、前記絶縁性基板と前記支持手段との間に生じている
静電気力を緩和するプラズマ雰囲気中で前記押し上げ手
段を5段階以上に分けて垂直上方に駆動することにより
絶縁性基板がその外周部から段階的に押し上げられて絶
縁性基板と支持手段とが剥離されることを特徴とする薄
膜の製造装置が提供される。
【0010】この発明によれば、絶縁性基板に薄膜が形
成された後、水素プラズマ雰囲気中で絶縁性基板が支持
台から剥離される。成膜後の絶縁性基板は帯電されて支
持台に吸着されているが、水素プラズマが絶縁性基板に
帯電されている電荷と中和するため、絶縁性基板が支持
台から剥離され易くなる。また、水素プラズマは、絶縁
性基板上に形成された薄膜にダメージを与えるおそれが
なく、さらに、表面浄化作用も有する。
【0011】また、この発明によれば、水素プラズマ雰
囲気中において、支持台に備えられている押し上げピン
を複数段階に分けて上昇させて絶縁性基板を支持台から
剥離する。この押し上げピンを上昇させることにより、
絶縁性基板の外周部が押し上げられて支持台との間に間
隙が形成される。水素プラズマにより、その間隙の電荷
が中和される。さらに押し上げピンを上昇させることに
より、絶縁性基板の外周部に形成された間隙が拡大さ
れ、さらに水素プラズマによりその間隙の電荷が中和さ
れる。このように複数段階に分けて、好ましくは5段階
以上に分けて段階的に絶縁性基板を支持台から剥離する
ことにより、絶縁性基板の割れが防止される。
【0012】
【発明の実施の形態】以下、図面を参照してこの発明の
薄膜の製造方法及びその製造装置の実施の形態について
詳細に説明する。図1は、この発明の薄膜の製造方法及
びその製造装置に適用される枚葉式プラズマCVD装置
の外観を示す図である。この枚葉式プラズマCVD装置
10は、所定の処理が施される所定枚数のガラス基板を
収納するためのロードロックチャンバ12、ガラス基板
を予備加熱する基板プレヒートチャンバ14、ガラス基
板に所定の処理を施すプロセスチャンバ16、及びロー
ドロックチャンバ12からガラス基板を1枚ずつ取り出
して各チャンバに搬送する真空ロボットを含む本体搬送
チャンバ18を有する。ロードロックチャンバ18は、
例えば12枚のガラス基板を収納可能なカセットを備え
ている。
【0013】また、この枚葉式プラズマCVD装置10
は、所定枚数、例えば24枚のガラス基板を収納可能で
あるとともにCVD装置10の外部に配置されたカセッ
トから、ガラス基板を1枚ずつ取り出してロードロック
チャンバ12内のカセットにロード/アンロードする基
板搬送ロボット(図示しない)を有する。
【0014】インプット用カセットに収容されたガラス
基板は、基板搬送ロボットにより1枚ずつ取り出され、
ロードロックチャンバ12内のカセットにロードされ
る。ロードロックチャンバ12にロードされたガラス基
板は、本体搬送チャンバ18の真空ロボットにより、基
板プレヒートチャンバ14に搬送される。ガラス基板
は、基板プレヒートチャンバ14において、予備加熱さ
れた後、真空ロボットによりプロセスチャンバ16に搬
送される。このガラス基板には、プロセスチャンバ16
においてプラズマCVD法により、例えば、ゲート絶縁
膜、アモルファスシリコン膜、シリコンナイトライド等
が積層される。続いて、このガラス基板は、真空ロボッ
トによりロードロックチャンバ12に収容される。そし
て、ガラス基板は、基板搬送ロボットによりロードロッ
クチャンバ12からアンロードされ、アウトプット用カ
セットに収納されて次の処理装置に搬送される。
【0015】なお、インプット用カセットとアウトプッ
ト用カセットとは、説明の便宜上、異なる名称とした
が、同一のカセットを用いている。図2には、図1に示
したプロセスチャンバの断面が概略的に示されている。
プロセスチャンバ16は、ゲートバルブ20を介して搬
送チャンバ18に接続されている。このプロセスチャン
バ16は、アルミナ(Al23 )が表面に被着されて
成るアルミニウム(Al)によって形成されている。ま
た、このプロセスチャンバ16には、シラン(SiH
4 )、水素(H2 )、窒素(N2 )、及びアンモニア
(NH3 )などの各原料ガス、及び三フッ化窒素(NF
3 )、アルゴン(Ar)等のクリーニングガスをそれぞ
れバルブを介して供給するガス供給系22、プロセスチ
ャンバ16内のガスを排気する真空ポンプを含む排気系
24、及びプロセスチャンバ16に高周波電圧を供給す
る電源系26が接続されている。
【0016】また、プロセスチャンバ16には、一主平
面上に基板28が載置されるサセプタ30、基板28を
サセプタ30から剥離するための押し上げピン32、押
し上げピン32を押し上げるプレート34、及び高周波
電界を発生させる高周波電極36が備えられている。さ
らに、プロセスチャンバ16には、ガス供給系22から
ガスが導入される導入孔、及び排気系24に接続される
排気孔が形成されている。
【0017】サセプタ30は、アルミニウムによって形
成され、その表面にはアルミナが被着されている。ま
た、サセプタ30の内部には、基板の温度を制御するた
めのヒータ38が備えられている。さらに、サセプタ3
0は、高周波電極36に対向して上下動可能に設けら
れ、グランド電位に接続されて、高周波電極36の対向
電極として機能する。
【0018】複数の押し上げピン32は、サセプタ30
を貫通して設けられ、サセプタ30の下方にはプレート
34が備えられている。サセプタ30が下降されること
により、複数の押し上げピン32がプレート34によっ
て同時に押し上げられる。この押し上げピン32を駆動
することにより、ガラス基板28がサセプタ30に載置
され、ガラス基板28に所定の処理が施されると、ガラ
ス基板がサセプタ30から引き離される。
【0019】高周波電極36は、アルミニウムによって
形成され、その表面にはアルミナが被着されている。ま
た、高周波電極36は、導入孔から導入されるガスをプ
ロセスチャンバ16内に均一に拡散させる吹き出し孔3
7を備えている。さらに、この高周波電極36は、電源
系26に接続されて高周波電圧が供給されている。
【0020】一方、搬送チャンバ18には、基板を1枚
ずつ搬送するための真空ロボット40が備えられてい
る。この真空ロボット40は、伸縮自在に設けられたア
ーム部42、及びこのアーム部42の先端に設けられて
いるハンド部44を有する。この真空ロボット40によ
り、図1に示したロードロックチャンバ12に収納され
ているインプット用カセットから、ガラス基板が1枚ず
つ取り出され、各ゲートバルブを介して所定のチャンバ
に搬送される。チャンバにおいて、処理が完了したガラ
ス基板は、再びこの真空ロボット40によりロードロッ
クチャンバ12のカセットに収容される。
【0021】次に、このようなプラズマCVD装置を用
いて、基板上にアモルファスシリコン膜やシリコンナイ
トライド膜を形成する方法を例として、図1及び図2を
参照しながらプラズマCVD装置の動作について詳細に
説明する。
【0022】まず、搬送チャンバ18内の真空ロボット
40のアーム部42が伸ばされ、ハンド部44がロード
ロックチャンバ12内のカセットから1枚のガラス基板
28を取り出し、アーム部42を縮めることで搬送チャ
ンバ18にこのガラス基板28が搬送される。次に、ゲ
ートバルブ20が開放され、再びアーム部42が伸ばさ
れてガラス基板28がこのゲートバルブ20を介してプ
ロセスチャンバ16内に導入される。ガラス基板28
は、押し上げられた状態のピン32上に配置され、真空
ロボット40のアーム部42が縮められてプロセスチャ
ンバ16から排出された後にゲートバルブ20が閉鎖さ
れる。ガラス基板28は、ピン32が降下される、すな
わちサセプタ30を上昇させることによりサセプタ30
上に載置される。次に、サセプタ30を上下方向に駆動
することにより、高周波電極36とサセプタ30との間
の電極間距離が24mmに調整される。また、ガス供給
系22からプロセスチャンバ16内にシラン;400sc
cm及び水素;1400sccmが導入される。さらにプロセ
スチャンバ16内の圧力が1Torrに調圧された後、
電源系26から高周波電極36に300Wの電力が供給
されて放電させる。シラン及び水素は、放電により活性
化され、プラズマ生成物としてのアモルファスシリコン
が生成されガラス基板上に析出される。このようなプラ
ズマCVDにより、同様に、原料ガスとしてシラン、ア
ンモニア、窒素を用いて所定の条件で放電させることに
よりシリコンナイトライド膜が形成される。また、シリ
コンナイトライド膜とアモルファスシリコン膜との積層
膜も形成できる。さらに、原料ガスとしてシラン、亜酸
化窒素、窒素を用いることにより、シリコン酸化膜、シ
リコン酸窒化膜が形成できる。またさらに、原料ガスと
してシラン、フォスフィン、水素を用いることにより、
n型アモルファスシリコン膜が形成できる。
【0023】このようにして、プラズマCVDにより、
ガラス基板28上に所定の組成を有する薄膜が形成さ
れ、成膜工程が完了すると、以下のようにしてガラス基
板がサセプタから剥離される。即ち、電極間距離が24
mmに保持された状態で、ガス供給系22から水素;1
400sccmがプロセスチャンバ16内に導入される。ま
た、プロセスチャンバ16内の圧力が0.2Torrに
調整された後、電源系26から高周波電極36に150
Wの電力が供給されて、5秒間放電させる(第1段
階)。続いて、放電を継続させた状態でサセプタ30を
降下させて実質的に押し上げピン32がプレート34に
より押し上げられ、電極間距離が33mmに設定されて
2秒間保持される(第2段階)。この時、ガラス基板2
8は静電気力によりサセプタ30に吸着されているた
め、ピン32が位置しているガラス基板28の外周部が
押し上げられる。続いて、この放電状態の下で、サセプ
タ30をさらに降下させて押し上げピンが押し上げら
れ、電極間距離が41mmに設定されて2秒間保持され
る(第3段階)。次に、放電を継続させた状態で、さら
にサセプタ30を降下させ、電極間距離が50mmに設
定されて6秒間保持される(第4段階)。この時、押し
上げピン32がさらに押し上げられて、ガラス基板28
がサセプタ30から剥離される。ガラス基板28とサセ
プタ30との間の距離は9mmである。さらに、放電を
継続させた状態でサセプタ30が降下され、電極間距離
が52mmに設定されて5秒間保持される(第5段
階)。この時、ガラス基板28は押し上げピン32によ
り、さらに押し上げられ、ガラス基板28とサセプタ3
0との間の距離は11mmである。
【0024】この剥離工程は、プロセスチャンバを減圧
状態に維持して水素ガスを導入し、放電を生じさせるこ
とにより水素プラズマを生じさせ、この水素プラズマ中
でガラス基板をサセプタから剥離するものである。サセ
プタ上に載置されているガラス基板は、帯電された状態
にあり、サセプタとガラス基板とが電荷の作用により吸
着されている。プラズマ中では、水素イオンが発生する
ため、帯電されているガラス基板の電荷が中和されて帯
電量が減少され、サセプタとガラス基板との吸着が緩和
される。したがって、水素プラズマ雰囲気中で電荷を中
和しつつ、徐々に(段階的に)押し上げピンを上昇させ
ることにより、ガラス基板がその外周側から押し上げら
れ、ガラス基板とサセプタとの間に間隙を形成させる。
さらに放電を継続させて水素プラズマを生成しながら、
この間隙の電荷も中和してガラス基板とサセプタとの吸
着を緩和させる。このようにして、ガラス基板とサセプ
タとの間に形成された間隙が徐々に拡大されてガラス基
板がサセプタから剥離される。
【0025】なお、水素プラズマを用いずに、ガラス基
板をサセプタから剥離した場合には、10枚ごとに5枚
の割合でガラス基板の割れが発生した。また、水素プラ
ズマを用いて2段階でガラス基板をサセプタから剥離し
た場合には、1000枚毎に1枚の割合でガラス基板の
割れが発生した。この実施の形態のように、水素プラズ
マを用いて、5段階でガラス基板を剥離した場合には、
ガラス基板の割れが発生する割合は、1000枚毎にほ
ぼ0回であった。したがって、この実施の形態で示した
ように、水素プラズマ雰囲気中で5段階でガラス基板が
サセプタから剥離されることが好ましいが、ガラス基板
のサイズ、ガスの供給量、放電時間などの種々の条件を
最適化することにより、段階数を減らすことも可能であ
る。
【0026】また、この実施の形態では、ガラス基板の
剥離工程で用いられるプラズマガスとして、成膜に影響
を与えないように質量が小さい水素ガスが最適である
が、窒素などの他のガスが用いられてもよい。
【0027】このようにガラス基板がサセプタから剥離
された後、放電が停止され、プロセスチャンバ16内の
ガスが排気孔を介して排気される。続いて、ゲートバル
ブ20が開放され、真空ロボット40のアーム部42が
プロセスチャンバ16に向けて伸ばされて、ハンド部4
4がガラス基板28とサセプタ30との間に挿入され
る。続いて、押し上げピン32を降下させてガラス基板
28をハンド部上に載置させた後、アーム部42が縮め
られて搬送チャンバ18内にガラス基板が収容される。
そして、ゲートバルブ20が閉鎖される。成膜が完了し
たガラス基板は、ロードロックチャンバのカセットに収
納される。そして、このガラス基板28は、他の処理工
程が必要な場合には、さらに他の処理装置に搬送され、
所定の処理が施される。
【0028】次に、この方法を薄膜トランジスタ(以
下、TFTと略称する)の製造方法に適用した例につい
て説明する。図3は、アクティブマトリクス型表示装置
用アレイ基板の一部概略正面図であり、図4は、製造プ
ロセスを説明するための図3中a−a’線に沿って切断
した概略断面図である。
【0029】このアクティブマトリクス型表示装置用ア
レイ基板101は、透明なガラス基板100上に複数本
のアルミニウム(Al)から成る信号線151と、この
信号線151と直交する複数本のモリブデン−タンタル
(Mo−Ta)合金膜から成る走査線105とがマトリ
クス状に配置され、信号線151と走査線105とによ
って囲まれる領域内にI.T.O.(Indium Tin Oxid
e)から成る透明な画素電極161が配置されている。
【0030】信号線151と走査線105との交差部分
には、走査線105自体をゲート電極103(図4中
(f)参照)とした逆スタガ構造のTFT159が配置
されている。
【0031】このTFT159は、図4中(f)に示す
ように、ゲート電極103上に、酸化シリコン(SiO
2 )膜からなる第1ゲート絶縁膜111、シリコンナイ
トライド(SiNx )膜からなる第2ゲート絶縁膜11
3、第1ゲート絶縁膜111及び第2ゲート絶縁膜11
3上に配置されるアモルファスシリコン(a−Si:
H)薄膜から成る半導体薄膜123、半導体薄膜123
上にゲート電極103に自己整合された第1及び第2チ
ャネル保護膜133、137、半導体薄膜123に低抵
抗半導体膜143、145を介して電気的に接続される
ソース電極155および信号線151と一体のドレイン
電極153が配置されて成っている。
【0032】ところで、この第1及び第2チャネル保護
膜133、137は、シリコンナイトライド(SiN
x )膜と酸素含有シリコンナイトライド(SiNx
y )膜とから成り、それぞれ3000オングストロー
ム、200オングストロームの膜厚で積層して配置され
ている。
【0033】また、このアクティブマトリクス型表示装
置用アレイ基板101は、透明なガラス基板100上
に、走査線105と略平行して配置される、走査線10
5と同一材料から成るMo−Ta合金膜から成る補助容
量線107を備え、補助容量線107と、補助容量線1
07と第1及び第2ゲート絶縁膜111、113を介し
て配置される画素電極161との間で補助容量(CS)を
形成している。
【0034】次に、このアクティブマトリクス型表示装
置用アレイ基板101の製造方法について図4を参照し
て説明する。まず、図4(a)に示すように、ガラス基
板100の一主面上にMo−Ta合金膜をスパッターに
よって被着し、これを複数本のストライプ状にパターン
ニングして一部をゲート電極103と成す走査線105
(図3参照)並びに補助容量線107を形成し、更にゲ
ート電極103および補助容量線107上に第1ゲート
絶縁膜111として酸化シリコン(SiO2 )膜を堆積
する。
【0035】次に、このゲート電極103,走査線10
5,補助容量線107および第1ゲート絶縁膜111が
配設されたガラス基板100を例えば24枚収納するカ
セット単位でロードロックチャンバ12の近傍まで搬送
され、このカセットから各ガラス基板100が図1及び
図2に示した枚葉式プラズマCVD(Chemical VaporDi
position )装置10のロードロックチャンバ12内に
設けられた12枚のガラス基板を収納可能なカセットに
搬送される。そして、ロードトックチャンバ12の内部
が排気され、真空に近い状態に維持される。さらに、上
述したように、搬送チャンバ18内の真空ロボット40
により、ロードロックチャンバ12のカセットからガラ
ス基板100が1枚ずつ取り出され、搬送チャンバ18
内に一旦搬送された後、所定のプロセスチャンバ16に
搬送される。プロセスチャンバ16に搬送されたガラス
基板100は、サセプタ30上に配置される。続いて原
料ガスとして200sccmの流量のシラン(SiH4 )、
1000sccmの流量のアンモニア(NH3 )、7000
sccmの流量の窒素(N2 )をプロセスチャンバ16内に
導入すると共に、プロセスチャンバ16内を1Torrに維
持し、更にガラス基板温度を330℃まで上昇させる。
そして、1300Wの高周波電圧を供給し、これにより
シラン(SiH4 )およびアンモニア(NH3 )をプラ
ズマ励起させてシリコンナイトライド(SiNx )を第
2ゲート絶縁膜113として500オングストロームの
膜厚で堆積させる。
【0036】この後、原料ガスを400sccmの流量のシ
ラン(SiH4 )、1400sccmの流量の水素(H2
にガスを切り換えてプロセスチャンバ内に導入し、更に
150Wの高周波電力を供給して、第2ゲート絶縁膜1
13上にa−Si:H薄膜121を500オングストロ
ームの膜厚で堆積させる。尚、a−Si:H薄膜121
の堆積に際してもプロセスチャンバ内を1Torrに維持す
る。
【0037】再び、原料ガスとして200sccmの流量の
シラン(SiH4 )、1000sccmの流量のアンモニア
(NH3 )、キャリアガスとして7000sccmの流量の
窒素(N2 )をプロセスチャンバ内に導入すると共に、
1300Wの高周波電圧を供給して、シリコンナイトラ
イド(SiNx )131を3000オングストロームの
膜厚で堆積させる。尚、シリコンナイトライド(SiN
x )131の堆積に際してもプロセスチャンバ内は同様
の1Torrに維持する。
【0038】また、原料ガスとして200sccmの流量の
シラン(SiH4 )、1000sccmの流量のアンモニア
(NH3 )、キャリアガスとして7000sccmの流量の
窒素(N2 )、更に1200sccmの流量の亜酸化窒素を
プロセスチャンバ内に導入すると共に、1300Wの高
周波電圧を供給して、XPS(X線光電子分光)により
測定したところ、膜中に原子比で30atm%以上の35at
m%の酸素を含有する酸素含有シリコンナイトライド(S
iNxy )135を200オングストロームの膜厚で
堆積させる。尚、酸素含有シリコンナイトライド(Si
xy )135の堆積に際してもプロセスチャンバ内
は同様の1Torrに維持する。
【0039】以上のようにして、図4(b)に示すよう
に、第1ゲート絶縁膜111としてシリコン酸化膜を含
む基板100上にシリコンナイトライド(SiNx )膜
から成る第2ゲート絶縁膜113,a−Si:H薄膜1
21,シリコンナイトライド(SiNx )131及び酸
素含有シリコンナイトライド(SiNxy )135の
4層を連続して堆積させた後、プロセスチャンバ内を減
圧し、排気する。続いて、上述したように、ガラス基板
100がサセプタ30から剥離される。すなわち、水素
ガスを1400sccmの流量でプロセスチャンバ16内に
導入し、プロセスチャンバ16内の圧力が0.2Tor
rに調整された後、電源系26から高周波電極36に1
50Wの電力が供給されて、5秒間放電させる(第1段
階)。続いて、放電を継続させた状態でサセプタ30を
降下させて実質的に押し上げピン32が押し上げられ、
電極間距離が33mmに設定されて2秒間保持される
(第2段階)。続いて、この放電状態の下で、サセプタ
30をさらに降下させて押し上げピンが押し上げられ、
電極間距離が41mmに設定されて2秒間保持される
(第3段階)。次に、放電を継続させた状態で、さらに
サセプタ30を降下させ電極間距離が50mmに設定さ
れて6秒間保持される(第4段階)。さらに、放電を継
続させた状態でサセプタ30が降下され、電極間距離が
52mmに設定されて5秒間保持される(第5段階)。
このようにしてガラス基板がサセプタ30から剥離され
た後、ゲートバルブ20が開放され、真空ロボット40
によりガラス基板100がプロセスチャンバ16から排
出され、ロードロックチャンバに収納される。
【0040】この後、ガラス基板100は他の処理装置
に搬送され、酸素含有シリコンナイトライド(SiNx
y )135上にグレゾール・ノボラック系レジンを主
体とするフォトレジストをスピンコーターにより塗布
し、ゲート電極103をマスクとしてガラス基板100
の裏側から光を照射し、更にガラス基板100正面から
マスクを介して光を照射することにより、フォトレジス
トを感光させ、図4(c)に示すように、ゲート電極1
03に対応する領域のフォトレジスト139を残しシリ
コンナイトライド(SiNx )131及び酸素含有シリ
コンナイトライド(SiNxy )135をフォトレジ
スト139をマスクとしてパターニングし第1チャネル
保護膜133及び第2チャネル保護膜137を形成す
る。
【0041】この後、図4(d)に示すように、第1チ
ャネル保護膜133及び第2チャネル保護膜137上の
フォトレジスト139を剥離液により除去する。また、
a−Si:H薄膜121表面を希フッ酸液中で洗浄した
後、このガラス基板100は再びプラズマCVD装置に
搬送され、同様のプラズマCVD法により、n型アモル
ファスシリコン(n+ a−Si:H)薄膜140を堆積
する。このときのプラズマCVD装置の動作は、上述し
た通りである。尚、上記した洗浄に際し、第2チャネル
保護膜137の膜厚によっては、第2チャネル保護膜1
37全体が除去されることがあるが、第2チャネル保護
膜137は残存しても、また除去されてもかまわない。
しかしながら、第2チャネル保護膜137は、第1チャ
ネル保護膜133の誘電率が6程度であるのに対して4
程度と小さく、このため第1チャネル保護膜133及び
第2チャネル保護膜137を介してソース電極やドレイ
ン電極とゲート電極との間で形成される寄生容量をより
軽減できるため、第2チャネル保護膜137は残存する
方が良い。
【0042】しかる後、図4(e)に示すようにパター
ニングして島状のn+ a−Si:H薄膜141及び半導
体薄膜123を形成し、更にI.T.O.膜を成膜、パ
ターニングして画素電極161を形成する。
【0043】更に、図4(f)に示すように、アルミニ
ウムを被着し、パターニングしてソース電極153およ
びドレイン電極155をそれぞれ形成してアクティブマ
トリクス型表示装置用アレイ基板101を作成した。
尚、ソース、ドレイン電極153、155の形成時に、
島状のn+ a−Si:H薄膜141も同時にパターニン
グして低抵抗半導体膜143、145とした。
【0044】なお、このソース電極153及びドレイン
電極155が形成された後、これらの電極表面に、プラ
ズマCVD法により、シリコンナイトライド膜の保護膜
が形成されてもよい。
【0045】このようなTFTの製造方法において、プ
ラズマCVD法によりアモルファスシリコン膜やシリコ
ンナイトライド膜などの薄膜が形成される工程で、上述
したようなプラズマガス雰囲気中で段階的にガラス基板
がサセプタから剥離される方法を用いることにより、ガ
ラス基板の割れが防止され、例えば薄膜トランジスタを
用いた液晶ディスプレイなどの製造工程における歩留ま
りを向上させることができる。
【0046】なお、この実施の形態では、サセプタから
剥離される基板がガラス基板である場合について述べた
が、基板の材質は樹脂などの他の絶縁性の材質であって
もよい。
【0047】
【発明の効果】以上説明したように、この発明の薄膜の
製造方法及びその製造装置によれば、水素プラズマ雰囲
気中において、薄膜が形成された基板がサセプタに備え
られた押し上げピンにより段階的に押し上げられ、基板
がサセプタから剥離される。したがって、基板とサセプ
タとの間の静電気力が緩和され、基板がサセプタから剥
離され易くなるため、成膜された基板の割れが防止さ
れ、工程歩留まり良く製造することができる。
【図面の簡単な説明】
【図1】図1は、この発明の薄膜の製造方法及びその製
造装置に適用される枚葉式プラズマCVD装置の外観を
示す図である。
【図2】図2は、図1に示した枚葉式プラズマCVD装
置に含まれるプロセスチャンバを概略的に示す断面図で
ある。
【図3】図3は、この発明の薄膜の製造方法で製造され
るアレイ基板の一例を示す一部概略正面図である。
【図4】図4は、この発明の製造プロセスを説明するた
めの図である。
【符号の説明】
10…枚葉式プラズマCVD装置 12…ロードロックチャンバ 14…プレヒートチャンバ 16…プロセスチャンバ 18…搬送チャンバ 20…ゲートバルブ 22…ガス供給系 24…排気系 26…電源系 28…基板 30…サセプタ 32…押し上げピン 34…プレート 36…高周波電極 40…真空ロボット

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】原料ガスが導入され、この原料ガスを電界
    中で活性化させてプラズマを発生させ、絶縁性基板上に
    薄膜を形成させる薄膜の製造方法において、 絶縁性基板を支持台上に配置する工程と、 電界中で活性化された原料ガスにより前記絶縁性基板上
    に薄膜を形成する工程と、 前記絶縁性基板と前記支持台との間に生じている静電気
    力を緩和するプラズマ雰囲気中で、前記絶縁性基板と前
    記支持台とを剥離する工程と、 を有することを特徴とする薄膜の製造方法。
  2. 【請求項2】前記絶縁性基板と前記支持台とを剥離する
    工程は、水素ガスを導入して電界中で活性化させること
    により発生される水素プラズマ雰囲気中で実行されるこ
    とを特徴とする請求項1に記載の薄膜の製造方法。
  3. 【請求項3】前記絶縁性基板と前記支持台とを剥離する
    工程は、絶縁性基板と支持台との間に複数段階に分けて
    間隙を形成し、これを拡大することにより支持台から絶
    縁性基板を剥離することを特徴とする請求項2に記載の
    薄膜の形成方法。
  4. 【請求項4】前記絶縁性基板と前記支持台とを剥離する
    工程は、支持台に備えられたピンを複数段階に分けて押
    し上げることにより絶縁性基板がその外周部から段階的
    に押し上げられて、絶縁性基板と支持台との間の間隙が
    段階的に拡大され、水素プラズマによりこの間隙の電荷
    が中和されて絶縁性基板と支持台とが剥離されることを
    特徴とする請求項2に記載の薄膜の形成方法。
  5. 【請求項5】前記絶縁性基板と前記支持台とを剥離する
    工程は、5段階以上に分けて実行されることを特徴とす
    る請求項4に記載の薄膜の形成方法。
  6. 【請求項6】絶縁性基板を支持すると共に、接地されて
    いる支持手段と、 前記支持手段に設けられ、前記絶縁性基板に対して垂直
    下方に貫通され、段階的に垂直上方に駆動されて前記支
    持手段から前記絶縁性基板を押し上げる押し上げ手段
    と、 前記支持手段に支持されている絶縁性基板に対向して配
    置され、前記支持手段との間で高周波電界を発生させる
    ために高周波電源に接続された電極部と、 前記支持手段及び電極部を収容すると共に、原料ガスを
    供給するガス供給部に接続される供給孔、及び真空ポン
    プに接続されてガスを排気する排気孔が形成された反応
    容器と、を有する薄膜の製造装置であって、 前記反応容器に原料ガスが導入され、この原料ガスを高
    周波電界中で活性化させて前記支持手段に支持されてい
    る絶縁性基板上に薄膜を形成させ、前記絶縁性基板と前
    記支持手段との間に生じている静電気力を緩和するプラ
    ズマ雰囲気中で前記押し上げ手段を段階的に垂直上方に
    駆動することにより絶縁性基板がその外周部から段階的
    に押し上げられて絶縁性基板と支持手段とが剥離される
    ことを特徴とする薄膜の製造装置。
  7. 【請求項7】複数の絶縁性基板を収納する収納部、絶縁
    性基板を予備加熱する予備加熱部、原料ガスをプラズマ
    化して絶縁性基板上に薄膜を形成する成膜部、及び収納
    部から絶縁性基板を1枚ずつ取り出して予備加熱部及び
    成膜部に搬送する搬送部とを有する枚葉式プラズマCV
    D装置において、 絶縁性基板を支持すると共に、接地されている支持手段
    と、 前記支持手段に設けられ、前記絶縁性基板に対して垂直
    下方に貫通され、段階的に垂直上方に駆動されて前記支
    持手段から前記絶縁性基板を押し上げる押し上げ手段
    と、 前記支持手段に支持されている絶縁性基板に対向して配
    置され、前記支持手段との間で高周波電界を発生させる
    ために高周波電源に接続された電極部と、 前記支持手段及び電極部を収容すると共に、原料ガスを
    供給するガス供給部に接続される供給孔、及び真空ポン
    プに接続されてガスを排気する排気孔が形成された反応
    容器と、を有する成膜部であって、 前記反応容器に原料ガスが導入され、この原料ガスを高
    周波電界中で活性化させて前記支持手段に支持されてい
    る絶縁性基板上に薄膜を形成させ、前記絶縁性基板と前
    記支持手段との間に生じている静電気力を緩和するプラ
    ズマ雰囲気中で前記押し上げ手段を5段階以上に分けて
    垂直上方に駆動することにより絶縁性基板がその外周部
    から段階的に押し上げられて絶縁性基板と支持手段とが
    剥離されることを特徴とする薄膜の製造装置。
JP24328296A 1996-09-13 1996-09-13 薄膜の製造方法及びその製造装置 Pending JPH1090640A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24328296A JPH1090640A (ja) 1996-09-13 1996-09-13 薄膜の製造方法及びその製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24328296A JPH1090640A (ja) 1996-09-13 1996-09-13 薄膜の製造方法及びその製造装置

Publications (1)

Publication Number Publication Date
JPH1090640A true JPH1090640A (ja) 1998-04-10

Family

ID=17101544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24328296A Pending JPH1090640A (ja) 1996-09-13 1996-09-13 薄膜の製造方法及びその製造装置

Country Status (1)

Country Link
JP (1) JPH1090640A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100765539B1 (ko) * 2001-05-18 2007-10-10 엘지.필립스 엘시디 주식회사 화학기상 증착장비

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100765539B1 (ko) * 2001-05-18 2007-10-10 엘지.필립스 엘시디 주식회사 화학기상 증착장비

Similar Documents

Publication Publication Date Title
JP2875945B2 (ja) Cvdにより大面積のガラス基板上に高堆積速度でシリコン窒化薄膜を堆積する方法
US5861197A (en) Deposition of high quality conformal silicon oxide thin films on glass substrates
US6825134B2 (en) Deposition of film layers by alternately pulsing a precursor and high frequency power in a continuous gas flow
US7988875B2 (en) Differential etch rate control of layers deposited by chemical vapor deposition
JP2981102B2 (ja) 薄膜トランジスタの製造方法
JP4018625B2 (ja) 薄膜トランジスタのための多段階cvd法
US6444277B1 (en) Method for depositing amorphous silicon thin films onto large area glass substrates by chemical vapor deposition at high deposition rates
US5888855A (en) Method of manufacturing active matrix display
WO2000044033A1 (fr) Procede et appareil de depot de film
JPH0950992A (ja) 成膜装置
JP3977455B2 (ja) 半導体装置の作製方法
US6130118A (en) Plasma reaction apparatus and plasma reaction
US20030203123A1 (en) System and method for metal induced crystallization of polycrystalline thin film transistors
JPH07122621A (ja) 多目的基板処理装置およびその動作方法および薄膜集積回路の作製方法
JP3593363B2 (ja) 半導体薄膜を具備するアクティブマトリックス型液晶表示装置の製造方法
US20090200553A1 (en) High temperature thin film transistor on soda lime glass
US20080132080A1 (en) Method of avoiding haze formation on surfaces of silicon-containing PECVD-deposited thin films
JP2000208422A (ja) 積層膜形成方法及び薄膜製造装置
JPH1090640A (ja) 薄膜の製造方法及びその製造装置
JPH08288223A (ja) 薄膜の製造方法
JP2002158218A (ja) 成膜方法
JP3406681B2 (ja) 薄膜トランジスタの製造方法
JP3983444B2 (ja) プラズマcvd装置および薄膜トランジスタの製造方法
JP2002293687A (ja) 多結晶性ダイヤモンド薄膜及びその形成方法、半導体装置及びその製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
TWI856541B (zh) 氫含量減少的含矽層及其製造處理

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20041101

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20041109

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20050308

Free format text: JAPANESE INTERMEDIATE CODE: A02