JPH1075158A

JPH1075158A - 移相回路

Info

Publication number: JPH1075158A
Application number: JP23101596A
Authority: JP
Inventors: Yoshitomo Omi; 義智近江; Toshiharu Kawaguchi; 俊治川口
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1996-08-30
Filing date: 1996-08-30
Publication date: 1998-03-17

Abstract

(57)【要約】【課題】デジタル放送などの周波数変換器に用いる９０
度移相回路を、素子のバラツキや寄生成分などの影響に
よる２出力信号間の９０度からの位相誤差を低減させる
ことである。【解決手段】信号出力端子２，３より出力される出力信
号間の９０度のからの位相誤差を検出し、その誤差信号
に基づいて可変移相回路１０の移相量を制御し、９０度
から位相誤差を低減させるようにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、デジタル放送な
どの変調信号を検波するときなどに必要となる、直交キ
ャリアを生成するための９０度移相回路に関し、特に、
入力信号を正確に９０度の位相差と同じ振幅を持つ、２
つ信号として出力する９０度移相回路に関する。

【０００２】

【従来の技術】例えば衛星放送やＣＡＴＶなどのデジタ
ル放送では、ＱＰＳＫ（Quadrature Phase Shift Keyin
g ）、多値ＱＡＭ（Quadrature amplitude modulation
）などの直交変調方式が用いられている。これらの変
調信号を検波するためには、互いに９０度位相をずらし
た直交キャリアを用いる。また、イメージ除去ミキサや
ＳＳＢ（Single Side Band）方式の周波数変換方式にお
いても、直交キャリアを用いる。これらの用途では、こ
の直交キャリアの位相精度が検波器や周波数変換器の精
度を制限するため、高精度の直交キャリアを用いること
が、不可欠となってきている。

【０００３】図１２を用いて、直交変調信号の復調装置
やイメージ除去ミキサで用いる、位相差が９０度異なる
２つの信号を得るための、従来の９０度移相回路につい
て説明する。

【０００４】この回路は、抵抗Ｒ５とコンデンサＣ５か
らなる高域通過フィルタで入力信号の位相を＋４５度位
相回転させ、抵抗Ｒ６とコンデンサＣ６からなる低域通
過フィルタにより入力信号の位相を−４５度移相回転さ
せ、それぞれ出力させることで位相の互いに９０度異な
る直交信号を生成するものである。

【０００５】この回路をＩＣ内で用いる場合、抵抗やコ
ンデンサの素子バラツキなどにより、それぞれの出力の
移相量が変化し、２つ出力信号間の位相差が９０度より
ずれてしまう。そのため、例えばデジタル放送用の直交
変調された変調信号などを検波する際に検波誤差を生
じ、さらにこの検波誤差はデジタル信号復調時に、ビッ
トエラーレートを悪化させる、という問題が生じる。ま
た、イメージ除去ミキサやＳＳＢ方式の周波数変換器を
用いると、イメージ除去量や不要側帯波の除去量が劣化
する、という問題がある。

【０００６】

【発明が解決しようとする課題】上記した従来の９０度
移相回路は、極一部では特性を満足するものの、移相器
を構成する素子のバラツキや、ＩＣ内の寄生成分の影響
により、出力信号の互いの位相差に９０度に対する位相
誤差が生じる。

【０００７】この発明の目的は、この素子バラツキや寄
生成分などの影響による２出力信号間の９０度からの位
相誤差を低減させることである。

【０００８】

【課題を解決するための手段】この発明は、上記した課
題を解決するために、信号入力端子と、前記信号入力端
子より入力される入力信号をほぼ４５度位相を変化さ
せ、第１の移相信号出力端子より第１の移相信号として
出力する第１の可変移相回路と、前記第１の可変移相回
路の移相量を制御するための第１の制御信号入力端子
と、前記入力信号と前記第１の移相信号とを減算して第
１の減算信号として出力する第１の減算回路もしくは、
前記入力信号を前記第１の移相信号とは逆方向にほぼ４
５度位相を変化させ、第２の移相信号出力端子より第２
の移相信号として出力する第２の可変移相回路および該
第２の可変移相回路の移相量を制御するための第２の制
御信号入力端子と、前記第１の移相信号と前記第１の減
算信号あるいは前記第２の移相信号とを加算して第１の
信号出力端子より出力する第１の加算回路もしくは入力
信号を出力する第１の信号出力端子と、第２の信号出力
端子と、前記第１の移相信号と前記第１の減算信号ある
いは前記第２の移相信号とを減算して前記第２の信号出
力端子より出力する第２の減算回路と、第２の信号出力
端子と、前記第１、第２の信号出力端子より出力される
出力信号の互いの位相差の９０度からの位相誤差を検出
し、該位相誤差に応じた位相誤差検出信号を該第１ある
いは該第１、該第２の制御信号入力端子に供給するため
の位相誤差検出回路とを設けた。

【０００９】上記した手段によれば、第１、第２の信号
出力端子より出力される２出力信号間の９０度のからの
位相誤差を検出し、その誤差信号により第１あるいは第
１および第２の可変移相回路の移相量を制御したことに
より、２出力信号の互いの位相差を精度よく９０度と
し、素子のばらつきや寄生成分などの影響に起因して生
じる出力信号の９０度からの位相誤差を低減することが
でき、より直交性の高い信号の生成が可能となる。

【００１０】

【発明の実施の形態】以下、この発明の実施の形態につ
いて、図面を参照しながら詳細に説明する。図１はこの
発明の第１の実施の形態について説明するためのブロッ
ク図である。入力端子１より入力された信号は、分配
し、一方は可変移相回路１０によってほぼ４５度移相さ
れた信号ａとして出力し、他方は減算回路２１により信
号ａとの引き算を行い、信号ｂとして出力する。このと
き、信号ａ，ｂの互いの位相差はほぼ９０度となってい
る。信号ａ，ｂは加算回路２３、減算回路２２にそれぞ
れ入力し、信号ｃ，ｄとしてそれぞれ出力する。

【００１１】このとき、信号ｃは、入力端子１より入力
された信号と同位相であり、信号ｄは、入力端子１より
入力された信号と比べ、ほぼ９０度移相された関係にあ
る。信号ｃ，ｄは、それぞれ出力端子２，３より出力す
るとともに、それぞれ位相誤差検出回路２４に入力す
る。位相誤差検出回路２４では、信号ｃ，ｄの位相差の
９０度からの位相誤差に応じた制御信号ｅを出力する。
制御信号ｅは可変移相回路１０に入力し、可変移相回路
１０の移相量を制御する。

【００１２】この構成によれば、出力端子２，３に導出
される２つの出力信号の９０度からの位相誤差を検出
し、信号ａの位相を変化させ、誤差を減少させるよう可
変移相回路１０を制御するので、高精度の直交キャリア
を得ることができる。

【００１３】図２のベクトル図を用いて、図１の動作に
ついてさらに説明する。図２において、Ａ〜Ｄのベクト
ルは、それぞれ図１の各部の信号ａ〜ｄにそれぞれ対応
している。また、入力信号のベクトルは信号ｃのＣベク
トルと等しい。

【００１４】入力端子１より入力された信号は、可変移
相回路１０により４５度移相されるが、このとき可変移
相回路１０の素子値の絶対バラツキまたは寄生成分の影
響があると、入力信号からの位相遅れがＡベクトルのよ
うに４５度より小さくなってしまう。

【００１５】また、入力端子１より入力された信号と信
号ａは、減算回路２１により減算され、すなわちＣ−Ａ
＝Ｂなるベクトル演算され、Ｂベクトルとなる。このと
き、Ａベクトルに図２のように入力信号から４５度以下
の位相遅れがあると、Ｂベクトルは４５度より位相が進
んでしまう。ＡベクトルとＢベクトルでは位相差が９０
度になっているものの、ベクトルの長さすなわち信号振
幅が異なっている。そこで、ＡベクトルとＢベクトルを
加算回路２３、減算回路２２によりベクトル演算し、つ
まりＣ＝Ａ＋Ｂ，Ｄ＝Ａ−Ｂなるベクトル量を出力信号
として得ることにより、振幅が等しく位相が９０度から
ずれるＣベクトル、Ｄベクトルを生成、すなわち振幅誤
差から位相誤差へと変換する。

【００１６】位相誤差検出回路２４では、この２出力信
号ベクトルＣ，Ｄの９０度からの位相誤差を検出し、位
相誤差に応じた制御信号で可変位相回路１０の移相量を
制御し、ＡベクトルをＡ´ベクトルの方向に変化させ
る。これにより、ＢベクトルはＢ´ベクトルの方向に変
化し、ＤベクトルはＤ´ベクトルの方向に変化するため
２出力信号間の９０度からの位相誤差は生じない。

【００１７】ところで、第１の実施の形態において図２
のベクトル図を参照すると明らかなように、信号ｃと入
力端子１より入力された信号は同相である。すなわち、
図１における加算回路２３は必ずしも必要ではない。し
かしながら、第１の実施の形態の方式では振幅のペア性
や２出力信号間の遅延が少ないなどの利点がある。

【００１８】そこで、加算回路２３を省略して簡単化し
たのが、図３のブロック図に示すこの発明の第２の実施
の形態である。図１と同一の機能を有する構成部分に
は、同一の参照符号を付して説明する。

【００１９】入力端子１より入力された信号は、可変移
相回路１０により、ほぼ４５度移相された信号ａとして
出力する。この出力は、減算回路２１を用いて入力端子
１より入力さた信号との減算を行い、信号ａに対してほ
ぼ９０度移相された信号ｂとして出力する。信号ｂは、
減算回路２２を用いて信号ａと減算し、入力端子１より
入力さた信号に対してほぼ９０度移相された信号ｄを
得、出力端子３より出力する。

【００２０】出力端子２からは、入力端子１より入力さ
れた信号が出力されることになるので、位相誤差検出回
路２４からの制御信号ｅにより可変移相回路１０の移相
量を制御し、出力端子２，３から出力される信号の位相
差が９０度となるように帰還がかかる。

【００２１】この構成では回路規模が小さくなり、ばら
つき要因が少ないという利点がある。

【００２２】図４は、この発明による第３の実施の形態
について説明するためのブロック図である。図１と同一
の構成部分には、同一の参照符合を付して説明する。入
力端子１より入力された信号は分配し、一方は可変移相
回路１０によってほぼ４５度移相された信号ａとして出
力し、他方は可変移相回路１１によって信号ａとは逆方
向にほぼ４５度移相された信号ｂ´として出力する。

【００２３】このとき、信号ａ，ｂ´の互いの位相差は
ほぼ９０度となっている。信号ａ，ｂ´はそれぞれ加算
回路２３、減算回路２２に入力し、それぞれ信号ｃ´，
ｄ´として出力する。信号ｃ´は、入力端子１より入力
された信号と同位相である。信号ｄ´は、入力端子１よ
り入力された信号と比べて、ほぼ９０度移相された状態
にある。

【００２４】信号ｃ´，ｄ´は出力端子２，３より出力
するとともに、位相誤差検出回路２４に入力する。位相
誤差検出回路２４は、信号ｃ´，ｄ´の位相差の９０度
からの位相誤差に応じた制御信号ｅ´を出力する。制御
信号ｅ´は、可変移相回路１０，１１に入力し、可変移
相回路１０，１１の移相量を制御する。

【００２５】これにより、出力端子２，３から出力され
る信号の位相差が９０度となるよう可変移相回路１０，
１１に帰還がかかるため、素子バラツキや寄生成分の影
響を相殺でき、精度よく９０度の位相差を保つことがで
きる。

【００２６】ところで、この実施の形態では信号ｃ´と
入力端子１より入力された信号は同相であることから、
図１の加算回路２３は必ずしも必要ではないが、信号経
路の差が少なく、遅延が小さいという利点がある。

【００２７】そこで、第３の実施の形態の加算回路２３
を省略し、簡単化したこの発明の第４の実施の形態を図
５のブロック図に示して説明する。ここで、図１と同一
の機能を有するものは、同一の符合とし重複する説明を
省略する。

【００２８】入力端子１より入力された信号は分配し、
一方は可変移相回路１０によってほぼ４５度移相され信
号ａとして出力し、他方は可変移相回路１１によって信
号ａとは逆方向にほぼ４５度移相され信号ｂ´として出
力する。このとき、信号ａ，ｂ´の互いの位相差はほぼ
９０度となっている。信号ａ，ｂ´は減算回路２２によ
って信号ｄとして出力し、信号ｄは入力端子１より入力
された信号と比べ、ほぼ９０度移相されている。

【００２９】信号ｄは、位相誤差検出回路２４に入力
し、位相誤差検出回路２４は２つの信号の位相差の９０
度からの位相誤差に応じた制御信号ｅ´を出力し、制御
信号ｅ´は可変移相回路１０，１１に入力され、可変移
相回路１０，１１の移相量を制御する。

【００３０】これにより、出力端子２，３から出力され
る信号の位相差が９０度となるよう可変移相回路１０、
１１に帰還がかかるため、素子バラツキや寄生成分の影
響を相殺でき、精度よく９０度の位相差を保つことがで
きる。

【００３１】この実施の形態では、特にデジタル放送用
のＱＰＳＫ、多値ＱＡＭ等の変調信号の検波用途や、イ
メージ除去ミキサやＳＳＢ方式の周波数変換方式の用途
に適した高精度の直交キャリアを得ることができる。

【００３２】ところで、上記した第１〜４の各実施の形
態において、位相誤差検出回路２４は、平衡変調器と低
域通過フィルタより簡単に構成することができる。出力
端子２，３から出力される信号を平衡変調器により掛け
算して、その掛け算結果から直流成分を抽出する、すな
わち低域通過フィルタを通すことにより、制御信号ｅあ
るいはｅ´として出力させればよい。

【００３３】図６は、上記した実施の形態における可変
移相回路１０の第１の具体的な構成について説明するた
めの回路図である。この回路はトランジスタＱ１のエミ
ッタ抵抗と固定抵抗Ｒ１、コンデンサＣ１からなる低域
通過フィルタである。

【００３４】この構成例の動作は次のようになる。制御
信号入力端子１０１より制御電流を入力すると、この電
流値に応じてトランジスタＱ１のエミッタ抵抗が変化
し、結果的に低域通過フィルタの時定数が変化する。そ
のため、移相信号出力端子２０１より出力される移相信
号の移相量を制御できる。例えば、電流値が減少すれば
エミッタ抵抗が増大し、その結果出力信号の位相を入力
信号に対してさらに遅らせることができる。

【００３５】また図７は、上記した実施の形態における
可変移相回路１０，１１の第１の具体的な構成について
説明するための回路図である。この回路はトランジスタ
Ｑ２のエミッタ抵抗と固定抵抗Ｒ２、コンデンサＣ２か
らなる低域通過フィルタである。

【００３６】この構成例の動作は次のようになる。制御
信号入力端子１０１より制御電流を入力すると、この電
流値に応じてトランジスタＱ２のエミッタ抵抗が変化
し、結果的に高域通過フィルタの時定数が変化する。例
えば、電流値が減少すればエミッタ抵抗が増大し、その
結果出力信号の位相を入力信号に対してさらに遅らせる
ことができる。

【００３７】なお、図６、図７の実施の形態において、
固定抵抗Ｒ１，Ｒ２はエミッタ抵抗の変化に対する時定
数全体の変化の割合を決めるためのものであり、固定抵
抗Ｒ１，Ｒ２が短絡状態でも基本的な動作に支障はな
い。

【００３８】図８は、上記した実施の形態における可変
移相回路１０の第２の具体的な構成について説明するた
めの回路図である。図６と同一の構成部分には同一の参
照符号を付して説明する。この回路はＦＥＴトランジス
タＭ１のＯＮ抵抗とコンデンサＣ３からなる低域通過フ
ィルタである。

【００３９】この構成例の動作は次のようになる。すな
わち、制御信号入力端子１０１より制御電圧を入力する
と、この制御電圧に応じてＦＥＴトランジスタＭ１のＯ
Ｎ抵抗が変化し、結果的に低域通過フィルタの時定数が
変化する。例えば、制御電圧が減少すればＯＮ抵抗が増
大し、その結果出力信号の位相を入力信号に対してさら
に遅らせることができる。

【００４０】図９は、上記した実施の形態における可変
移相回路１０，１１の第２の具体的な構成について説明
するための回路図である。ここでも、図６と同一の構成
部分には同一の参照符号を付して説明する。この回路は
ＦＥＴトランジスタＭ２のＯＮ抵抗とコンデンサＣ４か
らなる低域通過フィルタである。

【００４１】この構成例の動作は次のようになる。制御
信号入力端子１０１より制御電圧を入力すると、この制
御電圧に応じてＦＥＴトランジスタＭ２のＯＮ抵抗が変
化し、結果的に低域通過フィルタの時定数が変化する。
例えば、制御電圧が減少すればＯＮ抵抗が増大し、その
結果出力信号の位相を入力信号に対してさらに遅らせる
ことができる。

【００４２】なお、図８、図９の構成例において、ＦＥ
ＴトランジスタＭ１，Ｍ２のＯＮ抵抗に直列に固定抵抗
を挿入すればＦＥＴトランジスタのＯＮ抵抗の変化の対
する時定数全体の変化の割合を変えることができる。ま
た、図６から図９における構成例では容量を対接地で使
用するため寄生容量の影響を無視することができるとい
うメリットがある。

【００４３】図１０は、上記した実施の形態における可
変移相回路１０の第３の具体的な構成について説明する
ための回路図である。図６と同一の機能を有する構成部
分には同一の参照符合を付して説明する。この回路は固
定抵抗Ｒ３とダイオードＤ１の空乏層容量からなる低域
通過フィルタである。

【００４４】この構成例の動作は次のようになる。すな
わち、制御信号入力端子１０１より制御電圧を入力する
と、この制御電圧に応じてダイオードＤ１のアノード側
の電圧が変化し、そのためダイオードＤ１の空乏層容量
が変化し、結果的に低域通過フィルタの時定数が変化す
る。例えば、制御電圧が減少すれば空乏層容量が増大
し、その結果出力信号の位相を入力信号に対してさらに
遅らせることができる。

【００４５】図１１は、上記した実施の形態における可
変移相回路１０の第４の具体的な構成について説明する
ための回路図である。図６と同一の機能を有するもの
は、同一の符合を付して説明する。この回路は固定抵抗
Ｒ４とダイオードＤ２，Ｄ３の空乏層容量からなる低域
通過フィルタである。この構成例の動作は次のようにな
る。

【００４６】すなわち、制御信号入力端子１０１より制
御電圧を入力すると、この制御電圧に応じて制御電圧源
Ｖ１，Ｖ２の電圧が変化し、ダイオードＤ２のアノード
側、ダイオードＤ３のカソード側の電圧が変化し、その
ためダイオードの空乏層容量が変化し、結果的に低域通
過フィルタの時定数が変化する。例えば、制御電圧が減
少すれば空乏層容量が増大し、その結果出力信号の位相
を入力信号に対してさらに遅らせることができる。

【００４７】また、この場合、入力信号の振幅によるダ
イオードの空乏層容量の変化を、ダイオードＤ２，Ｄ３
で相殺することができ、より精度のよい容量値制御がで
きる。

【００４８】ところで、可変移相回路１０，１１は、そ
の構成上入力信号振幅に依存して時定数が変化し、等価
的に信号の偶数次ひずみとなる。このひずみが大きくな
ると、信号の位相情報が変化する。この場合は、可変移
相相回路１０，１１を２系統用意し、信号を差動で伝送
させるようにし、その出力を差動- シングル変換するこ
とにより、偶数次ひずみをキャンセルさせることができ
る。

【００４９】

【発明の効果】以上説明したように、この発明の９０度
移相回路によれば、２出力信号間の９０度からの位相誤
差を検出し、可変移相回路の移相量を制御できるので、
２出力信号の互いの位相差を精度よく９０度とし、素子
のばらつきや寄生成分などの影響に起因して生じる出力
信号の９０度からの位相誤差を低減することができ、よ
り直交性の高い信号を生成させることができる。

【図面の簡単な説明】

【図１】この発明の第１の実施の形態について説明する
ためのブロック図。

【図２】図１の動作について説明するためのベクトル
図。

【図３】この発明の第２の実施の形態について説明する
ためのブロック図。

【図４】この発明の第３の実施の形態について説明する
ためのブロック図。

【図５】この発明の第４の実施の形態について説明する
ためのブロック図。

【図６】この発明に用いる可変移相回路１０の第１の具
体的な構成例について説明するための回路図。

【図７】この発明に用いる可変移相回路１０，１１の第
１の具体的な構成例について説明するための回路図。

【図８】この発明に用いる可変移相回路１０の第２の具
体的な構成例について説明するための回路図。

【図９】この発明に用いる可変移相回路１０，１１の第
２の具体的な構成例について説明するための回路図。

【図１０】この発明に用いる可変移相回路１０の第３の
具体的な構成例について説明するための回路図。

【図１１】この発明に用いる可変移相回路１０の第４の
具体的な構成例について説明するための回路図。

【図１２】従来の９０度移相回路について説明するため
のブロック図。

【符号の説明】

１…入力端子、２，３…出力端子、１０，１１…可変移
相回路、２１，２２…減算器、２３…加算器、２４…位
相誤差検出回路。

Claims

【特許請求の範囲】

【請求項１】信号入力端子より入力される入力信号を
ほぼ４５度位相を変化させ、第１の移相信号として出力
する第１の可変移相回路と、前記第１の可変移相回路の移相量を制御するための信号
を入力する第１の制御信号入力端子と、前記入力信号と前記第１の移相信号とを減算し、第１の
減算信号として出力する第１の減算回路と、前記第１の移相信号と前記第１の減算信号とを加算し、
前記第１の出力信号として出力する第１の加算回路と、前記第１の移相信号と前記第１の減算信号とを減算し、
前記第２の出力信号として出力する第２の減算回路と、前記第１、第２の出力信号の互いの位相差の９０度から
の位相誤差を検出し、該位相誤差に応じた位相誤差検出
信号を前記第１の制御信号入力端子に供給するための位
相誤差検出回路とを具備することを特徴とする移相回
路。
【請求項２】信号入力端子と、前記信号入力端子より入力される入力信号を出力する第
１の信号出力端子と、第２の信号出力端子と、前記入力信号をほぼ４５度位相を変化させて第１の移相
信号として出力する第１の可変移相回路と、前記第１の可変移相回路の移相量を制御するための制御
信号を入力する第１の制御信号入力端子と、前記入力信号と前記第１の移相信号とを減算して第１の
減算信号として出力する第１の減算回路と、前記第１の移相信号と前記第１の減算信号とを減算して
第２の出力信号として出力する第２の減算回路と、前記第１、第２の出力信号の互いの位相差の９０度から
の位相誤差を検出し、該位相誤差に応じた位相誤差検出
信号を、前記第１の制御信号端子に供給する位相誤差検
出回路とを具備することを特徴とする移相回路。
【請求項３】信号入力端子と、第１、第２の信号出力端子と、前記入力端子より入力される入力信号をほぼ４５度位相
を変化させ、第２の移相信号として出力する第２の可変
移相回路と、前記第２の可変移相回路の移相量を制御するための信号
を入力する第２の制御信号入力端子と、前記入力信号を前記第２の移相信号とは逆方向にほぼ４
５度位相を変化させ、第３の移相信号として出力する第
３の可変移相回路と、前記第３の可変移相回路の移相量を制御するための信号
を入力する第３の制御端子と、前記第２の移相信号と前記第３の移相信号とを加算し、
前記第１の信号出力端子より出力する第２の加算回路
と、前記第２の移相信号と前記第３の移相信号とを減算し、
前記第２の信号出力端子より出力する第３の減算回路
と、前記第１、第２の信号出力端子より出力される出力信号
の互いの位相差の９０度からの位相誤差を検出し、該位
相誤差に応じた位相誤差検出信号を前記第２および第３
の制御端子に供給するための位相誤差検出回路とを具備
することを特徴とする移送回路。
【請求項４】信号入力端子と、前記入力端子より入力される入力信号を出力する第１の
信号出力端子と、第２の信号出力端子と、前記入力端子より入力される入力信号をほぼ４５度位相
を変化させ、第２の移相信号として出力する第２の可変
移相回路と、前記第２の可変移相回路の移相量を制御するための信号
を入力する第２の制御信号入力端子と、前記入力信号を前記第２の移相信号とは逆方向にほぼ４
５度位相を変化させ、第３の移相信号として出力する第
３の可変移相回路と、前記第３の可変移相回路の移相量を制御するための信号
を入力する第３の制御信号入力端子と、前記第２の移相信号と前記第３の移相信号とを減算し、
前記第２の信号出力端子より出力する第３の減算回路
と、前記第１、第２の信号出力端子より出力される出力信号
の互いの位相差の９０度からの位相誤差を検出し、該位
相誤差に応じた位相誤差検出信号を、前記第２および第
３の制御信号入力端子に供給するための位相誤差検出回
路とを具備することを特徴とする移送回路。
【請求項５】前記移相誤差検出回路は、前記第１、第２の出力信号端子からの出力信号を掛け算
して第１の乗算信号として出力する平衡変調器と、前記第１の乗算信号より直流成分を抽出し、前記位相誤
差検出信号として出力する低域通過フィルタとから構成
してなることを特徴とする請求項１〜４いずれかに記載
の移相回路。
【請求項６】前記第１、第２の可変移相回路は、ベースが前記入力端子に接続され、エミッタが前記第１
あるいは第２の制御信号入力端子に接続された第１のト
ランジスタと、一端が該第１のトランジスタのエミッタに、他端が前記
第１あるいは第２の移相信号出力端子に接続された第１
の抵抗と、一端が前記第１あるいは第２の移相信号出力端子に接続
され、他端が接地された第１のコンデンサとにより構成
してなることを特徴とする請求項１〜４のいずれかに記
載の移相回路。
【請求項７】前記第１、３の可変移相回路は、ベースが基準電位に接続され、エミッタが前記第１ある
いは第３の制御信号入力端子に接続された第２のトラン
ジスタと、一端が該第２のトランジスタのエミッタに接続され、他
端が前記第１あるいは第３の出力端子に接続された第２
の抵抗と、一端が前記信号入力端子に接続され、他端が前記第１あ
るいは第３の移相信号出力端子に接続された第２のコン
デンサとにより構成してなることを特徴とする請求項１
〜４のいずれかに記載の移相回路。
【請求項８】前記第１、第２の可変移相回路は、ドレインが前記信号入力端子に接続され、ゲートが前記
第１あるいは第２の制御信号入力端子に接続され、ソー
スが前記第１あるいは第２の移相信号出力端子に接続さ
れた第１のＦＥＴと、一端が前記第１あるいは第２の移相信号出力端子に接続
され、他端が接地された第３のコンデンサとにより構成
してなることを特徴とする前記第１〜４項記載の移相回
路。
【請求項９】前記第１、第３の可変移相回路は、ドレインが前記第１あるいは第３の移相信号出力端子に
接続され、ソースが接地され、ゲートが前記第１あるい
は第３の制御信号入力端子に接続された第２のＦＥＴ
と、一端が該第２のＦＥＴのドレインに接続され、他端が前
記信号入力端子に接続された第４のコンデンサとにより
構成してなることを特徴とする前記第１〜４項記載の移
相回路。
【請求項１０】前記第１の可変移相回路は、一端を前記信号入力端子に接続され、他端を前記第１の
移相信号出力端子に接続される第３の抵抗と、カソードが該第１の移相信号出力端子に接続され、アノ
ードが前記第１の制御信号入力端子に接続されているダ
イオードとにより構成してなることを特徴とする請求項
１または２記載の移相回路。
【請求項１１】前記第１の可変移相回路は、一端を前記信号入力端子に接続され、他端を前記第１の
移相信号出力端子に接続される第４の抵抗と、カソードが該第１の移相信号出力端子に接続された第２
のダイオードと、アノードが該第１の移相信号出力端子に接続された第３
のダイオードと、負電位側が該第２のダイオードのアノードと接続され、
正電位側が基準電位と接続された第１の制御電圧源と、正電位側が該第３のダイオードのカソードと接続され、
負電位側が基準電位と接続された第２の制御電圧源とを
具備し、前記第１、第２の制御電圧源の出力電圧を、前記第１の
制御信号入力端子から入力される制御信号により制御す
ることを特徴とする請求項１または２記載の移相回路。
【請求項１２】前記第１〜３の可変移相回路は、それ
ぞれ２系統の回路を具備し、入力信号を差動で伝送させ
るようにしたことを特徴とする請求項５〜１１のいずれ
かに記載の移相回路。
【請求項１３】デジタル放送などの周波数変換器に用
いる直交キャリアの生成回路において、入力される信号の信号ベクトルに基づいて、ほぼ４５度
位相を変化させた第１の移相信号ベクトルと、前記第１
の移相信号ベクトルとは逆方向にほぼ４５度位相を変化
させた第２の移相信号ベクトルとを生成し、前記第１の移相信号ベクトルと前記第２の移相信号ベク
トルとの加算ベクトルもしくは入力信号ベクトルと前記
第１の移相信号ベクトルと該第２の移相信号ベクトルと
の減算した減算ベクトルの９０度からの位相誤差を検出
し、その位相差が９０度になるよう前記第１および第２
の移相信号ベクトルの位相を同方向に変化させるよう
に、前記第１の移相信号ベクトルの位相を制御すること
を特徴とする移相回路。
【請求項１４】デジタル放送などの周波数変換器に用
いる直交キャリアの生成回路において、入力される信号の信号ベクトルに基づき、ほぼ４５度位
相を変化させた第３の移相信号ベクトルと、前記第３の
移相信号ベクトルとは逆方向にほぼ４５度位相を変化さ
せた第４の移相信号ベクトルを生成し、前記第３および第４の移相信号ベクトルとの加算ベクト
ルもしくは前記入力信号ベクトルと前記第３および第４
の移相信号ベクトルとの減算ベクトルの９０度からの位
相誤差を検出して、その位相差が９０度になるように前
記第３および第４の移相信号ベクトルの位相を同方向に
変化させるように、前記第３および第４の移相信号ベク
トルの位相を制御することを特徴とする移相回路。