JPH1074933A - 高電圧構成要素および論理構成要素に関連するモノリシック構成要素 - Google Patents
高電圧構成要素および論理構成要素に関連するモノリシック構成要素Info
- Publication number
- JPH1074933A JPH1074933A JP9215502A JP21550297A JPH1074933A JP H1074933 A JPH1074933 A JP H1074933A JP 9215502 A JP9215502 A JP 9215502A JP 21550297 A JP21550297 A JP 21550297A JP H1074933 A JPH1074933 A JP H1074933A
- Authority
- JP
- Japan
- Prior art keywords
- component
- thyristor
- insulating wall
- metallization
- monolithic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 238000001465 metallisation Methods 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 6
- 238000009413 insulation Methods 0.000 abstract description 3
- 239000000126 substance Substances 0.000 abstract 1
- 229910052754 neon Inorganic materials 0.000 description 7
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/7436—Lateral thyristors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Thyristors (AREA)
- Bipolar Transistors (AREA)
Abstract
論理回路に加えられる絶縁制限を少なくするモノリシッ
ク構造を提供すること。 【解決手段】 N型の軽くドープされた半導体ウエハの
基板中にP型の絶縁壁によって分離された2つの部分を
含むモノリシック構成要素。第1の部分は、その1つの
層が実質上ウエハの厚さに対応する高電圧構成要素を含
んでいる。第2の部分は、論理回路構成要素を含んでい
る。基板の裏面は、メタライゼーションで被覆されたP
型層を含んでいる。絶縁壁は、高電圧構成要素の低電圧
端子に電気的に接触する。論理部分は、少なくとも1つ
の垂直構成要素を含んでいる。
Description
高電圧構成要素および論理回路をモノリシックな形で実
施する方法に関する。
以上の電圧を阻止するのに使用される高電圧構成要素
は、一般に、その1つの層が実質上ウエハの厚さに対応
する構成要素を形成する半導体ウエハ中で実施される。
特に重要なのは、構成要素の裏面または下面を半導体に
直接接触するメタライゼーションで均一に被覆する技法
である。
関連するモノリシック構造の実施形態の一例を示す。
るN型の半導体層1内で実施される。ウエハの右側部分
3に、垂直なサイリスタが示されている。基板1の裏面
または下面側では、P型領域2が形成されており、前面
または上面側では、P型井戸4が形成されており、その
中にまたN型領域5が形成されている。アノード・メタ
ライゼーションM1は、裏面とともに1つの部片を形成
する。カソード・メタライゼーションM2は領域5を覆
う。メタライゼーションM3は、P型領域4の一部を覆
い、サイリスタのカソード・ゲートGを形成する。この
垂直サイリスタは、一般に製作プロセスの始めにウエハ
の上面および下面から延びるドライブインによって形成
されるP型壁6によってモノリシック構造の残部から絶
縁される。参照番号7は、通常チャネル・ストップとし
て使用されるN+ 型領域を示すために使用されている。
サイリスタから壁6によって絶縁された基板の左側で、
複数の論理構成要素をP型井戸8内に形成することがで
きる。ただし、N型基板1の裏面はメタライゼーション
M1によって被覆されているので、この裏面は、このメ
タライゼーションに印加された最も高い電位、例えば、
約1000ボルトの電位になる可能性がある。このた
め、井戸8中に形成された構成要素に多数の絶縁制限が
加わり、また基板1の上面内に直接構成要素を形成する
ことが非常に困難になる。
改善する様々な解決策、特に高電圧から適切に絶縁され
るように井戸8を十分にバイアス付与する様々な解決策
が試みられてきた。
つの従来の解決策は、論理部分に対向するウエハの底部
を絶縁層で被覆し、次いでその上にメタライゼーション
M1を付着するステップからなる。この技法は、優れた
結果をもたらすが、実施が複雑であり、またいくつかの
技術ダイに適合できない。
圧構成要素および論理回路を組み込み、かつ論理回路に
加えられる絶縁制限を少なくするモノリシック構造を提
供することである。
面端子が集積高電圧構成要素の制御端子に対応する垂直
構成要素を含むようなモノリシック構造を提供すること
である。
用して簡単に実施することができるモノリシック構造を
提供することである。
ために、本発明は、第2の導電型の絶縁壁によって分離
された少なくとも2つの部分を含み、第1の部分が、そ
の1つの層が実質上ウエハの厚さに対応する少なくとも
1つの高電圧構成要素を含み、第2の部分が論理回路構
成要素を含み、その裏面が、ウエハの半導体領域に直接
接触するメタライゼーションで均一に被覆された、第1
の導電型の軽くドープされた半導体ウエハ中に形成され
たモノリシック構成要素を提供する。高電圧構成要素は
横方向に実施され、絶縁壁は、構成要素の制御領域に電
気的に接触し、絶縁壁と同じ導電型を有する。論理部分
は、裏面メタライゼーションに対応する主端子を有する
少なくとも1つの垂直構成要素を含んでいる。
は、基板の導電型と反対の導電型の層を含んでいる。
型であり、絶縁壁はP型であり、高電圧構成要素は、そ
のカソード・ゲート領域が絶縁壁に接続された横方向サ
イリスタである。
垂直構成要素はサイリスタである。
要素は、絶縁壁に接続されたベース領域を有する横方向
トランジスタである。
要素は、絶縁壁に接続されたカソード・ゲート領域を有
する横方向絶縁グリッド・ターンオンおよびゲート・タ
ーンオフ・サイリスタである。
について、添付の図面に関して、本発明の特定の実施形
態の以下の非限定的説明において詳細に論じる。
タイプの高電圧構成要素が提供される。その場合、構造
の裏面は、実質上構成要素の制御電極の電位に対応する
低い電位になっており、前に論理回路に必要とされた絶
縁制限がなくなる。この手法は、高電圧構成要素を得る
ことが望まれる場合に垂直構造を使用しなければならな
い従来の知恵と対照的である。実際、本発明者は、高い
電極に耐えることができる少なくとも1つの厚い層、す
なわち、実質上半導体層の厚さを占拠する層を構成要素
構造内に備えれば十分であることに留意した。固体構造
上に形成された横方向構成要素は、この要件を満足す
る。
制御端子に接続された端子を有するスイッチを構成する
垂直構成要素を論理部分内に配置するステップを提供す
る。
る本発明の一実施形態の部分ブロック図を示す。
て図面の左側部分内に形成された論理構成要素から分離
された横方向サイリスタが示されている。横方向サイリ
スタは、絶縁壁6および裏面P型層2によって画定され
た基板1の壁3内に形成される。第1のP型領域10
は、サイリスタのアノード領域を形成する。第2のP型
領域11は、そのカソードゲート領域を形成し、そのカ
ソード領域を形成するN型領域12を含んでいる。メタ
ライゼーションM10は、領域10上に形成され、横方
向サイリスタのアノードに対応する。メタライゼーショ
ンM11は、領域12に接触し、横方向サイリスタのカ
ソードを構成する。カソードゲート領域11は、絶縁壁
6と接触するか、またはメタライゼーション(図示せ
ず)によって絶縁壁6に接続される。裏面メタライゼー
ションM1は、絶縁壁6を介してこのゲート領域に電気
的に接続され、ゲート接続を構成することに留意された
い。
横方向サイリスタの利得を高める働きがある。
のそれに近い電位になっている。カソード一般に接地さ
れており、メタライゼーションM1は、0ボルトと約1
0ボルトの間に含まれる電位、すなわち、(約1000
ボルトの)最大アノード電圧よりもはるかに低い値にな
っている。
絶縁壁6によって高電圧構成要素から分離された構造の
左側部分内に論理構成要素を形成することができる。こ
れらの論理構成要素は、P型井戸8内に形成するか、ま
たはMOSトランジスタ15として、基板1の上面中に
直接形成することができる。多数のタイプのバイポーラ
論理構成要素またはMOS論理構成要素を使用すること
ができる。
ーションM1に対応する端子、およびおそらく他の構成
要素を介してメタライゼーションM20に接続される他
の端子、およびおそらく他の構成要素を挿入してメタラ
イゼーションM21に接続される制御端子を有するスイ
ッチ20を構成する垂直構成要素を論理部分内に配置す
るステップを提供する。
路を組み込んだモノリシック構造内で、論理回路が、高
電圧構成要素の制御端子への接続を含んでいることが多
いので特に魅力的である。本願では、この接続は、層の
厚さ内で直接実施されるので、論理回路の表面を最小に
縮小し、かつ上面上に形成される他のメタライゼーショ
ンの数を最小限に抑えることによって実施される。
電圧構成要素は、図2に示されているものと同じもので
ある。構造の裏面上の論理部分側で、領域2と同じであ
り、かつ通常同じ製作ステップ中に形成されるP型層3
0が実施されている。すなわち、構成要素の裏面をマス
キングすることなく拡散を実施することができ、したが
ってその製作が簡単化される。基板の上面内に、P型井
戸31があり、その中に主領域32およびN型補助領域
33が形成されている。重くドープされたN型領域34
は、基板の上面内の、井戸31の外側に直接形成され
る。領域32および井戸31に隣接する領域は、メタラ
イゼーションM30で被覆される。領域33はメタライ
ゼーションM31で被覆される。領域34はメタライゼ
ーションM32で被覆される。
は、図4の回路の点線内の部分に対応する。この回路の
残部については後で説明するので、ここでは、この部分
のみを考える。
リスタT2を形成し、そのアノードは、メタライゼーシ
ョンM1に対応し、そのカソードはメタライゼーション
M30に対応する。メタライゼーションM1は、外部端
子、およびサイリスタT2のアノードと、構成要素の右
側部分内に形成された高電圧サイリスタT1のカソード
・ゲートとの間のリンクに対応する。このサイリスタT
1は本線電圧に耐えることができる。メタライゼーショ
ンM32はサイリスタT2のアノード・ゲートに対応す
る。メタライゼーションM30はサイリスタT2のカソ
ード32および抵抗Rの一方の端子に対応し、抵抗Rの
他方の端子はサイリスタのカソード・ゲートに接続され
る。メタライゼーションM31はツェナー・ダイオード
D2のカソードに対応し、ツェナー・ダイオードD2の
アノードはサイリスタT2のゲートに接続される。この
メタライゼーションM31は、カソード・メタライゼー
ションKに接続されるか、またはそれと共通である。
しボタン・ネオン管バンクの制御システムの主要部分が
形成される。
ボタンBP1、BP2などに関連する通常ネオン管と呼
ばれる蛍光管40−1、40−2などに関連するサイリ
スタ・マイクロフューズ・タイプの回路である。これら
のネオン管の端子は、本線(220Vac)に接続され、
それらの他の端子は、抵抗R1、主サイリスタT1、お
よび抵抗R2とコンデンサC2の並列アセンブリを介し
て、現在グランドである第2の本線端子に接続される。
保護構成要素(GMOVE)がサイリスタT1のアノー
ドとグランドの間に配置される。回路の他の構成要素
は、図3に関してすでに説明してある。
スタT1のゲートおよびサイリスタT2のアノードに接
続された端子41の電圧は、正の電位、例えば5Vにな
っている。したがって、サイリスタT1は導通し、ネオ
ン管は点灯する。
オン管が短絡し、サイリスタT1中の電流は増大する。
結果として、コンデンサC2の電圧が増大する。この電
圧がツェナー・ダイオード2のなだれ値に達すると、サ
イリスタT2が導通状態に入り、サイリスタT1のゲー
トは、そのカソードよりも負の電位になる。この差は、
阻止するサイリスタT1をオフにするのに十分である。
したがって、ネオン管中の電流は阻止される。この状態
は、端子41の電位が5Vである限り変わらない。
電圧を0ボルト(RESET)に戻して、サイリスタT
2をオフにし、次いで5Vに戻して、サイリスタT1を
復帰させなければならない。回路は、(メタライゼーシ
ョンM32に対応する)すなわちサイリスタT2のアノ
ード・ゲートのところにある端子42をさらに含んでい
ることが好ましい。この端子の電圧は、サイリスタT2
の導通状態または非導通状態を示すものである。約5V
の電圧はサイリスタT2が阻止されていることを示し、
約0Vの電圧はサイリスタT2が導通していることを示
す。このことから、ネオン管の導通状態または非導通状
態が分かる。
し、横方向電力構成要素の性質が異なる本発明による構
造の2つの例を挙げる。図5および図6は、実質上図2
の設計を再現したものであり、また同じ構成要素には同
じ参照番号が付いている。
ており、絶縁グリッド51がそれに追加されている。グ
リッド51は、カソード領域12を基板1から分離する
サイリスタのカソード・ゲート領域11の一部の上に配
置される。したがって、裏面メタライゼーションに対応
して、グリッドへの作用によってオンになるように制御
することができ、かつゲートへの作用によってオフにな
るように制御することができるサイリスタが得られる。
NPNトランジスタが使用されている、すなわち、P型
領域10の代わりにN+ 型領域61が使用されている。
その場合、メタライゼーションM10はコレクタ端子C
に対応し、メタライゼーションM11はエミッタ端子E
に対応する。また、裏面メタライゼーションM1はベー
ス端子に対応する。
用例について例として説明したが、通常図示のいくつか
の構成要素に加えられるいくつかの改善を本発明の枠内
で加えることができることを当業者なら理解できよう。
ろう様々な変更、修正および改善を本発明に加えること
ができる。そのような変更、修正および改善は、本発明
の精神および範囲内に入るものとする。したがって、上
記の説明は、例示のためのものに過ぎず、限定的なもの
ではない。本発明は、首記の請求の範囲およびその同等
物において定義されている場合にのみ限定される。
来のモノリシック構造を示す図である。
理回路を組み込んだモノリシック構造の部分ブロック図
である。
例示の実施形態を示す図である。
回路を示す図である。
組み込んだ代替モノリシック構造の部分ブロック図であ
る。
組み込んだ代替モノリシック構造の部分ブロック図であ
る。
1、M32 メタライゼーション R1、R2、R3 抵抗 T1、T2 サイリスタ
Claims (6)
- 【請求項1】 第2の導電型の絶縁壁(6)によって分
離された少なくとも2つの部分を含み、第1の部分が、
その1つの層が実質上ウエハの厚さに対応する少なくと
も1つの高電圧構成要素を含み、第2の部分が論理回路
構成要素を含み、その裏面が、ウエハの半導体領域に接
触するメタライゼーション(M1)で均一に被覆され
た、第1の導電型の軽くドープされた半導体ウエハ
(1)中に形成されたモノリシック構成要素において、 高電圧構成要素が横方向に実施され、絶縁壁が構成要素
と同じ導電型の制御領域に電気的に接触し、 論理部分が、裏面メタライゼーションに対応する主端子
を有する少なくとも1つの垂直構成要素(20)を含む
モノリシック構成要素。 - 【請求項2】 基板の裏面が、基板の導電型と反対の導
電型の層(2)を含む請求項1に記載のモノリシック構
成要素。 - 【請求項3】 ウエハ(1)がN型であり、絶縁壁
(6)がP型であり、高電圧構成要素が、そのカソード
・ゲート領域(11)が絶縁壁に接続された横方向サイ
リスタである請求項1に記載のモノリシック構成要素。 - 【請求項4】 論理部分の垂直構成要素がサイリスタで
ある請求項1に記載のモノリシック構成要素。 - 【請求項5】 高電圧構成要素が、絶縁壁に接続された
ベース領域を有する横方向トランジスタである請求項1
に記載のモノリシック構成要素。 - 【請求項6】 高電圧構成要素が、絶縁壁に接続された
カソード・ゲート領域(11)を有する横方向絶縁グリ
ッド・ターンオンおよびゲート・ターンオフ・サイリス
タである請求項1に記載のモノリシック構成要素。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR9609682A FR2751789B1 (fr) | 1996-07-26 | 1996-07-26 | Composant monolithique associant un composant haute tension et des composants logiques |
FR9609682 | 1996-07-26 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1074933A true JPH1074933A (ja) | 1998-03-17 |
Family
ID=9494703
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9215502A Abandoned JPH1074933A (ja) | 1996-07-26 | 1997-07-28 | 高電圧構成要素および論理構成要素に関連するモノリシック構成要素 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5982016A (ja) |
EP (1) | EP0821410B1 (ja) |
JP (1) | JPH1074933A (ja) |
DE (1) | DE69728937T2 (ja) |
FR (1) | FR2751789B1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19735542A1 (de) * | 1997-08-16 | 1999-02-18 | Bosch Gmbh Robert | Hochspannungsbauelement und Verfahren zu seiner Herstellung |
US6165868A (en) * | 1999-06-04 | 2000-12-26 | Industrial Technology Research Institute | Monolithic device isolation by buried conducting walls |
US7425877B2 (en) * | 2001-09-21 | 2008-09-16 | Ultrasource, Inc. | Lange coupler system and method |
US7781797B2 (en) * | 2006-06-29 | 2010-08-24 | International Business Machines Corporation | One-transistor static random access memory with integrated vertical PNPN device |
US8035126B2 (en) * | 2007-10-29 | 2011-10-11 | International Business Machines Corporation | One-transistor static random access memory with integrated vertical PNPN device |
FR3003085B1 (fr) * | 2013-03-08 | 2015-03-27 | Commissariat Energie Atomique | Substrat semi-conducteur monolithique a base de silicium, divise en sous-cellules |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2081946B1 (ja) * | 1970-03-14 | 1975-07-04 | Itt | |
US4546370A (en) * | 1979-02-15 | 1985-10-08 | Texas Instruments Incorporated | Monolithic integration of logic, control and high voltage interface circuitry |
JPS55154764A (en) * | 1979-05-21 | 1980-12-02 | Mitsubishi Electric Corp | Heat-sensitive switching device |
US4475280A (en) * | 1980-12-24 | 1984-10-09 | General Electric Company | Method of making an integrated circuit incorporating low voltage and high voltage semiconductor devices |
US4520277A (en) * | 1982-05-10 | 1985-05-28 | Texas Instruments Incorporated | High gain thyristor switching circuit |
JP2502696B2 (ja) * | 1988-07-28 | 1996-05-29 | 松下電子工業株式会社 | 半導体集積回路装置 |
FR2712428B1 (fr) * | 1993-11-10 | 1996-02-09 | Sgs Thomson Microelectronics | Commutateur bidirectionnel à commande en tension. |
-
1996
- 1996-07-26 FR FR9609682A patent/FR2751789B1/fr not_active Expired - Fee Related
-
1997
- 1997-07-17 US US08/896,081 patent/US5982016A/en not_active Expired - Lifetime
- 1997-07-24 DE DE69728937T patent/DE69728937T2/de not_active Expired - Fee Related
- 1997-07-24 EP EP97410079A patent/EP0821410B1/fr not_active Expired - Lifetime
- 1997-07-28 JP JP9215502A patent/JPH1074933A/ja not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
FR2751789A1 (fr) | 1998-01-30 |
EP0821410B1 (fr) | 2004-05-06 |
FR2751789B1 (fr) | 1998-10-23 |
DE69728937D1 (de) | 2004-06-09 |
EP0821410A1 (fr) | 1998-01-28 |
DE69728937T2 (de) | 2005-04-28 |
US5982016A (en) | 1999-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3575908B2 (ja) | 半導体装置 | |
JPH08241862A (ja) | 電力集積回路 | |
JPH02126669A (ja) | 複合mosトランジスタと自由輪ダイオード | |
JP2002270844A (ja) | 半導体装置及びその製造方法 | |
US6034381A (en) | Network of triacs with gates referenced with respect to a common opposite face electrode | |
JPH08139319A (ja) | 半導体装置およびその製造方法 | |
JPH1197716A (ja) | Mosコントロールダイオード及びその製造方法 | |
US4866313A (en) | Cascode BiMOS driving circuit using IGBT | |
US6593600B1 (en) | Responsive bidirectional static switch | |
JPH1074933A (ja) | 高電圧構成要素および論理構成要素に関連するモノリシック構成要素 | |
US6914270B2 (en) | IGBT with PN insulation and production method | |
US6380565B1 (en) | Bidirectional switch with increased switching breakdown voltage | |
EP0381139B1 (en) | Semiconductor integrated circuit and method of manufacture thereof | |
US6818927B2 (en) | Sensitive high bidirectional static switch | |
US6927427B2 (en) | Bidirectional static switch responsive in quadrants Q4 and Q1 | |
JP2848288B2 (ja) | 誘導性負荷に電源供給、再循環および減磁を行なうための半導体素子 | |
JP3683398B2 (ja) | 半導体集積回路及びその製造方法 | |
EP0316988B1 (en) | Lateral high-voltage transistor | |
JPH10335634A (ja) | 基本コンポーネントを分離するための絶縁壁 | |
JP3217552B2 (ja) | 横型高耐圧半導体素子 | |
US20020053939A1 (en) | Network of triacs with gates referenced with respect to a common opposite face electrode | |
JP2002094046A (ja) | 半導体装置 | |
US5172208A (en) | Thyristor | |
JPH0846053A (ja) | Ac型プラズマディスプレイ駆動用ic | |
JP2729062B2 (ja) | 集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040722 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060425 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080318 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080522 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080701 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20080801 |