JPH1070229A - Semiconductor lead frame and manufacture of the same - Google Patents

Semiconductor lead frame and manufacture of the same

Info

Publication number
JPH1070229A
JPH1070229A JP22554996A JP22554996A JPH1070229A JP H1070229 A JPH1070229 A JP H1070229A JP 22554996 A JP22554996 A JP 22554996A JP 22554996 A JP22554996 A JP 22554996A JP H1070229 A JPH1070229 A JP H1070229A
Authority
JP
Japan
Prior art keywords
lead
punch
lead frame
punching
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22554996A
Other languages
Japanese (ja)
Inventor
Atsushi Otaka
篤 大高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP22554996A priority Critical patent/JPH1070229A/en
Publication of JPH1070229A publication Critical patent/JPH1070229A/en
Pending legal-status Critical Current

Links

Landscapes

  • Punching Or Piercing (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent twisting and warp of an inner lead at the time of punching process by a press in order to improve the processing accuracy. SOLUTION: The left end part of the first lead 15a is formed by a first punch 16A and the right end part is formed by a second punch 16B. The first lead 15a is twisted to the side A punched by the second punch 16B. The left side end of the third lead 15c is formed by the third punch 16C and the right end part is formed by the fourth punch 16D. The third punch lead 15c is twisted to the side A punched by the fourth punch 16D. The right end part of the second lead 15b is formed by the fifth punch 16E and the left end part is formed by the sixth punch 16F. The second lead 15b is twisted toward the side B punched by the sixth punch 16F and the twisting in the direction A of the first and third leads 15a, 15c is reset.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体リードフレ
ームおよびその製造方法に関し、特に、インナーリード
の打ち抜き加工の改善を図った半導体リードフレームお
よびその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor lead frame and a method of manufacturing the same, and more particularly, to a semiconductor lead frame with improved inner lead punching and a method of manufacturing the same.

【0002】[0002]

【従来の技術】従来の半導体リードフレームとしては、
例えば、図4に示されるものがある。この半導体リード
フレーム1は、モールド時の樹脂の流れを防止するため
のダムバー2と、半導体素子が載置されるアイランド3
と、ダムバー2からアイランド3を支持する吊りリード
4と、ダムバー2からアイランド3に向けて放射状に延
在した複数のインナーリード5とを備えている。これら
のダムバー2,アイランド3,吊りリード4,インナー
リード5は、金属板のプレスによる打ち抜き加工(以
下、単に「打ち抜き加工」ともいう。)によって一体で
形成される。
2. Description of the Related Art As a conventional semiconductor lead frame,
For example, there is one shown in FIG. The semiconductor lead frame 1 has a dam bar 2 for preventing resin flow during molding and an island 3 on which a semiconductor element is mounted.
And suspension leads 4 for supporting the island 3 from the dam bar 2, and a plurality of inner leads 5 radially extending from the dam bar 2 toward the island 3. The dam bar 2, the island 3, the suspension leads 4, and the inner leads 5 are integrally formed by punching a metal plate by pressing (hereinafter, also simply referred to as “punching”).

【0003】インナーリード5を打ち抜き加工により形
成する場合、順送金型でプレスするため、インナーリー
ド5を押さえつつ、図5に示すように、インナーリード
5の一方の側端を根元から先端にわたり第1のパンチ6
Aにより1回で打ち抜き、次に他方の側端を根元から先
端にわたり第2のパンチ6Bにより1回で打ち抜いた
後、先端を第3のパンチ6Cにより打ち抜いてインナー
リード5が完成する。
When the inner lead 5 is formed by a punching process, one side end of the inner lead 5 is pressed from the root to the tip as shown in FIG. 1 punch 6
A, and then the other side end is punched once from the root to the tip by the second punch 6B, and then the tip is punched by the third punch 6C to complete the inner lead 5.

【0004】インナーリード5は、一般的にピン数が多
くなるほど細くなり、リード5とリード5の隙間(図5
に示す第1および第2のパンチ6A,6Bの太さ)も同
様に狭くなるため、打抜き加工は、多ピン化するほど微
細加工となる。
The inner lead 5 generally becomes thinner as the number of pins increases, and a gap between the leads 5 (see FIG. 5).
(The thicknesses of the first and second punches 6A and 6B) also become narrower, and the punching process becomes finer as the number of pins increases.

【0005】[0005]

【発明が解決しようとする課題】しかし、従来の半導体
リードフレーム1の製造方法によると、インナーリード
5の両側端を根元から先端にわたり1回で打ち抜いてお
り、また、多ピン化によりインナーリード5が細長くな
るほどインナーリード5を押さえる力が分散して有効に
押さえることができない。
However, according to the conventional method of manufacturing the semiconductor lead frame 1, both ends of the inner lead 5 are punched out once from the root to the tip, and the inner lead 5 is formed by increasing the number of pins. The force which presses the inner lead 5 is dispersed and cannot be effectively suppressed as the length becomes longer.

【0006】このため、図6に示すように、第2のパン
チ6Bで打ち抜く際、第1のパンチ6Aで打ち抜いた側
(先抜き側)がフリーとなってインナーリード5が第2
のパンチ6B側(後抜き側)Aへねじれるという問題が
ある。また、インナーリード5を有効に押さえることが
できないため、インナーリード5が細長くなるほど反り
が発生し易いという問題がある。
For this reason, as shown in FIG. 6, when punching is performed with the second punch 6B, the side punched out by the first punch 6A (first punching side) becomes free, and the inner lead 5 is removed from the second lead 6A.
Is twisted toward the punch 6B side (rear punch side) A. Further, since the inner leads 5 cannot be effectively held down, there is a problem that warping is more likely to occur as the inner leads 5 are elongated.

【0007】また、パンチ6が長いと、その雌型である
ダイとのクリアランス調整が困難となり、加工精度に悪
影響を及ぼすという問題がある。
If the length of the punch 6 is long, it is difficult to adjust the clearance between the punch 6 and the female die.

【0008】従って、本発明の目的は、プレスによる打
ち抜き加工の際のインナーリードのねじれや反りの防止
および加工精度の向上を図った半導体リードフレームお
よびその製造方法を提供することにある。
Accordingly, it is an object of the present invention to provide a semiconductor lead frame which prevents twisting and warping of the inner lead during punching by a press and improves processing accuracy, and a method of manufacturing the same.

【0009】[0009]

【課題を解決するための手段】本発明は、上記目的を達
成するため、複数のインナーリードを有する半導体リー
ドフレームにおいて、前記インナーリードは、長手方向
に沿って両側端に段差を設けたことを特徴とする半導体
リードフレームを提供する。上記構成によれば、段差の
前後で分割されたリードの部分が短くなるので、その分
割されたリードの部分を有効に押さえることが可能とな
り、段差の前後で分割して打ち抜く際、ねじれや反りを
抑えることができる。
In order to achieve the above object, the present invention provides a semiconductor lead frame having a plurality of inner leads, wherein the inner leads are provided with a step at both ends along a longitudinal direction. A semiconductor lead frame is provided. According to the above configuration, since the portion of the lead divided before and after the step is shortened, it is possible to effectively hold the divided lead portion. Can be suppressed.

【0010】分割して打ち抜くことで、パンチの長さが
短くなり、パンチとその雌型であるダイとのクリアラン
ス調整を容易に行うことができるので、加工精度が向上
する。段差は、パンチの位置ずれを吸収し、加工精度を
向上させる。
[0010] By punching in a divided manner, the length of the punch is shortened, and the clearance between the punch and its female die can be easily adjusted, so that the processing accuracy is improved. The step absorbs the position shift of the punch and improves the processing accuracy.

【0011】また、本発明は、上記目的を達成するた
め、両側の第1および第2の側端、および先端を所定の
順序で打ち抜いてインナーリードを形成する半導体リー
ドフレームの製造方法において、前記第1および第2の
側端の打ち抜きは、各側端において所定の順序で分割し
て打ち抜くことを特徴とする半導体リードフレームの製
造方法を提供する。
Further, in order to achieve the above object, the present invention provides a method for manufacturing a semiconductor lead frame in which inner leads are formed by punching first and second side ends and a front end on both sides in a predetermined order. A method of manufacturing a semiconductor lead frame is provided, wherein the first and second side edges are punched by dividing each side edge in a predetermined order.

【0012】上記構成によれば、分割されたリードの部
分が短くなるので、その部分を有効に押さえることが可
能となり、さらに、所定の順序で打ち抜くことにより、
ねじれや反りをより抑えることができる。
According to the above structure, the divided lead portion is shortened, so that the portion can be effectively held down. Further, by punching in a predetermined order,
Twisting and warping can be further suppressed.

【0013】[0013]

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して詳細に説明する。図1は本発明の実施の形態
に係る半導体リードフレームの要部を示す平面図であ
る。この半導体リードフレーム10は、モールド時の樹
脂の流れを防止するためのダムバー2と、半導体素子が
載置されるアイランド3と、ダムバー2からアイランド
3を支持する吊りリード4と、ダムバー2からアイラン
ド3に向けて放射状に延在した複数のインナーリード1
5とを備えている。これらのダムバー2,アイランド
3,吊りリード4およびインナーリード15は、金属板
から打ち抜き加工によって一体で形成される。
Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a plan view showing a main part of a semiconductor lead frame according to an embodiment of the present invention. The semiconductor lead frame 10 includes a dam bar 2 for preventing resin flow during molding, an island 3 on which a semiconductor element is mounted, a suspension lead 4 supporting the island 3 from the dam bar 2, and an island Inner leads 1 extending radially toward 3
5 is provided. The dam bar 2, the island 3, the suspension leads 4 and the inner leads 15 are integrally formed by punching a metal plate.

【0014】図2はインナーリード15の詳細を示す平
面図である。インナーリード15は、根元から長手方向
に沿って順に第1のリード部15a、第2のリード部1
5b、第3のリード部15cからなる。第1のリード部
15aと第2のリード部15bとの間、第2のリード部
15bと第3のリード部15cとの間の両側面には、そ
れぞれ段差部15d,15dを設けている。
FIG. 2 is a plan view showing details of the inner lead 15. The inner lead 15 includes a first lead portion 15a and a second lead portion 1 in order from the root in the longitudinal direction.
5b and a third lead portion 15c. Step portions 15d, 15d are provided on both side surfaces between the first lead portion 15a and the second lead portion 15b and between the second lead portion 15b and the third lead portion 15c, respectively.

【0015】次に、インナーリード15の形成方法を図
3を参照して説明する。図3はインナーリード15の形
成方法を示す図である。まず、第1のリード部15aと
なる金属板の部分を押下しつつ、第1のパンチ16Aに
よる打ち抜きにより第1のリード部15aの左の側端を
形成し、第2のパンチ16Bによる打ち抜きにより第1
のリード部15aの右の側端を形成する。この形成の
際、第1のリード部15aは、第2のパンチ16Bで打
ち抜かれた側Aへねじれる。
Next, a method for forming the inner leads 15 will be described with reference to FIG. FIG. 3 is a diagram showing a method of forming the inner leads 15. First, the left side end of the first lead portion 15a is formed by punching with the first punch 16A while pressing down the portion of the metal plate to be the first lead portion 15a, and punching with the second punch 16B. First
The right side end of the lead portion 15a is formed. During this formation, the first lead portion 15a is twisted to the side A punched by the second punch 16B.

【0016】次に、第3のリード部15cとなる金属板
の部分を押下しつつ、第3のパンチ16Cによる打ち抜
きにより第3のリード部15cの左の側端を形成し、第
4のパンチ16Dによる打ち抜きにより第3のリード部
15cの右の側端を形成する。この形成の際、第3のリ
ード部15cは、第4のパンチ16Dで打ち抜かれた側
Aへねじれる。
Next, the left side end of the third lead portion 15c is formed by punching with a third punch 16C while pressing down the portion of the metal plate serving as the third lead portion 15c. The right side end of the third lead portion 15c is formed by punching with 16D. During this formation, the third lead 15c is twisted to the side A punched by the fourth punch 16D.

【0017】続いて、第2のリード部15bとなる金属
板の部分を押下しつつ、第5のパンチ16Eによる打ち
抜きにより第2のリード部15bの右の側端を形成し、
第6のパンチ16Fによる打ち抜きにより第2のリード
部15bの左の側端を形成する。この形成の際、第2の
リード部15bは第6のパンチ16Fで打ち抜いた側B
へねじれ、第1のリード部15aおよび第3のリード部
15cのA方向へのねじれが戻される。
Subsequently, the right side end of the second lead portion 15b is formed by punching with a fifth punch 16E while pressing down the portion of the metal plate to be the second lead portion 15b.
The left side end of the second lead portion 15b is formed by punching with the sixth punch 16F. At the time of this formation, the second lead portion 15b is on the side B punched by the sixth punch 16F.
Twist, the twist in the direction A of the first lead portion 15a and the third lead portion 15c is returned.

【0018】最後に、第3のリード部15cあるいはイ
ンナーリード15全体を押圧しつつ、7のパンチ16G
による打ち抜きによりインナーリード15の先端を形成
する。このようにしてねじれや反りの少ないインナーリ
ード15が形成される。
Finally, while pressing the third lead portion 15c or the entire inner lead 15, the seven punches 16G
The tip of the inner lead 15 is formed by punching. In this way, the inner leads 15 with less twist and warpage are formed.

【0019】このような半導体リードフレーム10ある
いはその製造方法によれば、以下の効果が得られる。 (1) 1つのリード部15a,15b,15cの長さが短
いので、各リード部15a,15b,15cを有効に押
圧することが可能となることから、ねじれや反りを抑え
ることができる。また、第1のリード部15aと第3の
リード部15cのねじれが、第2のリード部15cの打
抜きの際に戻されるので、インナーリード15のねじれ
をより抑えることができる。 (2) パンチ16の長さが短くなったことで、パンチ16
とその雌型であるダイとのクリアランス調整を容易に行
うことができ、加工精度の向上を図ることができる。 (3) インナーリード15のバリ取り作業を3つのリード
部15a,15b,15cに分割して行えるので、バリ
取り作業が容易となり、安定した製品を量産することが
できる。 (4) 段差部15dにより、モールド時のインナーリード
15と樹脂との結合力が増す。また、パンチ16の位置
ずれを段差部15dにより吸収することができるので、
加工精度の向上を図ることができる。 (5) 各リード部15a,15b,15cを有効に押さえ
ることができるので、多ピン化に対応することができ
る。
According to the semiconductor lead frame 10 or the method of manufacturing the same, the following effects can be obtained. (1) Since the length of one lead 15a, 15b, 15c is short, each lead 15a, 15b, 15c can be effectively pressed, so that twisting and warping can be suppressed. In addition, since the twist of the first lead 15a and the third lead 15c is returned when the second lead 15c is punched, the twist of the inner lead 15 can be further suppressed. (2) As the length of the punch 16 is shortened, the punch 16
And the clearance between the die and the female die can be easily adjusted, and the processing accuracy can be improved. (3) The deburring operation of the inner lead 15 can be performed by dividing the deburring operation into the three lead portions 15a, 15b, and 15c. (4) The step 15d increases the bonding force between the inner lead 15 and the resin during molding. In addition, since the displacement of the punch 16 can be absorbed by the step 15d,
Processing accuracy can be improved. (5) Since each of the leads 15a, 15b, 15c can be effectively held down, it is possible to cope with an increase in the number of pins.

【0020】なお、本発明は、上記実施の形態に限定さ
れず、種々な実施の形態が可能である。例えば、上記実
施の形態では、インナーリード15を3つに分割した
が、2つあるいは4つ以上に分割してもよい。また、分
割した各リード部の側端の形成順序は、上記実施の形態
に限らず、インナーリード15の材料、形状等に応じて
ねじれや反りが少なくなるように定めることができる。
The present invention is not limited to the above embodiment, but various embodiments are possible. For example, in the above embodiment, the inner lead 15 is divided into three, but may be divided into two or four or more. Further, the order of forming the side ends of each of the divided lead portions is not limited to the above-described embodiment, but can be determined so as to reduce twisting and warping according to the material, shape, and the like of the inner leads 15.

【0021】[0021]

【発明の効果】以上説明した通り、分割されたリードの
部分が短くなるので、そのリードの部分を有効に押さえ
ることが可能となり、ねじれや反りを抑えることができ
る。さらに、インナーリードの両側端を各側端において
所定の順序で分割して打ち抜くことで、ねじれや反りを
より抑えることができる。
As described above, since the divided lead portion is shortened, the lead portion can be effectively suppressed, and twisting and warping can be suppressed. Furthermore, twisting and warping can be further suppressed by dividing and punching out both side ends of the inner lead in a predetermined order at each side end.

【0022】また、分割されたリードの部分が短いの
で、パンチの長さも短くなり、パンチとその雌型である
ダイとのクリアランス調整を容易に行うことができるの
で、加工精度の向上を図ることができる。さらに、段差
によってパンチの位置ずれを吸収することで、加工精度
の向上をより図ることができる。
Further, since the divided lead portion is short, the length of the punch is also reduced, and the clearance between the punch and its female die can be easily adjusted, so that the processing accuracy is improved. Can be. Further, by absorbing the displacement of the punch by the step, the processing accuracy can be further improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る半導体リードフレームの要部を示
す平面図
FIG. 1 is a plan view showing a main part of a semiconductor lead frame according to the present invention.

【図2】本発明に係るインナーリードの詳細を示す平面
FIG. 2 is a plan view showing details of an inner lead according to the present invention.

【図3】本発明に係るインナーリードの形成方法を説明
するための平面図
FIG. 3 is a plan view for explaining a method of forming an inner lead according to the present invention.

【図4】従来の半導体リードフレームの要部を示す平面
FIG. 4 is a plan view showing a main part of a conventional semiconductor lead frame.

【図5】従来のインナーリードの形成方法を説明するた
めの平面図
FIG. 5 is a plan view for explaining a conventional method for forming an inner lead.

【図6】図5のI−I断面図FIG. 6 is a sectional view taken along line II of FIG. 5;

【符号の説明】 2 ダムバー 3 アイランド 4 吊りリード 10 半導体リードフレーム 15 インナーリード 15a 第1のリード部 15b 第2のリード部 15c 第3のリード部 15d 段差部 16A 第1のパンチ 16B 第2のパンチ 16C 第3のパンチ 16D 第4のパンチ 16E 第5のパンチ 16F 第6のパンチ 16G 第7のパンチ[Description of Signs] 2 Dam bar 3 Island 4 Suspended lead 10 Semiconductor lead frame 15 Inner lead 15a First lead 15b Second lead 15c Third lead 15d Step 16A First punch 16B Second punch 16C Third punch 16D Fourth punch 16E Fifth punch 16F Sixth punch 16G Seventh punch

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】複数のインナーリードを有する半導体リー
ドフレームにおいて、 前記インナーリードは、長手方向に沿って両側端に段差
を設けたことを特徴とする半導体リードフレーム。
1. A semiconductor lead frame having a plurality of inner leads, wherein the inner leads are provided with steps at both ends along a longitudinal direction.
【請求項2】両側の第1および第2の側端、および先端
を所定の順序で打ち抜いてインナーリードを形成する半
導体リードフレームの製造方法において、 前記第1および第2の側端の打ち抜きは、各側端におい
て所定の順序で分割して打ち抜くことを特徴とする半導
体リードフレームの製造方法。
2. A method of manufacturing a semiconductor lead frame in which inner leads are formed by punching first and second side ends and a front end on both sides in a predetermined order, wherein the first and second side ends are punched. A method of manufacturing a semiconductor lead frame, wherein each side end is cut in a predetermined order and punched out.
【請求項3】分割して打ち抜く前記所定の順序は、前記
インナーリードに生じるねじれを最小にする打ち抜き順
序であることを特徴とする請求項1記載の半導体リード
フレームの製造方法。
3. The method for manufacturing a semiconductor lead frame according to claim 1, wherein the predetermined order in which the semiconductor device is divided and punched is a punching order in which the twist generated in the inner lead is minimized.
【請求項4】前記各側端における分割の打ち抜きは、前
記各側端に段差を形成することを特徴とする請求項1記
載の半導体リードフレームの製造方法。
4. The method of manufacturing a semiconductor lead frame according to claim 1, wherein the step of punching at each side end forms a step at each side end.
JP22554996A 1996-08-27 1996-08-27 Semiconductor lead frame and manufacture of the same Pending JPH1070229A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22554996A JPH1070229A (en) 1996-08-27 1996-08-27 Semiconductor lead frame and manufacture of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22554996A JPH1070229A (en) 1996-08-27 1996-08-27 Semiconductor lead frame and manufacture of the same

Publications (1)

Publication Number Publication Date
JPH1070229A true JPH1070229A (en) 1998-03-10

Family

ID=16831044

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22554996A Pending JPH1070229A (en) 1996-08-27 1996-08-27 Semiconductor lead frame and manufacture of the same

Country Status (1)

Country Link
JP (1) JPH1070229A (en)

Similar Documents

Publication Publication Date Title
JP3018542B2 (en) Lead frame and manufacturing method thereof
JPH07297344A (en) Lead frame
EP0701280B1 (en) Lead frame and process of producing it
JPH1070229A (en) Semiconductor lead frame and manufacture of the same
JP3235606B2 (en) Lead frame, method of manufacturing the same, and semiconductor device
JPS5933982B2 (en) Lead frame manufacturing method
JPH0661401A (en) Lead frame and its manufacture
JPH0620106B2 (en) Method for manufacturing lead frame
JP2700902B2 (en) Lead frame manufacturing method
JPH05275591A (en) Manufacture of ic lead frame for semiconductor device
JP2606977B2 (en) Method for manufacturing lead frame for semiconductor device
JPH0425059A (en) Lead frame for semiconductor device and its production
JP3304667B2 (en) Lead frame manufacturing method
JPH0444255A (en) Manufacture of lead frame
JP2684247B2 (en) Lead frame manufacturing method
JP2527508B2 (en) Lead frame and manufacturing method thereof
JP3028178B2 (en) Lead punching die and lead punching method
JP2001210774A (en) Lead frame for semiconductor device and its manufacturing method
JPH04280661A (en) Manufacture of semiconductor device lead frame
JP3051490B2 (en) Lead frame manufacturing method
JPH10263717A (en) Lead frame for semiconductor device
JP3052112B2 (en) Method for manufacturing lead frame
JP2001127232A (en) Lead frame and method of manufacturing the same
JPH0536884A (en) Lead frame
JPH01243568A (en) Manufacture of electronic component and lead frame to be used for it