JP2684247B2 - Lead frame manufacturing method - Google Patents

Lead frame manufacturing method

Info

Publication number
JP2684247B2
JP2684247B2 JP2001591A JP2001591A JP2684247B2 JP 2684247 B2 JP2684247 B2 JP 2684247B2 JP 2001591 A JP2001591 A JP 2001591A JP 2001591 A JP2001591 A JP 2001591A JP 2684247 B2 JP2684247 B2 JP 2684247B2
Authority
JP
Japan
Prior art keywords
lead frame
lead
semiconductor element
element mounting
inner leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001591A
Other languages
Japanese (ja)
Other versions
JPH05308113A (en
Inventor
厚生 能隅
淳 福井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tech Inc
Original Assignee
Mitsui High Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tech Inc filed Critical Mitsui High Tech Inc
Priority to JP2001591A priority Critical patent/JP2684247B2/en
Publication of JPH05308113A publication Critical patent/JPH05308113A/en
Application granted granted Critical
Publication of JP2684247B2 publication Critical patent/JP2684247B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、リードフレームの製造
方法に係り、特に打ち抜き法を用いたリードフレームの
製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a lead frame manufacturing method, and more particularly to a lead frame manufacturing method using a punching method.

【0002】[0002]

【従来の技術】半導体装置の組立に用いられるリードフ
レームの形状加工には、エッチング法と順送り金型を用
いたプレス加工(スタンピング法)とに大別される。
2. Description of the Related Art Shape processing of a lead frame used for assembling a semiconductor device is roughly classified into an etching method and a press processing (stamping method) using a progressive die.

【0003】このスタンピング法を用いて形状加工を行
う場合、通常は、図4(a) および(b) に示すように順次
成形される。
When the stamping method is used to perform shape processing, the stamping method is usually performed sequentially as shown in FIGS. 4 (a) and 4 (b).

【0004】すなわち、まず図4(a) に示すように帯状
材料1に対してインナーリード2およびアウターリード
3の側縁の打ち抜きを行った後、図4(b) に示すように
先端部のキャビテイ領域4の打ち抜きを行いリードフレ
ームを得る。
That is, first, as shown in FIG. 4 (a), the side edges of the inner lead 2 and the outer lead 3 are punched out from the strip-shaped material 1, and then the tip end portion is cut as shown in FIG. 4 (b). The cavity area 4 is punched out to obtain a lead frame.

【0005】近年、半導体装置の分野では少量多品種化
の傾向が強まっており、これに伴い、パッドサイズも多
様化してきている。
In recent years, in the field of semiconductor devices, there is an increasing tendency for a small amount and a wide variety of products, and the pad sizes are also diversifying accordingly.

【0006】このようななかでリードフレームをスタン
ピング法で形成しようとすると、多種の金型が必要とな
り、コストが高騰するという問題があった。
If the lead frame is to be formed by the stamping method in such a situation, there is a problem that various types of dies are required and the cost is increased.

【0007】[0007]

【発明の解決しようとする課題】このように従来の方法
では、少量多品種のリードフレームを形成する必要性か
ら、多種の金型を必要とし、コストの高騰を免れ得ない
という問題があった。
As described above, the conventional method has a problem that various types of molds are required because of the necessity of forming lead frames of various kinds in small quantities, and the cost increase cannot be avoided. .

【0008】本発明は、前記実情に鑑みてなされたもの
で、少量多品種のリードフレームの製造にも対応できる
リードフレームの製造方法を提供することを目的とす
る。
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a method of manufacturing a lead frame which can be used for manufacturing a large number of lead frames in small quantities.

【0009】[0009]

【課題を解決するための手段】そこで本発明では、イン
ナーリード側縁の打ち抜き後に、めっき等を経て、テー
ピングによるインナーリード相互間の連結を行い、キャ
ビテイ領域の打ち抜きによりインナーリード最先端部を
形成したのち、インナーリード相互間の連結をおこなう
テープを介して半導体素子搭載部を固着するようにして
いる。
Therefore, in the present invention, after the inner lead side edge is punched out, the inner leads are connected to each other by taping through plating or the like, and the leading end portion of the inner lead is formed by punching out the cavity region. After that, the semiconductor element mounting portion is fixed via a tape that connects the inner leads to each other.

【0010】[0010]

【作用】上記方法によれば、キャビテイ領域の打ち抜き
までは、チップサイズに依存することなくすべて同一の
金型で形成できる。すなわち、同一の金型を用いてイン
ナーリード側縁の打ち抜きをおこなっておき、キャビテ
イ領域の打ち抜き工程ではじめてチップサイズに対応し
た金型を用意するようにすればよいため、金型サイズに
汎用性があり、金型コストを低減することができる。
According to the above-mentioned method, the die can be formed by the same die without depending on the chip size up to the punching of the cavity region. That is, it is sufficient to punch the inner lead side edge using the same die and prepare the die corresponding to the chip size for the first time in the cavity region punching process. Therefore, the die cost can be reduced.

【0011】さらにまた、すべてインナーリード側縁の
打ち抜きからテーピングまでは、チップサイズに依存す
ることなくすべて同一の金型で行うことができるため、
この工程までを行っておくようにすれば、受注後にはキ
ャビテイ領域の打ち抜きおよび半導体素子搭載部の固着
を行えばよく、受注から納品までの期間を大幅に短縮す
ることができる。
Furthermore, from punching of the inner lead side edge to taping, all can be performed with the same die without depending on the chip size.
If the steps up to this step are performed, it is sufficient to punch out the cavity region and fix the semiconductor element mounting portion after the order is received, and the period from the order to the delivery can be greatly shortened.

【0012】加えて、サポートバーが不要となるため、
その分だけリード占有面積を増大することができ、リー
ド本数の増大またはリードピッチの増大をはかることが
できる。
In addition, since the support bar is unnecessary,
The lead occupying area can be increased accordingly, and the number of leads or the lead pitch can be increased.

【0013】[0013]

【実施例】以下、本発明の実施例について図面を参照し
つつ詳細に説明する。
Embodiments of the present invention will be described below in detail with reference to the drawings.

【0014】図1(a) 乃至図1(c) は本発明実施例のリ
ードフレームの製造工程を示す図である。
1 (a) to 1 (c) are views showing a manufacturing process of a lead frame of an embodiment of the present invention.

【0015】まず、図1(a) に示すようにアロイ42と
指称されている帯状材料11を順送り金型に設置し、イ
ンナーリード12やアウターリード13の側縁を順次形
成する。
First, as shown in FIG. 1 (a), a strip-shaped material 11 called an alloy 42 is placed in a progressive die, and side edges of the inner leads 12 and the outer leads 13 are sequentially formed.

【0016】このようにして、インナーリードやアウタ
ーリードの側縁を形成した後、貴金属めっきを行う。こ
こでコイニングはリード先端の抜き寸法すなわちチップ
サイズに合わせて必要種類の金型を準備しておき、必要
に応じて選択して用いるようにし、チップサイズが大き
い場合は不要となる。また必要に応じて焼鈍工程を行っ
ても良い。
After forming the side edges of the inner leads and the outer leads in this way, noble metal plating is performed. Here, coining is carried out by preparing a necessary type of mold in accordance with the lead tip removal dimension, that is, the chip size, and selecting and using it as necessary. When the chip size is large, coining is unnecessary. Moreover, you may perform an annealing process as needed.

【0017】この後、インナーリードの裏面にポリイミ
ド性の両面テープTを用いてテーピングを行い、インナ
ーリード相互間を連結する。そしてこのようにインナー
リード相互間が連結された状態で図1(b) に示すよう
に、チップサイズに合わせて、キャビテイ領域Cの打ち
抜きを行い、リードフレーム本体14を形成する。
After that, taping is performed on the back surface of the inner leads using a polyimide double-sided tape T to connect the inner leads to each other. Then, with the inner leads thus connected to each other, as shown in FIG. 1B, the cavity region C is punched out in accordance with the chip size to form the lead frame body 14.

【0018】そして最後に、図1(c) に示すように、あ
らかじめ放熱性の良好な銅板を用いて打ち抜き形成して
おいた半導体装置載置部としてのヒートスプレッター1
5を前記両面テープTの裏面側に貼着し、リードフレー
ムが完成する。
Finally, as shown in FIG. 1 (c), a heat spreader 1 as a semiconductor device mounting portion is formed by punching out a copper plate having a good heat dissipation property in advance.
5 is attached to the back surface of the double-sided tape T to complete the lead frame.

【0019】このようにして形成されたリードフレーム
に、半導体チップ16を実装した半導体装置を図2に示
す。
FIG. 2 shows a semiconductor device in which the semiconductor chip 16 is mounted on the lead frame thus formed.

【0020】このようにして得られたリードフレーム
は、サポートバーが不要となるため、その分だけリード
占有面積を増大することができ、リード本数の増大また
はリードピッチの増大をはかることができ、微細化に際
しても信頼性の高いものとなる。
Since the lead frame thus obtained does not require a support bar, the lead occupying area can be increased correspondingly, and the number of leads or the lead pitch can be increased. It is highly reliable even when miniaturized.

【0021】また、キャビテイ領域の打ち抜きまでは、
チップサイズに依存することなくすべて同一の金型で形
成でき、コイニング工程およびキャビテイ領域の打ち抜
き工程ではじめてチップサイズに対応した金型を用意す
るようにすればよいため、金型サイズに汎用性があり、
金型コストを低減することができる。
Further, until punching out of the cavity area,
All of them can be formed with the same die without depending on the die size, and it is only necessary to prepare the die corresponding to the die size in the coining process and the punching process of the cavity area, which makes the die size versatile. Yes,
Mold cost can be reduced.

【0022】さらに、半導体装置載置部としてのヒート
スプレッター15は、材料を必要に応じて選択できるた
め、放熱効果が大幅に向上する。
Further, since the material of the heat spreader 15 as the semiconductor device mounting portion can be selected as required, the heat dissipation effect is greatly improved.

【0023】さらにまた、すべてインナーリード側縁の
打ち抜きからめっき工程までは、チップサイズに依存す
ることなくすべて同一の金型で行うことができるため、
受注までにこの工程までを行っておくようにし、受注後
にはキャビテイ領域の打ち抜きおよび半導体素子搭載部
の固着を行うようにすればよく、受注から納品までの期
間を大幅に短縮することができる。
Furthermore, from the punching of the side edges of the inner leads to the plating process, all can be performed with the same mold regardless of the chip size.
It is sufficient to perform these steps up to the time of receiving an order, and after the order is received, the cavity region is punched out and the semiconductor element mounting portion is fixed, so that the period from the order to the delivery can be greatly shortened.

【0024】なお、前記実施例では、ダムバー17を形
成したが、インナーリード相互間は絶縁性テープで連結
されているため、図3に製造工程の一部を示すようにダ
ムバーを省略するようにしてもよい。
Although the dam bar 17 is formed in the above embodiment, since the inner leads are interconnected by the insulating tape, the dam bar may be omitted as shown in a part of the manufacturing process in FIG. May be.

【0025】また、前記実施例では、インナーリードの
連結部材として、ポリイミドテープを用いたが、これに
限定されること無く、絶縁性テープであれば他のものを
用いても良い。
Further, in the above embodiment, the polyimide tape is used as the connecting member of the inner lead, but the present invention is not limited to this, and any other insulating tape may be used.

【0026】[0026]

【発明の効果】以上説明してきたように、本発明の方法
によれば、インナーリード側縁の打ち抜き後に、テーピ
ングによるインナーリード相互間の連結を行い、キャビ
テイ領域の打ち抜きによりインナーリード最先端部を形
成したのち、インナーリード相互間の連結をおこなうテ
ープを介して半導体素子搭載部を固着するようにしてい
るため、キャビテイ領域の打ち抜きまでは、チップサイ
ズに依存することなくすべて同一の金型を用いることが
でき、生産性が向上する上、少量多品種化に際しても金
型コストを低減することができる。
As described above, according to the method of the present invention, after the inner lead side edges are punched out, the inner leads are connected to each other by taping, and the cavity regions are punched out so that the innermost lead portions are removed. After forming, the semiconductor element mounting part is fixed via the tape that connects the inner leads to each other, so the same mold is used regardless of the chip size until the cavity area is punched out. Therefore, the productivity can be improved, and the die cost can be reduced even when a large number of products are manufactured in small quantities.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明実施例のリードフレームの製造工程図FIG. 1 is a manufacturing process diagram of a lead frame according to an embodiment of the present invention.

【図2】本発明実施例の方法で形成したリードフレーム
を用いた半導体装置を示す図
FIG. 2 is a diagram showing a semiconductor device using a lead frame formed by the method of the embodiment of the present invention.

【図3】本発明の他の実施例のリードフレームの製造工
程の一部を示す図
FIG. 3 is a diagram showing a part of a manufacturing process of a lead frame according to another embodiment of the present invention.

【図4】従来例のリードフレームの製造工程図FIG. 4 is a manufacturing process diagram of a conventional lead frame.

【符号の説明】[Explanation of symbols]

1 帯状材料 2 インナーリード 3 アウターリード 4 キャビテイ領域 11 帯状材料 12 インナーリード 13 アウターリード C キャビテイ領域 14 リードフレーム本体 15 ヒートスプレッター(半導体素子載置部) 16 半導体チップ 17 ダムバー 1 strip material 2 inner lead 3 outer lead 4 cavity area 11 strip material 12 inner lead 13 outer lead C cavity area 14 lead frame body 15 heat spreader (semiconductor element mounting part) 16 semiconductor chip 17 dam bar

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】半導体素子搭載部と、この周りに配列され
た複数のインナーリードを具備したリードフレーム本体
とを具備してなるリードフレームの製造方法においてイ
ンナーリード側縁の打ち抜きを行う側縁打ち抜き工程と
インナーリード相互間にテープを貼着し連結するテーピ
ング工程と、 インナーリードと半導体素子搭載部との間のキャビテイ
領域を打ち抜き、インナーリード最先端部を形成するキ
ャビテイ打ち抜き工程と、 前記テープを介して半導体チップを載置する半導体素子
搭載部を前記リードフレーム本体に貼着する半導体素子
搭載部固着工程とを含むことを特徴とするリードフレー
ムの製造方法。
1. A side edge punch for punching a side edge of an inner lead in a method of manufacturing a lead frame including a semiconductor element mounting portion and a lead frame main body having a plurality of inner leads arranged around the semiconductor element mounting portion. The tape is attached between the process and the inner leads, and the tape is connected, and the cavity region between the inner leads and the semiconductor element mounting part is punched out to form the leading end of the inner leads. And a semiconductor element mounting portion fixing step of adhering a semiconductor element mounting portion on which a semiconductor chip is mounted to the lead frame body via the lead frame manufacturing method.
JP2001591A 1991-02-13 1991-02-13 Lead frame manufacturing method Expired - Fee Related JP2684247B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001591A JP2684247B2 (en) 1991-02-13 1991-02-13 Lead frame manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001591A JP2684247B2 (en) 1991-02-13 1991-02-13 Lead frame manufacturing method

Publications (2)

Publication Number Publication Date
JPH05308113A JPH05308113A (en) 1993-11-19
JP2684247B2 true JP2684247B2 (en) 1997-12-03

Family

ID=12015282

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001591A Expired - Fee Related JP2684247B2 (en) 1991-02-13 1991-02-13 Lead frame manufacturing method

Country Status (1)

Country Link
JP (1) JP2684247B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09223760A (en) * 1996-02-15 1997-08-26 Nitto Denko Corp Semiconductor device and multi-layer lead frame for it

Also Published As

Publication number Publication date
JPH05308113A (en) 1993-11-19

Similar Documents

Publication Publication Date Title
GB1571173A (en) Stamped lead frame for semiconductor packages
JP2684247B2 (en) Lead frame manufacturing method
JP3506957B2 (en) Lead frame manufacturing method
JPH0661401A (en) Lead frame and its manufacture
JPH061797B2 (en) Lead frame manufacturing method
JP2700902B2 (en) Lead frame manufacturing method
JPH10116943A (en) Stem with heat sink and manufacturing method thereof
JP2859057B2 (en) Lead frame
JP2527508B2 (en) Lead frame and manufacturing method thereof
JP3284030B2 (en) Mold equipment for lead frame manufacturing
JP3535990B2 (en) Lead frame manufacturing method
JP2816757B2 (en) Method for manufacturing semiconductor device
JPH0620106B2 (en) Method for manufacturing lead frame
JP2524645B2 (en) Lead frame and manufacturing method thereof
JPS63308358A (en) Lead frame
JP2527503B2 (en) Lead frame and manufacturing method thereof
JP3008973U (en) Lead frame with heat sink
JPS5812452Y2 (en) semiconductor equipment
JPH0821654B2 (en) Lead frame manufacturing method
JP3028173B2 (en) Lead frame and manufacturing method thereof
JPH03188655A (en) Manufacture of lead frame
JP2501047B2 (en) Manufacturing method of lead frame
JP2552139Y2 (en) Lead frame
JP2557732B2 (en) Lead frame and manufacturing method thereof
JPH0236557A (en) Lead frame and semiconductor device using same

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20080815

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080815

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 12

Free format text: PAYMENT UNTIL: 20090815

LAPS Cancellation because of no payment of annual fees