JPH1055155A - Ｌｅｄ表示装置 - Google Patents
Ｌｅｄ表示装置Info
- Publication number
- JPH1055155A JPH1055155A JP22776696A JP22776696A JPH1055155A JP H1055155 A JPH1055155 A JP H1055155A JP 22776696 A JP22776696 A JP 22776696A JP 22776696 A JP22776696 A JP 22776696A JP H1055155 A JPH1055155 A JP H1055155A
- Authority
- JP
- Japan
- Prior art keywords
- led chip
- display device
- electrode
- source electrode
- led
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of El Displays (AREA)
Abstract
(57)【要約】
【課題】 ＬＥＤチップの点灯／消灯切替え用のスイッ
チング素子として大パワーのトランジスタを用いること
なく、高解像度の表示を可能とするＬＥＤ表示装置を実
現する。 【解決手段】 シリコン基板36に複数本の走査線Ｙと信
号線Ｘを配列させると共に、ソース電極24、ドレイン電
極22、ゲート電極20を形成して各ＬＥＤチップ28毎にＦ
ＥＴ18を構成し、各ＦＥＴ18のゲート電極20を走査線Ｙ
に、ドレイン電極22を信号線Ｘに、ＬＥＤチップ28のカ
ソードにソース電極24を接続し、さらにＬＥＤチップ28
のアノードに電源線30を接続させ、走査線Ｙにゲート信
号32が入力されてソース電極24及びドレイン電極22間が
導通したときに、信号線Ｘに負電圧を選択的に印加さ
せ、当該走査線Ｙ及び信号線Ｘに係るＬＥＤチップ28を
点灯させるよう構成したＬＥＤ表示装置10。
チング素子として大パワーのトランジスタを用いること
なく、高解像度の表示を可能とするＬＥＤ表示装置を実
現する。 【解決手段】 シリコン基板36に複数本の走査線Ｙと信
号線Ｘを配列させると共に、ソース電極24、ドレイン電
極22、ゲート電極20を形成して各ＬＥＤチップ28毎にＦ
ＥＴ18を構成し、各ＦＥＴ18のゲート電極20を走査線Ｙ
に、ドレイン電極22を信号線Ｘに、ＬＥＤチップ28のカ
ソードにソース電極24を接続し、さらにＬＥＤチップ28
のアノードに電源線30を接続させ、走査線Ｙにゲート信
号32が入力されてソース電極24及びドレイン電極22間が
導通したときに、信号線Ｘに負電圧を選択的に印加さ
せ、当該走査線Ｙ及び信号線Ｘに係るＬＥＤチップ28を
点灯させるよう構成したＬＥＤ表示装置10。
Description
【０００１】
【発明の属する技術分野】この発明は、ＬＥＤ（発光ダ
イオード）チップをドット・マトリクス状に多数配置さ
せ、各ＬＥＤチップの点灯／消灯を選択的に実行するこ
とによって任意の文字や図形の表示を行うＬＥＤ表示装
置に係り、特にその点灯／消灯のスイッチング機構に特
徴を備えたＬＥＤ表示装置に関する。
イオード）チップをドット・マトリクス状に多数配置さ
せ、各ＬＥＤチップの点灯／消灯を選択的に実行するこ
とによって任意の文字や図形の表示を行うＬＥＤ表示装
置に係り、特にその点灯／消灯のスイッチング機構に特
徴を備えたＬＥＤ表示装置に関する。
【０００２】
【従来の技術】従来のＬＥＤ表示装置60にあっては、図
６に示すように、エポキシ樹脂等よりなる基板62の表面
に、複数本の走査線Ｙ1〜Ｙnを一定の間隔をおいて配置
すると共に、各走査線Ｙと絶縁状態で交差する複数本の
信号線Ｘ1〜Ｘnを一定の間隔をおいて配置し、各走査線
Ｙと信号線Ｘとの間にＬＥＤチップ28を接続して成る。
この結果、それぞれＬＥＤチップ28を備えた升目状の表
示セル64が、ドット・マトリクス状に多数配置される。
６に示すように、エポキシ樹脂等よりなる基板62の表面
に、複数本の走査線Ｙ1〜Ｙnを一定の間隔をおいて配置
すると共に、各走査線Ｙと絶縁状態で交差する複数本の
信号線Ｘ1〜Ｘnを一定の間隔をおいて配置し、各走査線
Ｙと信号線Ｘとの間にＬＥＤチップ28を接続して成る。
この結果、それぞれＬＥＤチップ28を備えた升目状の表
示セル64が、ドット・マトリクス状に多数配置される。
【０００３】各走査線Ｙの一端には走査用ドライバ回路
66が、また各信号線Ｘの一端には信号用ドライバ回路68
が接続されている。上記走査用ドライバ回路66内におい
ては、各走査線Ｙの端部にスイッチング素子としてのト
ランジスタ70が接続されており、各トランジスタ70のベ
ースに入力が生じると、コレクタ−エミッタ間が導通
し、当該走査線Ｙが接地されることとなる。各走査線Ｙ
は、上から順番に時分割的に走査（すなわちベース信号
の入力）がされて行き、一番下まで達すると、再び一番
上に戻って走査が継続されて行く。
66が、また各信号線Ｘの一端には信号用ドライバ回路68
が接続されている。上記走査用ドライバ回路66内におい
ては、各走査線Ｙの端部にスイッチング素子としてのト
ランジスタ70が接続されており、各トランジスタ70のベ
ースに入力が生じると、コレクタ−エミッタ間が導通
し、当該走査線Ｙが接地されることとなる。各走査線Ｙ
は、上から順番に時分割的に走査（すなわちベース信号
の入力）がされて行き、一番下まで達すると、再び一番
上に戻って走査が継続されて行く。
【０００４】また、上記信号用ドライバ回路68内におい
ては、各信号線Ｘの一端にスイッチング素子としてのト
ランジスタ72がそれぞれ接続されており、各トランジス
タ72のベースに入力が生じると、コレクタ−エミッタ間
が導通し、電源VccよりＬＥＤチップ駆動用の電源が供
給される。
ては、各信号線Ｘの一端にスイッチング素子としてのト
ランジスタ72がそれぞれ接続されており、各トランジス
タ72のベースに入力が生じると、コレクタ−エミッタ間
が導通し、電源VccよりＬＥＤチップ駆動用の電源が供
給される。
【０００５】上記走査線Ｙの走査に同期させて、信号線
Ｘのトランジスタ72をＯＮさせることにより、任意の表
示セル64を点灯させることが可能となる。例えば走査線
Ｙ3が走査されるタイミングを捉えて信号線Ｘ4のトラン
ジスタ72αをＯＮすれば、電流が信号線Ｘ4→ＬＥＤチ
ップ28α→走査線Ｙ3を経由して流れ、ＬＥＤチップ28
αが点灯される。走査がつぎの走査線Ｙ4に移行する
と、当然ＬＥＤチップ28αは消灯することとなるが、上
記時分割走査は比較的高速で実行されるため、Ｙ3が走
査される度にＬＥＤチップ28αを点灯させれば、人間の
目にはあたかも連続的に点灯しているように映る。因み
に、ここで例示したＬＥＤ表示装置60の場合、赤色発光
用及び緑色発光用の２種類のＬＥＤチップ28を並べて１
画素74と成しており、各画素74に含まれるＬＥＤチップ
28の点灯／消灯を制御することによって、「赤色」、
「緑色」、「赤緑混色」の発光色を実現できるよう仕組
まれている。
Ｘのトランジスタ72をＯＮさせることにより、任意の表
示セル64を点灯させることが可能となる。例えば走査線
Ｙ3が走査されるタイミングを捉えて信号線Ｘ4のトラン
ジスタ72αをＯＮすれば、電流が信号線Ｘ4→ＬＥＤチ
ップ28α→走査線Ｙ3を経由して流れ、ＬＥＤチップ28
αが点灯される。走査がつぎの走査線Ｙ4に移行する
と、当然ＬＥＤチップ28αは消灯することとなるが、上
記時分割走査は比較的高速で実行されるため、Ｙ3が走
査される度にＬＥＤチップ28αを点灯させれば、人間の
目にはあたかも連続的に点灯しているように映る。因み
に、ここで例示したＬＥＤ表示装置60の場合、赤色発光
用及び緑色発光用の２種類のＬＥＤチップ28を並べて１
画素74と成しており、各画素74に含まれるＬＥＤチップ
28の点灯／消灯を制御することによって、「赤色」、
「緑色」、「赤緑混色」の発光色を実現できるよう仕組
まれている。
【０００６】
【発明が解決しようとする課題】ところで、以上のよう
なＬＥＤ表示装置の原理を用いてフルカラーのグラフィ
ック表示を実現するためには、それぞれ赤色、青色、緑
色点灯用のＬＥＤチップを備えた３個の表示セルによっ
て一画素を構成させると共に、このような画素を例えば
６４０（横）×４８０（縦）ドット以上配置させる必要
が生じる。この結果、各画素を３mmピッチで配列させる
としても約２ｍ×１.５ｍの大きさとなってしまい、消
費電力も全表示セル点灯時には１０ｋＷに達することと
なる。
なＬＥＤ表示装置の原理を用いてフルカラーのグラフィ
ック表示を実現するためには、それぞれ赤色、青色、緑
色点灯用のＬＥＤチップを備えた３個の表示セルによっ
て一画素を構成させると共に、このような画素を例えば
６４０（横）×４８０（縦）ドット以上配置させる必要
が生じる。この結果、各画素を３mmピッチで配列させる
としても約２ｍ×１.５ｍの大きさとなってしまい、消
費電力も全表示セル点灯時には１０ｋＷに達することと
なる。
【０００７】このような大型かつ大電力のＬＥＤ表示装
置を駆動制御するためには、走査用ドライバ回路及び信
号用ドライバ回路内のスイッチング素子として、大電流
対応のパワートランジスタを用いる必要が生じるが、こ
の種のトランジスタは一般に応答性能に劣るため十分な
表示品質を確保できないと共に、発熱量が多いという問
題がある。また、ドライバ回路は通常ＬＳＩとして実現
されるが、このような大パワーのトランジスタによって
構成されるドライバ回路の場合、ＬＳＩの外形寸法がど
うしても大型化してしまい、表示装置周りに余計なスペ
ースを確保せざるを得なくなったり、表示装置の厚さが
過大となる問題が生じる。このため、例え多数の走査線
を複数のユニットに区分し、各ユニット単位で別個に走
査することによって応答性能の低さをある程度補おうと
しても、その分ドライバ回路を構成するＬＳＩの個数が
増加し、かえってスペースファクタの悪化や発熱問題を
助長することとなってしまう。
置を駆動制御するためには、走査用ドライバ回路及び信
号用ドライバ回路内のスイッチング素子として、大電流
対応のパワートランジスタを用いる必要が生じるが、こ
の種のトランジスタは一般に応答性能に劣るため十分な
表示品質を確保できないと共に、発熱量が多いという問
題がある。また、ドライバ回路は通常ＬＳＩとして実現
されるが、このような大パワーのトランジスタによって
構成されるドライバ回路の場合、ＬＳＩの外形寸法がど
うしても大型化してしまい、表示装置周りに余計なスペ
ースを確保せざるを得なくなったり、表示装置の厚さが
過大となる問題が生じる。このため、例え多数の走査線
を複数のユニットに区分し、各ユニット単位で別個に走
査することによって応答性能の低さをある程度補おうと
しても、その分ドライバ回路を構成するＬＳＩの個数が
増加し、かえってスペースファクタの悪化や発熱問題を
助長することとなってしまう。
【０００８】この発明は、上記した従来技術の問題を解
決せんとするものであり、その目的とするところは、Ｌ
ＥＤチップの点灯／消灯切替え用のスイッチング素子と
して大パワーのトランジスタを用いることなく、高解像
度の表示を可能とするＬＥＤ表示装置を実現することに
ある。
決せんとするものであり、その目的とするところは、Ｌ
ＥＤチップの点灯／消灯切替え用のスイッチング素子と
して大パワーのトランジスタを用いることなく、高解像
度の表示を可能とするＬＥＤ表示装置を実現することに
ある。
【０００９】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明に係るＬＥＤ表示装置は、基板の表面に複
数のＬＥＤチップを配置させ、各ＬＥＤチップの点灯／
消灯を選択的に切り替えることによって任意の表示を実
現するＬＥＤ表示装置において、上記基板をｐ型あるい
はｎ型シリコンを主体としたシリコン基板によって構成
し、該シリコン基板の表面あるいは裏面に複数本の走査
線と信号線を配列させ、また該シリコン基板の表面ある
いは裏面にソース電極、ドレイン電極、ゲート電極を形
成すると共に、該シリコン基板の一部に他の部分と型の
異なる領域を形成することによって、各ＬＥＤチップ毎
に電界効果トランジスタ（以下「ＦＥＴ」という）を構
成し、各ＦＥＴのゲート電極を上記走査線に接続すると
共に、ドレイン電極を上記信号線に接続し、ソース電極
をＬＥＤチップのカソードに接続し、また該ＬＥＤチッ
プのアノードに電源を接続し、上記走査線にゲート信号
が時分割的に入力されてソース電極及びドレイン電極間
が導通状態となった際に、任意の信号線に負電圧を選択
的に印加させることにより、当該走査線及び信号線に係
るＬＥＤチップに電源電流が流れて点灯するよう構成し
た。
めに、本発明に係るＬＥＤ表示装置は、基板の表面に複
数のＬＥＤチップを配置させ、各ＬＥＤチップの点灯／
消灯を選択的に切り替えることによって任意の表示を実
現するＬＥＤ表示装置において、上記基板をｐ型あるい
はｎ型シリコンを主体としたシリコン基板によって構成
し、該シリコン基板の表面あるいは裏面に複数本の走査
線と信号線を配列させ、また該シリコン基板の表面ある
いは裏面にソース電極、ドレイン電極、ゲート電極を形
成すると共に、該シリコン基板の一部に他の部分と型の
異なる領域を形成することによって、各ＬＥＤチップ毎
に電界効果トランジスタ（以下「ＦＥＴ」という）を構
成し、各ＦＥＴのゲート電極を上記走査線に接続すると
共に、ドレイン電極を上記信号線に接続し、ソース電極
をＬＥＤチップのカソードに接続し、また該ＬＥＤチッ
プのアノードに電源を接続し、上記走査線にゲート信号
が時分割的に入力されてソース電極及びドレイン電極間
が導通状態となった際に、任意の信号線に負電圧を選択
的に印加させることにより、当該走査線及び信号線に係
るＬＥＤチップに電源電流が流れて点灯するよう構成し
た。
【００１０】上記シリコン基板をｎ型シリコンを主体に
形成する場合には、上記ＦＥＴのソース電極とドレイン
電極間にｐ型領域を形成して両極間を遮っておき、上記
ゲート電極に電圧が印加されるとき、該ｐ型領域が収縮
してチャネルが形成され、以てソース電極及びドレイン
電極間が導通するよう構成する。また、上記シリコン基
板をｐ型シリコンを主体に形成する場合には、上記ＦＥ
Ｔのソース電極と接する部分及びドレイン電極と接する
部分にｎ型領域を形成しておき、上記ゲート電極に電圧
が印加されるとき、両ｎ型領域間を遮っているｐ型領域
内にチャネルが形成され、以てソース電極及びドレイン
電極間が導通するよう構成する。上記シリコン基板の裏
面に、放熱板を密着接続することが望ましい。
形成する場合には、上記ＦＥＴのソース電極とドレイン
電極間にｐ型領域を形成して両極間を遮っておき、上記
ゲート電極に電圧が印加されるとき、該ｐ型領域が収縮
してチャネルが形成され、以てソース電極及びドレイン
電極間が導通するよう構成する。また、上記シリコン基
板をｐ型シリコンを主体に形成する場合には、上記ＦＥ
Ｔのソース電極と接する部分及びドレイン電極と接する
部分にｎ型領域を形成しておき、上記ゲート電極に電圧
が印加されるとき、両ｎ型領域間を遮っているｐ型領域
内にチャネルが形成され、以てソース電極及びドレイン
電極間が導通するよう構成する。上記シリコン基板の裏
面に、放熱板を密着接続することが望ましい。
【００１１】上記のように、各ＬＥＤチップ毎に点灯／
消灯切替え用のスイッチング素子であるＦＥＴを形成し
ているため、ＦＥＴ１個当たりの電流耐量は僅かで済
み、その分応答性能の向上、発熱量の低減及び発熱源の
分散化を達成することができる。これにより、比較的大
型で嵩張る駆動回路（ＬＳＩ）が不要となるため、表示
装置周辺に余計なスペースを確保しなくても済み、ＬＥ
Ｄ表示装置をより薄く小型に形成することも可能とな
る。さらに、エポキシ樹脂に比べて５００倍も熱伝導性
に優れたシリコン基板上に、直接ＦＥＴやＬＥＤチップ
を実装していくため、特に放熱対策を講じなくても、Ｌ
ＥＤチップやＦＥＴから生じる熱を効率的に放散させる
ことが可能となる。このシリコン基板の裏面に、放熱板
を密着させるようにすれば、放熱効果がより向上し、Ｌ
ＥＤチップを極めて高い密度で配置させた場合でも、そ
の熱を有効に処理することが可能となる。
消灯切替え用のスイッチング素子であるＦＥＴを形成し
ているため、ＦＥＴ１個当たりの電流耐量は僅かで済
み、その分応答性能の向上、発熱量の低減及び発熱源の
分散化を達成することができる。これにより、比較的大
型で嵩張る駆動回路（ＬＳＩ）が不要となるため、表示
装置周辺に余計なスペースを確保しなくても済み、ＬＥ
Ｄ表示装置をより薄く小型に形成することも可能とな
る。さらに、エポキシ樹脂に比べて５００倍も熱伝導性
に優れたシリコン基板上に、直接ＦＥＴやＬＥＤチップ
を実装していくため、特に放熱対策を講じなくても、Ｌ
ＥＤチップやＦＥＴから生じる熱を効率的に放散させる
ことが可能となる。このシリコン基板の裏面に、放熱板
を密着させるようにすれば、放熱効果がより向上し、Ｌ
ＥＤチップを極めて高い密度で配置させた場合でも、そ
の熱を有効に処理することが可能となる。
【００１２】
【発明の実施の態様】図１は、本発明に係るＬＥＤ表示
装置10の構造を示す回路図である。このＬＥＤ表示装置
10は、複数本の走査線Ｙを横方向に配列させると共に、
複数本の信号線Ｘを縦方向に配列させている。各走査線
Ｙと信号線Ｘとは、絶縁された状態で交差しており、走
査線Ｙと信号線Ｘとに囲まれた部分が１表示セル16を構
成している。この結果、ＬＥＤ表示装置10は、ドット・
マトリクス状に配置された多数の表示セル16を備えるこ
ととなる。各表示セル16には、それぞれＦＥＴ18が形成
されている。このＦＥＴ18のゲート電極20は、上記走査
線Ｙに接続されており、ドレイン電極22は上記信号線Ｘ
に接続されている。さらに、ソース電極24には、保護抵
抗26を間に介してＬＥＤチップ28のカソードが接続され
ている。このＬＥＤチップ28のアノードには電源線30
（図中破線で示す）が接続されており、該電源線30はＬ
ＥＤ駆動用電源（図示省略）に接続されている。
装置10の構造を示す回路図である。このＬＥＤ表示装置
10は、複数本の走査線Ｙを横方向に配列させると共に、
複数本の信号線Ｘを縦方向に配列させている。各走査線
Ｙと信号線Ｘとは、絶縁された状態で交差しており、走
査線Ｙと信号線Ｘとに囲まれた部分が１表示セル16を構
成している。この結果、ＬＥＤ表示装置10は、ドット・
マトリクス状に配置された多数の表示セル16を備えるこ
ととなる。各表示セル16には、それぞれＦＥＴ18が形成
されている。このＦＥＴ18のゲート電極20は、上記走査
線Ｙに接続されており、ドレイン電極22は上記信号線Ｘ
に接続されている。さらに、ソース電極24には、保護抵
抗26を間に介してＬＥＤチップ28のカソードが接続され
ている。このＬＥＤチップ28のアノードには電源線30
（図中破線で示す）が接続されており、該電源線30はＬ
ＥＤ駆動用電源（図示省略）に接続されている。
【００１３】上記の各走査線Ｙは、上から順に時分割的
に走査されて行き、図示しないゲート信号生成回路より
パルス状のゲート信号32が次々と入力される。そして、
ゲート信号がある走査線Ｙに入力されると、当該走査線
Ｙに係る横一列に配置された全ＦＥＴ18のゲート電極20
に正電圧が印加され、ソース電極24−ドレイン電極22間
が導通するＯＮ状態となる。このとき、上記信号線Ｘ
に、図示しないドレイン信号生成回路より選択的に負の
電圧を印加することにより、任意の表示セル16を点灯さ
せることが可能となる。例えば、走査線Ｙａにゲート信
号が入力されたタイミングを捉えて、信号線Ｘａに負電
圧を印加させると、電源線30ａを介してＬＥＤ駆動用電
流が流れ、表示セル16ａのＬＥＤ28ａが点灯する。
に走査されて行き、図示しないゲート信号生成回路より
パルス状のゲート信号32が次々と入力される。そして、
ゲート信号がある走査線Ｙに入力されると、当該走査線
Ｙに係る横一列に配置された全ＦＥＴ18のゲート電極20
に正電圧が印加され、ソース電極24−ドレイン電極22間
が導通するＯＮ状態となる。このとき、上記信号線Ｘ
に、図示しないドレイン信号生成回路より選択的に負の
電圧を印加することにより、任意の表示セル16を点灯さ
せることが可能となる。例えば、走査線Ｙａにゲート信
号が入力されたタイミングを捉えて、信号線Ｘａに負電
圧を印加させると、電源線30ａを介してＬＥＤ駆動用電
流が流れ、表示セル16ａのＬＥＤ28ａが点灯する。
【００１４】ゲート信号入力の順番が次の走査線Ｙｂに
移ると、走査線Ｙａに係るＦＥＴ18は一斉にＯＦＦの状
態となり、当然にＬＥＤチップ28ａも消灯するが、走査
線Ｙの走査サイクルは非常に短い時間であるため、次回
以降の走査時に当該ＬＥＤチップ28ａを続けて点灯させ
ることにより、人間の目には連続点灯しているように映
る。因みに、このＬＥＤ表示装置10の場合、赤色発光
用、青色発光用、及び緑色発光用の３種類のＬＥＤチッ
プ28を並べて１画素34と成しており、各画素34に含まれ
るＬＥＤチップ28の点灯／消灯を制御することによって
任意の発光色を実現できるよう仕組まれている。
移ると、走査線Ｙａに係るＦＥＴ18は一斉にＯＦＦの状
態となり、当然にＬＥＤチップ28ａも消灯するが、走査
線Ｙの走査サイクルは非常に短い時間であるため、次回
以降の走査時に当該ＬＥＤチップ28ａを続けて点灯させ
ることにより、人間の目には連続点灯しているように映
る。因みに、このＬＥＤ表示装置10の場合、赤色発光
用、青色発光用、及び緑色発光用の３種類のＬＥＤチッ
プ28を並べて１画素34と成しており、各画素34に含まれ
るＬＥＤチップ28の点灯／消灯を制御することによって
任意の発光色を実現できるよう仕組まれている。
【００１５】図２は、上記ＬＥＤ表示装置10の具体的構
成を示す平面図であり、図３は側面図である。図示の通
り、シリコン基板36の表面に、複数のＬＥＤチップ28を
ドット・マトリクス状に多数配置させると共に、このＬ
ＥＤチップ28の上面（アノード）には金線38が接続され
ている。各ＬＥＤチップ28は、金線38を介して横一列に
数珠つなぎに接続されている。各ＬＥＤチップ28の下端
（カソード）には、膜状に形成された抵抗26の一端が接
続されている。この抵抗膜26の他端にはソース電極24が
接続されている。また、上記シリコン基板36の裏面に
は、帯状のドレインパターン40が複数本被着形成されて
おり、上記ソース電極24は、シリコン基板36を間に挟ん
でドレインパターン40の一部と対向するよう配置されて
いる。ドレインパターン40の中、このソース電極24と対
向している部分がドレイン電極22を構成することとな
る。上記ソース電極24の近傍には、ゲート電極20が配置
されており、各ゲート電極20はゲートパターン42を介し
て横一列単位で数珠つなぎに接続されている（図２）。
各ゲートパターン42の一端は図示しないゲート信号生成
回路に、また各ドレインパターン40の一端は図示しない
ドレイン信号生成回路に、さらに金線38は図示しないＬ
ＥＤ駆動用電源にそれぞれ接続されている。すなわち、
ゲートパターン42が上記した走査線Ｙに、またドレイン
パターン40が信号線Ｘに、さらに金線38が電源線30にそ
れぞれ該当する。
成を示す平面図であり、図３は側面図である。図示の通
り、シリコン基板36の表面に、複数のＬＥＤチップ28を
ドット・マトリクス状に多数配置させると共に、このＬ
ＥＤチップ28の上面（アノード）には金線38が接続され
ている。各ＬＥＤチップ28は、金線38を介して横一列に
数珠つなぎに接続されている。各ＬＥＤチップ28の下端
（カソード）には、膜状に形成された抵抗26の一端が接
続されている。この抵抗膜26の他端にはソース電極24が
接続されている。また、上記シリコン基板36の裏面に
は、帯状のドレインパターン40が複数本被着形成されて
おり、上記ソース電極24は、シリコン基板36を間に挟ん
でドレインパターン40の一部と対向するよう配置されて
いる。ドレインパターン40の中、このソース電極24と対
向している部分がドレイン電極22を構成することとな
る。上記ソース電極24の近傍には、ゲート電極20が配置
されており、各ゲート電極20はゲートパターン42を介し
て横一列単位で数珠つなぎに接続されている（図２）。
各ゲートパターン42の一端は図示しないゲート信号生成
回路に、また各ドレインパターン40の一端は図示しない
ドレイン信号生成回路に、さらに金線38は図示しないＬ
ＥＤ駆動用電源にそれぞれ接続されている。すなわち、
ゲートパターン42が上記した走査線Ｙに、またドレイン
パターン40が信号線Ｘに、さらに金線38が電源線30にそ
れぞれ該当する。
【００１６】図４は、ＬＥＤチップ28及びＦＥＴ18周辺
の構造を示す拡大概念図である。単結晶あるいは多結晶
のｎ型シリコンを主体としたシリコン基板36の表面に
は、二酸化ケイ素（ＳｉＯ2）よりなる絶縁層44が形成
されており、該絶縁層44の表面にはアルミニウム等を蒸
着させて形成した導電パターン46が被着されている。こ
の導電パターン46上には、銀ペースト48を介してＬＥＤ
チップ28が接続されている。
の構造を示す拡大概念図である。単結晶あるいは多結晶
のｎ型シリコンを主体としたシリコン基板36の表面に
は、二酸化ケイ素（ＳｉＯ2）よりなる絶縁層44が形成
されており、該絶縁層44の表面にはアルミニウム等を蒸
着させて形成した導電パターン46が被着されている。こ
の導電パターン46上には、銀ペースト48を介してＬＥＤ
チップ28が接続されている。
【００１７】上記絶縁層44表面の他の部分には抵抗膜26
が被着形成されており、該抵抗膜26の一端は導電パター
ン46に接続されている。上記シリコン基板36表面の他の
部分には凹部50が形成されており、該凹部50の表面には
絶縁層44が形成される代わりに、ソース電極24が形成さ
れている。このソース電極24の一端は、上記抵抗膜26の
他端に接続されている。上記絶縁層44表面の他の部分に
は、ゲート電極20が形成されている。このゲート電極20
とソース電極24とは、絶縁層44を介して電気的に絶縁さ
れている。上記シリコン基板36の裏面には、上記ソース
電極24に対応する位置にドレインパターン40が被着形成
されており、このドレインパターン40の中、ソース電極
24と対向する部分がドレイン電極22を構成することは上
記した通りである。上記導電パターン46、ソース電極2
4、ドレイン電極22、ゲート電極20は、アルミニウムを
蒸着させることで形成される。
が被着形成されており、該抵抗膜26の一端は導電パター
ン46に接続されている。上記シリコン基板36表面の他の
部分には凹部50が形成されており、該凹部50の表面には
絶縁層44が形成される代わりに、ソース電極24が形成さ
れている。このソース電極24の一端は、上記抵抗膜26の
他端に接続されている。上記絶縁層44表面の他の部分に
は、ゲート電極20が形成されている。このゲート電極20
とソース電極24とは、絶縁層44を介して電気的に絶縁さ
れている。上記シリコン基板36の裏面には、上記ソース
電極24に対応する位置にドレインパターン40が被着形成
されており、このドレインパターン40の中、ソース電極
24と対向する部分がドレイン電極22を構成することは上
記した通りである。上記導電パターン46、ソース電極2
4、ドレイン電極22、ゲート電極20は、アルミニウムを
蒸着させることで形成される。
【００１８】上記シリコン基板36の中、上記ソース電極
24とドレイン電極22との間には、両極間を遮る形でｐ型
領域が形成されている。また、このｐ型領域と上記ソー
ス電極24との間には、比較的薄いｎ型領域ｎ1，ｎ2，ｎ
3が形成されている。上記のｐ型領域は、ｎ型シリコン
を主体とするシリコン基板36の表面に、イオン打ち込み
法や拡散法等を施すことによって形成される。また、ｎ
型領域ｎ1，ｎ2，ｎ3は、上記ｐ型領域の表面に、同じ
くイオン打ち込み法や拡散法等を施すことによって形成
される。
24とドレイン電極22との間には、両極間を遮る形でｐ型
領域が形成されている。また、このｐ型領域と上記ソー
ス電極24との間には、比較的薄いｎ型領域ｎ1，ｎ2，ｎ
3が形成されている。上記のｐ型領域は、ｎ型シリコン
を主体とするシリコン基板36の表面に、イオン打ち込み
法や拡散法等を施すことによって形成される。また、ｎ
型領域ｎ1，ｎ2，ｎ3は、上記ｐ型領域の表面に、同じ
くイオン打ち込み法や拡散法等を施すことによって形成
される。
【００１９】しかして、上記ゲート電極20に正の電圧が
印加されると、ｐ型領域の中で上記ｎ型領域ｎ1と接す
る部分（ゲート電極20に近い方の端部）ｐ1が静電作用
によって収縮し、ソース電極24−ドレイン電極22間のチ
ャネルが拡大するため両極間が導通することとなる。こ
の状態において、ドレイン電極22に負の電圧が印加され
ると、金線38を介して供給された電源電流がソース電極
24からドレイン電極22に向けて流れることとなり、ＬＥ
Ｄチップ28の点灯が実現される。なお、上記のｎ型領域
ｎ2，ｎ3は、ｎ1形成の過程で付随的に生じる部分であ
り、このＦＥＴ18の動作にとって不可欠のものではな
い。
印加されると、ｐ型領域の中で上記ｎ型領域ｎ1と接す
る部分（ゲート電極20に近い方の端部）ｐ1が静電作用
によって収縮し、ソース電極24−ドレイン電極22間のチ
ャネルが拡大するため両極間が導通することとなる。こ
の状態において、ドレイン電極22に負の電圧が印加され
ると、金線38を介して供給された電源電流がソース電極
24からドレイン電極22に向けて流れることとなり、ＬＥ
Ｄチップ28の点灯が実現される。なお、上記のｎ型領域
ｎ2，ｎ3は、ｎ1形成の過程で付随的に生じる部分であ
り、このＦＥＴ18の動作にとって不可欠のものではな
い。
【００２０】このように、各ＬＥＤチップ28の点灯／消
灯の切替えを実現するスイッチング素子としてのＦＥＴ
18が、個々のＬＥＤチップ28毎に形成されているため、
各ＦＥＴ18に要求される電流耐量は極めて低いもので足
り、その分応答性能の向上を図ることが可能となる。ま
た、表示装置周辺に大パワーのトランジスタを集積させ
たＬＳＩを配置させる必要がないため、全体形状の小型
化・薄型化に資することはもちろん、大パワートランジ
スタを用いた場合に生じる発熱の問題も当然に解消され
る。さらに、予めスイッチング素子であるＦＥＴ18がＬ
ＥＤ表示装置10側に作り込まれているため、従来のＬＥ
Ｄ表示装置におけるように、周辺に配置されたＬＳＩと
の間の配線処理を省くことができる。
灯の切替えを実現するスイッチング素子としてのＦＥＴ
18が、個々のＬＥＤチップ28毎に形成されているため、
各ＦＥＴ18に要求される電流耐量は極めて低いもので足
り、その分応答性能の向上を図ることが可能となる。ま
た、表示装置周辺に大パワーのトランジスタを集積させ
たＬＳＩを配置させる必要がないため、全体形状の小型
化・薄型化に資することはもちろん、大パワートランジ
スタを用いた場合に生じる発熱の問題も当然に解消され
る。さらに、予めスイッチング素子であるＦＥＴ18がＬ
ＥＤ表示装置10側に作り込まれているため、従来のＬＥ
Ｄ表示装置におけるように、周辺に配置されたＬＳＩと
の間の配線処理を省くことができる。
【００２１】表示のフルカラー化や高解像度化に伴い、
表示セル16をより高密度で集積させる場合には、多数の
ＬＥＤチップ28からの発熱が問題となるが、このＬＥＤ
表示装置10の場合、エポキシ樹脂等に比べて熱伝導度が
５００倍程度高いシリコン基板36の表面にＬＥＤチップ
28を直付けする構造であるため、ＬＥＤチップ28から発
せられる熱を効果的に拡散させることができる。さら
に、図３に示すように、シリコン基板36の裏面に熱拡散
性に優れたアルミニウム等より成る放熱板52を密着配置
させるように構成すれば、放熱効果がさらに向上する。
この結果、表示セル16の集積度を一段と高めることが可
能となり、より高解像度での表示に対応可能となる。
表示セル16をより高密度で集積させる場合には、多数の
ＬＥＤチップ28からの発熱が問題となるが、このＬＥＤ
表示装置10の場合、エポキシ樹脂等に比べて熱伝導度が
５００倍程度高いシリコン基板36の表面にＬＥＤチップ
28を直付けする構造であるため、ＬＥＤチップ28から発
せられる熱を効果的に拡散させることができる。さら
に、図３に示すように、シリコン基板36の裏面に熱拡散
性に優れたアルミニウム等より成る放熱板52を密着配置
させるように構成すれば、放熱効果がさらに向上する。
この結果、表示セル16の集積度を一段と高めることが可
能となり、より高解像度での表示に対応可能となる。
【００２２】図５は、ＦＥＴ18の他の構成例を示す拡大
概念図である。ｐ型シリコンを主体とするシリコン基板
36の表面には、二酸化ケイ素（ＳｉＯ2）よりなる絶縁
層44が形成されており、該絶縁層44の表面にはアルミニ
ウム等を蒸着させて形成した導電パターン46が被着され
ている。この導電パターン46上には、銀ペースト48を介
してＬＥＤチップ28が接続されている。該ＬＥＤチップ
28の上面には、上記と同様の金線38が接続されている。
概念図である。ｐ型シリコンを主体とするシリコン基板
36の表面には、二酸化ケイ素（ＳｉＯ2）よりなる絶縁
層44が形成されており、該絶縁層44の表面にはアルミニ
ウム等を蒸着させて形成した導電パターン46が被着され
ている。この導電パターン46上には、銀ペースト48を介
してＬＥＤチップ28が接続されている。該ＬＥＤチップ
28の上面には、上記と同様の金線38が接続されている。
【００２３】上記絶縁層44表面の他の部分には抵抗膜26
が被着形成されており、該抵抗膜26の一端は、上記導電
パターン46を介してＬＥＤチップ28に接続されている。
上記シリコン基板36表面の他の部分には、ソース電極2
4、ゲート電極20、ドレイン電極22が形成されている。
このソース電極24の一端は、上記抵抗膜26の他端に接続
されている。また、ゲート電極20と、ソース電極24及び
ドレイン電極22との間は、絶縁層44によって絶縁されて
いる。
が被着形成されており、該抵抗膜26の一端は、上記導電
パターン46を介してＬＥＤチップ28に接続されている。
上記シリコン基板36表面の他の部分には、ソース電極2
4、ゲート電極20、ドレイン電極22が形成されている。
このソース電極24の一端は、上記抵抗膜26の他端に接続
されている。また、ゲート電極20と、ソース電極24及び
ドレイン電極22との間は、絶縁層44によって絶縁されて
いる。
【００２４】上記シリコン基板36の中、ソース電極24と
接する部分及びドレイン電極22と接する部分は、イオン
打ち込み法や拡散法等によってｎ型領域と成されてい
る。各ｎ型領域間は、ｐ型領域によって遮られている。
なお、図示は省略したが、ゲート電極20には走査線Ｙを
構成するゲートパターン42が接続されており、ドレイン
電極22には信号線Ｘを構成するドレインパターン40が接
続されている。さらに、ＬＥＤチップ28は金線38を介し
て他のＬＥＤチップ28と一列に接続されている。また、
金線38は、図示しない電源に接続されている。
接する部分及びドレイン電極22と接する部分は、イオン
打ち込み法や拡散法等によってｎ型領域と成されてい
る。各ｎ型領域間は、ｐ型領域によって遮られている。
なお、図示は省略したが、ゲート電極20には走査線Ｙを
構成するゲートパターン42が接続されており、ドレイン
電極22には信号線Ｘを構成するドレインパターン40が接
続されている。さらに、ＬＥＤチップ28は金線38を介し
て他のＬＥＤチップ28と一列に接続されている。また、
金線38は、図示しない電源に接続されている。
【００２５】しかして、上記ゲート電極20にゲート電圧
が印加されると、二つのｎ型領域間にチャネルが形成さ
れ、ソース電極24とドレイン電極22との間が導通状態と
なる。このとき、ドレイン電極22に負電圧が印加される
と、金線38→ＬＥＤチップ28→抵抗膜26→ソース電極24
→ドレイン電極22に電流が流れ、ＬＥＤチップ28が点灯
する。
が印加されると、二つのｎ型領域間にチャネルが形成さ
れ、ソース電極24とドレイン電極22との間が導通状態と
なる。このとき、ドレイン電極22に負電圧が印加される
と、金線38→ＬＥＤチップ28→抵抗膜26→ソース電極24
→ドレイン電極22に電流が流れ、ＬＥＤチップ28が点灯
する。
【００２６】
【発明の効果】本発明に係るＬＥＤ表示装置にあって
は、各ＬＥＤチップ毎に点灯／消灯切替え用のスイッチ
ング素子であるＦＥＴを形成しているため、ＦＥＴ１個
当たりの電流耐量は僅かで済み、その分ＦＥＴの応答性
能を向上させることができると共に、発熱量の低減や発
熱源の分散を達成することができる。また、大型の駆動
回路（ＬＳＩ）の装着が不要となり、表示装置周辺に余
計なスペースを確保しなくても済むため、ＬＥＤ表示装
置をより薄く小型に形成することが可能となる。さら
に、熱伝導性に優れたシリコン基板上に、直接ＦＥＴや
ＬＥＤチップを実装しているため、特に放熱対策を講じ
なくても、ＬＥＤチップやＦＥＴから生じる熱を効率的
に放散させることが可能となる。このシリコン基板の裏
面に放熱板に密着させるように構成すれば、放熱効率が
より向上し、ＬＥＤチップを極めて高い密度で配置させ
ても、その熱を有効に処理することが可能となる。
は、各ＬＥＤチップ毎に点灯／消灯切替え用のスイッチ
ング素子であるＦＥＴを形成しているため、ＦＥＴ１個
当たりの電流耐量は僅かで済み、その分ＦＥＴの応答性
能を向上させることができると共に、発熱量の低減や発
熱源の分散を達成することができる。また、大型の駆動
回路（ＬＳＩ）の装着が不要となり、表示装置周辺に余
計なスペースを確保しなくても済むため、ＬＥＤ表示装
置をより薄く小型に形成することが可能となる。さら
に、熱伝導性に優れたシリコン基板上に、直接ＦＥＴや
ＬＥＤチップを実装しているため、特に放熱対策を講じ
なくても、ＬＥＤチップやＦＥＴから生じる熱を効率的
に放散させることが可能となる。このシリコン基板の裏
面に放熱板に密着させるように構成すれば、放熱効率が
より向上し、ＬＥＤチップを極めて高い密度で配置させ
ても、その熱を有効に処理することが可能となる。
【図１】本発明に係るＬＥＤ表示装置の全体構造を示す
回路図である。
回路図である。
【図２】上記ＬＥＤ表示装置の具体的構成を示す平面拡
大図である。
大図である。
【図３】上記ＬＥＤ表示装置の具体的構成を示す側面拡
大図である。
大図である。
【図４】上記ＬＥＤ表示装置に係るＬＥＤチップ及びＦ
ＥＴの構造例を示す拡大概念図である。
ＥＴの構造例を示す拡大概念図である。
【図５】ＬＥＤチップ及びＦＥＴの他の構造例を示す拡
大概念図である。
大概念図である。
【図６】従来のＬＥＤ表示装置の全体構造を示す回路図
である。
である。
10 ＬＥＤ表示装置 18 電界効果トランジスタ（ＦＥＴ） 20 ゲート電極 22 ドレイン電極 24 ソース電極 28 ＬＥＤチップ 30 電源線 32 ゲート信号 52 放熱板 Ｘ 信号線 Ｙ 走査線
Claims (4)
- 【請求項１】 基板の表面に複数のＬＥＤチップを配置
させ、各ＬＥＤチップの点灯／消灯を選択的に切り替え
ることによって任意の表示を実現するＬＥＤ表示装置に
おいて、上記基板をｐ型あるいはｎ型シリコンを主体と
したシリコン基板によって構成し、該シリコン基板の表
面あるいは裏面に複数本の走査線と信号線を配列させ、
また該シリコン基板の表面あるいは裏面にソース電極、
ドレイン電極、ゲート電極を形成すると共に、該シリコ
ン基板の一部に他の部分と型の異なる領域を形成するこ
とによって、各ＬＥＤチップ毎に電界効果トランジスタ
を構成し、各電界効果トランジスタのゲート電極を上記
走査線に接続すると共に、ドレイン電極を上記信号線に
接続し、ソース電極をＬＥＤチップのカソードに接続
し、また該ＬＥＤチップのアノードに電源を接続し、上
記走査線にゲート信号が時分割的に入力されてソース電
極及びドレイン電極間が導通状態となった際に、任意の
信号線に負電圧を選択的に印加させることにより、当該
走査線及び信号線に係るＬＥＤチップに電源電流が流れ
て点灯するよう構成したことを特徴とするＬＥＤ表示装
置。 - 【請求項２】 上記シリコン基板がｎ型シリコンを主体
に形成されていると共に、上記電界効果トランジスタの
ソース電極とドレイン電極間がｐ型領域によって遮られ
ており、上記ゲート電極にゲート電圧が印加されると、
ソース電極及びドレイン電極間が導通するよう構成した
ことを特徴とする請求項１に記載のＬＥＤ表示装置。 - 【請求項３】 上記シリコン基板がｐ型シリコンを主体
に形成されていると共に、上記電界効果トランジスタの
ソース電極と接する部分及びドレイン電極と接する部分
にｎ型領域が形成され、両ｎ型領域間はｐ型領域にって
遮られており、上記ゲート電極にゲート電圧が印加され
ると、ソース電極及びドレイン電極間が導通するよう構
成したことを特徴とする請求項１に記載のＬＥＤ表示装
置。 - 【請求項４】 上記シリコン基板の裏面に、放熱板を密
着接続したことを特徴とする請求項１乃至３の何れかに
記載のＬＥＤ表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22776696A JP2847360B2 (ja) | 1996-08-09 | 1996-08-09 | Ｌｅｄ表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22776696A JP2847360B2 (ja) | 1996-08-09 | 1996-08-09 | Ｌｅｄ表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1055155A true JPH1055155A (ja) | 1998-02-24 |
| JP2847360B2 JP2847360B2 (ja) | 1999-01-20 |
Family
ID=16866051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22776696A Expired - Fee Related JP2847360B2 (ja) | 1996-08-09 | 1996-08-09 | Ｌｅｄ表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2847360B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001067824A1 (fr) * | 2000-03-07 | 2001-09-13 | Idemitsu Kosan Co., Ltd. | Affichage el organique a excitation active et procede de fabrication de cet affichage |
| JP2013101396A (ja) * | 2009-02-09 | 2013-05-23 | Hui Zhou Light Engine Ltd | メッシュプラットフォーム上の発光ダイオード光アレイ |
| CN103460277A (zh) * | 2011-04-07 | 2013-12-18 | 欧司朗光电半导体有限公司 | 显示装置 |
-
1996
- 1996-08-09 JP JP22776696A patent/JP2847360B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001067824A1 (fr) * | 2000-03-07 | 2001-09-13 | Idemitsu Kosan Co., Ltd. | Affichage el organique a excitation active et procede de fabrication de cet affichage |
| US6995736B2 (en) | 2000-03-07 | 2006-02-07 | Idemitsu Kosan Co., Ltd. | Active-driving type organic EL display device, and a method of producing the same |
| US7227518B2 (en) | 2000-03-07 | 2007-06-05 | Idemitsu Kosan Co., Ltd. | Active-driving type organic el display device, and a method of producing the same |
| JP2013101396A (ja) * | 2009-02-09 | 2013-05-23 | Hui Zhou Light Engine Ltd | メッシュプラットフォーム上の発光ダイオード光アレイ |
| CN103460277A (zh) * | 2011-04-07 | 2013-12-18 | 欧司朗光电半导体有限公司 | 显示装置 |
| JP2014514608A (ja) * | 2011-04-07 | 2014-06-19 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 表示装置 |
| CN103460277B (zh) * | 2011-04-07 | 2016-04-20 | 欧司朗光电半导体有限公司 | 显示装置 |
| US10062320B2 (en) | 2011-04-07 | 2018-08-28 | Osram Opto Semiconductors Gmbh | Display device |
| US10490121B2 (en) | 2011-04-07 | 2019-11-26 | Osram Opto Semiconductors Gmbh | Display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2847360B2 (ja) | 1999-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102411775B1 (ko) | 엘이디 구동 유닛들이 형성된 tft 기판을 갖는 엘이디 디스플레이 장치 | |
| KR102545633B1 (ko) | 로컬 수동 매트릭스 디스플레이 | |
| US20020011976A1 (en) | Display device | |
| EP0870294B1 (en) | True color flat panel display LED matrix module with driving circuitry | |
| US5798535A (en) | Monolithic integration of complementary transistors and an LED array | |
| TWI310173B (ja) | ||
| JP3292133B2 (ja) | Ｌｅｄ表示器及びそれを用いた表示装置 | |
| JP4684073B2 (ja) | Ｌｅｄバックライト装置及び画像表示装置 | |
| JP2002118124A (ja) | 素子実装方法 | |
| US5827753A (en) | Monolithic integration of driver circuits with LED array and methods of manufacture | |
| WO1997024706A9 (en) | True color flat panel display using an led dot matrix and led dot matrix drive method and apparatus | |
| KR20060053228A (ko) | 표시 장치 및 어레이 기판 | |
| US20030117347A1 (en) | Active matrix electroluminescent display device | |
| JP2847360B2 (ja) | Ｌｅｄ表示装置 | |
| JP4042548B2 (ja) | 電気光学装置及び電子機器 | |
| JP2003131619A (ja) | 自己発光型表示装置 | |
| US6914379B2 (en) | Thermal management in electronic displays | |
| JP2883250B2 (ja) | マルチカラー発光表示装置 | |
| JP2004184530A (ja) | 電気光学装置、アクティブマトリクス基板及び電子機器 | |
| JP3564359B2 (ja) | 発光ダイオード駆動回路 | |
| JP3562884B2 (ja) | 自己走査型発光装置、光プリンタ用光源および光プリンタ | |
| LU500366B1 (en) | Driver circuit for light emitting modules with combined active and passive matrix functionalities | |
| TW200306128A (en) | Image display device | |
| JP2000021569A (ja) | 有機発光デバイス | |
| WO2014017126A1 (ja) | 半導体発光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |