JPH10511236A - 等時周辺装置および非同期周辺装置を直列相互接続する方法および装置 - Google Patents

等時周辺装置および非同期周辺装置を直列相互接続する方法および装置

Info

Publication number
JPH10511236A
JPH10511236A JP8514855A JP51485596A JPH10511236A JP H10511236 A JPH10511236 A JP H10511236A JP 8514855 A JP8514855 A JP 8514855A JP 51485596 A JP51485596 A JP 51485596A JP H10511236 A JPH10511236 A JP H10511236A
Authority
JP
Japan
Prior art keywords
bus
interface
transactions
controller
computer system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8514855A
Other languages
English (en)
Inventor
ノール,ショーン
モリス,ジェフ・チャールズ
コーラハン,シェラー
バット,アジェイ・ヴィ
ニザー,プシヤ・コタル
ハスラム,リチャード・エム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JPH10511236A publication Critical patent/JPH10511236A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/40052High-speed IEEE 1394 serial bus
    • H04L12/40058Isochronous transmission
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G06F13/423Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with synchronous protocol
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/40052High-speed IEEE 1394 serial bus
    • H04L12/40078Bus configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Bus Control (AREA)
  • Small-Scale Networks (AREA)

Abstract

(57)【要約】 バス・コントローラ(14)と、いくつかの1:nバス信号ディストリビュータ(18)と、いくつかのバス・インタフェース(22)が設けられ、いくつかの等時周辺装置および非同期周辺装置(16)とコンピュータ・システムのシステム装置を直列相互接続する階層システム・バス・アセンブリ(26)が形成される。バス・コントローラ(14)と、バス信号ディストリビュータ(18)と、バス・インタフェース(22)は、バス・エージェントどうしを互いに直列相互接続してデータ通信トランザクションを行うマスタ/スレーブ・フロー制御モデルを実施する回路・補助論理(16c)を備える。ある種の実施形態では、この回路・補助論理(16c)はさらに、やはりマスタ・スレーブ・フロー制御モデルを使用して接続管理トランザクションを行い、あるいはスレーブ「装置」をポーリングするためにフレーム・ベースのポーリング・スケジュールを実施し、あるいは少なくとも2つのアドレス空間を使用して様々なトランザクションを行い、あるいは通信パケット・ベースのトランザクションをサポートし、あるいはデータ状態または制御状態、あるいはその両方を電気的に表し、あるいはそれらの組合せを行う。

Description

【発明の詳細な説明】 等時周辺装置および非同期周辺装置を直列相互接続する方法および装置発明の背景 1.発明の分野 本発明は、コンピュータ・システムに関する。詳細には、本発明は、関連する コントローラとインタフェースとを含む、コンピュータ・システムのシステム装 置に周辺装置を接続するシリアル・バスに関する。 2.背景情報 相互に関係するいくつかの要件のために、デスクトップ・コンピュータ・シス テムのシステム装置に等時周辺装置ならびに非同期周辺装置を同時に接続する比 較的高速で低コストで動的に構成可能な単一の二方向等時シリアル・バスを有す ることが望ましい。等時周辺装置とは、音声、モーション・ビデオなどのリアル タイム自然データを生成する周辺装置である。相互に関係するこのような要件に は下記のものが含まれる。 デスクトップ・コンピュータへの電話の接続 コンピュータと通信装置の合体は、デスクトップ・コンピュータの次世代製造 アプリケーションに基づいて行われることが予想される。機械指向データ・タイ プおよび人間指向データ・タイプの、ある位置または環境から他の位置または環 境への移動は、任意の場所で廉価に接続を行えるかどうかに依存する。残念なこ とに、コンピュータ業界と通信業界は独立に発展している。その結果、デスクト ップ・コンピュータと電話の広範囲の相互接続をサポートする必要がある。 使いやすさ デスクトップ・コンピュータを再構成する際の融通性のなさが、デスクトップ ・コンピュータのさらなる向上の妨げとなっていることが認識されている。ユー ザに優しいグラフィカル・インタフェースと、新世代のシステム・バス・アーキ テクチャに関連付けられたハードウェア機構およびソフトウェア機構とを組み合 わせることによって、デスクトップ・コンピュータの互換性が高まり、再構成が 容易になっている。しかし、エンド・ユーザの観点からは、シリアル/パラレル ・ポート、キーボード/マウス/ジョイスティック・インタフェースなどデスク トップ・コンピュータの入出力インタフェースは、依然としてプラグアンドプレ イ属性が欠如しており、あるいはライブ接続/切断が可能なタイプの入出力装置 に関しても過度に制限されている。 ポート拡張 デスクトップ・コンピュータへの外部周辺装置の追加は引き続き、ポート利用 可能性によって制約されている。低コストの二方向低・中速周辺バスがないので 、電話/ファックス/モデム・アダプタ、応答マシン、スキャナ、パーソナル・ ディジタル・アシスタント(PDA)、キーボード、マウスなどの周辺装置の普 及が抑制されている。既存の相互接続は、ワンポイント製品またはツーポイント 製品向けに最適化されている。デスクトップ・コンピュータに新しい機能が追加 されるたびに、通常、この要件に対処するための新しいインタフェースが決めら れている。 言い換えれば、この所望のシリアル・バスは、キーボード、マウス、スタイラ ス、ゲーム周辺装置、バーチャル・リアリティ周辺装置、モニタなど比較的低速 の10kbpsないし100kbps対話型装置と、ISDN、PBX、POT S、その他のオーディオ装置など適度な速度の500kbpsないし5000k bps等時装置向けの低コストの同時接続を可能にすることが予想される。多数 の両方のタイプの装置が同時に接続され活動状態になることが予想され、しかも 後者のタイプの装置は、保証された待ち時間および帯域幅を備える。さらに、こ のような装置はホット接続され、ホット切断されることが予想され、シリアル・ インタフェースは、デスクトップ・コンピュータ・システムの動作を妨害せずに それ自体を動的に再構成することができる。 一般にコンピュータ・システムのシステム装置に周辺装置を接続するシリアル ・バスとみなされるいくつかの技法がある。このようなバスはそれぞれ、システ ム装置と周辺装置との間の特定の範囲の通信を取り扱うように設計される。この ようなバスの特定の例には下記のものが含まれる。 Computer Inc.独自のバスである。これは、ミニマリスト(mini malist)・シリアル・バスであり、最大16個の装置に簡単な読取り/書込みプ ロトコルを与える。コントローラ・ハードウェアおよびインタフェース・ハード ウェアに必要なのは基本機能だけである。したがって、実施コストは低いことが 予想される。しかし、ADBは、キーボードやマウスなどの非同期デスクトップ 装置と通信するのに十分な最大90kbps程度のデータ伝送速度をサポートす る。ADBは、前述の適度な速度の等時装置を同時にサポートすることはできな い。 Access.bus(A.b):A.bは、Access.bus Ind ustry Groupによって開発されたものである。A.bは、Phili ps Corporationの12C技術とDigital Equipme nt Corporation(DEC)のソフトウェア・モデルに基づくもの である。A.bはまた、主としてキーボードやマウスなどの非同期装置向けに設 計される。しかし、A.bは一般に、ADBよりも多機能であるとみなされてい る。A.bのプロトコルは、動的接続、調停、データ・パケット、構成、ソフト ウェア・インタフェースに関する明確に定義された仕様を有する。コントローラ ・ハードウェアおよびインタフェース・ハードウェアには適度な量の機能が必要 である。したがって実施コストは、所望のデスクトップ・アプリケーションに対 してぎりぎりで適合するものに過ぎない。最大で127個の装置に対するアドレ ス指定が可能であるが、実際のローディングはケーブル長および電力分散要件に よって制限される。Revision 2.2では100kbps動作向けのバ スが指定されているが、この技術は、同じ別々のクロック線およびデータ線を使 用して最大400kbpsまで拡張する余裕がある。しかし、400kbpsで は、A.bは依然として、適度な速度の等時装置の要件を満たすことができない 。 IEEEのP1394シリアル・バス仕様(aka FireWire):F ireWireとは高性能シリアル・バスである。FireWireは主として 、100Mbpsよりも高い帯域幅を必要とするハード・ディスク周辺装置やビ デオ周辺装置向けに設計される。このプロトコルは、クロック信号とデータ信号 のそれぞれの異なる対として分割された、同じ1組の4本の信号線を介した等時 転 送と非同期転送の両方をサポートする。したがって、低速対話型装置の要件と適 度な速度の等時装置の要件を同時に満たすことができる。しかし、コントローラ ・ハードウェアおよびインタフェース・ハードウェアには精密な機能が必要であ り、そのため、FireWireは所望のデスクトップ・アプリケーションに対 して価格面で適合しない。さらに、FireWireの仕様に基づく第1世代の 装置は、市販が開始されたばかりである。 コンセントレーション・ハイウェイ・インタフェース(CHI):CHIは、 American Telephone & Telegraph Corpo ration(AT&T)によって端末およびディジタル・スイッチ用に開発さ れたものである。CHIは、通信システムでのディジタル化音声転送用の全二重 時分割多重化シリアル・インタフェースである。このプロトコルは、音声データ および制御情報を保持することができるいくつかの固定時間スロットからなる。 現行の仕様は、最大4096Mbpsのデータ転送速度をサポートする。CHI バスは、Clock、Framing、Receive Data、Trans mit Dataの4本の信号線を有する。Framing信号とClock信 号は共に中央で(すなわち、PBXスイッチ)生成される。したがって、CHI バスは、低速対話型装置ならびに適度な速度の等時装置の要件を同時に満たすこ ともできる。FireWireと同様に、コントローラ・ハードウェアおよびイ ンタフェース・ハードウェアには精密な機能が必要である。その結果、CHIも 、所望のデスクトップ・アプリケーションに対して価格面で適合しない。 下記で詳しく開示するように、本発明は、従来技術のシリアル・バスの制限を 新規の方法で有利に解消する、関連するコントローラと、ブリッジング・コネク タと、インタフェースとを含む所望のシリアル・バス・アセンブリを提供する。発明の概要 本発明は、等時周辺装置および非同期周辺装置とコンピュータ・システムのシ ステム装置を直列相互接続するシリアル・バス・アセンブリを形成する、階層的 に相互接続された、バス・コントローラと、いくつかの1:nバス信号ディスト リビュータと、いくつかのバス・インタフェースとを含む。シリアル・バス要素 、すなわちバス・コントローラなどは全体として、バス・エージェント間、すな わ ちシステム装置と周辺装置の機能との間のデータ通信トランザクションのマスタ /スレーブ・フロー制御モデルを実施する。ある種の実施態様では、シリアル・ バス要素はさらに、互いにやはりマスタ/スレーブ・フロー制御モデルを使用す ることによって接続管理トランザクションを行い、あるいはスレーブ周辺装置お よびスレーブ・シリアル・バス要素の機能をポーリングするフレーム・ベースの ポーリング・スケジュールを実施し、あるいは少なくとも2つのアドレス空間を 使用して様々なトランザクションを行い、あるいは通信パケットの使用をサポー トしてトランザクションを行い、あるいはデータ状態および制御状態を電気的に 表し、あるいはこれらの組合せを行う。 通常、バス・コントローラはシステム装置に配設され、バス・インタフェース は、接続周辺装置1つ当たりに1つずつ接続周辺装置に配設される。周辺装置は 、そのバス・インタフェースを通じ、バス・コントローラを通じ、システム装置 に配設された1つまたは複数のバス信号ディストリビュータ、または独立型ブリ ッジング・コネクタ、または接続周辺装置、あるいはそれらの組合せを使用して 、システム装置に接続される。バス・インタフェースは常に終端ポイントである 。バス信号ディストリビュータのみが、上流側のこのバス信号ディストリビュー タに接続された1つまたは複数の信号ディストリビュータまたはバス・インタフ ェース、あるいはその両方を有することができる。システム装置、シリアル・バ ス要素、周辺装置は全体として、相互接続された装置の階層を形成する。 バス・コントローラ、バス信号ディストリビュータ、バス・インタフェースは 、好ましくは低コストの2本の信号線ケーブルを使用して物理的に接続される。 これらは全体として、最大で少なくとも5Mbpsのデータ転送速度をサポート することが好ましい。さらに、電気信号は、2つの信号線を介して、相互接続さ れた様々な装置間で差分方式で伝搬されることが好ましく、データならびにいく つかの制御状態は、様々な電圧状態または持続時間、あるいはその両方によって 電気的に表される。 接続周辺装置は、等時周辺装置でも、あるいは非同期周辺装置でもよい。通常 、等時周辺装置は500kbpsないし5000kbpsの範囲のデータ伝送速 度で動作し、それに対して非同期周辺装置は10kbpsないし100kbps の 範囲のデータ伝送速度で動作する。さらに、接続周辺装置は、多機能周辺装置、 すなわち単一のバス・インタフェースによって実行される単一のバス接続バスに マップされる複数の機能でよい。同様に、システム・ユニットは多数の「クライ アント」をサポートすることができる。 バス・コントローラ、バス信号ディストリビュータ、バス・インタフェースは 、相互接続された周辺装置とシステム装置を直列に相互接続し、それぞれの動作 速度でのバス・エージェント間のデータ通信トランザクションを可能にするため にフロー制御のマスタ・スレーブ・モデルを実施する回路および補助論理を備え る。動作時には、バス・コントローラは、相互接続された周辺装置の等時機能に 対する待ち時間および帯域幅を保証するポーリング・スケジュールに従い、デー タ通信トランザクションに関して、バス・インタフェースを通じ、相互接続され た周辺装置の機能を体系的にポーリングする。データ通信トランザクションに関 する、相互接続された周辺装置の等時機能のポーリングは、他のすべてのポーリ ングよりも優先され、保証を満たすのに必要な頻度で行われる。データ通信トラ ンザクションに関する、バス・インタフェースを通じて相互接続された周辺装置 の非同期機能のポーリングは、データ通信トランザクションに関する相互接続さ れた周辺装置の等時機能のポーリングの周りにスケジューリングされる。ポーリ ング・スケジュールは、実際に存在する相互接続された周辺装置に動的に適応さ せることが好ましい。 いくつかの実施態様では、シリアル・バス要素のこのような回路および補助論 理はさらに、やはりマスタ/スレーブ・フロー制御モデルを使用して、バス要素 間の接続管理トランザクションを行う。これらの実施態様では、バス・コントロ ーラは動作時にさらに、シリアル・バス要素のそれぞれの動作速度で実施される そのようなトランザクションに関してバス信号ディストリビュータおよびバス・ インタフェースをポーリングする。接続管理トランザクションに関するバス信号 ディストリビュータおよびバス・インタフェースのポーリングも、データ通信ト ランザクションに関する、相互接続された周辺装置の等時機能のポーリングの周 りにスケジューリングされる。 いくつかの実施態様では、シリアル・バス要素のこのような回路および補助論 理はさらに、スレーブ周辺装置およびスレーブ・シリアル・バス要素の機能をポ ーリングするためにフレーム・ベースのポーリング・スケジューリングを実施す る。これらの実施形態では、バス・コントローラは、ソフト・フレームとも呼ば れるいくつかのサブスケジュールを有する、スーパー・フレームとも呼ばれるス ケジュールに従ってポーリングを行う。等時機能は、スーパー・フレームの1つ または複数のソフト・フレームでの必要に応じた頻度でポーリングされ、その待 ち時間および帯域幅が保証される。しかし、非同期機能がポーリングされるのは 、データ通信トランザクションに関するスーパー・フレームの1つのソフト・フ レームにおいて1度だけである。同様に、スレーブ・シリアル・バス要素がポー リングされるのも、接続管理トランザクションに関するスーパー・フレームの1 つのソフト・フレームにおいて1度だけである。 いくつかの実施形態では、シリアル・バス要素のこのような回路および補助論 理はさらに、様々なトランザクションを実施する少なくとも2つのアドレス空間 、すなわち地理的アドレス空間および論理アドレス空間を実施する。これらの実 施形態では、地理的アドレス空間の地理的アドレスを使用してシリアル・バス要 素がアドレスされ、論理アドレス空間の論理アドレスを使用して接続周辺装置の 機能がアドレスされる。データ通信トランザクションに関する、相互接続された 周辺装置の等時機能および非同期機能のポーリングは論理アドレスを使用して行 われ、それに対して接続管理トランザクションに関するシリアル・バス要素のト ランザクションは、地理的アドレスを使用して行われる。バス信号ディストリビ ュータおよびその上流側ポートのIDは、バス信号ディストリビュータの地理的 アドレスから推定することが好ましい。さらに、接続ポートを含め、バス・イン タフェースの接続バス信号ディストリビュータは、インタフェースの地理的アド レスから推定することができる。 いくつかの実施態様では、シリアル・バス要素のこのような回路および補助論 理はさらに、様々なトランザクションを実施するために通信パケットの使用をサ ポートする。これらの実施形態では、パケット識別子を使用して制御パケットと データ・パケットが区別され、必要に応じてアドレスを使用してトランザクショ ン当事者が識別される。トランザクション・フローはパケット識別子から推定で きることが好ましい。接続管理トランザクションをサポートし、両方のタイプの アドレスを実施する実施形態に適応するために地理的アドレスでも論理アドレス でも指定できることが好ましい。図面の簡単な説明 添付の図面に図示された、本発明を制限するものではない典型的な実施形態を 介して本発明を説明する。図面において、同じ参照符号は同様な要素を示す。 第1図は、本発明のシリアル・バス教示を組み込んだ典型的なコンピュータ・ システムを示す図である。 第2図は、第1図のシリアル・バス・アセンブリの一実施形態を詳しく示す図 である。 第3図は、相互接続された周辺装置とシステム装置とのインタフェースを直列 的にとり、トランザクション・フローを制御するために本発明によって使用され るマスタ/スレーブ・フロー制御モデルを示す図である。 第4図は、スレーブ「装置」をポーリングするためにいくつかの実施形態によ って実施される本発明のフレーム・ベースのポーリング・スケジュールを示す図 である。 第5図は、シリアル・バス要素およびバス・エージェントの機能にアドレスす るためにいくつかの実施形態によって実施される本発明の地理的・論理アドレス 指定を示す図である。 第6図は、マスタ/スレーブ・フロー制御モデルを使用してトランザクション を行うためにいくつかの実施形態によって実施される本発明の通信パケットの必 須要素を示す図である。 第7図は、本発明の下でシリアル・バス要素を物理的に接続するケーブルの一 実施形態を示す図である。 第8図および第9図は、関連するソフトウェアを含む本発明のバス・コントロ ーラの一実施形態を示す図である。 第10図および第11図は、ポート回路を含む本発明の1:nバス信号ディス トリビュータの一実施形態を示す図である。 第12図および第13図は、コネクタ回路を含む本発明のバス・インタフェー スの一実施形態を示す図である。詳細な説明 下記の説明では、本発明を完全に理解していただくために、説明の都合上、特 定の数、材料、構成について述べる。しかし、当業者には、それらの特定の詳細 なしに本発明を実施できることが明らかになろう。他の例では、本発明を曖昧に しないように周知のシステムは概略図またはブロック図の形で示されている。 次に、第1図を参照すると、本発明のシリアル・バス教示を組み込んだ典型的 なコンピュータ・システムを示すブロック図が示されている。典型的なコンピュ ータ・システム10は、本発明のシリアル・バス・コントローラ14を有するシ ステム装置12と、それぞれ、n+1個のポート24を有する、本発明の1:n バス信号ディストリビュータ18と、本発明のバス・インタフェース22を有す る周辺装置16とを備える。周辺装置16は、1:nバス信号ディストリビュー タ18および好ましくはケーブル20を通じてシステム装置12のバス・コント ローラ14に接続される。バス・コントローラ14、バス信号ディストリビュー タ18、バス・インタフェース22、ケーブル20は全体として、バス・エージ ェント、すなわちシステム装置12と周辺装置16を相互接続するシリアル・バ ス・アセンブリ26を形成する。 ケーブル20は、(第7図に示したように)低コストの2本の信号線ケーブル 48および50であることが好ましい。しかし、ケーブル20は、最大5Mbp sのデータ転送速度をサポートすることができる。さらに、そのような低コスト のケーブル20を使用する際、電気信号は、2本の信号線48および50を介し て、相互接続された装置14、18、22間で差分的に伝搬することが好ましい 。たとえば、負電圧差分は1ビットを表し、正電圧差分は0ビットを表す。いく つかの実施形態ではさらに、電気信号の電圧状態または持続時間、あるいはその 両方からデータ状態および制御状態が推定される。電圧状態または信号持続時間 、あるいはその両方を用いてデータ状態および制御状態を電気的に表す特定の実 施形態は、引用によって本明細書に完全に組み込まれた「Method and Apparatus For Serial Bus Elements O f An Hierarchical Serial Bus To Elec t rically Represent Data and Control S tates To Each Other」と題する同時出願された関連出願 第08/332337号に記載されている。 バス・コントローラ14を除いて、システム装置12は、構成および機能が良 く知られており普通ならこれ以上説明しないコンピュータ・システムの広範囲な システム装置を表すものである。同様に、バス・インタフェース22を除いて、 周辺装置16は、構成および機能が良く知られており普通ならこれ以上説明しな い、キーボード、マウス、モニタ、スピーカ、マイクロフォン、電話など広範囲 のデスクトップ周辺装置を表すものである。バス・コントローラ14、バス信号 ディストリビュータ18、バス・インタフェース22については、下記で残りの 図を参照して詳しく説明する。 第2図は、第1図のシリアル・バス・アセンブリの一実施形態を詳しく示す。 この実施形態では、システム・バス・アセンブリ26’は、シリアル・バス・コ ントローラ14と、独立型1:nバス信号ディストリビュータ18aと、一体型 1:nバス信号ディストリビュータ18bと、バス・インタフェース22aない し22fとを含む。シリアル・バス・アセンブリ26’は、バス・エージェント 電話16aと、キーボード機能とペン機能とマウス機能とを含む複合キーボード 16bと、モニタ28のモニタ回路16cと、スピーカ16dないし16eと、 マイクロフォン16fと、システム装置12とを相互接続する。システム装置1 2、シリアル・バス要素14、18aないし18b、22aないし22f、相互 接続された周辺装置16aないし16fは全体として、相互接続された装置の階 層を形成する。 本発明の下では、バス・インタフェース22aないし22fは常に終端ポイン トである。バス信号ディストリビュータ、たとえば18aのみが、1つまたは複 数のバス信号ディストリビュータ、たとえば18b、及び/又はバス信号ディス トリビュータ18aの上流側に結合された、または1つまたは複数のバス・イン タフェース、たとえば16a、を持つことができる。この開示では、上流側は、 「バス・コントローラの方」を意味する。したがって、シリアル・バス・アセン ブリ26が1つの接続周辺装置16しか有さない特殊なケースを除いて、通常、 18aなどのバス信号ディストリビュータは上流側のバス・コントローラ14に 接続される。 さらに、本発明の下では、接続周辺装置は、電話16aや、スピーカ16dな いし16eや、マイクロフォン16fなどの等時周辺装置でも、あるいは複合キ ーボード16bやモニタ16cなどの非同期周辺装置でもよい。等時周辺装置は 5Mbps程度のデータ転送速度で動作することができ、それに対して非同期周 辺装置は、100kbps程度のデータ転送速度で動作することができる。さら に、接続周辺装置16aないし16fは多機能周辺装置、すなわちバス・インタ フェース、たとえば22bによって実施される単一のバス接続点にマップされる 複数の機能でよい。同様に、図示していないが、システム装置12は複数のクラ イアントをサポートすることができる。 第3図は、相互接続された周辺装置とシステム装置との直列的なインタフェー スをとり、トランザクション・フローを制御する本発明によって使用されるマス タ/スレーブ・フロー制御モデルを示す。図のように、バス・コントローラ14 、バス信号ディストリビュータ18、バス・インタフェース22は協働してマス タ/スレーブ・フロー制御モデルを実施する。バス・コントローラ14はマスタ として働き、バス信号ディストリビュータ18とバス・インタフェース22は、 バス・コントローラ14のスレーブ装置として動作する。 マスタ/スレーブ・モデルの下では、バス・コントローラ14が、それぞれの 動作速度のバス・エージェント間のすべてのデータ通信トランザクションのフロ ー制御を行う。バス・インタフェース22は、周辺装置16の機能のためにデー タ通信トランザクションを行う。しかし、バス・インタフェース22がデータを 受け入れ、あるいは送信するのは、バス・コントローラ14によって、そうする ことを許可または命令(aka「ポーリング」)された場合だけである。バス信 号ディストリビュータ18は、厳密に信号ディストリビュータとして働く。バス 信号ディストリビュータ18は、バス・エージェントのためにバス・コントロー ラ14およびバス・インタフェース22によってデータ通信トランザクションが 行われる際の単なる透過導体である。したがって、バス信号ディストリビュータ 18は、能動的にデータ通信トランザクションに参加することも、あるいはデー タを受け入れることも、あるいはデータに応答することもない。 バス・コントローラ14は、相互接続された周辺装置16の等時機能に対する 待ち時間および帯域幅を保証するポーリング・スケジュールに従い、データ通信 トランザクションに関して、バス・インタフェース22を通じ、相互接続された 周辺装置16の機能を体系的にポーリングする。データ通信トランザクションに 関する、相互接続された周辺装置16の等時機能のポーリングは、他のすべての ポーリングよりも優先され、保証を満たすのに必要な頻度で行われる。データ通 信トランザクションに関する、バス・インタフェース22を通じた相互接続され た周辺装置16の非同期機能のポーリングは、データ通信トランザクションに関 する相互接続された周辺装置16の等時機能のポーリングの周りにスケジューリ ングされる。ポーリング・スケジュールは、実際に存在する相互接続された周辺 装置16に動的に適応させることが好ましい。 いくつかの実施形態では、バス・コントローラ14、バス信号ディストリビュ ータ18およびバス・インタフェース22はさらに、同じマスタ/スレーブ・フ ロー制御モデルを使用して接続管理トランザクションを行う。同様に、コントロ ーラ14は、シリアル・バス要素のそれぞれの動作速度で接続管理トランザクシ ョンを行うためのフロー制御を行う。バス信号ディストリビュータ18とバス・ インタフェース22は、接続管理トランザクションに応答し、必要に応じて制御 /状態情報を用いて応答する。バス・コントローラ14は動作時に、そのような トランザクションに関してバス信号ディストリビュータ18とバス・インタフェ ース22をポーリングする。接続管理トランザクションに関するバス信号ディス トリビュータ18とバス・インタフェース22のポーリングも、データ通信トラ ンザクションに関する、相互接続された周辺装置16の等時機能のポーリングの 周りにスケジューリングされる。拡張されたポーリング・スケジュールも、実際 に存在するシリアル・バス要素に動的に適応させることが好ましい。 第4図は、マスタ/スレーブ・フロー制御モデルを使用して様々なトランザク ションを行うためにいくつかの実施形態によって実施される本発明のフレーム・ ベースのポーリング・スケジュールを示す。図のように、ポーリング・スケジュ ール30は、スーパー・フレームとも呼ばれ、ソフト・フレームとも呼ばれるい くつかのサブスケジュール32を備える。相互接続された周辺装置16の等時機 能34aまたは34bは、スーパー・フレーム30の1つまたは複数のソフト・ フレーム32での必要に応じた頻度でポーリングされ、その待ち時間および帯域 幅が保証される。しかし、非同期機能36aまたは36bがポーリングされるの は、データ通信トランザクションに関するスーパー・フレーム30の1つのソフ ト・フレーム32において1度だけである。同様に、相互接続された装置38a または38bがポーリングされるのも、接続管理トランザクションに関するスー パー・フレーム30の1つのソフト・フレーム32において1度だけである。 待ち行列および帯域幅が満たされるように、すべての等時機能34aないし3 4bがソフト・フレーム32の第1の割合部分(P1)内にポーリングされるこ とが好ましい。P1内に収容できない等時機能は、容量が不十分であるために拒 否することが好ましい。P1の上部デリミタ(M1)は等時ウォーターマークと も呼ばれる。同様に、動作を信頼できるものにするために、すべてのポーリング がソフト・フレーム32の第2の割合部分(P2)内に実行されることが好まし い。必要に応じて複数のソフト・フレーム32が使用され、すべての非同期機能 およびシリアル・バス要素ポーリングが適応化される。P2の上部デリミタ(M 2)はフレーム・ウォーターマークとも呼ばれる。 そのようなフレーム・ベースのポーリング・スケジューリングを動的に生成し 更新する様々な方法が、引用によって本明細書に完全に組み込まれた「Meth od And Apparatus For Dynamically Gen erating And Maintaining Frame Based Polling Schedules That Guaranty Late ncies And Bandwidths To Isochronous Functions」と題する同時に出願された関連米国出願第08/3317 27号に記載されている。 第5図は、シリアル・バス要素およびバス・エージェントの機能にアドレスす るためにいくつかの実施形態によって実施される本発明の地理的・論理アドレス 指定を示す。説明を容易にするために、第2図の同じ例示的なシリアル・バス・ アセンブリを使用する。しかし、バス・コントローラ14は、ホストとして示さ れており、ハブ0とも呼ばれる。バス信号ディストリビュータ18a−18bは 、ハブ1およびハブ2として示されている。対応するバス・インタフェース22 a−22fを含む周辺装置16a−16fは、まとめてノード0−ノード6とし て示されている。周辺装置16a−16fの機能はFN0、FN1などとして示 されている。 図のように、バス・エージェントのシリアル・バス要素および機能は、地理的 アドレス空間および論理アドレス空間の割り当てられた地理的アドレスならびに 論理アドレス(GEO ADDRおよびLOG ADDR)てある。具体的には 、ハブ14,18aないし18bおよびノード22aないし22fにはGEO ADDRが割り当てられ、それに対してノード16aないし16fの機能にはL OG ADDRが割り当てられる。ハブIDならびにハブの上流側ポートがハブ 14および18aないし18bのGEO ADDRから推定でき、接続ハブなら びに接続ハブの接続ポートがノード22a−22fのGEO ADDRから推定 できることが好ましい。一実施形態では、LOG ADDRは、ノード16a− 16fの機能に発生順に割り当てられる。 たとえば、図の例示的な応用例では、ハブ1およびハブ2、18aおよび18 bにそれぞれ、GEO ADDR「ハブ1:ポート0」および「ハブ2:ポート 0」が割り当てられ、ハブ18aおよび18bがそれぞれ、「ハブ1」および「 ハブ2」として識別され、各ケースで、上流側ポートが「ポート0」である。ノ ード1およびノード4、22bおよび22eにはそれぞれ、GEO ADDR「 ハブ1:ポート2」および「ハブ2:ポート3」が割り当てられ、接続ハブ18 aおよび18bがそれぞれ、「ハブ1」および「ハブ2」として識別され、接続 ハブ18aおよび18bへの接続ポートはそれぞれ、「ポート2」および「ポー ト3」として識別される。ノード1 16aにはLOG ADDR「LA1」、 「LA2」、「LA3」が割り当てられ、それに対してノード4 16eの機能 にはLOG ADDR「LA6」が割り当てられる。 GEO ADDRおよびLOG ADDRは、バス信号ディストリビュータ1 8およびバス・インタフェース22と協働するバス・コントローラ14によって 、電源オンまたはリセット時に動的に割り当てられ、相互接続された装置のライ ブ 切断または追加装置の接続に応答して更新される。そのような動的接続管理の特 定の実施態様は、引用によって本明細書に完全に組み込まれた「Method And Apparatus For Dynamically Determ ining And Managing Connection Topolo gy Of An Hierarchical Serial Bus Ass embly」と題する同時に出願された関連米国出願第08/332/375号 に記載されている。 これらの実施形態では、GEO ADDRは、シリアル・バス要素間で接続管 理トランザクションを行うために使用され、それに対してLOG ADDRは、 バス・エージェントの機能間でデータ通信トランザクションを行うために使用さ れる。2つのタイプのトランザクションを2つの別々のアドレス空間に分離する ことによって、バス・エージェントの機能へのサービスを妨害する必要なしにシ リアル・バス要素の動的接続管理を行うことができる。 第6図は、マスタ/スレーブ・フロー制御モデルを使用して様々なトランザク ションを行うためにいくつかの実施形態によって実施される本発明の通信パケッ トの必須要素を示す。これらの実施形態では、パケット識別子44を使用して制 御パケットとデータ・パケットが区別される。制御パケットとは、バス信号ディ ストリビュータ18およびバス・インタフェース22がトランザクションを行う ことを許可または命令するためにバス・コントローラ14によって使用されるパ ケットである。制御パケットは、バス・コントローラ14からの肯定応答または 命令に肯定応答するためにバス信号ディストリビュータ18およびバス・インタ フェース22によって使用されるパケットを含むことができる。さらに、必要に 応じてアドレス46を使用してトランザクション当事者が識別される。マスタ/ スレーブ・フロー制御モデルの下で理解されるように、トランザクション参加者 としてのバス・コントローラ14は、多くの場合推定することができ、したがっ てそのアドレスは省略することができる。 バス・コントローラ14からある機能へのトランザクション・フローや第1の 機能から第2の機能へのトランザクション・フローは、パケット識別子44から 推定できることが好ましい。接続管理トランザクションをサポートし、両方のタ イプのアドレスを実施する実施形態に適応するために地理的アドレスでも論理ア ドレス46ても、すなわち「ハブX:ポートY」でも「LA」でも指定できるこ とが好ましい。 そのような通信パケットを使用して様々なトランザクションを行う特定の実施 態様は、引用によって本明細書に完全に組み込まれた「Method And Apparatus For Exchanging Data, Statu s And Commands Over An Hierarchical Serial Bus Assembly Using Communicat ion Packets」と題する同時に出願された関連米国出願第08/33 2573号に記載されている。 第8図−第9図は、本発明のバス・コントローラの一実施形態を示す。この実 施形態では、バス・コントローラ14は、制御状態マシン及び回路52と、制御 /状態レジスタ54と、データ・バッファ56と、バス・コントローラ・ソフト ウェア・サービス58とを含む。制御/状態レジスタ54は、様々な制御データ および状態データを記憶するために使用される。このデータにはたとえば、存在 するシリアル・バス要素は、その相互接続トポロジー、相互接続された様々な周 辺装置の機能、シリアル・バス要素に割り当てられた地理的アドレス、相互接続 された周辺装置の機能に割り当てられる論理アドレスが含まれる。データ・バッ ファ56は、バス・エージェント間のデータ通信トランザクションのデータをバ ッファするために使用される。制御状態マシン及び回路52は、バス・コントロ ーラ・ソフトウェア・サービス58のプログラミングの下で、ハードウェアを操 作し、データ通信トランザクションを制御し、前述のマスタ/スレーブ・フロー 制御モデルを使用する。いくつかの実施形態では、制御状態マシン及び回路52 はさらに、ハードウェアを操作し、接続管理トランザクションを制御し、フレー ム・ベースのポーリング・スケジュールを用いてマスタ/スレーブ・フロー制御 モデルを実施し、地理的アドレス指定および論理アドレス指定を使用し、通信パ ケット・ベースのトランザクションまたは伝搬電気信号の状態からのデータ状態 および制御状態の推定、あるいはその両方をサポートする。 バス・コントローラ・ソフトウェア・サービス58は、オペレーティング・シ ステム60と、システム装置12の装置ソフトウェア62や構成ソフトウェア6 4などその他のソフトウェアに応答して制御状態マシン及び回路52をプログラ ムする。特に、これらのサービスには、存在するシリアル・バス要素の検出、シ リアル・バス要素の相互接続トポロジーの検出、相互接続された周辺装置の機能 の検出、地理的アドレスおよび論理アドレスの割り当てなどの接続管理が含まれ る。サービスにはさらに、ポーリング・スケジュールの生成や管理などのトラン ザクション管理、バス・エージェントのシリアル・バス要素および機能のポーリ ング、バス・エージェントのシリアル・バス要素および機能のある種の応答の肯 定応答、バス・エージェントの機能とのデータの交換などのトランザクション管 理が含まれる。 バス・コントローラ・ハードウェアおよびバス・コントローラ・ソフトウェア ・サービス58の詳細な説明については、引用によって本明細書に組み込まれた 関連出願第08/332375号、第08/331727号、第08/3325 73号、第08/332337号を参照されたい。バス・コントローラ14のハ ードウェア・サービスおよびソフトウェア・サービスへの機能の割り振りが実施 態様に依存することに留意されたい。本発明は、最小ハードウェア使用数から最 小限ソフトウェア・サービス使用数まで、任意の数の割り振りを用いて実施する ことができる。 第10図ないし第11図は、本発明のバス信号ディストリビュータの一実施形 態を示す。図の実施形態は、制御回路66と、制御レジスタ68と、8つのポー ト24とを有する1:7バス信号ディストリビュータ18’である。ポート0 24は、バス信号ディストリビュータ18’を上流側のバス・コントローラ14 または他のバス信号ディストリビュータ18に接続するために使用される。ポー ト1ないし7は、合計で7つまでのバス信号ディストリビュータ18またはバス ・インタフェース22、あるいはその両方をそれ自体に接続するために使用され る。制御レジスタ68は、ポート24がそれ自体に接続されたバス・インタフェ ース22を有するかどうか、ポート24がオンにされているか、それともオフに されているかなど、それ自体の制御情報および状態情報を記憶するために使用さ れる。制御回路66は、バス・コントローラ14からの命令に応答してバス信号 ディストリビュータ18’を操作する。 低コストの2本の信号線ケーブル20を使用してシリアル・バス要素が相互接 続され、電気信号が好ましくは、差分方式で伝搬する実施形態では、各ポート2 4は、差分信号を生成する2つの差分増幅器70および72を備える。各ポート 24はさらに、図のようにグラウンドに結合された2つの抵抗器74を有し、2 本のワイヤ上の信号をグラウンドに引き下げ、それによって、接続されたバス・ インタフェース22が存在するかどうかを区別できるようにすることが好ましい 。個別の実施態様に応じて、抵抗器74の適当な値を経験的に求めることができ る。 バス信号ディストリビュータ18の詳細な説明については、引用によって本明 細書に組み込まれた関連出願第08/332375号を参照されたい。 第12図ないし第13図は、本発明のバス・インタフェースの一実施形態を示 す。この実施形態では、バス・インタフェース22は、制御回路80と、制御/ 状態レジスタ82と、コネクタ・インタフェース84および2つのFIFO76 ないし78と、受信FIFO76と、送信FIFO78とを備える。受信FIF Oおよび送信FIFO76ないし78は、データ通信トランザクションに関する 受信データおよび送信データをステージングするために使用される。制御/状態 レジスタ68は、それに割り当てられた地理的アドレス、その「ホスト」周辺装 置の機能、その機能に割り当てられた論理アドレスなど、それ自体の制御情報お よび状態情報を記憶するために使用される。制御回路66は、バス・コントロー ラ14からの許可および命令に応答して、「ホスト」周辺装置および「ホスト」 周辺装置の機能のためにバス・インタフェース22を操作する。 低コストの2本の信号線ケーブル20を使用してシリアル・バス要素が相互接 続され、電気信号が好ましくは、差分方式で伝搬する実施形態では、コネクタ・ インタフェース84は、差分信号を生成する2つの差分増幅器86および88を 備える。コネクタ・インタフェース84はさらに、図のようにVccに結合され た2つの抵抗器90を有し、2本のワイヤ上の信号を、接続バス信号ディストリ ビュータ18のポート回路と相補的なVccに引き上げることが好ましい。個別 の実施態様に応じて、抵抗器90の適当な値を経験的に求めることができる。 バス・インタフェース22の詳細な説明については、引用によって本明細書に 組み込まれた関連出願第08/332375号、第08/331727号、第0 8/332573号、第08/332337号を参照されたい。 したがって、階層接続を使用して、等時周辺装置および非同期周辺装置とコン ピュータ・システムのシステム装置を直列相互接続する方法および装置について 説明した。本発明を前述の実施態様に関して説明したが、当業者には、本発明が 前述の実施形態に限らないことが認識されよう。本発明の方法および装置は、添 付の請求の範囲の趣旨および範囲内で修正および変更を加えて実施することがで きる。したがって、この説明は本発明を制限するものではなく、例示的なものと みたすべきである。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 EP(AT,BE,CH,DE, DK,ES,FR,GB,GR,IE,IT,LU,M C,NL,PT,SE),OA(BF,BJ,CF,CG ,CI,CM,GA,GN,ML,MR,NE,SN, TD,TG),AP(KE,LS,MW,SD,SZ,U G),AL,AM,AT,AT,AU,BB,BG,B R,BY,CA,CH,CN,CZ,CZ,DE,DE ,DK,DK,EE,EE,ES,FI,FI,GB, GE,HU,IS,JP,KE,KG,KP,KR,K Z,LK,LR,LS,LT,LU,LV,MD,MG ,MK,MN,MW,MX,NO,NZ,PL,PT, RO,RU,SD,SE,SG,SI,SK,SK,T J,TM,TT,UA,UG,UZ,VN (72)発明者 コーラハン,シェラー アメリカ合衆国 97006 オレゴン州・ビ ーヴァートン・サウスウエスト 170ティ エイチ アヴェニュ・ナンバー1608・2830 (72)発明者 バット,アジェイ・ヴィ アメリカ合衆国 95762 カリフォルニア 州・エル ドラド ヒルズ・ダウニーヴィ ル ドライブ・1254 (72)発明者 ニザー,プシヤ・コタル アメリカ合衆国 95762 カリフォルニア 州・エル ドラド ヒルズ・ダーウィン ウェイ・1762 (72)発明者 ハスラム,リチャード・エム アメリカ合衆国 97123 オレゴン州・ヒ ルズボロー・サウスイースト ウィロー ドライブ・3057 【要約の続き】 たは制御状態、あるいはその両方を電気的に表し、ある いはそれらの組合せを行う。

Claims (1)

  1. 【特許請求の範囲】 1.1つまたは複数の等時周辺装置または非同期周辺装置、あるいはその両方と コンピュータ・システムのシステム装置を直列相互接続するシリアル・バス・ア センブリを備えるコンピュータ・システムであって、前記シリアル・バス・アセ ンブリが、 それぞれがシリアル・バス・アセンブリの終端ポイントであって、周辺装置と ンリアル・バス・アセンブリを相互接続し、バス・マスタとの管理トランザクシ ョンを行い、それぞれ、1つまたは複数の機能を有する周辺装置の機能のために バス・マスタから受け取った許可に応答するデータ・トランザクションを行う、 1つまたは複数のバス・インタフェースと、 零個以上のバス信号ディストリビュータであって、それぞれ、上流側のシステ ム装置の方へ1つまたは複数のバス・インタフェースを相互接続する複数のポー トを有し、バス信号分配用の導管として働き、零個のバス信号ディストリビュー タを使用する場合単一のバス・インタフェースがバス・マスタに結合され、少な くとも1つのバス信号ディストリビュータを使用する場合各バス・インタフェー スが上流側のバス信号ディストリビュータと相互接続され、各バス信号ディスト リビュータが、上流側のバス・マスタに結合される1つのバス信号ディストリビ ュータを除いて、上流側の別のバス信号ディストリビュータに結合されるバス信 号ディストリビュータと、 バス・マスタとして機能し、零個以上のバス信号ディストリビュータ、バス・ インタフェース、周辺装置の機能がトランザクションを行うことを許可し、零個 以上のバス信号ディストリビュータおよびバス・インタフェースとの管理トラン ザクションを行い、周辺装置の機能とのデータ・トランザクションを行うために 、上流側のシステム装置に結合され、少なくとも1つの信号ディストリビュータ を使用するかどうかに応じて、下流側のバス信号ディストリビュータとバス・イ ンタフェースのどちらかに結合されたバス・コントローラと を含むことを特徴とするコンピュータ・システム。 2.シリアル・バス・アセンブリの前記バス・コントローラが、前記バス・コン トローラと、前記零個以上のバス信号ディストリビュータと、前記バス・インタ フェースとの間の接続トポロジーを動的に決定し追跡することを特徴とする請求 項1に記載のコンピュータ・システム。 3.シリアル・バス・アセンブリの前記バス・コントローラが、データ通信トラ ンザクションに関して前記バス・インタフェースのホストとして働く周辺装置の 機能をポーリングするためにフレーム・ベースのポーリング・スケジュールを動 的に生成し維持することを特徴とする請求項1に記載のコンピュータ・システム 。 4.前記バス・コントローラ、前記バス信号ディストリビュータ、前記バス・イ ンタフェースが論理アドレス空間をサポートし、前記バス・コントローラが前記 論理アドレス空間内のデータ・トランザクションに関して前記周辺装置の前記機 能をポーリングすることを特徴とする請求項3に記載のコンピュータ・システム 。 5.前記バス・コントローラがさらに、前記動的に生成され維持されるフレーム ・ベースのポーリング・スケジュール内の管理トランザクションに関する前記零 個以上のバス信号ディストリビュータおよび前記バス・インタフェースのポーリ ングを含むことを特徴とする請求項3に記載のコンピュータ・システム。 6.前記バス・コントローラ、前記バス信号ディストリビュータ、前記バス・イ ンタフェースが地理的アドレス空間をサポートし、前記バス・コントローラが前 記地理的アドレス空間内の管理トランザクションに関して前記バス信号ディスト リビュータおよび前記バス・インタフェースをポーリングすることを特徴とする 請求項5に記載のコンピュータ・システム。 7.前記バス・コントローラが、前記バス・インタフェースのホストして働く周 辺装置の機能とのデータ・トランザクションを行い、前記バス信号ディストリビ ュータおよび前記バス・インタフェースとの管理トランザクションを行うために 、パケット識別子によって識別されるパケット・タイプを有するいくつかの要素 パケットを使用し、前記バス・コントローラ、前記バス信号ディストリビュータ および前記バス・インタフェースが、所定の制御フロー・プロトコルを使用して 前記パケットを交換することを特徴とする請求項1に記載のコンピュータ・シス テム。
JP8514855A 1994-10-31 1995-10-31 等時周辺装置および非同期周辺装置を直列相互接続する方法および装置 Pending JPH10511236A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/332,255 1994-10-31
US08/332,255 US5615404A (en) 1994-10-31 1994-10-31 System having independently addressable bus interfaces coupled to serially connected multi-ported signal distributors generating and maintaining frame based polling schedule favoring isochronous peripherals
PCT/US1995/014244 WO1996013771A1 (en) 1994-10-31 1995-10-31 Method and apparatus for serially interfacing isochronous and asynchronous peripherals

Publications (1)

Publication Number Publication Date
JPH10511236A true JPH10511236A (ja) 1998-10-27

Family

ID=23297421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8514855A Pending JPH10511236A (ja) 1994-10-31 1995-10-31 等時周辺装置および非同期周辺装置を直列相互接続する方法および装置

Country Status (7)

Country Link
US (1) US5615404A (ja)
EP (1) EP0789872B1 (ja)
JP (1) JPH10511236A (ja)
AU (1) AU688175B2 (ja)
DE (1) DE69535108T2 (ja)
HK (1) HK1002781A1 (ja)
WO (1) WO1996013771A1 (ja)

Families Citing this family (186)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5991830A (en) * 1996-01-04 1999-11-23 Compaq Computer Corp. Apparatus and method for coupling multiple peripheral devices to a single port of a computer
US5768543A (en) * 1996-02-28 1998-06-16 Paradyne Corporation Slot-token protocol
US6216052B1 (en) 1996-10-23 2001-04-10 Advanced Micro Devices, Inc. Noise elimination in a USB codec
US6122749A (en) * 1996-10-23 2000-09-19 Advanced Micro Devices, Inc. Audio peripheral device having controller for power management
US5914877A (en) * 1996-10-23 1999-06-22 Advanced Micro Devices, Inc. USB based microphone system
US5818948A (en) * 1996-10-23 1998-10-06 Advanced Micro Devices, Inc. Architecture for a universal serial bus-based PC speaker controller
KR100294259B1 (ko) * 1996-12-19 2001-07-12 윤종용 디스플레이모니터장치및그의전원제어방법
JPH10229410A (ja) * 1997-02-14 1998-08-25 Canon Inc データ処理装置、電子機器および通信システム
US6131119A (en) * 1997-04-01 2000-10-10 Sony Corporation Automatic configuration system for mapping node addresses within a bus structure to their physical location
US6147890A (en) * 1997-12-30 2000-11-14 Kawasaki Steel Corporation FPGA with embedded content-addressable memory
US6085265A (en) * 1998-01-09 2000-07-04 Toshiba America Information Systems, Inc. System for handling an asynchronous interrupt a universal serial bus device
KR100285956B1 (ko) 1998-06-30 2001-04-16 윤종용 고속직렬버스에연결된동기식및비동기식장치의제어시스템과제어방법
US7013354B1 (en) 1998-10-05 2006-03-14 Canon Kabushiki Kaisha Channel protocol for IEEE 1394 data transmission
US6438604B1 (en) 1998-10-05 2002-08-20 Canon Kabushiki Kaisha Digital video network interface
US6175884B1 (en) 1998-11-03 2001-01-16 Intel Corporation Efficient communication of transaction types using separate and orthogonal attribute fields in packet headers transferred between hubs in a computer system
US6272563B1 (en) 1998-11-03 2001-08-07 Intel Corporation Method and apparatus for communicating routing and attribute information for a transaction between hubs in a computer system
US6732208B1 (en) 1999-02-25 2004-05-04 Mips Technologies, Inc. Low latency system bus interface for multi-master processing environments
AU4482000A (en) 1999-04-23 2000-11-10 Sony Electronics Inc. Method of and apparatus for implementing and sending an asynchronous control mechanism packet
US6697892B1 (en) * 1999-07-08 2004-02-24 Intel Corporation Port expansion system
US6681283B1 (en) 1999-08-12 2004-01-20 Mips Technologies, Inc. Coherent data apparatus for an on-chip split transaction system bus
US6493776B1 (en) 1999-08-12 2002-12-10 Mips Technologies, Inc. Scalable on-chip system bus
US6490642B1 (en) 1999-08-12 2002-12-03 Mips Technologies, Inc. Locked read/write on separate address/data bus using write barrier
US6604159B1 (en) 1999-08-12 2003-08-05 Mips Technologies, Inc. Data release to reduce latency in on-chip system bus
US6393500B1 (en) 1999-08-12 2002-05-21 Mips Technologies, Inc. Burst-configurable data bus
US6651184B1 (en) * 1999-11-03 2003-11-18 Hewlett-Packard Development Company, L.P. Isochronous transfer mode on a universal serial bus with error correction algorithms
US6748475B1 (en) * 1999-11-05 2004-06-08 Analog Devices, Inc. Programmable serial port architecture and system
US7529799B2 (en) 1999-11-08 2009-05-05 International Business Machines Corporation Method and apparatus for transaction tag assignment and maintenance in a distributed symmetric multiprocessor system
US20020112070A1 (en) * 2000-12-08 2002-08-15 The Boeing Company Network controller for digitally controlling remote devices via a common bus
US6708239B1 (en) 2000-12-08 2004-03-16 The Boeing Company Network device interface for digitally interfacing data channels to a controller via a network
US7542474B2 (en) * 2001-02-26 2009-06-02 Sony Corporation Method of and apparatus for providing isochronous services over switched ethernet including a home network wall plate having a combined IEEE 1394 and ethernet modified hub
US7111100B2 (en) * 2002-04-26 2006-09-19 The Boeing Company Systems and methods for assigning an address to a network device added to an existing network
EP1390856B2 (en) 2001-04-26 2020-07-22 The Boeing Company System and method for preloading a bus controller with command schedule
EP1381956B1 (en) * 2001-04-26 2008-09-03 The Boeing Company A system and method for maintaining proper termination and error free communication in a network bus
EP1390857B2 (en) * 2001-04-26 2012-04-25 The Boeing Company Systems, methods, and bus controllers for creating an event trigger on a network bus
US7065583B2 (en) * 2002-02-14 2006-06-20 The Boeing Company System and associated suppression assembly for limiting electromagnetic emissions in network devices communicating via a network bus
US7010621B2 (en) * 2002-02-14 2006-03-07 The Boeing Company System having a spread-spectrum clock for further suppression of electromagnetic emissions in network devices communicating via a network bus
US7478174B2 (en) * 2002-04-26 2009-01-13 The Boeing Company Systems and methods for maintaining network stability
US7082485B2 (en) * 2002-07-24 2006-07-25 The Boeing Company Systems and methods for establishing peer-to-peer communications between network devices communicating via a common bus
US7174402B2 (en) * 2003-04-07 2007-02-06 The Boeing Company Systems, network devices and methods for highly configurable peer-to-peer communications between network devices communicating via a common bus
GB2422697A (en) * 2003-04-30 2006-08-02 Agilent Technologies Inc Serial communication between master and slave devices
US7289528B2 (en) * 2003-08-29 2007-10-30 Motorola, Inc. Component interconnect with self-clocking data
US7466174B2 (en) 2006-03-31 2008-12-16 Intel Corporation Fast lock scheme for phase locked loops and delay locked loops
US9158667B2 (en) 2013-03-04 2015-10-13 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US8964496B2 (en) 2013-07-26 2015-02-24 Micron Technology, Inc. Apparatuses and methods for performing compare operations using sensing circuitry
US8971124B1 (en) 2013-08-08 2015-03-03 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US9153305B2 (en) * 2013-08-30 2015-10-06 Micron Technology, Inc. Independently addressable memory array address spaces
US9019785B2 (en) 2013-09-19 2015-04-28 Micron Technology, Inc. Data shifting via a number of isolation devices
US9449675B2 (en) 2013-10-31 2016-09-20 Micron Technology, Inc. Apparatuses and methods for identifying an extremum value stored in an array of memory cells
US9430191B2 (en) 2013-11-08 2016-08-30 Micron Technology, Inc. Division operations for memory
US9727503B2 (en) * 2014-03-17 2017-08-08 Mellanox Technologies, Ltd. Storage system and server
US9696942B2 (en) 2014-03-17 2017-07-04 Mellanox Technologies, Ltd. Accessing remote storage devices using a local bus protocol
US9934856B2 (en) 2014-03-31 2018-04-03 Micron Technology, Inc. Apparatuses and methods for comparing data patterns in memory
US9910787B2 (en) 2014-06-05 2018-03-06 Micron Technology, Inc. Virtual address table
US9786335B2 (en) 2014-06-05 2017-10-10 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US9704540B2 (en) 2014-06-05 2017-07-11 Micron Technology, Inc. Apparatuses and methods for parity determination using sensing circuitry
US9455020B2 (en) 2014-06-05 2016-09-27 Micron Technology, Inc. Apparatuses and methods for performing an exclusive or operation using sensing circuitry
US9779019B2 (en) 2014-06-05 2017-10-03 Micron Technology, Inc. Data storage layout
US9711207B2 (en) 2014-06-05 2017-07-18 Micron Technology, Inc. Performing logical operations using sensing circuitry
US9830999B2 (en) 2014-06-05 2017-11-28 Micron Technology, Inc. Comparison operations in memory
US10074407B2 (en) 2014-06-05 2018-09-11 Micron Technology, Inc. Apparatuses and methods for performing invert operations using sensing circuitry
US9449674B2 (en) 2014-06-05 2016-09-20 Micron Technology, Inc. Performing logical operations using sensing circuitry
US9711206B2 (en) 2014-06-05 2017-07-18 Micron Technology, Inc. Performing logical operations using sensing circuitry
US9496023B2 (en) 2014-06-05 2016-11-15 Micron Technology, Inc. Comparison operations on logical representations of values in memory
US9589602B2 (en) 2014-09-03 2017-03-07 Micron Technology, Inc. Comparison operations in memory
US9847110B2 (en) 2014-09-03 2017-12-19 Micron Technology, Inc. Apparatuses and methods for storing a data value in multiple columns of an array corresponding to digits of a vector
US9904515B2 (en) 2014-09-03 2018-02-27 Micron Technology, Inc. Multiplication operations in memory
US10068652B2 (en) 2014-09-03 2018-09-04 Micron Technology, Inc. Apparatuses and methods for determining population count
US9740607B2 (en) 2014-09-03 2017-08-22 Micron Technology, Inc. Swap operations in memory
US9898252B2 (en) 2014-09-03 2018-02-20 Micron Technology, Inc. Multiplication operations in memory
US9747961B2 (en) 2014-09-03 2017-08-29 Micron Technology, Inc. Division operations in memory
US9940026B2 (en) 2014-10-03 2018-04-10 Micron Technology, Inc. Multidimensional contiguous memory allocation
US9836218B2 (en) 2014-10-03 2017-12-05 Micron Technology, Inc. Computing reduction and prefix sum operations in memory
US10163467B2 (en) 2014-10-16 2018-12-25 Micron Technology, Inc. Multiple endianness compatibility
US10147480B2 (en) 2014-10-24 2018-12-04 Micron Technology, Inc. Sort operation in memory
US9779784B2 (en) 2014-10-29 2017-10-03 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US10073635B2 (en) 2014-12-01 2018-09-11 Micron Technology, Inc. Multiple endianness compatibility
US9747960B2 (en) 2014-12-01 2017-08-29 Micron Technology, Inc. Apparatuses and methods for converting a mask to an index
US10032493B2 (en) 2015-01-07 2018-07-24 Micron Technology, Inc. Longest element length determination in memory
US10061590B2 (en) 2015-01-07 2018-08-28 Micron Technology, Inc. Generating and executing a control flow
US9583163B2 (en) 2015-02-03 2017-02-28 Micron Technology, Inc. Loop structure for operations in memory
WO2016126472A1 (en) 2015-02-06 2016-08-11 Micron Technology, Inc. Apparatuses and methods for scatter and gather
EP3254286B1 (en) 2015-02-06 2019-09-11 Micron Technology, INC. Apparatuses and methods for parallel writing to multiple memory device locations
WO2016126478A1 (en) 2015-02-06 2016-08-11 Micron Technology, Inc. Apparatuses and methods for memory device as a store for program instructions
WO2016144724A1 (en) 2015-03-10 2016-09-15 Micron Technology, Inc. Apparatuses and methods for shift decisions
US9741399B2 (en) 2015-03-11 2017-08-22 Micron Technology, Inc. Data shift by elements of a vector in memory
US9898253B2 (en) 2015-03-11 2018-02-20 Micron Technology, Inc. Division operations on variable length elements in memory
EP3268965A4 (en) 2015-03-12 2018-10-03 Micron Technology, INC. Apparatuses and methods for data movement
US10146537B2 (en) 2015-03-13 2018-12-04 Micron Technology, Inc. Vector population count determination in memory
US10049054B2 (en) 2015-04-01 2018-08-14 Micron Technology, Inc. Virtual register file
US10140104B2 (en) 2015-04-14 2018-11-27 Micron Technology, Inc. Target architecture determination
US9959923B2 (en) 2015-04-16 2018-05-01 Micron Technology, Inc. Apparatuses and methods to reverse data stored in memory
US10073786B2 (en) 2015-05-28 2018-09-11 Micron Technology, Inc. Apparatuses and methods for compute enabled cache
US9704541B2 (en) 2015-06-12 2017-07-11 Micron Technology, Inc. Simulating access lines
US9921777B2 (en) 2015-06-22 2018-03-20 Micron Technology, Inc. Apparatuses and methods for data transfer from sensing circuitry to a controller
US9996479B2 (en) 2015-08-17 2018-06-12 Micron Technology, Inc. Encryption of executables in computational memory
US9905276B2 (en) 2015-12-21 2018-02-27 Micron Technology, Inc. Control of sensing components in association with performing operations
US9952925B2 (en) 2016-01-06 2018-04-24 Micron Technology, Inc. Error code calculation on sensing circuitry
US10048888B2 (en) 2016-02-10 2018-08-14 Micron Technology, Inc. Apparatuses and methods for partitioned parallel data movement
US9892767B2 (en) 2016-02-12 2018-02-13 Micron Technology, Inc. Data gathering in memory
US9971541B2 (en) 2016-02-17 2018-05-15 Micron Technology, Inc. Apparatuses and methods for data movement
US10956439B2 (en) 2016-02-19 2021-03-23 Micron Technology, Inc. Data transfer with a bit vector operation device
US9899070B2 (en) 2016-02-19 2018-02-20 Micron Technology, Inc. Modified decode for corner turn
US9697876B1 (en) 2016-03-01 2017-07-04 Micron Technology, Inc. Vertical bit vector shift in memory
US9997232B2 (en) 2016-03-10 2018-06-12 Micron Technology, Inc. Processing in memory (PIM) capable memory device having sensing circuitry performing logic operations
US10262721B2 (en) 2016-03-10 2019-04-16 Micron Technology, Inc. Apparatuses and methods for cache invalidate
US10379772B2 (en) 2016-03-16 2019-08-13 Micron Technology, Inc. Apparatuses and methods for operations using compressed and decompressed data
US9910637B2 (en) 2016-03-17 2018-03-06 Micron Technology, Inc. Signed division in memory
US10120740B2 (en) 2016-03-22 2018-11-06 Micron Technology, Inc. Apparatus and methods for debugging on a memory device
US11074988B2 (en) 2016-03-22 2021-07-27 Micron Technology, Inc. Apparatus and methods for debugging on a host and memory device
US10388393B2 (en) 2016-03-22 2019-08-20 Micron Technology, Inc. Apparatus and methods for debugging on a host and memory device
US10474581B2 (en) 2016-03-25 2019-11-12 Micron Technology, Inc. Apparatuses and methods for cache operations
US10977033B2 (en) 2016-03-25 2021-04-13 Micron Technology, Inc. Mask patterns generated in memory from seed vectors
US10430244B2 (en) 2016-03-28 2019-10-01 Micron Technology, Inc. Apparatuses and methods to determine timing of operations
US10074416B2 (en) 2016-03-28 2018-09-11 Micron Technology, Inc. Apparatuses and methods for data movement
US10453502B2 (en) 2016-04-04 2019-10-22 Micron Technology, Inc. Memory bank power coordination including concurrently performing a memory operation in a selected number of memory regions
US10607665B2 (en) 2016-04-07 2020-03-31 Micron Technology, Inc. Span mask generation
US9818459B2 (en) 2016-04-19 2017-11-14 Micron Technology, Inc. Invert operations using sensing circuitry
US10153008B2 (en) 2016-04-20 2018-12-11 Micron Technology, Inc. Apparatuses and methods for performing corner turn operations using sensing circuitry
US9659605B1 (en) 2016-04-20 2017-05-23 Micron Technology, Inc. Apparatuses and methods for performing corner turn operations using sensing circuitry
US10042608B2 (en) 2016-05-11 2018-08-07 Micron Technology, Inc. Signed division in memory
US9659610B1 (en) 2016-05-18 2017-05-23 Micron Technology, Inc. Apparatuses and methods for shifting data
US10049707B2 (en) 2016-06-03 2018-08-14 Micron Technology, Inc. Shifting data
US10387046B2 (en) 2016-06-22 2019-08-20 Micron Technology, Inc. Bank to bank data transfer
US10037785B2 (en) 2016-07-08 2018-07-31 Micron Technology, Inc. Scan chain operation in sensing circuitry
US10388360B2 (en) 2016-07-19 2019-08-20 Micron Technology, Inc. Utilization of data stored in an edge section of an array
US10387299B2 (en) 2016-07-20 2019-08-20 Micron Technology, Inc. Apparatuses and methods for transferring data
US10733089B2 (en) 2016-07-20 2020-08-04 Micron Technology, Inc. Apparatuses and methods for write address tracking
US9972367B2 (en) 2016-07-21 2018-05-15 Micron Technology, Inc. Shifting data in sensing circuitry
US9767864B1 (en) 2016-07-21 2017-09-19 Micron Technology, Inc. Apparatuses and methods for storing a data value in a sensing circuitry element
US10303632B2 (en) 2016-07-26 2019-05-28 Micron Technology, Inc. Accessing status information
US10468087B2 (en) 2016-07-28 2019-11-05 Micron Technology, Inc. Apparatuses and methods for operations in a self-refresh state
US9990181B2 (en) 2016-08-03 2018-06-05 Micron Technology, Inc. Apparatuses and methods for random number generation
US11029951B2 (en) 2016-08-15 2021-06-08 Micron Technology, Inc. Smallest or largest value element determination
US10606587B2 (en) 2016-08-24 2020-03-31 Micron Technology, Inc. Apparatus and methods related to microcode instructions indicating instruction types
US10466928B2 (en) 2016-09-15 2019-11-05 Micron Technology, Inc. Updating a register in memory
US10387058B2 (en) 2016-09-29 2019-08-20 Micron Technology, Inc. Apparatuses and methods to change data category values
US10014034B2 (en) 2016-10-06 2018-07-03 Micron Technology, Inc. Shifting data in sensing circuitry
US10529409B2 (en) 2016-10-13 2020-01-07 Micron Technology, Inc. Apparatuses and methods to perform logical operations using sensing circuitry
US9805772B1 (en) 2016-10-20 2017-10-31 Micron Technology, Inc. Apparatuses and methods to selectively perform logical operations
US10373666B2 (en) 2016-11-08 2019-08-06 Micron Technology, Inc. Apparatuses and methods for compute components formed over an array of memory cells
US10423353B2 (en) 2016-11-11 2019-09-24 Micron Technology, Inc. Apparatuses and methods for memory alignment
US9761300B1 (en) 2016-11-22 2017-09-12 Micron Technology, Inc. Data shift apparatuses and methods
US10402340B2 (en) 2017-02-21 2019-09-03 Micron Technology, Inc. Memory array page table walk
US10268389B2 (en) 2017-02-22 2019-04-23 Micron Technology, Inc. Apparatuses and methods for in-memory operations
US10403352B2 (en) 2017-02-22 2019-09-03 Micron Technology, Inc. Apparatuses and methods for compute in data path
US10838899B2 (en) 2017-03-21 2020-11-17 Micron Technology, Inc. Apparatuses and methods for in-memory data switching networks
US10185674B2 (en) 2017-03-22 2019-01-22 Micron Technology, Inc. Apparatus and methods for in data path compute operations
US11222260B2 (en) 2017-03-22 2022-01-11 Micron Technology, Inc. Apparatuses and methods for operating neural networks
US10049721B1 (en) 2017-03-27 2018-08-14 Micron Technology, Inc. Apparatuses and methods for in-memory operations
US10043570B1 (en) 2017-04-17 2018-08-07 Micron Technology, Inc. Signed element compare in memory
US10147467B2 (en) 2017-04-17 2018-12-04 Micron Technology, Inc. Element value comparison in memory
US9997212B1 (en) 2017-04-24 2018-06-12 Micron Technology, Inc. Accessing data in memory
US10942843B2 (en) 2017-04-25 2021-03-09 Micron Technology, Inc. Storing data elements of different lengths in respective adjacent rows or columns according to memory shapes
US10236038B2 (en) 2017-05-15 2019-03-19 Micron Technology, Inc. Bank to bank data transfer
US10068664B1 (en) 2017-05-19 2018-09-04 Micron Technology, Inc. Column repair in memory
US10013197B1 (en) 2017-06-01 2018-07-03 Micron Technology, Inc. Shift skip
US10152271B1 (en) 2017-06-07 2018-12-11 Micron Technology, Inc. Data replication
US10262701B2 (en) 2017-06-07 2019-04-16 Micron Technology, Inc. Data transfer between subarrays in memory
US10318168B2 (en) 2017-06-19 2019-06-11 Micron Technology, Inc. Apparatuses and methods for simultaneous in data path compute operations
WO2019005621A1 (en) 2017-06-30 2019-01-03 Mitutoyo Corporation SELF-CONFIGURATION COMPONENT IDENTIFICATION AND SIGNAL PROCESSING SYSTEM FOR A COORDINATE MEASURING MACHINE
US10162005B1 (en) 2017-08-09 2018-12-25 Micron Technology, Inc. Scan chain operations
US10534553B2 (en) 2017-08-30 2020-01-14 Micron Technology, Inc. Memory array accessibility
US10741239B2 (en) 2017-08-31 2020-08-11 Micron Technology, Inc. Processing in memory device including a row address strobe manager
US10416927B2 (en) 2017-08-31 2019-09-17 Micron Technology, Inc. Processing in memory
US10346092B2 (en) 2017-08-31 2019-07-09 Micron Technology, Inc. Apparatuses and methods for in-memory operations using timing circuitry
US10409739B2 (en) 2017-10-24 2019-09-10 Micron Technology, Inc. Command selection policy
US10522210B2 (en) 2017-12-14 2019-12-31 Micron Technology, Inc. Apparatuses and methods for subarray addressing
US10332586B1 (en) 2017-12-19 2019-06-25 Micron Technology, Inc. Apparatuses and methods for subrow addressing
US10614875B2 (en) 2018-01-30 2020-04-07 Micron Technology, Inc. Logical operations using memory cells
US10437557B2 (en) 2018-01-31 2019-10-08 Micron Technology, Inc. Determination of a match between data values stored by several arrays
US11194477B2 (en) 2018-01-31 2021-12-07 Micron Technology, Inc. Determination of a match between data values stored by three or more arrays
US10725696B2 (en) 2018-04-12 2020-07-28 Micron Technology, Inc. Command selection policy with read priority
US10440341B1 (en) 2018-06-07 2019-10-08 Micron Technology, Inc. Image processor formed in an array of memory cells
US10769071B2 (en) 2018-10-10 2020-09-08 Micron Technology, Inc. Coherent memory access
US11175915B2 (en) 2018-10-10 2021-11-16 Micron Technology, Inc. Vector registers implemented in memory
US10483978B1 (en) 2018-10-16 2019-11-19 Micron Technology, Inc. Memory device processing
US11184446B2 (en) 2018-12-05 2021-11-23 Micron Technology, Inc. Methods and apparatus for incentivizing participation in fog networks
US10867655B1 (en) 2019-07-08 2020-12-15 Micron Technology, Inc. Methods and apparatus for dynamically adjusting performance of partitioned memory
US11360768B2 (en) 2019-08-14 2022-06-14 Micron Technolgy, Inc. Bit string operations in memory
US11449577B2 (en) 2019-11-20 2022-09-20 Micron Technology, Inc. Methods and apparatus for performing video processing matrix operations within a memory array
US11853385B2 (en) 2019-12-05 2023-12-26 Micron Technology, Inc. Methods and apparatus for performing diversity matrix operations within a memory array
US11227641B1 (en) 2020-07-21 2022-01-18 Micron Technology, Inc. Arithmetic operations in memory
US11934333B2 (en) 2021-03-25 2024-03-19 Mellanox Technologies, Ltd. Storage protocol emulation in a peripheral device
US11934658B2 (en) 2021-03-25 2024-03-19 Mellanox Technologies, Ltd. Enhanced storage protocol emulation in a peripheral device
US11726666B2 (en) 2021-07-11 2023-08-15 Mellanox Technologies, Ltd. Network adapter with efficient storage-protocol emulation
US12007921B2 (en) 2022-11-02 2024-06-11 Mellanox Technologies, Ltd. Programmable user-defined peripheral-bus device implementation using data-plane accelerator (DPA)

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3245045A (en) * 1961-11-21 1966-04-05 Ibm Integrated data processing system
US3916387A (en) * 1971-04-23 1975-10-28 Ibm Directory searching method and means
US3932841A (en) * 1973-10-26 1976-01-13 Raytheon Company Bus controller for digital computer system
US4070704A (en) * 1976-05-17 1978-01-24 Honeywell Information Systems Inc. Automatic reconfiguration apparatus for input/output processor
US4092491A (en) * 1977-04-04 1978-05-30 Bell Telephone Laboratories, Incorporated Differential encoding and decoding scheme for digital transmission systems
US4409656A (en) * 1980-03-13 1983-10-11 Her Majesty The Queen, In Right Of Canada As Represented By The Minister Of National Defense Serial data bus communication system
US4689740A (en) * 1980-10-31 1987-08-25 U.S. Philips Corporation Two-wire bus-system comprising a clock wire and a data wire for interconnecting a number of stations
US4713834A (en) * 1982-09-30 1987-12-15 American Telephone And Telegraph Company, At&T Bell Laboratories Multiprocessor computing system featuring shared global control
US4660141A (en) * 1983-12-06 1987-04-21 Tri Sigma Corporation Self configuring computer network with automatic bus exchange of module identification numbers and processor assigned module numbers
JPS60134651A (ja) * 1983-12-23 1985-07-17 Fujitsu Ltd 差動信号ドライバ
US4870704A (en) * 1984-10-31 1989-09-26 Flexible Computer Corporation Multicomputer digital processing system
US4606052A (en) * 1984-12-21 1986-08-12 Advanced Micro Devices, Inc. Method for detection of line activity for Manchester-encoded signals
EP0258872B1 (en) * 1986-09-01 1994-05-04 Nec Corporation Serial data transfer system
JP2584647B2 (ja) * 1988-01-28 1997-02-26 株式会社リコー 通信網のノード装置
US4912633A (en) * 1988-10-24 1990-03-27 Ncr Corporation Hierarchical multiple bus computer architecture
US4914650A (en) * 1988-12-06 1990-04-03 American Telephone And Telegraph Company Bandwidth allocation and congestion control scheme for an integrated voice and data network
US5483518A (en) * 1992-06-17 1996-01-09 Texas Instruments Incorporated Addressable shadow port and protocol for serial bus networks
US5317597A (en) * 1989-08-16 1994-05-31 U.S. Philips Corporation Resistance coupled data transmission arrangement
EP0451276B1 (en) * 1989-10-25 1996-12-11 Mitsubishi Jukogyo Kabushiki Kaisha Serial signal transmission apparatus and method of controlling determination of polarity thereof
US5001707A (en) * 1989-11-02 1991-03-19 Northern Telecom Limited Method of providing reserved bandwidth in a dual bus system
US5179670A (en) * 1989-12-01 1993-01-12 Mips Computer Systems, Inc. Slot determination mechanism using pulse counting
US5063574A (en) * 1990-03-06 1991-11-05 Moose Paul H Multi-frequency differentially encoded digital communication for high data rate transmission through unequalized channels
US5130983A (en) * 1990-03-27 1992-07-14 Heffner Iii Horace W Method of polling to determine service needs and the like
US5237690A (en) * 1990-07-06 1993-08-17 International Business Machines Corporation System for testing adaptor card upon power up and having disablement, enablement, and reconfiguration options
US5269011A (en) * 1990-09-24 1993-12-07 Emc Corporation Dynamically reconfigurable data storage system with storage system controllers selectively operable as channel adapters on storage device adapters
US5173939A (en) * 1990-09-28 1992-12-22 Digital Equipment Corporation Access control subsystem and method for distributed computer system using compound principals
US5282202A (en) * 1991-03-28 1994-01-25 Sprint International Communications Corp. Composite frame reconfiguration in integrated services networks
US5341131A (en) * 1991-03-29 1994-08-23 Hitachi, Ltd. Communications system and a system control method
JPH0821015B2 (ja) * 1992-01-20 1996-03-04 インターナショナル・ビジネス・マシーンズ・コーポレイション コンピュータならびにそのシステム再構成化装置および方法
US5341480A (en) * 1992-04-09 1994-08-23 Apple Computer, Inc. Method and apparatus for providing a two conductor serial bus
US5379384A (en) * 1992-06-05 1995-01-03 Intel Corporation Configuration data loopback in a bus bridge circuit
CA2104753C (en) * 1992-10-29 1999-02-16 Kotikalapudi Sriram Bandwidth allocation, transmission scheduling, and congestion avoidance in broadband atm networks
US5361261A (en) * 1992-11-02 1994-11-01 National Semiconductor Corporation Frame-based transmission of data
US5406559A (en) * 1992-11-02 1995-04-11 National Semiconductor Corporation Isochronous link protocol
US5805632A (en) * 1992-11-19 1998-09-08 Cirrus Logic, Inc. Bit rate doubler for serial data transmission or storage
US5394556A (en) * 1992-12-21 1995-02-28 Apple Computer, Inc. Method and apparatus for unique address assignment, node self-identification and topology mapping for a directed acyclic graph
US5418478A (en) * 1993-07-30 1995-05-23 Apple Computer, Inc. CMOS differential twisted-pair driver
US5426769A (en) * 1993-08-26 1995-06-20 Metalink Corp. System and method for producing input/output expansion for single chip microcomputers
US5440181A (en) * 1994-01-31 1995-08-08 Motorola, Inc. Configuration circuit for configuring a multi-board system automatically
US5463624A (en) * 1994-04-15 1995-10-31 Dsc Communications Corporation Bus arbitration method for telecommunications switching

Also Published As

Publication number Publication date
DE69535108D1 (de) 2006-08-24
EP0789872A4 (en) 1999-10-27
WO1996013771A1 (en) 1996-05-09
EP0789872A1 (en) 1997-08-20
EP0789872B1 (en) 2006-07-12
AU688175B2 (en) 1998-03-05
AU4100696A (en) 1996-05-23
HK1002781A1 (en) 1998-09-18
US5615404A (en) 1997-03-25
DE69535108T2 (de) 2007-02-15

Similar Documents

Publication Publication Date Title
JPH10511236A (ja) 等時周辺装置および非同期周辺装置を直列相互接続する方法および装置
EP0789867B1 (en) M & a for dynamically determining and managing connection topology of a hierarchical serial bus assembly
US5909556A (en) M&A for exchanging date, status and commands over an hierarchical serial bus assembly using communication packets
US5742847A (en) M&A for dynamically generating and maintaining frame based polling schedules for polling isochronous and asynchronous functions that guaranty latencies and bandwidths to the isochronous functions
EP0789880B1 (en) Hierarchical serial bus assembly
US5884086A (en) System and method for voltage switching to supply various voltages and power levels to a peripheral device
US6086430A (en) Enhanced universal serial bus
US5991831A (en) High speed serial communications link for desktop computer peripherals
GB2350536A (en) USB-based networking and I/O hub
US8296486B2 (en) Peripheral device enabling enhanced communication
EP1331775A1 (en) Physical layer circuit and interface circuit
McDowell et al. USB explained
US7873768B2 (en) Peripheral device enabling enhanced communication
JP3471590B2 (ja) 接続状況送信装置、接続状況表示データ作成装置及び接続状況表示方法
JP3471589B2 (ja) 接続状況送信装置及び接続状況表示方法
Moon Survey on Serial Busses
Diamond P1394: Good for desktops and portables
Tsegaye et al. Enabling IEEE 1394.1 Bridging Functionality in Current Linux and Windows 1394 Drivers
Buchanan et al. USB and Firewire