JPH10508963A

JPH10508963A - サウンド等用のコンピュータシステムにおけるコマンド処理及びデータ転送用のための装置と方法

Info

Publication number: JPH10508963A
Application number: JP8516086A
Authority: JP
Inventors: ポールビー．ウッド; マルクエム．スティマック
Original assignee: ブルックトリーコーポレーション
Priority date: 1994-11-10
Filing date: 1995-10-27
Publication date: 1998-09-02
Also published as: EP0791197B1; DE69524975T2; DE69524975D1; EP0791197A1; US5732279A; WO1996015499A1; US5974478A

Abstract

(57)【要約】コンピュータ内にサウンドを供給するためのシステムと方法を開示している。デジタル化されたサウンドI/O を制御するオーディオモジュールがメディアストリームコントローラに含まれている。メディアストリームコントローラはまたグラフィックスとビデオを整合させることができるため、マルチメディアサブシステムの単一バス装置によるサポートが可能である。ソフトウェアアプリケーションは、公知のDMA モードコマンドをメディアストリームコントローラに送ることによりサウンドデータ転送を開始することができる。メディアストリームコントローラは、公知のDMA コントローラを使用せずに要求を処理するサウンド割込みサービスルーチンを起動する。デジタル式のサウンドデータは、バーストモード高速ブロック転送コマンドを使用してローカルバスを通じて転送され、メディアストリームコントローラによってディスプレイメモリにバッファされる。同時に、メディアストリームコントローラは、二重バッファ方式によってディスプレイメモリからサウンド出力装置へとサウンドデータを送信することができる。あるいはまた、メディアストリームコントローラは、サウンド入力装置からのサウンドデータを読み取ってディスプレイメモリに格納する。サウンド割込みサービスルーチンは、サウンドデータブロックをソフトウェアアプリケーションに転送するように起動可能である。サウンドデータ転送が完了すると、サウンド割込みサービスルーチンはDMA コントローラ内のカウントをリセットし、DMA モード転送用に書き込みされたソフトウェアアプリケーションとの互換性をだす。このように、サウンドデータに関してバーストモード高速ブロック転送を使用して帯域幅をビデオ、グラフィックス、その他の用途用に開放し、しかも公知のDMA モードサウンドI/O との互換性が可能となる。

Description

【発明の詳細な説明】サウンド等用のコンピュータシステムにおけるコマンド処理及びデータ転送用のための装置と方法発明の背景 1. 著作権者による許諾本特許文書は著作権の保護対象となる部分を含む。著作権者は、米国特許商標庁による正規の特許開示に伴うファックス再生については異議を唱えるものではないが、その他の場合は全て著作権による規制をうけるものである。 2. 発明の分野この発明は、コンピュータシステムに於いてコマンドを処理しデータを転送するための装置（システム）と方法に関する。詳しくは、サウンドI/O コマンドを処理し、サウンドデータまたはこれに類するものを高速バスを通じて転送するための装置（システム）と方法に関する。 3. 背景技術パーソナルコンピュータ及びワークステーションは、その導入以来ほぼ20年間に渡り急速な発展を遂げている。プロセッサ、ディスプレイ、オーディオの各技術に於ける驚異的発達により、パーソナルコンピュータは、今や単一のアプリケーションでカラーグラフィックス、ビデオ、ステレオサウンドを結合させるマルチメディア装置へと変貌してきている。マルチメディアアプリケーションの開発につれて、主メモリと入出力（I/O ）装置との間の高速且つ高帯域幅のデータ転送の必要性が増大している。拡張バスシステムにおいて使用されている１つの方法がダイレクトメモリアクセス（DMA ）である。DMA コントローラはバスを引き継ぎ、中央処理装置（CPU ）による介入無しにデータを転送する。サウンドカードがISA 拡張バスに付着している場合にはこのデータ転送方法が一般的となっており、こうしたデータカード用としてソフトウェアアプリケーションの大規模なインストールベースが設計されている。しかしながら、従来の拡張バスを通じたデータ転送は、現代のマルチメディアソフトアプリケーションに使用されるグラフィックス及びビデオシステムに対する需要に応えることができない。むしろ、グラフィックス及びビデオシステムの方がローカルバスに付着されることがますます多くなり、CPU によって開始されたバーストモードブロックデータ転送が従来のDMA システムよりも高速のデータ転送をサポートしている。さらに、ローカルバスは一般に拡張バスより広いデータ経路を有している。但し、VESAローカルバス及びPCIバスといったローカルバスは、通常、DMA コントローラへの接続を供給していない。このため、従来のサウンドシステム及びDMA を必要とするその他のシステムは、こうした高速のローカルバスシステムとの互換性がなく、依然として拡張バスを使用している。ローカルバスシステム保有の高速データ転送を利用できないことがこうしたシステムの欠点である。これはまた、互換性のないデータタイプの独立したコントローラを有する異なったバス上でグラフィックス、ビデオ、オーディオの各サブシステムが別々に開発されるという事態をもたらしている。これは結果的に、別個のサブシステムの管理に伴なうメモリスペース及びメモリ帯域幅の浪費、バスインタフェース論理の重複、CPU サイクルの浪費をもたらす可能性がある。ここで必要なものは、他のデータ転送モードが供給する高速性を利用しながら従来のDMA 転送をエミュレートするための方法とシステムである。同じくここで必要なものは、従来のサウンドシステム用に書き込まれ、大規模にインストールされたソフトウェアアプリケーションベースとの互換性を維持しながら高速データ転送を利用するサウンドシステムである。こうしたシステムは、バスを通じてサウンドデータを高速で転送させて帯域幅をビデオ及びグラフィックスにまで解放し、しかもサウンドデータを従来の低周波数でプレイ、記録させられるものであることが望ましい。さらに、グラフィックス、ビデオ、オーディオが単一のサブシステムに結合されてローカルバスまたはその他の高速I/O バスに付属しているようなマルチメディアシステムが必要とされている。発明の要約本発明の１つの形態は、従来の多くのサウンドカード及びソフトウェアアプリケーションとの互換性を有するように容易に適合化が可能な、高速データ転送のためのサウンドシステムと方法を提供している。本発明のこの形態及び他の形態に於ける利点は、従来のサウンドカード用に書き込まれたソフトウェアアプリケーションを無効とすることなく希望のデータ転送モードを利用できることにある。本発明のこの形態及び他の形態に於けるさらなる利点は、他のアプリケーションによる使用が可能なようにバス帯域幅を解放できることにある。さらに、従来のDMA 転送に代ってより高速のデータ転送モードを使用することができく点も本発明の利点である。本発明の他の実施例によれば、非DMA バスへの接続を可能にし従来のDMA 転送よりも高速で転送する非DMA モードのデータ転送を利用しながら従来のDMA 転送をエミュレートするためのシステムと方法を提供している。本発明のこの実施例の利点は、従来のDMA 転送用に設計されたアプリケーションとの互換性を失うことなく非DMA バス用のバス装置を開発できることにある。本発明のさらに他の形態は、処理のためにサウンドデータまたはこれに類するもののブロックをバッファすることについて配慮している。本発明のこの形態及び他の形態の利点は、サウンドデータまたはこれに類するものをI/O 装置によって従来の低周波数で処理しながらバスを通じて高周波数で転送できることにある。本発明のさらに他の実施例は、バス装置に送られるコマンドを処理する割込みサービスルーチンを提供している。さらに他の実施例は、バス装置からのコマンドまたは結果を変更して、それが異なるシステム用に設計された第２割込みサービスルーチンへと互換的に移行可能にされるような割込みサービスルーチンを提供している。これら実施例の利点は、バス装置の複雑さが低減され、またバス装置を他のシステム用に開発された割込みサービスルーチンと共に使用できることにある。本発明のさらなる実施例は、ビデオ、グラフィックス、サウンドを結合するサブシステムを提供する。さらにこの実施例の変形によれば、グラフィックス及び／或いはビデオ関連データ並びにサウンド関連データの保存に使用するディスプレイメモリを提供する。これら実施例及びその変形の利点は、グラフィックス、ビデオ、サウンド用の非互換的な多重サブシステムをなくすことができることにある。グラフィックス、ビデオ、サウンド用として必要なメモリ及びその他の構成要素数を減らせることが、本発明のこれらの形態及び他の形態に於けるもう１つの利点である。図面の簡単な説明本発明のこうした特徴及び利点は、以下の図面の詳細説明から明白となるであろう。図１は、パーソナルコンピュータにおいてサウンドを生成するための先行技術によるシステムを示す簡易ブロック図である。図２は、本発明の第１実施例によるシステムを示す簡易ブロック図である。図３は、図２に示されているブロックの１つ（図２で「メディアストリームコントローラ」として明示されているブロック）を詳細に示すブロック図である。図４は、第１実施例によるシステムに於けるサウンド生成方法を示す簡易ブロック図である。図５は、第１実施例によるオーディオバッファの構造を示す簡易ブロック図である。図６は、第１実施例による音声割込みサービスルーチンに於ける初期のDMA コマンド処理を示すフローチャートである。図７は、本発明による音声割込みサービスルーチンに於ける第2DMAコマンド処理を示すフローチャートである。図8A及び8Bは、合同で第１実施例による図３の「オーディオモジュール」ブロックの部分、及び図３の「マルチメディアストリームコントローラ」ブロックからの関連要素をより詳細に示すブロック図を構成している。発明の詳細な説明図１は、パーソナルコンピュータにおいて音声を生成する従来のシステム（概して10で指示されている）を示した簡易ブロック図である。図１について説明すると、本システムは、中央処理装置(CPU)11と実行命令及びシステム用データの両方を格納するための主メモリ12を含んでいる。同システムはさらに主メモリコントローラ14、ダイレクトメモリアクセス（DMA ）コントローラ16、及び慣用技術である標準アーキテクチャ（ISA ）拡張バスに対応する「ISA 」バスコントローラと称されるバスコントローラ18を含む。ISA 拡張バスと関連アーキテクチャの詳細は、トム・シャンレイ、ドン・アンダーソン共著ISA システムアーキテクチャ PCシステムアーキテクチャシリーズ第１巻（マインドシャープレス、1993年第２版）（以下、「ISA アーキテクチャ」と称す）が参考になる。図１のシステムでは、CPU 11、主メモリコントローラ14、DMA コントローラ16、IS A バスコントローラ18がローカルバス20に接続されている。メモリバス22は、主メモリコントローラ14を主メモリ12に接続している。 ISA 拡張バス24は、ISA バスコントローラ18から伸長している。ISA バスは、制御ライン、アドレスライン、データラインを含んでいる。ISA バスをモニターする装置は、アドレスライン上にそのアドレスを認識するとバスのデータラインからデータを読み出し、適当な措置を執る。バスマスターになることにより、装置がバスを制御することも可能である。装置がバスマスターであるときは、他の装置による読み取りように同装置がバス上にアドレス及びデータを主張する。さらに、装置はDMA 及び割込みコントローラに対して特別な措置を要求することができる。DMA コントローラに対する要求からは、主メモリとISA バス上の要求装置との間のデータ転送が生起される。割込みコントローラに対する要求からは割込みが発生し、主メモリに格納された対応する割込みサービスルーチン（ISR ）をCPU に実行させる。一般に、拡張スロットは、拡張カードをISA バス24に付加できるように供給されている。例えば、図１はISA バスに接続された従来のサウンドカード26を示している。一般に、サウンドカード26はデジタル化された従来のサウンドI/O との互換性を有するように設計されている。従来のサウンドカードのより詳細は、例えば、ハードウェアプログラミングレファレンス（以下、「ハードウェアレファレンス」と称す）、プログラマーのためのガイド、及びライブラリーレファレンス（参照用としてここに紹介する）を含む「サウンドブラスタ（商標）シリーズのためのデベロッパーキット」（クリエイティブラボ、第２版、1993年10月）が参考になる。図１に於ける典型的サウンドカード26は、マイクロフォンまたはこれに類するもののような入力装置からサウンド関連データを受信するための、一般に「サウンドイン」と明示される入力ラインを有している。こうしたラインは、それぞれＡ、Ｂとして示されたライン36及び38の対によって表示されている。サウンドカード26はまた、スピーカーまたはこれに類するもののような出力装置へサウンド関連データを出力するための、通常「サウンドアウト」と明示される一対の出力ライン40を有している。ライン40のペアは、各々が「Ｌ」及び「Ｒ」と称され、左及び右チャネルからのステレオベースのサウンド出力を指示している。こうしたカードが使用するデジタルサウンドI/O は、一般にI/O ポート、DMA 転送、及び割込みの使用を含む。図１が示すように、サウンドカード26は、各々「DMA 1 ACK」、「DMA 1 REQ」と称されるライン28、30によってISA バスコントローラに接続さる。こうしたラインによって、サウンドカード26はDMA 転送に要求し、DMA コントローラからの肯定応答を受信することができる。ダイレクトメモリアクセスに関するさらに詳細は、ISA アーキテクチャ（367〜387 ）が参考になる。図１が示すように、割込みライン41は、サウンドカード26から割込みコントローラ42へと伸長してサウンドカード26による割込み要求の生成を可能にしている。当業者には容易に明白となるように、サウンドカード26及び関連ソフトは、割込みコントローラが供給する幾つかの割込み要求ラインの何れかを使用できるように構築することができる。図１では、割込みライン41が例示としてIRQ4と明示されている。割込みコントローラは、割込み要求を受信するとライン44を通じてCPU 11と通信可能になる。割込みコントローラ42もまた、ローカルバス20との共通接続を有している。割込みに関する詳細については、ISA アーキテクチャ（331 〜366 ）が参考になる。ソフトウェアアプリケーションは、直接またはドライバーを通じてサウンドカード26上のI/O ポートにアクセスすることにより、図１のシステムにサウンドを生成することができる。サウンドカード26には、ジャンパ選択可ベースアドレスが割り当てられ、カードが使用する様々なポートはそのベースアドレスからのオフセットとして確定されている。例えば、ベースアドレスは220hexとすることができる。ハードウェアレファレンス（2-2 ）及び本記載によって参照用として編入されている付録Ａを参照して頂きたい。図１のサウンドカード26は、リセットポート（6hexのオフセットに所在）、データ読取ポート（A-hex のオフセットに所在）、コマンド／データ書込ポート（C-hex のオフセットに所在）、バッファ状態書込ポート（同じくC-hex のオフセットに所在）、及びバッファ状態読取ポート（E-hex のオフセットに所在）を含んでいる。ソフトウェアアプリケーションによって使用されるまでに、サウンドカード26 は、リセットポートへの書き込み、及びデータ読み取りポートからの「レディ(r eady)」バイトの読み取りによってリセットされる。これによって、サウンドカードは初期設定された初期状態となる。次いで、状態読取ポートのチェックによってサウンドカードからのデータの読み取りが行われ、データ読取ポートからの受信データの存在が確認される。状態読取ポートの確認が終わると、データ読取ポートからのデータの読み込みが可能となる。サウンドカード26へコマンドまたはデータを書き込むため、ソフトウェアはまずバッファ状態書込ポートをチェックしてカードがコマンドまたはデータを受信可能な状態であることを確認する。これで、コマンドまたはデータのコマンド／データ書込ポートへの書き込みが可能となる。さらに、ソフトウェアアプリケーションが使用する割込みサービスルーチン（ISR ）が、バッファ状態読取ポートを一旦読み取ることによって割込みを認識する。他のサウンドカードでは、別個の割込み状態ポートを使用して任意の割込みを認識する場合がある。この点はハードウェアレファレンス（2-1 至る2-7 ）に詳しい。デジタル化されたサウンドの入出力は、サウンド関連データをサウンドカード 26とソフトウェアアプリケーションの間で転送させて実行される。サウンドデータは、パルス符号変調（PCM ）フォーマット及び圧縮した適応デルタパルス符号変調（ADPCM ）フォーマットを含む（但し、これに限定されない）幾つかの技術上周知のフォーマットの何れかにすることができる。この定型化されたデータは、直接モード、単サイクルDMA モード、自動初期設定DMA モード、高速DMA モード、及びADPCM DMA モードを含む（但し、これに限定されない）様々な技術を使用して転送が可能である。この点はハードウェアレファレンス（3-1 至る3-10）に詳しい。 DMA モードでは、ダイレクトメモリアクセスを使用してデータをサウンドカード26に転送することができる。ダイレクトメモリアクセスを使用する際は、DMA コントローラが一時的にバスを制御して主メモリ12及び指定I/O ポート間でデータを直接転送する。このデータ転送は主としてハードウェアが統制することから、プログラム命令を使用してISA バス経由でデータを転送させるより高速である。概して、サウンドカード26へのサウンドデータのDMA 転送は、サウンドデータパケットを含む主メモリ内のバッファをセットアップすることにより制御される。次いでDMA コントローラはバッファのアドレス及び長さによってプログラムされ、DMA 転送開始のコマンドがサウンドカード26のコマンド／データ書込ポートに送信される。パケットが転送されるとサウンドカード26は割込み要求を生成し、アプリケーションソフトまたはドライバーによってセットアップされた対応ISR が実行される。ISR は次に、追加のサウンドパケットを転送用にセットアップするか、或いはデータ転送を終了させることができる。この工程をさらに詳細に説明する。但し、説明は例示的なものであり、またDM A 工程は特定の転送実行タイプによって種々変更できること勿論である。この工程の詳細は、ハードウェアレファレンス（3-11至る3-29）が参考になる。一般に DMA 転送の場合、アプリケーションまたはドライバーが割込みサービスルーチン（ISR ）をまずセットアップし、対応する割込みを有効化する。他のISR との混同を避けるため、アプリケーションまたはドライバーによってセットアップされたISR をドライバーISR と呼ぶことにする。但し、ソフトウェアアプリケーションはこのISR を直接セットアップすることが可能であり、またドライバーは必要でないことは自明と思われる。周知の技術を使用して、ドライバーISR はサウンドカード26からの割込み要求で起動されるようにセットアップされ、その割込み用の先行ISR が後の再生用に保存される。次に、データ転送用にバッファが主メモリ内でセットアップされる。従来のDM A コントローラの持つ制約条件により、バッファは一般に64KBの物理的ページ境界にまたがることができない。従って、サウンドデータは、各々が64KB以下のサイズのパケットで転送されなければならない可能性がある。１パケットの転送後は、サウンドカード26が割込みを生成し、ドライバーISR が次のパケットの転送を起動する。バッファのセットアップ後は、DMA コントローラが適当なデータ転送モード（例、単サイクルまたは自動初期設定）でプログラムされる。さらに、DMA コントローラのプログラミングには適当なDMA チャネルの有効化、及び主メモリにパケットを含むバッファのベースアドレス及び長さの供給が含まれる。次に、サウンドカード26にはデータ転送の速度を制御する時間定数が与えられる。これは、技術上周知のように、時間定数を特定する１バイトの変数を従えた時間定数設定コマンドをサウンドカード26上のコマンド／データ書込ポートに書き込むことにより達成される。次いで、I/O コマンドがサウンドカード26に送られてDMA 転送が開始される。これは、サウンドカード26上のコマンド／データ書込ポートへI/O コマンドを書いて実行される。一般にサウンドカードに使用されるI/O コマンドの例は、ハードウェアレファレンス（6-1 至る6-29）に説明されている。サウンドカード26は、次にDMA 1 REQ ライン上で論理０を主張することにより DMA 転送を要求する。これは、主メモリ内のバッファのベースアドレスからデータを取得するためのDMA コントローラ16に対する要求に相当する。使用中のDMA チャネルが８ビットであるか、或いは16ビットであるかによって、１バイトまたは１ワードの何れかが転送される。サウンドデータが提供されると、DMA コントローラ16は転送長の内部カウントを１整数分減少させ、バッファからのデータ検索に使用するアドレスを１整数分増加する。 ISA バス24がサウンドデータを受信すると、DMA 1 ACK ライン上で論理０が主張されてDMA 要求がサービスされていることを表示する。サウンドカード26は、次にISA バス24からサウンドデータを読み取り、スピーカーまたはそれに類するもののような出力装置上でそれを出力してデータ表示のサウンドを生成する。サウンドカード 26は、ISA バス24からデータを受信するたびに、サウンドカード26内のパケット長レジスタに保持されている転送長のカウントを減少させる。次いで、サウンドカード26のパケット長レジスタのカウントが０になるまで、パケット内のサウンドデータの後続部分に関してこの処理が繰り返される。同カウントが０になった時点で、バッファのパケット全体が転送を完了し、サウンドカード26が割込みライン41上に割込み要求を生成する。これにより、ドライバー ISR が起動される。ドライバーISR はマシンの状態を保持し、また転送するパケットがまだあるかどうかを決定する。サウンドデータのパケットがまだある場合、ISR は次のパケット用にバッファをセットアップし、DMA コントローラを配置し、サウンドカード26に向けてI/O コマンドを発行する。技術上周知のように、この工程は自動初期設定モードに単純化することができる。この点はハードウェアレファレンス（3-5 至る3-6 ）に詳しい。ドライバーISR は、次にサウンドカード26からの割込みを認識し、割込みコントローラ42にEOI （割込みの終わり）を出力する。これでマシン状態が復元され、IRET（割込みからの復帰）コマンドが実行される。アプリケーションとサウンドカード26の間で転送するパケットがなくなるまで、この処理が続く。サウンド I/O に関してアプリケーションが終了すると、割込みは無能化され、原初の割込みサービスルーチンが復元される。上述の従来のシステムには、重大な限定事項が幾つか存在する。サウンドデータの転送はISA 拡張バスを通じて行う必要があるが、この場合はデータ転送速度が限定され、待ち時間も長い。データ転送速度が限定される理由は、ISA システムにおいて使用されるデータパスの帯域幅（16ビット）と複雑なDMA 転送プロトコルの両方にある。これは、大量の帯域幅をビデオ及びグラフィックスに割り当てなければならないマルチメディアシステム、またはサウンドデータに加えてバスを通じて大量のデータを転送する必要のあるその他のシステムにおいては特に不利である。ビデオ及びグラフィックスシステム用のブロック転送速度を増加しようとして、VESAローカルバス及びPCI バスといったローカルバスまたはバーストモードのデータ転送を使用する同様の高速バスが開発されてきた。高速バスシステムの説明及び拡張バスとのデータ転送速度の比較は、トム・シャンレイ、ドン・アンダーソン共著PCI システムアーキテクチャPCシステムアーキテクチャシリーズ第４巻（マインドシャープレス、第２版、1994年）（以下、「PCI アーキテクチャ」と称する）が参考になる。但し、ISA ベースの従来のサウンドシステム及びそのために書き込まれたアプリケーションは、こうした高速バストの互換性がない場合がある。このことが、ビデオ、グラフィックス、サウンドを含み、多くの従来のソフトウェアアプリケーションと両立性のある完全なローカルバスマルチメディアシステムの開発を妨げている。伝統的に、グラフィックス、ビデオ、及びオーディオの各システムは、別々のコントローラが互換性のないデータタイプを保有する結果として、分離されたメモリスペース及びバス接続を使用してきたことに留意しなければならない。これは、独立したサブシステムを管理するための、メモリスペース及びメモリ帯域幅の浪費、バスインタフェース論理の重複、及びCPU サイクルの浪費といった事態をもたらす可能性がある。結果的に、こうしたケイパビリティを提供するための費用が比較的高くなっていた。図２では、本発明の第１実施例によるシステムの概略を50としてブロック形式で示している。第１実施例のシステムは、図１のシステムと同じ構成要素を数多く含んでいる。これには、CPU 11、出力メモリ12、出力メモリコントローラ14、DMA コントローラ16、ISA バスコントローラ18、ローカルバス20、ISA バス24が図のように接続されて含まれている。こうした構成要素の相互接続及びオペレーションは、当業者には理解されるであろう。図２が示すシステム50にはまた、ローカルバスブリッジ52がローカルバス20に接続されて含まれている。第１実施例では、ブリッジ52がPCI バスコンプライアントシステムを供給することが望ましい（但し、VESAローカルバスシステムのような他のバスシステムのサポートも可能である）。高速I/O バス54は、ブリッジ 52、周辺I/O インタフェース60、及びメディアストリームコントローラ58との共通接続を有している。第１実施例では高速I/O バス54がブリッジによってローカルバスに接続されているが、本発明の他の実施例は、直接接続、バッファ接続、またはキャッシュ／ブリッジ結合体を通じた接続といった他のローカルバスとの接続方法をサポートするように適応させることができる。この点はPCI アーキテクチャ（12〜30）が参考になる。次に、周辺I/O インタフェース60が周辺バス62 を通じて周辺装置64に接続されている。第１実施例の高速I/O バス54は、32ビットのデータ帯域幅を並行に供給し将来は64ビットをも並行に供給可能なVESAローカルバスまたはPCI バスとすることができる。周辺装置64は、例示としてCPU 11 からのコマンドに従って作動するプリンタとすることができる。高速I/O バス54は、図２では単ブロックとしてまた図３では簡易ブロック図として示されている第１実施例のメディアストリームコントローラ58に接続されている。メディアストリームコントローラ58は１つの集積回路チップ上に配置することができる。図３について説明する。第１実施例のメディアストリームコントローラ58は、主バスインタフェース300 を通じてI/O バス54と通信する。主バスインタフェースは３ステート内部Ｈバス302 に接続され、Ｈバスに付着する様々な機能エイジェントまたはモジュールとの通信を可能にしている。こうしたモジュールは、グラフィックス用VGA コントローラ304 、サウンド用オーディオモジュール306 、及びＭバス310 及びディスプレイメモリコントローラ312 を通じてデータを別々のディスプレイメモリへと通過させるメディアバッファアクセスコントローラ308 を包含可能である。GUI 加速器314 もまた、図のように供給が可能である。Ｈバスには、この他にフラッシュROM またはヤマハOPL サポートといったモジュールも加えることができる。VGA コントローラ304 は、PACDACコントローラ318 及びI²C コントローラ320 に接続されており、これらとの通信が可能である。PACDACコントローラ318 はまた、Ｍバス310 とも接続されている。Ｍバスに接続されているモジュールはそれぞれ、Ｍバス310、ディスプレイメモリコントローラ312 、及びランダムバス86を経由して別々のディスプレイメモリを相手にデータ転送が可能である。さらに、メディアストリームコントローラ58は、ビデオ入力インタフェース316 、オーディオモジュール306 、ディスプレイメモリコントローラ312 、PACDACコントローラ318 、及びI²C コントローラ320 を通じてマルチメディアI/O システムの他の部分と通信することができる。できれば、AES/EBU 及びI²C のような標準インタフェースをサポートすることが望ましい。本発明の第１実施例は、多くの初期ISA ベースのサウンドシステムとの互換性を有し、しかもバーストモードまたは高速ブロックデータ転送を供給するローカルバスまたはその他のバス上に配置されたシステムを提供している。第１実施例は先行技術のフォーマットによるコマンドを受容するが、デジタルサウンドI/O 転送用のDMA コントローラを迂回する。しかしながら、本発明は決してISA ベースのサウンドシステムとの互換性の供給にのみ限定されるものでないことは理解されなければならない。一般的な当業者には、本発明の形態の適用により、業界標準アーキテクチャへの延長（EISA）用拡張バス、マイクロチャネル拡張バス、及びＸバス（拡張バスへの延長）を制約無しに含む異なるバス上の他のI/O システムとの互換性を供給可能であることが容易に明白となるであろう。こうしたバスシステムに関する説明は、トム・シャンレイ著EISA システムアーキテクチャPCシステムアーキテクチャシリーズ第２巻（マインドシャープレス、1993年度改訂版）、及びPC I アーキテクチャが参考になる。さらに、本発明は、互換性(compatibility)が問題になっていない場合でも効果的に適用可能である。図２では、メディアストリームコントローラ58がビデオ入力回路66からの入力を受信する。ビデオ入力回路66は、従来の方法で構成可能なビデオソース（図示されていない）からバス68を通じてビデオ入力を受信する。メディアストリームコントローラ58もまた、従来の方法で構成可能なサウンド集積回路70を相手に入出力を行う。サウンド集積回路70は、ライン対72及び74による２対の内の１対上でモノラルサウンドに関連する入力を受信するか、両対上でステレオサウンドに関連する入力を受信する。ライン対72及び74上の入力としては、例えばマイクロフォンからのものがある。サウンド集積回路70は、ライン対76上にサウンド出力を供給することができる。こうしたラインはそれぞれＬ（左）及びＲ（右）と明示され、ステレオサウンドのスピーカーの配置を表している。メディアストリームコントローラ58とサウンド集積回路70との間の通信用としては、標準型のAES/EBU シリアルオーディオインタフェースを使用することが望ましい。ライン80は、メディアストリームコントローラ58から図１の割込みコントローラ42に対応する割込みコントローラ82の入力端子の内の１つにまで伸長している。図のように、割込みコントローラ82が有する複数の入力端子はそれぞれIRQ1-I RQ7 と明示され、図１における割込みコントローラ42の入力端子IRQ1-IRQ7 に対応している。図１の割込みライン41に対応する割込みライン80は、メディアストリームコントローラ58と割込みコントローラ82との間に伸長している。但し、図２が示すライン80は、図１の場合のIRQ4端子ではなく、IRQ5端子へと延びている。第１実施例の場合、メディアストリームコントローラ58は図１の従来型ISA サウンドカードが使用するものとは異なるIRQ 入力を使用してドライバーISR を駆動している。図１のライン44に対応するライン84は、CPU 11を割込みコントローラ82に接続している。ディスプレイメモリランダムバス86は、メディアストリームコントローラ58とディスプレイメモリ88（図２では、ビデオランダムアクセスメモリとしても明示されている）との共有である。このディスプレイメモリ88は、種々の部分からなる。例えば、その１つである部分90は「GUI FIFOメモリ」と称し、オーバーフローベースでコマンドを格納する。メモリ部分90及びシステムの関連部分については、「ソフトウェアによるハードウェアのポーリングなしにソフトウェアから受信したコマンドをハードウェア内で処理するためのシステムと方法」と題する19 94年11月10日出願のデビッド・C.・ベイカー、マイケル・D.・アサルを共同発明者とする係属中の出願第号（代理人ファイルD-2793）（同出願は本出願の譲渡人に譲渡されたが、参考としてここに引用し参考に供する）。ディスプレイメモリはまた、参照テーブル用のデータのようなグラフィックスデータを格納するためのフレームバッファメモリ92及びビデオデータを格納するためのビデオ入力メモリ94を含んでいる。グラフィックスデータ及びビデオデータをディスプレイメモリの異なる部分に保存するためのシステムについては、「ディスプレイモニター上にグラフィックスメモリ及びビデオメモリからの情報を表示するためのシステムと方法」と題する1993年２月５日出願のジョナサン・I.・シアン、コンラッド・M.・コフィ、ジェフリ・L.・イーズリの共同名義による出願第08/014,359号（代理人ファイルD-2657）（同出願は本出願の譲渡人に譲渡されたが、参考のため引用する）に詳細に開示され、権利請求されている。フレームバッファメモリ92及びビデオ入力メモリ94からの出力は、「PACDACへのデジタルピクセルデータ」と称されるライン96上に供給される。ライン96上の出力は、ディスプレイモニター（図示されていない）に導入されて視覚映像を供給することができる。「PACDAC」という語は、パケットベースのデジタル−アナログ変換器を表す頭辞語である。PACDACはまた、ランダムアクセスメモリをも包含可能である。PACDAC及び同システムの関連部分については、「マルチメディアグラフィックスシステム」と題する1994年３月16日出願のデビッド・C.・ベイカー、ジョナサン・I.・シアンを共同発明者とする出願第08/214,7 87号（代理人ファイルD-2717）（同出願は本願の譲渡人に譲渡され、参考として引用する）において詳細に説明されている。ライン96上の出力は、フレームバッファメモリ92内のバイナリ情報が参照テーブルにおける位置を表示可能であり、またこうした位置が疑似カラーを表すバイナリ表示を有する可能性のあることを示す。こうしたバイナリ表示はデジタル−アナログ変換器によってアナログ値に変換され、ディスプレイモニター上の異なるピクセル位置にカラーを供給する。出願第08/014,359号が開示しているように、ビデオ入力メモリ92はフレームバッファメモリ92用のグラフィックス情報との互換性を形成するように変換され、またこの変換されたビデオ情報はディスプレイモニターに表示される。メディアストリームコントローラ、ディスプレイメモリ、及びPACDACはまた、共働してコンポジットビデオ出力信号を生成可能である。コンポジットビデオサブシステム及び同システムの関連部分については、「コンピュータシステムにおいてビデオを生成するためのシステムと方法」と題する1994年11月10日出願のデビッド・C.・ベイカー、ダニエル・P.・マリガン、エリック・J.・シェルを共同発明者とする出願第号（代理人ファイル11543-702 ）(同出願は本願の譲渡人に譲渡され、参考のため引用する)において詳細に説明されている。マルチメディアシステムの変形実施例は、「マルチメディアシステムと方法」と題するデビッド・C.・ベイカー、マイケル・D.・アサル、ジョナサン・I.・シアン、ポール・ウッド、ジェフ・ナイ、スティーブ・グレノン、マシュー・ベイツを共同発明者として出願された出願（代理人ファイルD-2847）（同出願は本願の譲渡人に譲渡され、参考のため引用する）で説明されている。ディスプレイメモリの一部はまた、オーディオバッファ100 を供給する際にも使用される。第１実施例では、オーディオバッファ100 は32KBバッファであることが好ましい（16KBまたは64KBが好ましいが、限定されない）。オーディオバッファ100 は、サウンド集積回路70との送受信の前にサウンドデータをそのフォーマット及び制御情報と共にバッファするために使用される。このバッファリングは、サウンドデータをローカルバス20及び高速I/O バス54を通じてバーストモードデータ転送により主メモリ及びオーディオバッファ100 間で転送させ、しかもサウンド集積回路を通じた異なる周波数でのサウンドデータの再生及び録音を可能にしている。例えば、ローカルバス及び高速I/O バスによるデータ転送速度が遥かに速い場合であっても、サウンドデータの１ワードをサウンド集積回路70へ20μs毎に出力することができる。このように、再生及び録音がデータ転送速度から切り放される。サウンドデータブロックを高速で転送してオーディオバッファでバッファすることにより、バス帯域幅は他の用途にも開放できる。図４は、第１実施例による装置（システム）においてサウンドが如何にして生成されるかを示すブロック図である。デジタル化されたサウンドI/O は、ソフトウェアアプリケーション400 によって制御される。ソフトウェアアプリケーション400 は、図４が示すように、コマンドを直接、或いはドライバー402 を通じてメディアストリームコントローラ58に送信する。互換性をだすため、第１実施例はこうしたコマンドを典型的なISA ベースのサウンドシステムでは一般的なものと同じアドレス、同じフォーマットで送信させる。コマンドは、I/O ポートに直接（例えば、220hまたは240hといった基底アドレスのオフセットとして）或いはこうしたポートにメモリマップされたアドレスを通じてアドレスすることができる。メディアストリームコントローラ58は、高速I/O バス54からのこうしたコマンドを代行受信し、またその主バスインタフェース300 はアドレスをオーディオモジュール306 用のＨバス302 上で内部アドレスに変換する。デジタル化されたサウンドI/O コマンド及び関連のデータ転送は、主としてオーディオモジュール306 及び音声割込みサービスルーチン（AISR）404 によって処理される。AISR404 は、BIOSの一部としてブートアップにおいてロードされ、またオーディオモジュール306 が生成する割込みによって起動されるように構成されることが好ましい。ソフトウェアアプリケーション400 がオーディオモジュール 306 にコマンドを送ってサウンドデータパケットの再生を要求すると、オーディオモジュール306 が割込みを生成し、AISR404 が起動される。AISR404 はオーディオモジュール306 内のレジスタからコマンドを読み取り、CPU が実行するバーストモードのブロック転送コマンドを使用してパケットの一部または全体をメディアストリームコントローラ58を通じてオーディオバッファ100 へと転送させる。次いでオーディオモジュール306 は、オーディオバッファ100 からのサウンドデータを希望する周波数で転送し、これを標準型のAES/EBU フォーマットに書式設定し、サウンド集積回路70に送信する。次にサウンド集積回路は、出力装置40 6 上にサウンドを再生する。バッファされたサウンドデータの再生が終了すると、オーディオモジュール306 は割込みをもう一度生成し、再度AISR404 を起動する。パケットにサウンドデータがまだ残っているときは、AISRはそれをオーディオバッファに転送し、処理が継続する。パケット全体の再生が終了すると、AISRは有効割込みを生成し、ドライバー割込みサービスルーチン408（またはドライバーを使用しない場合はアプリケーションがセットアップするISR）が起動される。ドライバーを使用する場合は、次にドライバー割込みサービスルーチン408 がアプリケーションコールバック機能 410 を呼び出すことができる。有効割込みは、ISA ベースの従来型サウンドカード26が生成する割込みと区別できないものであることが好ましい。このように、ドライバーISR408及びアプリケーションコールバック機能410 は、従来のサウンドカード及び第１実施例のシステムの両方と互換的に作動可能である。有効割込みによって起動されたドライバーISR408及びアプリケーションコールバック機能410 は、追加の転送用パケットをセットアップするか、デジタル化サウンドI/O を終了させることができる。追加のパケットを送信する場合は、 AISR404 及びオーディオモジュール306 は上記の処理を繰り返す。ここで、第１実施例においてオーディオモジュール306 及びAISR404 によるデジタル化サウンドI/O の共同処理を可能にするメカニズムについてさらに詳しく説明していく。第１実施例におけるデジタル化サウンドI/O の処理には、一般に従来のサウンドカードに供給されているレジスタに対応するアドレスが使用される。こうしたレジスタへのアクセスは、メディアストリームコントローラ58の主バスインタフェース300 によって復号化され、オーディオモジュール306 へ通じるＨバス302 上にマップされる。アクセスに使用されるアドレス及びアクセスによって実行される機能は従来のサウンドカードとの互換性を有する場合があるが、その内部構造及びオペレーションは、高速I/O バス環境下でのオーディオモジュール及びAISRによる処理を可能にするような特別設計がなされている。特に、音声読取レジスタ（ARR ）及び音声コマンドレジスタ（ACR ）は、互換性用のソフトウェアアプリケーションにアクセス可能な慣用的部分を有する場合がある。これらはまた、オーディオモジュール及びAISRの論理及び通信に使用されるローカル部分を保有することができる。第１実施例では、ACR 及びARR はコマンド処理に使用する別々のローカル部分を有している。この部分へのアクセスは、アプリケーションではなくAISRが行なう。ある値をソフトウェアアプリケーションに供給する場合、その値はARR またはACR のローカル部分から非ローカル部分へ移動される。表１は、ソフトウェアアプリケーションがアクセスできる主レジスタのリストである。最初の列は、レジスタ用にオフセットされたアドレスのリストである。第２列はレジスタ名のリスト、第３列はレジスタが認めるアクセスが読取（Ｒ）であるか書込（Ｗ）であるかのリストである。リセットレジスタは、オーディオモジュールを従来のサウンドカードに類似した初期設定状態に配置する際に使用される。リセットレジスタは、実際のレジスタを使用するより、どちらかいえば、論理において実行される場合がある。その固有論理の初期設定に加えて、オーディオモジュールは１状態バイトの音声コマンドレジスタにおいてリセットフラッグを設定し（詳細は後述する）、割込みを生成してAISRを起動する。AISRは次いで音声コマンドレジスタ(ACR)の状態バイトを分析し、リセットを探索し、その状態論理を初期設定状態にリセットする。オーディオモジュールがコマンドまたはデータを受信できる状態であるかどうかを決定するため、音声コマンド状態（ACS ）の読取が行われる。オーディオモジュールが受信可能状態であれば、コマンドまたはデータを同一のアドレス宛に書き込むことができる。このアドレスは次いで、ACR 向けのアドレスとして機能する。コマンドから返されるデータを読み取るためには、まず音声読取状態(ARS )を読み取ってデータが作動可能かどうかを決定する。作動可能であれば、音声読取レジスタ（ARR ）からのデータの読取が可能である。デジタル化サウンドI/O コマンドの処理は、オーディオモジュール306 とAISR 404 間の通信の基本的メカニズムであるが、以下さらに詳細に説明する。サウンドコマンドは、まずオーディオモジュール306 が受信する。コマンドのタイプにより、オーディオモジュールは、直接これを処理する（この種のコマンドは「受動AMダイレクト」コマンドと称される）か、後の使用のためにAISR用レジスタにそのパラメータを格納する（この種のコマンドは「受動AMシャドー」コマンドと称される）か、割込みを生成してAISRを起動しコマンド処理を行わせる（この種のコマンドは「アクティブAISR」コマンドと称される）かする。表２は、第１実施例のシステムにおけるコマンドの分類方法について示している。表２の最初の列は、コマンドコードのリストであり、これをACR に書き込むと処理が起動される。第２列はコマンド用パラメータの数とサイズのリスト、第３列はARR経由でコマンドにより戻されるデータパラメータの数とサイズのリストである。第４列はコマンドの機能説明を含み、第５列は第１実施例のシステムによるコマンドの処理方法を示している。バージョンチェック（0xE1）及びスピーカー状態（0xD8）といったダイレクトコマンドは、オーディオモジュール内の論理によって直接処理されるため、AISR によるアクションは必要ない。受動シャドーコマンドはオーディオモジュール306 によって割込みされ、コマンドからの関連情報が音声DMA 制御レジスタ（ADCR）に配置される。次いでこの情報は、AISRがDMA コマンド（アクティブ）を処理する際にAISRによる読取が可能である。ADCRは、AISRによるメモリマップI/O を通じたアクセスが可能である。ADCRは４バイトのレジスタである。DMA 時間定数はバイト０、DMA 長の最下位バイト（LSB ）はバイト１、DMA 長の最上位バイト（MSB ）はバイト２、及びDM A 制御状態バイトはバイト３にそれぞれ配置される。DMA 制御状態バイトにおけるビットは、使用中の再生及び録音がステレオかモノラルかをAISRに伝え、また新たなDMA 時間定数またはDMA 長が設定されているか否かを示すように設定することができる。アクティブコマンドは、オーディオモジュールによって割り込みされ、音声コマンドレジスタのローカル部分（ローカルACR ）に格納される。ローカルACR は、各々４バイト長の４つのレジスタを含んでいる。各レジスタは、コマンド及び関連パラメータを包含可能である。レジスタは各々、バイト０がコマンドコード、バイト１が第１パラメータバイト（使用しない場合は0x00に設定）、バイト２が第２パラメータバイト（使用しない場合は0x00に設定）に使用され、またバイト３は後に詳述するAISR状態バイトを含んでいる。オーディオモジュール306 によってコマンド／データの書き込みが探知された時点でデータはバイト０へラッチされ、オーディオモジュールが同コマンドを周知のコマンド表において参照し、想定すべきパラメータ数を決定する。パラメータが存在する場合は、オーディオモジュールはパラメータの受信を待つ。コマンドがシャドーコマンドである場合は、上述のようにパラメータはADCR内に配置される。コマンドがアクティブであれば、パラメータ（もしあれば）はローカルACR のバイト１及び２に配置される。ビットフラッグもまた、AISR状態バイトにおいて設定可能であり、リセット、割込み肯定応答（AID モードの場合）、未知のコマンドの探知、といった何らかの事象が発生していることをAISRに表示する。これはまた、ローカルARR バイトポインタを含む場合がある（後に説明する）。アクティブコマンドシーケンスが完了すると、オーディオモジュールは割込みを生成してAISRを起動する。AISRは次いで、メモリマップI/O を通じてローカルACR レジスタ内の情報にアクセスが可能である。ローカルACR に４つのレジスタを保有する目的は、AISRが呼び出すドライバー ISR （またはアプリケーションISR ）が割込みを無能化し、またアクティブコマンドを実行する可能性をサポートすることにある。AISRは、割込みが有効化されるまではこうした新たなコマンドを処理することができない。第１実施例による大部分の実用的ケースの場合、割込みが無能化されている状態ではドライバーIS R は４つ以上のアクティブコマンドを書き込むことができないと信じられている。従って、４つのディープローカルACR は、割込みが有効化されるまでこうしたコマンドを全て格納することができる。４つのディープバッファローカルACR レジスタは、複数のコマンドを受信した際には「循環方式（wraparound fashion）で作動する。アプリケーションは、オーディオモジュールにコマンドまたはデータパラメータを書き込む前に、0x2XC 上の読取を行ってまずはレジスタの状態をチェックしなければならない。オーディオモジュール306 は、こうした要求を直接処理する。通常は、レジスタがコマンドまたはデータパラメータを受信可能な状況にあることを表示する信号が返される。割込み要求とAISRからの肯定応答との間の短時間に使用不可能という値が返される場合がある。さらに、４つのディープバッファローカルAC R レジスタが全てフル状態である場合は、使用不可能の値が返される。第１実施例では、ADCR及びローカルACR レジスタがコマンド処理の基盤となっている。オーディオモジュール306 が最初に0x2XC への書き込みを探知した時点で、バイトはローカルACR のバイト０に配置される。次いでオーディオモジュールはコマンドを識別して「ダイレクト」、「アクティブ」、「シャドー」の何れであるかを決定し、必要な追加パラメータの数を決める。コマンドが非アクティブであれば、オーディオモジュールはコマンドを翻訳して処理する。この場合、直接処理（例、コマンドを発行してスピーカー状態を得る）を行なうか、或いは AISRによる後の使用のためにADCR内にコマンドをシャドーイングする。コマンドが「アクティブ」であれば、オーディオモジュールはローカルACR に適当数のパラメータを受信し、割込み要求を生成する。次に、AISR404 が割込みコントローラによって起動される。AISRは音声割込みレジスタ（AIR ）から割込み状態ワードのフラッグを読み取り、オーディオモジュールが割込みのソースであることを決定し、またどんな措置が講じられているのかを決定する。周知のコマンドが探知されたときは、AISRはコマンド処理を進行させる。さらに、必要に応じてADCRから適当な情報が抽出される。連邦行政命令集第37編1.96条に従って、異なるコマンドに対する様々な対処方法が本明細書の最後に添付されたサンプルAISRのコンピュータプログラムリストに示されている。このコンピュータプログラムリストは、付録Ａとして参照用に本書に組み込まれている。また、DMA モードのコマンドに対するAISR処理については後に詳述する。これに対して未知のコマンドが探知された場合は、AISR404 はコマンド処理を再開する前にオーディオモジュール306 が何バイトを放棄すべきかの決定を試行する。コマンドが処理されると、データが音声読取レジスタのローカル部分（ローカルARR ）を通じて返送可能となる。第１実施例におけるローカルARR は、アプリケーションに返されるデータを格納するための３バイトの循環バッファと、オーディオモジュールが使用するAISRからの制御情報を格納するために取り除けられている第４のバイトとで構成される。３つの循環バッファにおけるカレントバイトを示すポインタは、ローカルACR のAISR状態バイト内に保持されている。データ値が返される場合、それはアクティブコマンドであればAISRによって、受動コマンドであればオーディオモジュールによってカレントバイトに配置される。２バイトが返される場合、それらは循環バッファの連続バイトに配置される。アプリケーションかこのレジスタ上で読み取りを行うと、データのカレントバイトは ARR の非ローカル部分に配置され、ポインタは次の場所へと自動的に更新される。ローカルARR の最後のバイトは循環バッファの一部ではなく、制御情報をAISR からオーディオモジュールに通過させる際に使用される。その機能は、状態情報をオーディオモジュールからAISRに供給するローカルACR のAISR状態バイトに類似したものである。ビットフラッグはローカルARR の制御バイト内に設定され、未知のコマンドが探知された場合に何バイトを放棄するかを表示する。さらにDM A 転送の終わりで、AISR404 がドライバーISR408向けに有効割込みを生成した時間をオーディオモジュール306 に知らせるフラッグが設定されている（詳細は後述）。アプリケーションは、ARR からのデータを読み取る前に音声読取状態（ARS ）をチェックしなければならない。このレジスタは、ARR からのデータの読み取りが実行可能であるかどうかを示す値を供給する。コマンドによって多重バイトが返されると、「実行可能」フラッグのキューが設定される。ARR から対応するデータバイトが読み取られるたびに、１つの「実行可能」フラッグが消える。データを返さないコマンドに関しては、ARS レジスタが「実行不可」の値を返す。上述のレジスタがオーディオモジュール306 とAISR404 間の通信に関する基本的メカニズムとなっている。当業者には、こうしたレジスタに保持されている情報が実行されるフアンクションと、現在のアプリケーションと矛盾しないようにとの要請のもとで指令されることが容易に理解されるであろう。必要であれば、追加のビットフラッグをレジスタの状態バイト及び制御バイトに設定することができる。レジスタの数及び行動もまた、特定のアプリケーションに適合するように修正が可能である。例えば、第２実施例は、上述のものに類する技術を使用して、従来のミキサーチップとの互換的方法により音声ミキサーチップを処理することができる。一例が、参考のため明細書の最後に添付するサンプルAISRに関するコンピュータプログラムリストに示されている。オペレーション概観以上、オーディオサウンドレジスタについて説明したが、次にDMA モードのサウンドデータ転送について詳しく説明していく。第１実施例では、DMA モードのコマンドは主として２セットのデータ転送、即ち、（１）主メモリからオーディオバッファへのデータ転送、及び（２）オーディオバッファからサウンド集積回路へのデータ転送、によって処理される。まずは、主としてAISR404 によって制御される最初の転送について、次に主としてオーディオモジュール306 内のハードウェアによって制御される第２の転送について説明していく。以下は、第１実施例におけるサウンドデータ再生のためのDMA モードコマンド、即ち主メモリからスピーカーまたはこれに類する出力装置へのサウンドデータの転送に注目して説明を行ったものである。類似の技術を使用して、データを反対方向に転送する（マイクロフォンまたはこれに類するもののような入力装置から主メモリヘ）ことによりサウンドデータの記録をサポート可能であることは容易に理解されるであろう。この両技術は、本明細書の最後に添付され、参照用として本書に編入されているサンプルAISRに関するコンピュータプログラムリストに示されている。同様に、以下に説明する技術も直接モードの再生及び録音を供給するように調整が可能である。これについても、サンプルAISRに関するコンピュータプログラムリストに示されている。第１実施例におけるDMA モードコマンドの処理については、オーディオバッファ100 の構造を理解すると解りやすい。第１実施例におけるオーディオバッファの構造は、図５に示されている。第１実施例のオーディオバッファ100 は、ディスプレイメモリ88における32KBバッファである。オーディオバッファの最初には、転送用データの中にフォーマット及び制御情報を含んだ音声構造500-522 用にスペースが取り付けてある。各音声構造は、２つのダブルワードで構成されている。こうしたダブルワードは、データブロックサイズ、データの転送方向、データフォーマット等に関する情報、及びデータブロック用の追加情報を幾つか含んでいる。直接再生または直接録音モードで転送するデータを格納するバッファ52 4 及び526 のためのスペースもまた割り当てられている。オーディオバッファ100 の残りの部分は、DMA モードコマンド用のデータのバッファに使用可能である。第１実施例では、このために32,640ビットが供給されている。アプリケーションが32,640ビットまたはそれ以下のパケットの再生を要求した場合、AISRはそのパケット全体をこのバッファに配置し、パケット用のフォーマット及び制御情報がPLAY 1音声構造504 に配置される。しかしながら先に説明した通り、ISA ベースのシステムにおいては、DMA を使用して一度に64KBまでのサウンドパケットを転送可能である。従って、第１実施例においては、パケットが32,640ビット以上であれば、オーディオバッファを通じたデータの転送に二重バッファシステムが使用される。２つの再生／記録バッファ528 及び530 は、各々が16,320ビットにセットアップされている。AISR404 はデータ転送に必要な16,320ビットブロックの数を決定し、その数の音声構造をオーディオバッファ100 内にセットアップする。最後の音声構造にはフラッグが設定され、それがパケットにおける最後のブロックであることを表示する。次いでAISR404 が、サウンドパケットの最初の32,640ビットをオーディオバッファに転送する。サウンド集積回路70への最初の16,320ビットデータ（再生／記録バッファの最初の半分528）の転送に際しては、PLAY1 音声構造5 04 内のフォーマット及び制御情報がオーディオモジュールによって使用される。このデータが転送されると、パケットから別のデータブロック（16,320ビットまで）がAISRによって再生／記録バッファの前半528 に転送される。このデータは、PLAY3 音声構造508 に対応する。一方で、サウンド集積回路70による再生のため、再生／記録バッファの後半部分530 からデータの読み出しが可能である。再生／記録バッファの後半部分530におけるデータが転送されると、前半のデータ（PLAY3 用）の再生中に、PLAY4 音声構造510 に対応するデータブロックを再生／記録バッファの後半部分530 に転送することができる。この二重バッファ処理は、パケット全体を転送し終わるまで継続される。必要な音声構造の数は、パケット全体の転送に必要な16,320ビットブロックの数によって決定される。一般的な当業者であれば、64KB（65,536ビット）のサウンドデータパケットの転送には５つの音声構造が必要であることは容易に理解されるであろう。最後のバッファは、わずか256 ビットを含むことになる。無論、他のサイズのオーディオバッファを使用することも可能である。しかし、64KB のサウンドパケットを転送する場合、64KBのバッファであれば必要な音声構造は僅かに２つであるが、16KBのバッファであれば９個の音声構造が必要である。特定のオペレーションここで、明細書の最後に添付されたサンプルAISRのコンピュータプログラムリスト、及び図６、７に関連してDMA モードのサンプルコマンドの処理について検討する。ここでは、自動初期化式DMA(AID)再生モードコマンド（0x1C）を処理中と想定する。前述の通り、DMA モードコマンドはアプリケーションソフトウエア400 によって開始される。アプリケーション400 は、DMA チャネルを有効化し、転送用のベースアドレスを供給し、また転送するバイト（またはワード）数を示すカウントを供給することによってDMA コントローラをプログラムする。さらに、DMA モードも設定される（この例では、自動初期化モードに設定される）。アプリケーションはまた、オーディオモジュール306 にコマンドを送り、データの出力装置への送信速度を制御するための時間定数を設定させる。アプリケーションはまた、ステレオまたはモノラル再生用としてシステムを構築することができる。自動初期化モードを使用することから、アプリケーションはさらに転送サイズをも設定する。こうした情報は全て、オーディオモジュール306 によって ADCRに格納される。アプリケーション400 は次に、オーディオモジュール306 にAID 再生モードコマンド（0x1C）を送る。オーディオモジュールは、コマンドを探知し、それをローカルACR に配置し、また、周知のコマンドが探知されたことを示すフラッグをローカルACR の状態バイト内に設定する。AID 再生モードコマンドが「アクティブ」コマンドであることから、オーディオモジュール306 は次に割込みを生成してAISR404 を起動する。図６は、コマンドの処理に際してAISR404 が実行する段階を示すブロック図である。こうした段階には一般に、明細書の最後のサンプルAISRコンピュータプログラムリストにおける対応コードのラベル及び手順名に一致してラベル付けがされている。BTSR00 600において、AISRはまずマシン状態を割込みサービスルーチンにおける一般的なものとして格納する。AISRはまた、オーディオレジスタへのアクセスに使用するアドレスをこの位置にセットアップする。 BTSR10 602において、AISRはオーディオレジスタからの割込み状態を読み取り、発生している割込みのタイプを決定する。この事例の場合は、アクティブ音声コマンドがオーディオモジュール306 に送信されていることをAISRが決定する。これによってAISRはSBC 604とラベル付けされたコードへと飛越しをする。ここで、時間定数、転送サイズ、及び状態バイトがADCRから検索される。状態バイトは、図６のブロック606に示されているように新たな時間定数が供給されているかどうかを確認するためにチェックされる。新たな時間定数が供給されていれば、手順CompClk 608 が呼び出されてサウンド出力用の新たな周波数を設定する。状態バイトの読み取りは、時間定数フラッグを自動的に消去するため、この段階は異なる時間定数が設定されるまでAISRの連続呼出によってスキップされる。 SBC2 610では、AISRがローカルACR の内容を読み取り、コマンドのタイプを決定し、適当なフラッグを設定してコマンドタイプ（この事例では８ビットAID 再生）を表示する。次に、手順BldPly 612が呼び出される。ここで、AISRがオーディオバッファ内に音声構造をセットアップする。まず、BldPlyは、図６のブロック612 及び614 が示すようにモノ／ステレオモードを設定する。次いでBldPlyは、手順UseCase 616 を呼び出す。この手順では、オーディオバッファ100 を通じてサウンドパケットを転送する際に必要となる音声構造の数を計算する。AISRがUseCase 616 からBldPlyに戻ると、DMA コントローラからカウント及びアドレスを得るために手順GetDMA 618が呼び出される。次いで BldPlyは、UseCase 手順が決定したサウンドパケットのサイズに従って４つのコードピースの内の１つに飛越しをする（図６のブロック620 参照）。パケットがオーディオバッファに完全に適合する場合（〈=32,640ビット）は、BldPly1 622 が使用される。これによって単一の音声構造が構築され、このブロックの再生後に転送が完了することを示すフラッグが設定される。３つの音声構造が必要な場合（〉32,640 ビット及び〈=48,960ビット）は、BldPly2 624 が使用される。４つの音声構造が必要な場合（〉48,960ビット及び〈=65,280ビット）はBldPly3 626 が、５つの音声構造が必要な場合（〉65,280 ビット）はBldPly4 628 が使用される。何れの場合も、適当数の音声構造が構築され、最後の音声構造に、そのブロックの転送が終われば転送が完了することを示すフラッグが設定される。音声構造の構築後は、AISRは、初期のデータブロックをオーディオバッファ10 0 に移動させるBldPly7 630 に飛越しをする。このポイントで、32,640ビットまでを移動させることができる。追加のサウンドデータは、先に説明した二重バッファ技術を使用してAISR404 への連続呼出によりオーディオバッファへと移動させなければならない。データ転送は事実上、「rep movsd 」というアセンブリ言語コマンドを使用して達成される。このコマンドは、ダブルワードのサウンドデータを、GetDMA 618手順によってDMA コントローラから検索された主メモリアドレスからオーディオバッファ100 へと繰り返し移動させる。このコマンドによって、CPU は、高速バーストモードデータ転送を使用しローカルバス及び高速I/O バスを通じてデータをオーディオバッファ100 に転送する。初期サウンドデータの転送が終わると、StartPR 632 手順が呼び出される。この手順は、オーディオモジュール306 内の音声構造ポインタがPLAY1 音声構造50 4 を指示するように初期設定し、オーディオバッファ100 からサウンド集積回路 70へのデータ転送を実行可能にする。これはまた、DMA 転送が進行中であることを示すフラッグを設定する。次にAISRはマシン状態を復元し、同一レベルの割込みを行うための次の割込みサービスルーチンに繋げて他の装置が割込みを要求しているかどうかを確認する。別の割込みによって再起動されるまでは、これでAISR処理は終わりである。次いで、オーディオモジュール306 は、PLAY1 音声構造504 からのデータブロックのサイズをカウンタにロードする。オーディオモジュール306 は次に、オーディオバッファ内のデータブロックを通じて一度に１サンプルをカウントする。各ワードはフォーマットされ、希望する周波数でサウンド集積回路70へ送信される。ブロック全体の転送が終了すると、オーディオモジュール306 はそれがパケットの最終ブロックであったかどうかを決定する（AISRによってPLAY1 音声構造 504 に設定されたフラッグを基準とする）。それが最終ブロックでない場合には、オーディオモジュール306 内の音声構造ポインタが次の音声構造（この事例ではPLAY2 506 ）を指示するように自動的に増分され、この構造に対応するデータ（再生／記録バッファの後半部分530 に存在するもの）のフォーマットが開始されてサウンド集積回路70へと送信される。オーディオモジュール306 はまた、AISR404 を起動する別の割込みを生成する。オーディオモジュールはさらにローカルACR に割込み状態バイトを設定し、受信中の新たなコマンドに対抗するものとしてブロックが転送されていることを表示する。これは、一次音声割込みと称される。図７の簡易フローチャートは、第２の起動に際してAISRが実行する段階を示したものである。AISRはまず一次音声割込みの発生を判断し、SBP 700 とラベル付けされたコードに飛越しをする。SBP 700 コードは、パケットの最終ブロックがオーディオバッファ100 から転送されたかどうかを確認する。最終ブロックが転送されていない場合は、AISRはSBP2 702に飛越し、転送データの残量及びオーディオバッファ内の次のブロックの位置を決定する。次のブロックが最終である場合は、図７のブロック704 及び706 が示すようにフラッグが設定される。次のブロックは、空きとなったばかりの再生／記録バッファの半分である528 または53 0 へと転送される（図７のブロック708 参照）。例えば、サウンドデータの最初のブロック(PLAY1 音声構造504 に対応している)が同バッファの前半部528 から再生されたばかりであれば、次のブロック（PLAY3 音声構造508 に対応している）は再生／記録バッファの前半部528 へと転送し返される。一方でサウンドデータは、サウンド集積回路70による再生のために、オーディオモジュール306 によって再生／記録バッファの後半部530 （PLAY2 音声構造506 に対応している）から転送中である。同様に、PLAY2 データの再生が終了すると、PLAY4 音声構造51 0 に対応するデータが再生／記録バッファの後半部530 へと移動可能になり、一方でPLAY3 音声構造508 のデータが再生／記録バッファの前半部528 から読み出される。この二重バッファ方式が、最終のデータブロックの再生まで進行する。 AISRがパケットの最終ブロックの再生完了を決定すると、SBP1 710コードはフラッグを設定し、パケットの再生が終了したことをドライバーISR408に告げる割込みの生成を促す。このコードはまた、DMA モードの転送が進行中であることを示すフラッグを消去する。次いでZeroDMA コード711 が呼び出され、同コードが、DMA 転送が実際にDMA コントローラによって実行されていた場合に想定される状態へとDMA コントローラ内のカウントをリセットする。第１実施例では、このカウントはFFFFFFFFhex にリセットされている。これは、DMA 転送の後にDMA コントローラのカウントを使用するアプリケーションとの互換性の保証に役立っている。ある代替実施例では、転送済みのデータ量をより正確に反映するため、DM A コントローラのカウントが各ブロック転送後に低減される。その後カウントは完全に最終転送へとリセットされる。 AISRが処理を終了する前に、BTSR90 712とラベル付けされたコードが、割込みフラッグが設定されているかどうかを確認するために呼び出される。BTSR90 712 が割込みフラッグの設定済みを判断すると、BTSR90C 714 に於けるコードはドライバーISR408を起動させる割込みをシミュレートする。ポインタをドライバーIS R408にロードする際には「les」というアセンブリ言語コマンドが使用され、コードを実行する際には「call」コマンドが使用される。こうして、ドライバーIS R408は、通常はドライバーISR にとってISA ベースの従来型サウンドカードとは区別不能な方法によってサウンドデータパケットの転送が完了していることを知らされる。次いで、ドライバーISR は従来型のサウンドカードの場合と同様に、追加パケットの転送を要求することができる。ドライバーISR が復帰した後は、 AISRはマシーン状態を復元し次の割込みサービスルーチンに繋がる。上記の説明はサウンドデータ再生用のDMA エミュレーションに焦点を絞っているが、類似のダブルバッファリング技術がサウンドデータの記録に使用可能であることは当業者にとって容易に理解されるであろう。データの記録に際しては、 AISRは適切な音声構造を設定し、次いで再生／記録バッファの各２分の１が充填されるのを待機する。バッファの２分の１が充填されると、割込みが生成されAI SRは主メモリのバッファにデータを転送する。その間、再生／記録バッファの残りの２分の１が入力サウンドデータによって充填可能である。パケット全体が主メモリに転送されると、ドライバーISR に対して実効割り込みが生成される。メディアストリームコントローラ図8A及び図8Bは、第１実施例に於いてサウンド処理用に使用されるオーディオモジュール及びメディアストリームコントローラ58の部分、及びこうした部分とディスプレイメモリ88との関係を集合的により詳細に示したものである。図8A及び図8Bでは、メディアストリームコントローラ58は三角形103 内に点線によって囲まれたものとして示されている。この三角形は集積回路チップであると考えることができる。「オンチップ」と明示された上向きの矢印は、集積回路チップ 103 の内部を示している。「オフチップ」と明示された下向きの矢印は、集積回路チップ103 の外部を示している。図8Aに示されているバスインターフェース及びFIFO 110 は、図３に示されている主バスインターフェース300 の一部で構成されている。FIFOは、先入れ先出し式の一連のレジスタ（例えば４基）で形成可能である。FIFO110 は、ディスプレイメモリ88にコマンドを供給するシステムに包含可能である。こうしたシステムについては、「ソフトウェアによるハードウェアのポーリングなしにソフトウェアから受信したコマンドをハードウェア内で処理するためのシステムと方法」と題する1994年11月10日出願のデビッド・C.・ベイカー、マイケル・ D.・アサルを共同発明者とする同時継続出願第号（代理人ファイルD-2793 ）（同出願は本願の譲渡人に譲渡されたが，参考のためここに引用する）に開示され、クレームされている。バスインターフェース及びFIFO110 は、サウンドデータのサンプル（Ｄワード、ワードまたはバイト）をパケットで高速I/O バス 54から受信する。バスインターフェース及びFIFO110 は、バスFIFOコントローラ112との時間同期的な作動が可能である。データはライン114 上の入力クロックによってバスインターフェース及びFIFO110 に入り、ライン116 上の出力クロックによってこのバスインターフェース及びFIFO110 から出ることができる。バスインターフェースFIFOコントローラ112 は、高速I/O バス54から音情報のワードに関連するアドレスをパケットで受信する。バスインターフェースFIFOコントローラは、バスインターフェース及びFIFO110 にあるレジスタが一杯になると、CPU レディライン 118 上に出力を供給する。バスインターフェース及びFIFO110 からの出力は、Ｈバス302 を経由してスイッチ120 の可動式アームに導入される。スイッチ120は機械式スイッチとして示されているが、CMOSバススイッチの方が望ましい。スイッチ120 （図8A）はまた、バス121 を経由してサウンドコントローラ122 （図8B）からの入力を受信する。スイッチ120の出力、及びフレームバッファメモリアパーチャコントローラ124 の出力は、Ｍバス310 を経由して集積回路チップ103 内に配置されているディスプレイメモリコントローラ312 （図8A）に接続されている。フレームバッファメモリアパーチャコントローラ124 の入力ターミナルは、Ｈバス302 を通じてバスインターフェース及びFIFO110 の出力を受信する。フレームバッファメモリアパーチャコントローラ124 の別の入力もまた、ライン163 上でバスインターフェースFIFOコントローラ112 の出力を受信する。バススイッチ120 及びフレームバッファメモリアパーチャコントローラ124 は、図３に示されているメディアバッファアクセスコントローラ308 の一部で構成される。同様にサウンドレジスタ128 も、Ｈバス302 を通じてバスインターフェース及びFIFO110 からの出力を受信する。サウンドレジスタ128 はオーディオモジュール306 の一部を構成しており、表１に記載されたレジスタを含んでいる（但し、これに限定されない）。先に説明したものに対応して、幾つかのレジスタも各々 ARR 128a、ACR 128b、ACS 128c、ARS 128d、ADCR 128e、AIR 128fと称されている。こうしたレジスタは、音声読取レジスタ（ARR ）128a、音声コマンドレジスタ（ACR ）128b、音声コマンド状態レジスタ（ACS ）128c、音声読取状態レジスタ（ARS ）128d、音声DMA 制御レジスタ（ADCR）128e、音声割込レジスタ（AIR ）128fに対応し、先述の構造と機能を有している。先に説明したように、ARR128 a とACR128b は従来の方法でソフトウェアアプリケーションにアクセスが可能な非ローカル部分と主にAISRとの通信に使用されるローカル部分の双方を保有可能である。サウンドレジスタ128 からの出力は、バス129 を通過してオーディオモジュール306 の一部を構成するサウンドコントローラ122 （図8B）に至る。サウンドコントローラ122 もまた、バス131 を経由してサウンドレジスタ128 への入出力を行うサウンドレジスタコントローラ130 （図8A）に接続されている。サウンドコントローラ122 （図8B）はサウンドパケット長用のダウンカウンタ 136 （図8A）への接続部を多く有している。セットラインはサウンドコントローラ122 からダウンカウンタ136 へ伸長し、信号がセットラインに供給されるとダウンカウンタのカウントを１整数分減少させる。このダウンカウントは、クロックライン上のクロック信号と同期している。ダウンカウンタ136 のカウント表示はライン138 を通じてサウンドコントローラに供給される。ダウンカウンタ136 は、オーディオバッファ100 からのデータブロック転送の終了時期を決定する際に使用される。各データブロックのサイズはオーディオバッファ100 の音声構造からダウンカウンタ136 にロードされる。サウンドワードがサウンド集積回路70に転送されるにつれて、ダウンカウンタは減少する。ダウンカウンタ136 が０に達すると、サウンドコントローラ122 はライン80を通じて割込を生成してAISRを起動させ、次の音声構造用データの処理を開始する。サウンドコントローラ122 （図8B）もまた、サウンドパケットRAM取出しアドレス用のアップカウンタ140 への接続部を多く有している。アップカウンタ140 は、オーディオバッファ100 の再生／記録バッファ528 及び530 に於けるサウンドデータのワードをカウントし連続的にアクセスするために使用される。信号はサウンドコントローラ122 からセットラインを通じてアップカウンタ140 に至り、オーディオバッファ100 の再生／記録バッファ528 及び530 に於けるデータへのアクセスに使用されるアップカウンタ140 のアドレスを１整数分増加させる。アップカウンタ140 に於けるこうした増分は、サウンドコントローラ122 からのクロック信号に同期している。アップカウンタ140 は、そのカウントをライン14 2 を通じてサウンドコントローラ122 に出力する。別のカウンタ144（サウンドテーブルポインタアドレス用カウンタと称される）は、サウンドコントローラ122 との相互接続を有している。信号は、クロックラインを通じてクロック信号と同期しながらサウンドコントローラ122 からセットラインを通してカウンタ144 に至る。カウンタ144 は、そのカウントをライン 146 を通じてサウンドコントローラ122 に出力する。カウンタ144 は、オーディオバッファ10 0 に於ける音声構造のカウントに使用される。ダウンカウンタ136 がカレントブロックの転送済みを表示すると、カウンタ144 は次の音声構造にジャンプする（転送用データがさらに残存すると仮定して）。次いで、その音声構造用のブロック長がダウンカウンタ136 に配置され、データ転送が継続される。その間、AISR はカウンタがアドレスしていない方の再生／記録バッファの半分528または530 に対する、または同バッファからのデータ転送を行うことができる。このように、再生／記録バッファの２分の１がサウンドコントローラ122 及びその様々なカウンタ（その全てがオーディオモジュール306 の一部を形成している）の制御下でサウンド集積回路70への、または同回路からのデータ転送に使用されている間、再生／記録バッファの残りの２分の１は、AISR404 の制御下で主メモリ12への、或いは同メモリからのデータ転送に使用される。制御信号は、ライン149 を通じてサウンドコントローラ122 と外部サウンドチップデータフォーマット及びI/O ブロック150 との間に伸長している。データフォーマット及びI/O ブロック150 もまた、Ｍバス310 に接続されている。サウンドバス152 はデータフォーマット及びI/O ブロック150 に接続され、サウンド情報の送受信を行っている。データフォーマット及びI/O ブロック150 は音声構造に格納されているフォーマット情報を使用して、サウンド集積回路70用データが再生用として送信される前にそのフォーマットを行う。標準AES/EBU フォーマットも使用可能である。データフォーマット及びI/O ブロック150 はまた、サウンド集積回路70から受信したデータ記録をオーディオバッファ100 に配置される前に適切なフォーマットに変換する。ディスプレイメモリコントローラ312 （図8A）からはディスプレイメモリ88に複数の出力が供給されている。こうした出力の１つは、サウンドデータのワードをディスプレイメモリ88に転送するためのバス156 と接続されている。別の出力はバス158 に供給され、アドレスの指示を行う。３番目の出力はバス160 に供給され、制御情報を提供している。ディスプレイメモリコントローラ 312 は、チップ103 上に配置されたRAM コントローラ16 （図8B）からの信号をバス162 上で受信する。コントローラ164 は、Ｍバス310 及びサウンドコントローラ122 と共通の接続部を有している。サウンドデータが主メモリとオーディオバッファ110 との間で転送される際には、同データはバスインターフェース及びFIFO110 、スイッチ120 、及びディスプレイメモリコントローラ312 を通過する。バスインターフェースFIFOコントローラ112 （図8A）は、パケット内のサウンド情報ワードまたはデータに関連するアドレス（24ビット幅）を高速I/O バス54 から受信する。こうしたサウンド情報或いはデータのワード（32ビット幅）は、バスインターフェースFIFOコントローラ112 からのライン114 経由のクロック信号（33メガヘルツのような適正な周波数を有する）に同期して、高速I/O バス54 からバスインターフェース及びFIFO110 に進む。バスインターフェース及びFIFO 110 （幅４ワード分）を通過すると、パケット内のサウンド情報ワード或いはデータはスイッチ120 に進む。スイッチ120 （図8A）は通常、開状態である。フレームバッファメモリアパーチャーコントローラ124 がバス163 を経由してバスインターフェース及びFIFOコントローラ112 からパケットによるサウンド情報ワードを供給中であるというコマンドを受信すると、コントローラ124 によってスイッチ120 が閉じられる。次いで、パケット内のサウンド情報ワード或いはデータは、バスインターフェース及びFIFO110 からスイッチ120 、Ｍバス310 及びディスプレイメモリコントローラ312 を通り、ディスプレイメモリ88に進んでオーディオバッファ100 に記録される。ディスプレイメモリ88に於ける記録のために、こうしたパケットによるサウンドデータワードを通過させるディスプレイメモリコントローラ312 のオペレーションは、RAM コントローラ164 （図8B）によって制御されている。先述の通り、バスインターフェース及びFIFO110 （図8A）の幅は、例えば４ワード（文字）のように限定されたものである。通常、サウンド情報ワードは、インターフェース及びFIFOが完全には充填されないような比率でバスインターフェース及びFIFO110 を通過する。しかしながら、時折インターフェース及びFIFO11 0 が満杯になることがある。これが発生すると、バスインターフェースFIFOコントローラ112 は、図8AのCPU レディライン118 上に低電圧を生成する。これによって、バスインターフェース及びFIFOが少なくとも部分的に空となるまで、図２のCPU 主メモリ12による高速I/O バス54（図２及び8A）を通りバスインターフェース及びFIFO110 （図8A）へ至るサウンドワードの進行の生起が防止される。但し、バスインターフェース及びFIFO110 は、インターフェース及びFIFOからディスプレイメモリ88へのサウンドパケットの急速転送によって、ほぼ瞬間的に一部分が空となる。サウンドデータがオーディオバッファ100 とサウンド集積回路70との間で転送される際には、同データはディスプレイメモリコントローラ312 とデータフォーマット及びI/O ブロック150 を通過する。音声構造に於けるフォーマット及び制御情報は、サウンドテーブルポインタアドレスカウンタ144 によって指示される。さらに、このサウンド構造体は、サウンドデータが再生／記録用バッファの前半部528 （図５）、或いは再生／記録用バッファの後半部530 （図５）の何れから処理されるかを決定する。DMA 再生モードコマンドの場合、サウンドテーブルポインタアドレスカウンタ144 は、５つの再生音声構造504-512 （図５）を通して全サウンドパケットが再生されるまで連続的にカウントを行なう。DM A 記録モードコマンドの場合、サウンドテーブルポインタアドレスカウンタ144 は、５つの記録音声構造514-522 を通じて全サウンドパケットが記録されるまで連続してカウントを行う。サウンドデータブロックを個々に処理する間、個々のサウンドワードに関する再生／記録バッファの任意の２分の１である528 または530 へのオフセットがアップカウンタ140 によって決定される。アップカウンタ140 は、再生／記録バッファ528 または530 に於ける連続ワードを全てのデータブロックが処理されるまでカウントする。ダウンカウンタ136 は、データブロックの処理終了時期を決定する。このダウンカウンタ136 には、音声構造に格納されているブロックサイズが初期的にロードされている。個々のサウンドワード毎に、ダウンカウンタ136 が減分される。カウンタがゼロに達すると、全ブロックが転送済みとなる。この時点で、サウンドテーブルポインタアドレスカウンタ144 は増分されて次の音声構造を指示し、サウンドパケットRAM 取出しアドレス用のアップカウンタ140 がリセットされる。新たなブロックの長さが音声構造からダウンカウンタ136 にロードされ、新たなサウンドデータブロックの処理が開始される。さらに、１つのデータブロックが処理済みとなったことから、サウンドコントローラ122 はAISRに対して割込要求を生成する。DMAモード再生では、AISRは再生／記録バッファの空となったばかりの半分528 または530 に新たなブロックを移動させる。DMA モード記録では、AISRは再生／記録バッファの一杯になったばかりの半分528 または530 から録音済みのブロックを転送することができる。先で論じたように、この処理は全てのサウンドパケットが処理されるまで継続される。図8A及び8Bに示されているシステムは、図２に示されているシステムのメディアストリームコントローラ58の一部分として使用した場合に一定の優位性を有している。１つの優位点は、それが集積回路チップ103 上に配置されていることである。他の優位点は、このシステムによりメディアストリームコントローラ58と図１が示すような先行技術のシステムとの間に互換性が生まれることにある。これは、例えば図１のシステム用に書かれた全てのビデオゲームやソフトウェアを廃物にしないために必要なことである。この互換性は、ソフトウェアが図２のDM A コントローラ16に、ディスプレイメモリ88のパケットに記録されるワード数の指示を送ることによってもまた転送開始が可能であることから成り立っている。次いでAISRは、こうしたワードがディスプレイメモリに転送されサウンドの再生または録音のためにディスプレイメモリから回収された後に復帰して、DMA コントローラのカウントをリセットすることができる。代替実施例では、AISRは任意の分解能でサウンドデータ転送の間にDMA コントローラのカウントを減じることができる。こうした技術を使用すれば、ＤＭＡコントローラのカウントは所定時間に於けるデータ転送量をさらに正確に反映できるようになる。図8A及び8Bに示されたシステムはまた、サウンド情報ワードのブロックをディスプレイメモリ88に比較的高速で転送できるという優位点を有している。これは、先にディスプレイメモリ88中に記録された他のブロックのワードが実質上の一定速度（最適音の製造に一致する）で処理されて、こうしたワードで表現された音が復元されるのと同時に行われる。さらに、サウンドデータまたは情報のワードを高速でオーディオバッファ100 の各部分に転送することにより、オーディオバッファの他の部分に於けるサウンド情報ワードが音に変換されいる間にも、高速バス54及びローカルバス20は他のコマンドを処理することが可能となる。これはまた、グラフィックスやビデオのような他の用途にもバスバンド幅を解放している。本発明の他の優位点は、サウンド情報ワードがディスプレイメモリ88に格納されることにある。このディスプレイメモリの格納容量は大きく、サウンド情報ワードの格納にその微少部分を供給しても容量のロスはほとんどない。さらに、格納されたワードはそのパケットの指示によってサウンド再生が行われるため、サウンド情報ワードの格納はほんの一時的である。ディスプレイメモリ88のオーディオバッファ100 に於けるサウンド情報ワードの一時格納は、特にコマンド及びグラフィックス、ビデオ情報もまたディスプレイメモリ88に格納されるという他の優位点を提供している。これによって、本発明を組み込んだシステムで使用するメモリ数が大幅に減少する。メモリは比較的高価であるため、本発明のシステムのコストは先行技術のシステムに比較してかなり低減される。前述の説明は、当業者による本発明の制作及び使用を可能にするような形で提示されている。特定の設計に関する説明は、単に例として提供したものである。好適な実施例に対する様々な改良は当業者にとっては容易に明白となるものであり、また本書で定義された包括的原理は、本発明の精神と範囲を逸脱することなく他の実施例及び用途に適用可能である。従って、本発明は提示された実施例に限定されるべきものではなく、本書に開示された原理と特徴に合致して最大限の範囲で許容されるべきものである。例えば、前記の受動及び活動（アクティブ）コマンドのシステムを使用すれば、DMA モードデータ転送が必要でない場合であっても、サウンドミキサーコマンド或いは割込みサービスルーチンを使用して他のコマンドを処理することができる。コマンド処理にISR を使用することで、ハードウェアを比較的簡素且つ安価に保持することが可能である。さらに、同様のシステムが非サウンドコマンド処理に使用可能である。さらに、サウンドワードの保存用としてディスプレイメモリのVRAM以外のバッファを使用することが可能である。これによって必要であれば、本発明によるサウンドシステムをグラフィックスやビデオシステムとは別に開発することが可能である。本発明の技術は適用範囲が広く、特定のバスシステムまたはコンピュータアーキテクチャに限定されないことも理解されるであろう。本発明の諸形態は、第１データ転送モードを有する第１バスと互換性のある方法によって第２データ転送モードを有する第２バス上のバス装置を支援する必要がある場合に随時適用が可能である。さらに、データ転送、コマンド処理、及び２重バッファリングなどの技術は、逆互換性が関係しない場合を含む非常に多くの状況に適用が可能である。特定の実施例に関連して本発明を説明、例示してきたが、当業者には本発明の範囲が開示された実施例に限定されず、反対に、下記の特許請求の精神と範囲内に属する数多くのその他の改良及び均等装置の包含を意図していることが容易に理解されるであろう。

【手続補正書】【提出日】１９９７年８月２０日【補正内容】請求の範囲１．第１の装置(12)と第２の装置(58，100)間のデータのダイレクトメモリアクセス(DMA)転送をエミュレートするシステム的な装置であって、前記データのD MA 転送のための少なくとも一つのパラメータでプログラミングされたDMA コントローラ(16)と、前記データのDMA 転送のリクエストを受信する手段(58)と、前記データの一部をDMA コントローラ(11，404)の制御とは独立して前記第１の装置と第２の装置間を転送させる手段(11，404)と、前記第１の装置と第２の装置間を前記データの少なくとも一部の転送を反映するようDMA コントローラに少なくとも一つのパラメータとしてアップデートされた値を与える手段とからなる装置。２．さらに、少なくとも一つの割込み要求(58，80)を再生して割込みサービスルーチン(404)を処理する手段を有し、同割込みサービスルーチンは、前記データの一部をDMA コントローラの制御とは独立して前記第１の装置と第２の装置間を転送させる手段と、前記第１の装置と第２の装置間を前記データの少なくとも一部の転送を反映するようDMA コントローラに少なくとも一つのパラメータとしてアッブデートされた値を与える手段との一部を提供することを特徴とした請求項１に記載の装置。３．さらに、DMA コントローラ(11，404)からのパラメータに対する初期値を得るための手段を有することを特徴とした請求項１または２に記載の装置。４．前記少なくとも一つのパラメータが転送されるデータの量を表す計数である請求項１乃至３のいずれかに記載の装置。５．さらに、高速バスシステム(20)を有し、かつ、前記第１の装置はシステムメモリを有し、前記第２の装置は、オーディオバッフア(100)に接続された作動可能に接続されたサウンド処理装置(58) を有し、前記第１の装置、第２の装置は前記高速バスシステムに作動可能に接続され、データは同高速バスシステムにより転送されることを特徴とした請求項１乃至４のいずれかに記載の装置。６．さらに、データの一部を転送する間に転送の進行状態を反映するようDMA コントローラ(11，404)に少なくとも一つのパラメータとしてアップデートされた複数の増分値を与える手段を含む請求項１乃至５のいずれかに記載の装置。７．さらに、データのDMA 転送が完了したことを示す第２の割込みリクエストを発生する手段を有した請求項２に記載の装置。８．さらに、DMA コントローラ(11，404)からのパラメータに対する初期値を得るための手段を有することを特徴とした請求項２または７に記載の装置。９．請求項２、７、８に記載の装置であって、さらに、前記割込みサービスルーチンは、データの一部転送中に転送の進行状態を反映するようDMA コントローラに少なくとも一つのパラメータとしてアップデートされた複数の増分値を与える手段を含むことを特徴とした装置。 10．前記サウンド処理装置はデータのDMA 転送に対するリクエストを受信する手段を有し、かつ、同リクエストは、サウンド処理装置によって再生またはレコードされる一ブロックのサウンド基調データを転送するリクエストであることを特徴とした請求項５に記載の装置。 11．データはバーストモードデータ転送を用いて転送されることを特徴とした請求項１乃至１０のいずれかに記載の装置。 12．さらに、グラフィック基調データ、ビデオ基調データ、サウンド基調データを格納するディスプレイメモリ(88)を有し、かつ、前記オーディオバッファが同ディスプレイメモリに設けられたことを特徴とした請求項５または１０に記載の装置。 13．さらに、サウンドＩ／Ｏ装置(70)を有し、かつ、前記サウンド処理装置は、サウンドを入力または出力するためにオーディオバッファとサウンドＩ／Ｏ装置間を所望の周波数でデータを転送することを特徴とした請求項５、１０または１２に記載の装置。 14．第１の装置(12)と第２の装置(58，100)間のデータのダイレクトメモリアクセス(DMA)転送をエミュレートする方法であって、前記データのDMA 転送のための少なくとも一つのパラメータでDMA コントローラ(16)をプログラミングし、かつ、前記データのDMA 転送のリクエストを受信し、前記データの一部をDMA コントローラの制御とは独立して前記第１の装置と第２の装置間を転送し、前記第１の装置と第２の装置間を前記データの少なくとも一部の転送を反映するようDM A コントローラに少なくとも一つのパラメータとしてアップデートされた値を与えることを特徴とした方法。 15．さらに、少なくとも一つの割込み要求(58，80)を再生して割込みサービスルーチン(404)を処理する過程を含み、データの少なくとも一部をDMA コントローラの制御とは独立して前記第１の装置と第２の装置間を転送させる過程は割込みサービスルーチンの制御に従って実行されることを特徴とした請求項１４に記載の方法。 16．さらに、DMA コントローラからのパラメータに対する初期値を得ることを特徴とした請求項１４または１５に記載の方法。 17．前記少なくとも一つのパラメータは転送されるデータの量を表す計数であることを特徴とした請求項１４乃至１６のいずれかに記載の方法。 18．さらに、データの一部を転送する間に転送の進行状態を反映するようDMA コントローラに少なくとも一つのパラメータとしてアップデートされた複数の増分値を与えることを特徴とした請求項１４乃至１７のいずれかに記載の方法。 19．さらに、前記割込みサービスルーチンによりデータの一部転送中に転送の進行状態を反映するようDMA コントローラに少なくとも一つのパラメータとしてアップデートされた複数の増分値を与えることを特徴とした請求項１５に記載の方法。 20．さらに、データのDMA 転送が完了したことを示す第２の割込みリクエストを発生することを特徴とした請求項１４乃至１９のいずれかに記載の方法。

───────────────────────────────────────────────────── 【要約の続き】ィアストリームコントローラは、サウンド入力装置からのサウンドデータを読み取ってディスプレイメモリに格納する。サウンド割込みサービスルーチンは、サウンドデータブロックをソフトウェアアプリケーションに転送するように起動可能である。サウンドデータ転送が完了すると、サウンド割込みサービスルーチンはDMA コントローラ内のカウントをリセットし、DMA モード転送用に書き込みされたソフトウェアアプリケーションとの互換性をだす。このように、サウンドデータに関してバーストモード高速ブロック転送を使用して帯域幅をビデオ、グラフィックス、その他の用途用に開放し、しかも公知のDMA モードサウンドI/O との互換性が可能となる。

Claims

【特許請求の範囲】１．パーソナルコンピュータにサウンド（音）を供給する組合せであって、中央処理装置（CPU ）と、サウンド情報ワードを格納するためのCPU 用主メモリと、グラフィックス、ビデオ及びサウンドの情報ワードを格納するためのディスプレイメモリと、 CPU がCPU 主メモリに於けるサウンド情報ワードのアドレスと、CPU 主メモリからディスプレイメモリに転送されるサウンド情報ワードのアドレスと、CPU 主メモリからディスプレイメモリに転送されるパケット中のサウンド情報ワードの長さとを表すコマンドを供給するようにプログラムされていることと、 CPU からのコマンドによって、CPU 主メモリからディスプレイメモリにサウンド情報ワードを転送する手段とによって構成された組合せ。２．ディスプレイメモリ中のサウンド情報ワードを処理して音を再生させる手段を含んだ請求項１に記載の組合せ。３．ディスプレイメモリにサウンド情報ワードを記録するための２つのバッファが存在することと、ディスプレイメモリ中の２つのバッファの内の１つに交互にサウンド情報ワードを記録し、また同時にディスプレイメモリの２つのバッファの内のもう一方に於いてサウンド情報ワードの処理を行う手段とを含んだ請求項１に記載の組合せ。４．ディスプレイメモリにビデオ情報ワードを転送する手段と、ディスプレイメモリに転送されたビデオ情報ワードを処理してビデオ情報を再生させる手段とを含んだ請求項１に記載の組合せ。５．パーソナルコンピュータにサウンドを供給する組合せであって、中央処理装置（CPU ）と、 CPU 用主メモリと、同主メモリがサウンド情報を格納することと、ダイレクトメモリアクセス（DMA ）コントローラと、グラフィックス、ビデオ及びサウンドを格納するためのディスプレイメモリと、 CPU が主メモリに於けるサウンド情報のアドレス、及びCPU 主メモリからディスプレイメモリに転送されるサウンド情報の長さを指示するコマンドをDMA コントローラへ供給するようにプログラムされていることと、 CPU からのコマンドに応答して、ダイレクトメモリアクセスコントローラを起動しCPU 主メモリからディスプレイメモリにサウンド情報を転送させる手段であって、同情報をダイレクトメモリアクセスコントローラの操作に関わりなくディスプレイメモリに転送する手段とを含んだ組合せ。６．ディスプレイメモリに転送されたサウンド情報を処理し、こうした情報が表わすサウンドを再生させる手段を含んだ請求項５に記載の組合せ。７．CPU 主メモリからディスプレイメモリへのサウンド情報の転送が完了したことをDMA コントローラに指示する手段と、 DMA コントローラへのこうした転送完了の指示に応答して、ビデオ、グラフィックス及びサウンド情報のうちの選択物に関連する情報をCPU 主メモリからディスプレイメモリへ転送するために、CPU から他のコマンドの提示を行う手段とを含んだ請求項５に記載の組合せ。８．パーソナルコンピュータにサウンドを供給する組合せであって、中央処理装置（CPU ）と、 CPU 用主メモリと、ディスプレイメモリと、 CPU がCPU 主メモリに於けるサウンド情報のパケットのアドレス、及びCPU 主メモリからディスプレイメモリに転送されるサウンド情報のワード数を指示するコマンドを供給するようにプログラムされていることと、主バスと、副バスと、サウンドに関連したCPU からの個々のコマンドに応答し、CPU 主メモリからディスプレイメモリへのサウンド情報ワードの転送開始表示を副バス上に提供するための手段と、副バスへのこうした指示に応答してサウンド情報ワードを主バスに転送するための手段と、主バスへのサウンド情報ワードの転送に応答してディスプレイメモリにサウンド情報ワードを記録するための手段とを含んだ組合せ。９．ディスプレイメモリに於けるサウンド情報ワード記録の完了に応答して副バスに於ける表示を削除するための手段を含んだ請求項８に記載の組合せ。 10．ディスプレイメモリに記録されたサウンド情報ワードに応答してこうしたワードによる情報が表すサウンドを再生させるための手段と、ディスプレイメモリにビデオ情報のパケットを記録する手段と、ビデオ情報ワードに含まれる情報が表すビデオを再生させる手段とを含んだ請求項８に記載の組合せ。 11．サウンド情報ワードがディスプレイメモリの２つの別個の部分に記録されていることと、サウンド情報ワードをディスプレイメモリの２つの独立した部分に交互に記録するための手段と、先行して記録されたサウンド情報ワードをディスプレイメモリに於ける２つの独立部分のうちのもう一方で処理し、こうしたパケット内のサウンドを再生させるための手段とを含んだ請求項８に記載の組合せ。 12．パーソナルコンピュータにサウンドを供給する組合せであって、中央処理装置（CPU ）と、 CPU 用主メモリと、サウンド、グラフィックス及びビデオに関連する情報ワードを記録するためのディスプレイメモリと、 CPU がCPU 主メモリに於けるサウンド情報ワードのアドレスと、ディスプレイメモリに於けるサウンド情報ワードを受信するためのアドレスと、サウンド情報ワードの長さとに関連するコマンドを供給するようにプログラムされていることと、開閉状態を有し、通常は開状態であるスイッチ手段と、 CPU 主メモリからディスプレイメモリへサウンド情報ワードを転送させるコマンドに応答してスイッチ手段を閉にするための手段と、スイッチ手段の閉鎖に応答しCPU からのコマンドに従って、CPU 主メモリからディスプレイメモリにサウンド情報ワードの転送を行うための手段とを含んだ組合せ。 13．CPU 主メモリからディスプレイメモリへ転送されるサウンド情報のワード数を各瞬間で決定する手段と、ディスプレイメモリに転送中のサウンド情報ワードのアドレスを各瞬間にカウントするための手段とを含んだ請求項12に記載の組合せ。 14．そうしたワードによりサウンドの再生を行うため、ディスプレイメモリに転送されたサウンド情報ワードを処理する手段と、ビデオのワードをディスプレイメモリに転送するための手段と、ディスプレイメモリに転送されたビデオ情報ワードを処理し、ビデオ情報を再生するための手段とを含んだ請求項12に記載の組合せ。 15．CPU 主メモリからディスプレイメモリに転送されたサウンド情報ワードが、そうしたワードによる情報で表示されるサウンドのフォーマットに関連する情報を含むことと、サウンドのフォーマットを指示するワードに基づいて作動し、そのフォーマットに一致してサウンドを供給するための手段とを含んだ請求項12に記載の組合せ。 16．パーソナルコンピュータにサウンドを供給する組合せであって、中央処理装置（CPU ）と、 CPU 用主メモリと、グラフィックス、ビデオ及びサウンドに関連する情報ワードを格納するためのディスプレイメモリと、中央処理装置がCPU 主メモリに於けるサウンド情報ワードのアドレスと、CPU 主メモリからディスプレイメモリに転送されるサウンド情報ワードのアドレスと、CPU 主メモリからディスプレイメモリに転送されるサウンド情報のパケット長とを指示するコマンドを供給するようにプログラムされていることと、その最初のレジスタ手段でCPU 主メモリからサウンド情報ワードを受信し、その最後のレジスタ手段からサウンド情報ワードを転送するための複数のレジスタ手段と、複数のレジスタ手段の最後の１つからのサウンド情報ワードの通過に対応して、そうしたサウンド情報ワードをCPU からのコマンドが指定するディスプレイメモリのアドレスに転送するための手段とを含んだ組合せ。 17．CPU レディラインと、サウンド情報ワードによる複数のレジスタ手段の充填に対応してCPU レディラインに不活性化信号を生成するための手段と、 CPU からのコマンドによって操作可能な周辺装置と、 CPU レディライン上への不活性化信号の生成に対応してCPU による周辺装置の操作を防止するための手段とを含んだ請求項16に記載の組合せ。 18．開閉状態を有し、通常は開状態であるスイッチ手段と、 CPU 主メモリ手段からのサウンド情報ワードに応答してスイッチ手段を閉鎖するための手段と、転送手段がスイッチ手段の閉鎖に応答してディスプレイメモリにサウンド情報ワードを転送することと、ディスプレイメモリへのサウンド情報ワードの転送完了に対応してスイッチ手段を開くための手段とを含んだ請求項16に記載の組合せ。 19．第１及び第２電圧を受容するためのCPU レディラインと、 CPU の指示に従って作動する周辺装置と、 CPU レディライン上の第１電圧に応答して、CPU の指示通りに周辺装置の操作を行うための手段と、 CPU レディライン上の第２電圧に応答して、周辺装置の操作を阻止するための手段と、複数のレジスタ手段がサウンド情報ワードによって充填されるとCPU レディラインに第２電圧を生成するための手段とを含んだ請求項16に記載の組合せ。 20．ディスプレイメモリに第１及び第２アドレスが存在することと、第１及び第２アドレスの各々にサウンド情報ワードを交互に転送し、またサウンド情報ワードが第１及び第２アドレスの各々に転送される間、第１及び第２アドレスのもう一方でワードを処理してこうしたワードによるサウンドを再生するための手段とを含んだ請求項16に記載の組合せ。 21．パーソナルコンピュータにサウンドを供給する組合せであって、コマンドを供給するための中央処理装置（CPU）と、サウンド情報ワードを格納するためのCPU 主メモリと、サウンド情報ワードを格納するための第２メモリと、 CPU がCPU 主メモリに於けるサウンド情報ワードのアドレスと、CPU 主メモリから第２メモリに転送されるサウンド情報ワードの長さとに関連するコマンドを供給するようにプログラムされていることと、 CPU 主メモリから第２メモリへのサウンド情報ワードの転送開始を制御するアダプタカードと、 CPU 及びCPU 主メモリが共有するローカルバスと、アダプタカードによる転送開始後、CPU 主メモリに於けるサウンド情報ワードを受信するためローカルバスに接続されたコントローラと、コントローラに至ったサウンド情報ワードを第２メモリに格納するための手段と、 CPU 主メモリからコントローラに向かうサウンド情報ワードを第２メモリへと誘導するためにコントローラに接続されたホストバスとを含んだ組合せ。 22．サウンド情報ワードのCPU 主メモリから第２メモリへの転送完了に応答してアダプタカードに転送完了を指示するための手段と、第２メモリへのサウンド情報ワードの転送開始時からアダプタカードにその転送完了が指示されるまでコントローラに機能的に接続されて、他のコマンドをCP U が供給するのを防ぐ手段とを含んだ請求項21に記載の組合せ。 23．ディスプレイメモリを構成する第２メモリと、ビデオ情報ワードをディスプレイメモリに転送するための手段と、ディスプレイメモリ中のビデオ情報ワードに応答して、ビデオ情報を処理しそうしたワードに含まれるビデオを再生するための手段とを含んだ請求項21に記載の組合せ。 24．処理手段がアダプタカードを含むことで構成された請求項23に記載の組合せ。 25．開及び閉状態を有し、通常は開状態で操作可能であるスイッチ手段と、開状態であるスイッチ手段の操作に応答して、CPU 主メモリからディスプレイメモリへのサウンド情報ワードの転送を阻止し、またスイッチ手段が閉状態の場合にはCPU 主メモリからディスプレイメモリへサウンド情報ワードの転送を行う手段と、 CPU 主メモリからディスプレイメモリへのサウンド情報ワードの転送が開始されるとスイッチ手段を閉鎖する手段とを含んだ請求項23に記載の組合せ。 26．パーソナルコンピュータにサウンドを供給するための組合せであって、サウンド情報に関連するコマンドを発行するようにプログラムが可能な中央処理装置（CPU ）と、サウンド情報を格納するためのディスプレイメモリと、サウンド情報を格納するためのCPU 主メモリと、コマンドがCPU 主メモリに於けるサウンド情報のアドレスとディスプレイメモリに於けるアドレスを含むことと、 CPU からのコマンドに応答し、CPU 主メモリに於けるサウンド情報のアドレス及びディスプレイメモリに於けるアドレスによって、CPU 主メモリからディスプレイメモリへのサウンド情報の転送を開始するアダプタカードと、 CPU 主メモリからディスプレイメモリへのサウンド情報の開始に応答して、CPU 主メモリのサウンド情報をディスプレイメモリに転送するためのコントローラ手段と、 CPU 主メモリからディスプレイメモリへのサウンド情報の転送に応答して、アダプタカードにサウンド情報の転送完了を指示する手段とを含んだ組合せ。 27．サウンド情報をコントローラ手段によってディスプレイに転送するため、CP U 及びCPU 主メモリからコントローラ手段に伸長し、サウンド情報をCPU 主メモリからコントローラ手段に転送するためのバスを含んだ請求項26に記載の組合せ。 28．ディスプレイメモリへのサウンド情報の転送に応答して、サウンド情報を処理し、サウンド情報によって表示されるサウンドを供給する手段を含んだ請求項 26に記載の組合せ。 29．処理手段がアダプタカードを含むことで構成された請求項28に記載の組合せ。 30．割込コントローラ手段と、CPU 主メモリからディスプレイメモリへのサウンド情報の転送完了に応答して割込制御手段を起動させ転送完了をCPU に指示するための手段を含んだ請求項26に記載の組合せ。 31．CPU へのサウンド情報の完了指示に応答して、CPU に対しこうした完了に起因して割込コントローラが起動したことを実証するための手段を含んだ請求項30 に記載の組合せ。 32．グラフィックス情報の受信並びに表示をも行う、パーソナルコンピュータにサウンドを供給するための組合せであって、中央処理装置（CPU ）と、グラフィックスデータの格納、及び供給用サウンドを表す情報の格納を行うためのディスプレイメモリと、サウンド情報を格納するためのCPU 主メモリと、 CPU からのコマンドに応答して、ディスプレイメモリにCPU 主メモリに含まれるサウンド情報を転送するための手段と、ディスプレイメモリに転送されたサウンド情報からサウンドを再生するための手段とを含んだ組合せ。 33．CPU がさらに、サウンド情報のフォーマットと、CPU 主メモリに於ける同フォーマットのアドレスと、サウンド情報のフォーマットの転送先であるディスプレイメモリ中の特定アドレスとを指示するコマンドを供給するようにプログラムされていることと、コマンドを指示するフォーマットに応答して、サウンド情報のフォーマットをディスプレイメモリの特定アドレスに転送するための手段とを含んだ請求項32に記載の組合せ。 34．ディスプレイメモリの特定アドレスに於けるフォーマット情報に従ってディスプレイメモリの特定アドレスに於けるサウンド情報を処理しサウンドを再生するための手段を含んだ請求項33に記載の組合せ。 35．グラフィックス情報の受信並びに表示をも行うパーソナルコンピュータにサウンドを供給するための組合せであって、コマンドを発行できるようにプログラムが可能な中央処理装置（CPU ）と、パーソナルコンピュータへの導入のためにサウンド情報ワードをシーケンスにより格納するためのCPU 主メモリと、アダプタカードと、 CPU 主メモリからシーケンスによってサウンド情報ワードを受信並びに格納するためのディスプレイメモリと、 CPU からのコマンドに応答して、CPU 主メモリからディスプレイメモリへのシーケンスによるサウンド情報ワードの転送を開始させアダプタカードを作動させるための手段と、アダプタカードの起動に応答して、CPU 主メモリからディスプレイメモリへのシーケンスによるサウンド情報ワードの転送をアダプタカードの操作に関わりなく達成する手段とを含んだ組合せ。 36．CPU 主メモリとディスプレイメモリの間に配置され、CPU 主メモリからディスプレイメモリへのシーケンスによるサウンド情報ワードの如何なる転送をも妨げ得る開状態を有するスイッチ手段と、シーケンスのサウンド情報ワードがCPU 主メモリからディスプレイメモリに転送される場合に閉状態のスイッチ手段の操作を供給する手段とを含んだ請求項35 に記載の組合せ。 37．シーケンス中のサウンド情報ワードがディスプレイメモリに於けるサウンド情報ワードのアドレスを含んでいることと、シーケンス内に残存するディスプレイメモリへの転送用サウンド情報ワード数を指示するための第１カウント手段と、残存するディスプレイメモリへの転送用サウンド情報の連続ワードのアドレスを指示するための第２カウント手段と、ディスプレイメモリへのシーケンスによるサウンド情報ワードの逐次転送に応答して、第１カウント手段のカウントを１整数分減少させ、第２カウント手段のカウントを１整数分増加させるための手段とを含んだ請求項35に記載の組合せ。 38．ディスプレイメモリのサウンド情報ワードをシーケンスによって処理し、そのサウンドを再生するための手段を含んだ請求項35に記載の組合せ。 39．ディスプレイメモリにグラフィックス情報を記録するための手段と、ディスプレイメモリにビデオ情報を記録し、ディスプレイメモリでのこの記録後にこうしたビデオ情報を処理するための手段とを含んだ請求項38に記載の組合せ。 40．パーソナルコンピュータに於いてデータを転送するためのシステムであって、データブロックを格納するための主メモリと、主メモリに機能的に接続され、第１バスを通じてデータ転送を行う第１モードを有する第１バスと、主メモリに機能的に接続され、第２バスを通じてデータ転送を行う第２モードを有する第２バスと、前記第２バスに接続されたバス装置であって、前記第１データ転送モードに対する要求を受信し、その結果前記第２データ転送モードを使用して前記データブロックを前記第２バス経由で転送させ、また前記ブロックが前記第１データ転送モードを使用して転送されたことを指示する少なくとも１つの信号を生成させる前記バス装置と、で構成されたデータ転送システム。 41．第１データ転送モードがダイレクトメモリアクセスであり、第２データ転送モードがCPU により開始されるバーストモードである請求項40に記載のシステム。 42．第１バスが拡張バスであり、第２バスがローカルバスである請求項40に記載のシステム。 43．第１バスが拡張バスであり、第２バスがローカルバスである請求項41に記載のシステム。 44．バス装置がサウンド処理装置であり、データブロックがサウンドワードのブロックである請求項40に記載のシステム。 45．バス装置がサウンド処理装置であり、データブロックがサウンドワードのブロックである請求項43に記載のシステム。 46．中央処理装置（CPU ）と、前記バス装置が生成する割込要求に応答して、前記CPU により実行可能な割込みサービスルーチンとでさらに構成され、第１データ転送モードに対する前記要求に応答して、前記バス装置が割込み要求を生成し、その結果前記CPU により前記割込みサービスルーチンが実行され、また前記割込みサービスルーチンによって前記データブロックが前記第２転送モードを使用して前記バスを通じて転送された請求項40に記載のシステム。 47．第１データ転送モードがダイレクトメモリアクセスであり、第２データ転送モードがCPU により開始されるバーストモード転送である請求項46に記載のシステム。 48．少なくとも１つの信号が第２バスに出されたコマンド応答である請求項40に記載のシステム。 49．少なくとも１つの信号が割込要求である請求項40に記載のシステム。 50．少なくとも１つの信号が第２バスに出されたコマンド応答である請求項46に記載のシステム。 51．少なくとも１つの信号が割込要求である請求項46に記載のシステム。 52．グラフィックス、ビデオ及びサウンドの情報ワードを格納するためのディスプレイメモリでさらに構成され、前記ディスプレイメモリが前記バス装置に接続され、前記サウンドワードブロックが主メモリとディスプレイメモリ間で転送される請求項44に記載のシステム。 53．バスを通じてサウンド関連データを転送するためのシステムであって、サウンド関連データのブロックを格納する主メモリと、中央処理装置（CPU ）と、前記CPU と前記主メモリを機能的に接続するバスと、前記バスに接続されたサウンド処理装置と、前記サウンド処理装置からの割込に応答して前記CPU によって実行可能な割込みサービスルーチンとで構成され、前記サウンド処理装置がバスを通じてサウンド関連データブロックの転送要求を受信し、前記サウンド処理装置がバスを通じてサウンド関連データブロックを転送させる前記要求に応答して割込を生成し、それによって前記CPU が前記割込みサービスルーチンを実行し、前記割込みサービスルーチンが前記CPU により開始されるバーストモード転送を使用して、前記CPU に前記バスを通じて前記サウンド関連データブロックを転送させるシステム。 54．前記バスがVLローカルバス、PCI ローカルバス或いはそれに類似する高速I/ O バスである請求項53に記載のシステム。 55．前記サウンド処理装置に接続された、グラフィックス、ビデオ及びサウンド情報を格納するためのディスプレイメモリでさらに構成され、前記サウンドワードブロックが前記主メモリとディスプレイメモリ間で転送される請求項53に記載のシステム。 56．サウンドI/O 装置でさらに構成され、サウンド処理装置がサウンド入出力用の希望の周波数でサウンド情報ワードを前記ディスプレイメモリとサウンドI/O 装置間で転送する請求項55に記載のシステム。 57．サウンド情報ワードを格納するためディスプレイメモリに少なくとも２つのバッファが供給されており、ディスプレイメモリの２つのバッファの各々と主メモリ間でサウンド情報ワードの転送を交互に行い、またディスプレイメモリの２つのバッファのもう一方に於いて同時にサウンド情報ワードの処理を行う手段でさらに構成された請求項55 に記載のシステム。 58．前記サウンド処理装置に接続された二次メモリでさらに構成され、前記サウンドワードブロックが前記主メモリと二次メモリ間で転送される請求項53に記載のシステム。 59．サウンドI/O 装置でさらに構成され、サウンド処理装置がサウンド入出力用の希望の周波数でサウンド情報ワードを前記二次メモリとサウンドI/O 装置間で転送する請求項58に記載のシステム。 60．サウンド情報ワードを格納するため二次メモリに少なくとも２つのバッファが供給されており、二次メモリの２つのバッファの各々と主メモリとの間でサウンド情報ワードの転送を交互に行ない、また二次メモリの２つのバッファのもう一方に於いて同時にサウンド情報ワードの処理を行う手段と、でさらに構成された請求項58に記載のシステム。 61．コンピュータに於いてバス装置用コマンドを処理するためのシステムであって、中央処理装置（CPU）と、前記CPU と機能的に接続されたバスと、前記バスと機能的に接続され、データ格納用に少なくとも１つのレジスタを含むバス装置と、バス装置からの割込要求に応答しCPU によって実行可能な割込みサービスルーチンと、で構成され、バス装置が少なくとも１つの後続装置関連コマンドの処理に使用する情報を含む前記CPU からの第１装置関連コマンド少なくとも１つを受信し、バス装置が第１装置関連コマンドからの情報をレジスタに格納し、バス装置が装置関連処理の実行を要求する少なくとも１つの後続装置関連コマンドを受信し、バス装置が装置関連の後続コマンドに応答して割込要求を生成し、割込みサービスルーチンがバス装置からの割込要求に応答して実行され、割込みサービスルーチンがバス装置のレジスタからの情報を再生し、装置関連の前記後続コマンドにより前記情報を使用して装置関連処理を実行する前記システム。 62．バス装置がデジタルサウンドI/O コマンドを処理するためのサウンド装置である請求項61に記載のシステム。 63．第１装置関連コマンドがバスを通じたサウンドデータ転送のためのフォーマット或いは制御情報を含み、また装置関連の後続コマンドが前記バスを通じた前記サウンドデータの転送を要求する請求項62に記載のシステム。 64．第１装置関連コマンドがサウンド関連データの再生または録音用周波数を指示する情報を含んだ請求項62に記載のシステム。 65．装置関連の後続コマンドがデータのダイレクトメモリアクセス転送の要求であり、また前記割込みサービスルーチンがダイレクトメモリアクセス以外のデータ転送技術を使用して装置関連の前記後続コマンドを処理する請求項61に記載のシステム。 66．前記バスがCPU が開始するバーストモード転送を使用したデータ転送が可能な高速I/O バスであり、割込みサービスルーチンが使用するデータ転送技術がCP U によって開始されるバーストモード転送である請求項65に記載のシステム。 67．割込みサービスルーチンがデータのダイレクトメモリアクセス転送の完了を指示する信号を生成する請求項65に記載のシステム。 68．コンピュータに於いてコマンドを処理するためのシステムであって、コマンドを供給する中央処理装置（CPU ）と、前記CPU に機能的に接続されたバスと、前記バスと機能的に接続され、少なくとも第１及び第２割込要求ラインを有する割込コントローラと、前記バス及び前記第１割込要求ラインと機能的に接続され、CPU からのコマンドを受信するための手段を有するバス装置と、第１割込要求ライン上の割込要求に応答してCPU により実行可能な第１割込みサービスルーチンと、バス装置及び第１割込みサービスルーチンが第１結果を生成するためのコマンド処理手段を連携して有することと、第２割込要求ライン上の割込要求に応答してCPU による実行が可能であり、前記コマンドが処理された後に第２結果を生成する処理を行なうように構成された第２割込みサービスルーチンと、前記第１割込みサービスルーチンが前記第１結果を前記第２結果に変換し、また第２割込みサービスルーチンを実行するための手段を有することによって構成された前記システム。 69．前記第２割込みサービスルーチンを実行する手段が第１割込みサービスルーチンにより生成される割込要求である請求項範囲第68項記載のシステム。 70．前記第２割込みサービスルーチンを実行するための手段が前記第１割込みサービスルーチンに於ける実行可能命令に一致してCPU によって行われる模擬割込である請求項68に記載のシステム。 71．第１結果が前記CPU によって開始されるバーストモード転送を使用した前記バス経由によるデータ転送の完了であり、第２結果がダイレクトメモリアクセスデータ転送を使用したデータ転送の完了である請求項68に記載のシステム。 72．バスがVLローカルバス、PCI ローカルバス或いはそれに類似する高速I/O バスである請求項71に記載のシステム。 73．CPU、割込信号を受信可能な割込コントローラ、及び前記バス装置と前記メモリ装置間で前記DMA データ転送を生起させるDMA コントローラを有し、コンピュータシステムに於いてメモリ装置及びバス装置間でDMA データ転送をエミュレートするためのシステムであって、前記DMA コントローラがベースアドレスを格納するための第１レジスタと前記DMA データ転送のバイト数に付随する値を格納するための第２レジスタを有し、前記バス装置が前記DMA データ転送の実行コマンドに応答して第１割込信号を生成し、前記割込コントローラに結合された前記第１割込信号に応答してCPU による実行が可能な第１割込ルーチンであって、前記第１レジスタに於ける前記ベースアドレスと前記第２レジスタに於ける前記値を得るための第１ルーチンと、前記バス装置と前記記憶装置間に於ける前記ベースアドレスと前記データが指示するデータの転送を前記CPU に制御させる第２ルーチンと、前記第２ルーチンの実行完了時点で前記割込コントローラに第２割込信号を生成するための第３ルーチンとを含む前記第１ルーチンと、前記第２割込信号に応答して、前記DMA 装置を前記DMA 装置によるDMA 転送が実際に実行された場合に想定される状態にリセットするための、前記CPU によって実行可能なルーチンを含む前記第２割込ルーチンと、で構成された前記システム。 74．前記CPU に制御される前記データ転送が前記CPU により開始されるバーストモード転送である請求項73に記載のシステム。 75．前記コマンドがソフトウェアプログラムから生じる請求項73に記載のシステム。 76．コンピュータシステムであって、 CPU と、割込信号を受け入れ可能な割込コントローラと、記憶装置と、バス装置と、前記バス装置と前記記憶装置間に於ける直接DMA データ転送を可能にし、ベースアドレスを格納するための第１レジスタと前記DMA データ転送のバイト数に付随する値を格納するための第２レジスタを有するDMA コントローラと、前記割込コントローラに結合された第１割込信号に応答して前記CPU による実行が可能であり、前記第１レジスタに於ける前記ベースアドレスと前記第２レジスタに於ける前記値を得る第１ルーチンと、前記第１ルーチンに応答して前記バス装置と前記記憶装置間に於ける前記ベースアドレスと前記値が指示するデータの転送を前記CPU によって制御させるための第２ルーチンと、前記第２ルーチンの実行完了時点で、前記割込コントローラに第２割込信号を生成するための第３ルーチンと、前記第２割込信号に応答して、前記DMA 装置を前記DMA 装置によるDMA 転送が実際に行われた場合に想定される状態にリセットするための、前記CPU によって実行可能な第４ルーチンと、前記DMA データ転送を行うためのコマンドに応答して前記第１割込信号を生成するための回路と、で構成されたコンピュータシステム。 77．前記CPU に制御される前記転送が前記CPU によって開始されるバーストモード転送である請求項76に記載のコンピュータシステム。 78．前記バス装置がオーディオバッファで構成された請求項76に記載のコンピュータシステム。 79．サウンド処理装置と、前記オーディオバッファから前記サウンド処理装置へのデータ転送を制御するための回路と、でさらに構成される請求項78に記載のコンピュータシステム。 80．前記オーディオバッファが少なくとも第１部分及び第２部分に組織化されており、前記第１部分が前記第２ルーチンの制御下で前記記憶装置からのデータを受信可能であり、同時に前記第２部分がデータを前記サウンド処理装置に送信する請求項79に記載のコンピュータシステム。 81．前記オーディオバッファがグラフィックまたはビデオデータを含むディスプレイメモリに設けられている請求項78に記載のコンピュータシステム。 82．前記コマンドがソフトウェアプログラムから生じる請求項76に記載のコンピュータシステム。 83．アプリケーションプログラムの実行に応答して、コンピュータシステムの第１記憶装置に格納されたデジタルオーディオデータからアナログオーディオ信号を生成するための方法であって、前記コンピュータシステムがCPU と、DMA コントローラと、第２記憶装置と、前記デジタルオーディオデータを前記アナログオーディオ信号に変換するためのサウンド処理装置とを含み、前記アプリケーションプログラムが前記DMA コントローラ内のベースアドレスとカウントを設定し、前記DMA コントローラから前記ベースアドレスと前記カウントを得る段階と、前記CPU の制御下で、前記第１記憶装置から前記第２記憶装置へ前記デジタルオーディオデータを転送する段階と、前記デジタルオーディオデータの前記第２記憶装置への移動が完了した時点で、前記DMA コントローラによるDMA 転送が実際に行われた場合に想定される状態に前記DMA 装置をセットする段階と、前記第２記憶装置のデジタルオーディオデータを前記サウンド処理装置に移動する段階と、で構成された前記方法。 84．データを前記第２記憶装置に転送する前記段階が、前記第２記憶装置を少なくとも第１バッファ及び第２バッファにセットアップする段階と、前記CPU の制御下で前記デジタルオーディオデータの一部分を前記第１バッファに転送する段階と、前記第１バッファがフル状態になると制御信号を生成する段階と、で構成され、前記サウンド処理装置にデータを移動する前記段階が前記制御信号に応答してデータ移動を開始する請求項83に記載の方法。 85．前記サウンド処理装置への前記データ移動段階と併行して、前記CPU の制御下で前記デジタルオーディオデータの一部分を前記第２バッファに転送する段階をさらに含んだ請求項84に記載の方法。 86．前記デジタルオーディオデータが前記第２記憶装置に第１速度で転送され、前記デジタルオーディオデータが前記サウンド処理装置に第２速度で移動される請求項83に記載の方法。 87．前記第２記憶装置への前記転送段階がバーストモード転送である請求項83に記載の方法。 88．前記第２記憶装置がビデオ及びオーディオデータを含んだ請求項87に記載の方法。 89．前記第１記憶装置が第１バスに機能的に接続され、前記第２記憶装置が２バスに機能的に接続されている請求項83に記載の方法。 90．前記第１バス及び前記第２バスが異なる通信速度で作動する請求項89に記載の方法。 91．前記サウンド処理装置への前記データ移動段階が完了した時点で割込を生成する段階と、前記デジタルオーディオデータの前記第２記憶装置への前記転送段階を反復する段階と、でさらに構成された請求項83に記載の方法。 92．バス装置に対してアプリケーションプログラムが発行するコマンドを実行するためのシステムであって、前記バス装置が前記コマンドの達成時に第１割込信号を生成して第１割込ルーチンを呼び出す回路を含み、前記コマンドを代行受信する回路と前記コマンドの受信時に第２割込信号を生成するための回路とを含む回路装置と、前記第２割込信号による呼び出しが可能であり、前記コマンドに応答して一連の指令を実行し、前記バス装置によって実行されるものと同じ機能を形成するための第２割込ルーチンであって、前記第１割込信号を生成するための指令をさらに含む前記第２割込ルーチンと、で構成された前記システム。 93．前記アプリケーションプログラムが前記コマンドを実行するための１つまたは複数のパラメータを発行し、前記回路装置が１つまたは複数の前記パラメータを代行受信するための回路をさらに含み、前記第２割込ルーチンの前記指令セットが１つまたは複数の前記パラメータを使用する請求項92に記載のシステム。 94．前記回路装置が複数のコマンドを格納するための複数のメモリレジスタをさらに含み、前記第２割込ルーチンが複数の前記コマンドに関連する指令セットを含んだ請求項92に記載のシステム。