JPH1049516A - 演算方法および演算装置 - Google Patents
演算方法および演算装置Info
- Publication number
- JPH1049516A JPH1049516A JP8201546A JP20154696A JPH1049516A JP H1049516 A JPH1049516 A JP H1049516A JP 8201546 A JP8201546 A JP 8201546A JP 20154696 A JP20154696 A JP 20154696A JP H1049516 A JPH1049516 A JP H1049516A
- Authority
- JP
- Japan
- Prior art keywords
- data
- butterfly
- stage
- bits
- result
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 メモリの利用効率を高くするとともに、装置
のコストを低減する。 【解決手段】 ２，０４８個のデータに対して、１１段
のバタフライ演算を行う場合、第５段目、第７段目、お
よび、第１０段目のバタフライ演算の、すべての演算結
果に対してビットシフト処理を行い、データのダイナミ
ックレンジを圧縮する。このようにして、８ビットの入
力データに対して、１データあたり１０ビットのメモリ
を利用して、１１段のバタフライ演算を行う。
のコストを低減する。 【解決手段】 ２，０４８個のデータに対して、１１段
のバタフライ演算を行う場合、第５段目、第７段目、お
よび、第１０段目のバタフライ演算の、すべての演算結
果に対してビットシフト処理を行い、データのダイナミ
ックレンジを圧縮する。このようにして、８ビットの入
力データに対して、１データあたり１０ビットのメモリ
を利用して、１１段のバタフライ演算を行う。
Description
【０００１】
【発明の属する技術分野】本発明は、演算方法および演
算装置に関し、特に、所定のビット数のデータに対して
バタフライ演算を行い、バタフライ演算の演算結果に対
して、ビットシフト処理またはクリップ処理を行う演算
方法および演算装置に関する。
算装置に関し、特に、所定のビット数のデータに対して
バタフライ演算を行い、バタフライ演算の演算結果に対
して、ビットシフト処理またはクリップ処理を行う演算
方法および演算装置に関する。
【０００２】
【従来の技術】最近、放送技術においてもデジタル化が
普及しつつある。図５は、オーディオ信号をデジタル化
して放送するデジタルラジオ放送の１つであるＤＡＢ
（Digital Audio Broadcasting）の受信装置の構成例を
示している。
普及しつつある。図５は、オーディオ信号をデジタル化
して放送するデジタルラジオ放送の１つであるＤＡＢ
（Digital Audio Broadcasting）の受信装置の構成例を
示している。
【０００３】チューナ９２は、アンテナ９１を介して受
信した信号から、所定の放送局（チャンネル）の信号を
選択し、その信号をＡ／Ｄ変換器９３に出力する。Ａ／
Ｄ変換器９３は、供給された信号をＡ／Ｄ変換し、変換
後のデジタルデータをＦＦＴ（Fast Fourier Transfor
m）回路９４に出力する。
信した信号から、所定の放送局（チャンネル）の信号を
選択し、その信号をＡ／Ｄ変換器９３に出力する。Ａ／
Ｄ変換器９３は、供給された信号をＡ／Ｄ変換し、変換
後のデジタルデータをＦＦＴ（Fast Fourier Transfor
m）回路９４に出力する。
【０００４】ＦＦＴ回路９４は、ＦＦＴ演算を行い、供
給された時間軸上のデータを、複数の副搬送波の周波数
軸上のデータに変換することにより、ＯＦＤＭ（Orthog
onalFrequency Division Multiplexing）方式で送信さ
れたデータを復調する。なお、このＦＦＴ回路９４に
は、時間軸上において隣接するシンボル（所定の量のデ
ータを含む所定の期間の変調信号）との間に設けられて
いるガード・インタバル成分が除去された後のシンボル
成分が供給される。
給された時間軸上のデータを、複数の副搬送波の周波数
軸上のデータに変換することにより、ＯＦＤＭ（Orthog
onalFrequency Division Multiplexing）方式で送信さ
れたデータを復調する。なお、このＦＦＴ回路９４に
は、時間軸上において隣接するシンボル（所定の量のデ
ータを含む所定の期間の変調信号）との間に設けられて
いるガード・インタバル成分が除去された後のシンボル
成分が供給される。
【０００５】デインタリーブ回路および誤り訂正回路９
５は、ＦＦＴ回路９４より供給されたデータに対してデ
インタリーブ処理を行うとともに、誤り訂正処理を実行
する。デインタリーブ回路および誤り訂正回路９５によ
り処理された信号は、その一部が復号化回路９６に供給
される。復号化回路９６は、供給された信号のうちの音
声信号を復号し、復号したデータを、アナログのオーデ
ィオ信号に変換した後、左チャンネルのオーディオ信号
と、右チャンネルのオーディオ信号を、スピーカ９７，
９８にそれぞれ出力し、それらの信号に対応する音声を
出力させる。
５は、ＦＦＴ回路９４より供給されたデータに対してデ
インタリーブ処理を行うとともに、誤り訂正処理を実行
する。デインタリーブ回路および誤り訂正回路９５によ
り処理された信号は、その一部が復号化回路９６に供給
される。復号化回路９６は、供給された信号のうちの音
声信号を復号し、復号したデータを、アナログのオーデ
ィオ信号に変換した後、左チャンネルのオーディオ信号
と、右チャンネルのオーディオ信号を、スピーカ９７，
９８にそれぞれ出力し、それらの信号に対応する音声を
出力させる。
【０００６】また、付加データ出力回路９９は、デイン
タリーブ回路および誤り訂正回路９５より供給された信
号から、番組内容、交通情報などの付加データを分離し
て出力する。
タリーブ回路および誤り訂正回路９５より供給された信
号から、番組内容、交通情報などの付加データを分離し
て出力する。
【０００７】図６は、８点のＦＦＴ演算を行う場合のＦ
ＦＴ回路９４におけるシグナルフローの一例を示してい
る。ＦＦＴ回路９４は、予め、ビット逆順に並び換えら
れたデータｆ（０），ｆ（４），ｆ（２），ｆ（６），
ｆ（１），ｆ（５），ｆ（３），ｆ（７）を供給され
る。
ＦＴ回路９４におけるシグナルフローの一例を示してい
る。ＦＦＴ回路９４は、予め、ビット逆順に並び換えら
れたデータｆ（０），ｆ（４），ｆ（２），ｆ（６），
ｆ（１），ｆ（５），ｆ（３），ｆ（７）を供給され
る。
【０００８】内蔵するバタフライ演算器は、それらのデ
ータのうちの２つのデータに対してバタフライ演算を行
い、２つの演算結果を、内蔵するメモリに記憶する。
ータのうちの２つのデータに対してバタフライ演算を行
い、２つの演算結果を、内蔵するメモリに記憶する。
【０００９】第１段目のバタフライ演算においては、第
０番目のデータｆ（０）と第１番目のデータｆ（４）、
第２番目のデータｆ（２）と第３番目のデータｆ
（６）、第４番目のデータｆ（１）と第５番目のデータ
ｆ（５）、並びに、第６番目のデータｆ（３）と第７番
目のデータｆ（７）に対してバタフライ演算を行い、そ
れらの演算結果を第０番目のデータＲ１（０）乃至第７
番目のデータＲ１（７）としてメモリにそれぞれ記憶さ
せる。
０番目のデータｆ（０）と第１番目のデータｆ（４）、
第２番目のデータｆ（２）と第３番目のデータｆ
（６）、第４番目のデータｆ（１）と第５番目のデータ
ｆ（５）、並びに、第６番目のデータｆ（３）と第７番
目のデータｆ（７）に対してバタフライ演算を行い、そ
れらの演算結果を第０番目のデータＲ１（０）乃至第７
番目のデータＲ１（７）としてメモリにそれぞれ記憶さ
せる。
【００１０】次に、第２段目のバタフライ演算において
は、第０番目のデータＲ１（０）と第２番目のデータＲ
１（２）、第１番目のデータＲ１（１）と第３番目のデ
ータＲ１（３）、第４番目のデータＲ１（４）と第６番
目のデータＲ１（６）、並びに、第５番目のデータＲ１
（５）と第７番目のデータＲ１（７）に対してバタフラ
イ演算を行い、それらの演算結果を第０番目のデータＲ
２（０）および第７番目のデータＲ２（７）としてメモ
リに記憶させる。
は、第０番目のデータＲ１（０）と第２番目のデータＲ
１（２）、第１番目のデータＲ１（１）と第３番目のデ
ータＲ１（３）、第４番目のデータＲ１（４）と第６番
目のデータＲ１（６）、並びに、第５番目のデータＲ１
（５）と第７番目のデータＲ１（７）に対してバタフラ
イ演算を行い、それらの演算結果を第０番目のデータＲ
２（０）および第７番目のデータＲ２（７）としてメモ
リに記憶させる。
【００１１】そして、第３段目のバタフライ演算におい
ては、第０番目のデータＲ２（０）と第４番目のデータ
Ｒ２（４）、第１番目のデータＲ２（１）と第５番目の
データＲ２（５）、第２番目のデータＲ２（２）と第６
番目のデータＲ２（６）、並びに、第３番目のデータＲ
２（３）および第７番目のデータＲ２（７）に対してバ
タフライ演算を行い、それらの演算結果を第０番目のデ
ータＦ（０）および第７番目のデータＦ（７）としてメ
モリに記憶させる。
ては、第０番目のデータＲ２（０）と第４番目のデータ
Ｒ２（４）、第１番目のデータＲ２（１）と第５番目の
データＲ２（５）、第２番目のデータＲ２（２）と第６
番目のデータＲ２（６）、並びに、第３番目のデータＲ
２（３）および第７番目のデータＲ２（７）に対してバ
タフライ演算を行い、それらの演算結果を第０番目のデ
ータＦ（０）および第７番目のデータＦ（７）としてメ
モリに記憶させる。
【００１２】次に、このようにして算出されたデータ
（ＦＦＴ演算されたデータ）Ｆ（０）乃至Ｆ（７）をデ
インタリーブ回路および誤り訂正回路９５に出力する。
（ＦＦＴ演算されたデータ）Ｆ（０）乃至Ｆ（７）をデ
インタリーブ回路および誤り訂正回路９５に出力する。
【００１３】このように、入力データまたは前段のバタ
フライ演算の演算結果をデータとして、１段で、８個の
データに対して４（８／２）回のバタフライ演算が行わ
れ、合計３（＝ｌｏｇ2（８））段のバタフライ演算が
行われる。
フライ演算の演算結果をデータとして、１段で、８個の
データに対して４（８／２）回のバタフライ演算が行わ
れ、合計３（＝ｌｏｇ2（８））段のバタフライ演算が
行われる。
【００１４】なお、Ｎ個のデータに対して（即ち、Ｎ点
の）ＦＦＴ演算を行う場合は、入力データまたは前段の
バタフライ演算の演算結果をデータとして、１段で、Ｎ
個のデータに対して（Ｎ／２）回のバタフライ演算が行
われ、合計Ｍ（＝ｌｏｇ2（Ｎ））段のバタフライ演算
が行われる。
の）ＦＦＴ演算を行う場合は、入力データまたは前段の
バタフライ演算の演算結果をデータとして、１段で、Ｎ
個のデータに対して（Ｎ／２）回のバタフライ演算が行
われ、合計Ｍ（＝ｌｏｇ2（Ｎ））段のバタフライ演算
が行われる。
【００１５】ＦＦＴ演算に時間間引き型のアルゴリズム
を利用した場合、バタフライ演算においては、２つのデ
ータＡ，Ｂのうちの一方のデータＢ（複素数）に対し
て、所定の複素数（回転演算子）Ｗk N（＝（ｅｘｐ（−
ｊ２πｋ／Ｎ））、Ｎは整数）を乗算した後、その演算
結果と、他方のデータＡ（複素数）との和（バタフライ
演算の演算結果Ｒ＝Ａ＋ＷkＢ）を計算する。
を利用した場合、バタフライ演算においては、２つのデ
ータＡ，Ｂのうちの一方のデータＢ（複素数）に対し
て、所定の複素数（回転演算子）Ｗk N（＝（ｅｘｐ（−
ｊ２πｋ／Ｎ））、Ｎは整数）を乗算した後、その演算
結果と、他方のデータＡ（複素数）との和（バタフライ
演算の演算結果Ｒ＝Ａ＋ＷkＢ）を計算する。
【００１６】このとき、第１段目のバタフライ演算の演
算結果Ｒの実数部のダイナミックレンジ（実数部の取り
うる値の範囲）および虚数部のダイナミックレンジは、
演算前のデータの実数部のダイナミックレンジおよび虚
数部のダイナミックレンジの（１＋２1/2）倍となる
（後述）。
算結果Ｒの実数部のダイナミックレンジ（実数部の取り
うる値の範囲）および虚数部のダイナミックレンジは、
演算前のデータの実数部のダイナミックレンジおよび虚
数部のダイナミックレンジの（１＋２1/2）倍となる
（後述）。
【００１７】さらに、ｉ段のバタフライ演算を行った後
のデータ（即ち、第ｉ段目のバタフライ演算の演算結
果）の実数部のダイナミックレンジおよび虚数部のダイ
ナミックレンジは、第１段目に入力されたデータの実数
部および虚数部のダイナミックレンジの２i-1（１＋２
1/2）倍となる（後述）。
のデータ（即ち、第ｉ段目のバタフライ演算の演算結
果）の実数部のダイナミックレンジおよび虚数部のダイ
ナミックレンジは、第１段目に入力されたデータの実数
部および虚数部のダイナミックレンジの２i-1（１＋２
1/2）倍となる（後述）。
【００１８】従って、Ｍ段のバタフライ演算を行った場
合、演算結果の実数部および虚数部のダイナミックレン
ジは、入力データの実数部のダイナミックレンジおよび
虚数部のダイナミックレンジの２M-1（１＋２1/2）倍と
なる。
合、演算結果の実数部および虚数部のダイナミックレン
ジは、入力データの実数部のダイナミックレンジおよび
虚数部のダイナミックレンジの２M-1（１＋２1/2）倍と
なる。
【００１９】このようなダイナミックレンジの全域のデ
ータを保持可能とするためには、入力データのビット数
よりビット数がＫ（ｌｏｇ2（２M-1（１＋２1/2））以
上の、最も小さい整数）個多いメモリを使用する必要が
ある。
ータを保持可能とするためには、入力データのビット数
よりビット数がＫ（ｌｏｇ2（２M-1（１＋２1/2））以
上の、最も小さい整数）個多いメモリを使用する必要が
ある。
【００２０】例えば、２，０４８点のＦＦＴ演算を行う
場合、１１（Ｍ＝１１＝ｌｏｇ2（２０４８））段のバ
タフライ演算が必要となるので、例えば入力データが８
ビットであると、１つのデータ（実数部または虚数部）
当たり２０（≧１９．３＝８＋ｌｏｇ2（２11-1（１＋
２1/2）））ビットのメモリが必要となる。
場合、１１（Ｍ＝１１＝ｌｏｇ2（２０４８））段のバ
タフライ演算が必要となるので、例えば入力データが８
ビットであると、１つのデータ（実数部または虚数部）
当たり２０（≧１９．３＝８＋ｌｏｇ2（２11-1（１＋
２1/2）））ビットのメモリが必要となる。
【００２１】
【発明が解決しようとする課題】しかしながら、このよ
うに、入力データのビット数よりビット数がＫ個多いメ
モリを使用した場合、最初の数段におけるデータのダイ
ナミックレンジは、メモリに記憶可能なデータのダイナ
ミックレンジより非常に狭いので、メモリの利用効率が
低くなるという問題を有している。
うに、入力データのビット数よりビット数がＫ個多いメ
モリを使用した場合、最初の数段におけるデータのダイ
ナミックレンジは、メモリに記憶可能なデータのダイナ
ミックレンジより非常に狭いので、メモリの利用効率が
低くなるという問題を有している。
【００２２】なお、メモリに記憶するデータのビット数
を予め小さく設定しておき、各段において、バタフライ
演算の演算結果のオーバフローの発生状況に対応して、
演算結果をＬＳＢ（Least Significant Bit）側にビッ
トシフトするか、あるいは、所定の値にクリップするこ
とにより、メモリに必要なビット数を低減させるととも
に、メモリの利用効率を高くすることが考えられるが、
演算結果のオーバフローを監視するための回路が必要と
なり、回路構成が煩雑になるとともに、コストが増加す
るという問題を有している。
を予め小さく設定しておき、各段において、バタフライ
演算の演算結果のオーバフローの発生状況に対応して、
演算結果をＬＳＢ（Least Significant Bit）側にビッ
トシフトするか、あるいは、所定の値にクリップするこ
とにより、メモリに必要なビット数を低減させるととも
に、メモリの利用効率を高くすることが考えられるが、
演算結果のオーバフローを監視するための回路が必要と
なり、回路構成が煩雑になるとともに、コストが増加す
るという問題を有している。
【００２３】本発明は、このように状況に鑑みてなされ
たもので、予め設定された段のバタフライ演算の演算結
果に対してビットシフト処理を行うようにして、オーバ
フローを監視するための回路を不要として、装置のコス
トを低くするものである。
たもので、予め設定された段のバタフライ演算の演算結
果に対してビットシフト処理を行うようにして、オーバ
フローを監視するための回路を不要として、装置のコス
トを低くするものである。
【００２４】
【課題を解決するための手段】請求項１に記載の演算方
法は、所定のビット数のデータに対してバタフライ演算
を行うステップと、バタフライ演算の演算結果のうち、
予め設定された段のバタフライ演算の演算結果に対し
て、ビットシフト処理を行うステップと、演算結果に対
して、クリップ処理を行うステップと、所定のビット数
のデータ、または、所定のビット数の演算結果を記憶部
に記憶させるステップとを備えることを特徴とする。
法は、所定のビット数のデータに対してバタフライ演算
を行うステップと、バタフライ演算の演算結果のうち、
予め設定された段のバタフライ演算の演算結果に対し
て、ビットシフト処理を行うステップと、演算結果に対
して、クリップ処理を行うステップと、所定のビット数
のデータ、または、所定のビット数の演算結果を記憶部
に記憶させるステップとを備えることを特徴とする。
【００２５】請求項４に記載の演算装置は、所定のビッ
ト数のデータに対してバタフライ演算を行う第１の演算
手段と、第１の演算手段の演算結果のうち、予め設定さ
れた段のバタフライ演算の演算結果に対して、ビットシ
フト処理を行う第２の演算手段と、演算結果に対して、
クリップ処理を行う第３の演算手段と、所定のビット数
のデータ、または、所定のビット数の演算結果を記憶す
る記憶手段とを備えることを特徴とする。
ト数のデータに対してバタフライ演算を行う第１の演算
手段と、第１の演算手段の演算結果のうち、予め設定さ
れた段のバタフライ演算の演算結果に対して、ビットシ
フト処理を行う第２の演算手段と、演算結果に対して、
クリップ処理を行う第３の演算手段と、所定のビット数
のデータ、または、所定のビット数の演算結果を記憶す
る記憶手段とを備えることを特徴とする。
【００２６】請求項１に記載の演算方法においては、所
定のビット数のデータに対してバタフライ演算を行い、
バタフライ演算の演算結果のうち、予め設定された段の
バタフライ演算の演算結果に対して、ビットシフト処理
を行い、演算結果に対して、クリップ処理を行い、所定
のビット数のデータ、または、所定のビット数の演算結
果を記憶部に記憶させる。
定のビット数のデータに対してバタフライ演算を行い、
バタフライ演算の演算結果のうち、予め設定された段の
バタフライ演算の演算結果に対して、ビットシフト処理
を行い、演算結果に対して、クリップ処理を行い、所定
のビット数のデータ、または、所定のビット数の演算結
果を記憶部に記憶させる。
【００２７】請求項４に記載の演算装置においては、第
１の演算手段は、所定のビット数のデータに対してバタ
フライ演算を行い、第２の演算手段は、第１の演算手段
の演算結果のうち、予め設定された段のバタフライ演算
の演算結果に対して、ビットシフト処理を行い、第３の
演算手段は、演算結果に対して、クリップ処理を行い、
記憶手段は、所定のビット数のデータ、または、所定の
ビット数の演算結果を記憶する。
１の演算手段は、所定のビット数のデータに対してバタ
フライ演算を行い、第２の演算手段は、第１の演算手段
の演算結果のうち、予め設定された段のバタフライ演算
の演算結果に対して、ビットシフト処理を行い、第３の
演算手段は、演算結果に対して、クリップ処理を行い、
記憶手段は、所定のビット数のデータ、または、所定の
ビット数の演算結果を記憶する。
【００２８】
【発明の実施の形態】図１は、本発明の演算装置の実施
例の構成を示している。本実施例は、例えば、図５の受
信装置におけるＦＦＴ回路９４の代わりに利用されるＦ
ＦＴ演算装置である。
例の構成を示している。本実施例は、例えば、図５の受
信装置におけるＦＦＴ回路９４の代わりに利用されるＦ
ＦＴ演算装置である。
【００２９】この実施例は、２，０４８点の、８ビット
の入力データに対して、１データあたり１０ビットのメ
モリ（記憶領域）を利用して、１１段のバタフライ演算
を行うようになされている。
の入力データに対して、１データあたり１０ビットのメ
モリ（記憶領域）を利用して、１１段のバタフライ演算
を行うようになされている。
【００３０】入力バッファ１は、所定の回路（例えば、
図５のＡ／Ｄ変換器９３）より供給されたデータ（予め
ビット逆順に並べ換えられているデータ）を一時的に記
憶するようになされている。例えば、入力バッファ１
は、ＯＦＤＭ方式でＱＰＳＫ変調またはＱＡＭ（Quadra
ture Amplitude Modulation）変調されたデータを受け
取り、記憶する。
図５のＡ／Ｄ変換器９３）より供給されたデータ（予め
ビット逆順に並べ換えられているデータ）を一時的に記
憶するようになされている。例えば、入力バッファ１
は、ＯＦＤＭ方式でＱＰＳＫ変調またはＱＡＭ（Quadra
ture Amplitude Modulation）変調されたデータを受け
取り、記憶する。
【００３１】セレクタ２は、入力バッファ１から２つの
データＡ，Ｂを読み出し、演算回路３に出力するように
なされている。
データＡ，Ｂを読み出し、演算回路３に出力するように
なされている。
【００３２】また、セレクタ２は、メモリ４（記憶手
段）より２つのデータＡ，Ｂの実数部と虚数部をそれぞ
れ読み出し、それらのデータを演算回路３に出力するよ
うになされている。
段）より２つのデータＡ，Ｂの実数部と虚数部をそれぞ
れ読み出し、それらのデータを演算回路３に出力するよ
うになされている。
【００３３】メモリ４は、処理途中のデータ（１０ビッ
トの実数部（即ち、区間［−５１２，５１１］における
値）と１０ビットの虚数部）を記憶するようになされて
いる。
トの実数部（即ち、区間［−５１２，５１１］における
値）と１０ビットの虚数部）を記憶するようになされて
いる。
【００３４】演算回路３のバタフライ演算部２１（第１
の演算手段）は、１０ビットのビット幅でデータＡ，Ｂ
をセレクタ２より供給され、内蔵するＲＯＭに記憶され
ている回転演算子データＷk（上述のＷk N＝ｅｘｐ（−
ｊ２πｋ／Ｎ））を適宜読み出し、そのデータＷkを利
用して、２つのデータＡ，Ｂに対してバタフライ演算
（Ａ＋ＷkＢ）を行い、１２ビットのビット幅で演算結
果をビットシフト処理部２２（第２の演算手段）に出力
するようになされている。
の演算手段）は、１０ビットのビット幅でデータＡ，Ｂ
をセレクタ２より供給され、内蔵するＲＯＭに記憶され
ている回転演算子データＷk（上述のＷk N＝ｅｘｐ（−
ｊ２πｋ／Ｎ））を適宜読み出し、そのデータＷkを利
用して、２つのデータＡ，Ｂに対してバタフライ演算
（Ａ＋ＷkＢ）を行い、１２ビットのビット幅で演算結
果をビットシフト処理部２２（第２の演算手段）に出力
するようになされている。
【００３５】演算回路３のビットシフト処理部２２は、
第５段目のバタフライ演算、第７段目のバタフライ演
算、および、第１０段目のバタフライ演算の演算結果
（１２ビット）の符号ビット以外の下位１１ビットを、
ＬＳＢ側に１ビットだけビットシフトさせた後、処理後
の演算結果をクリップ処理部２３（第３の演算手段）に
出力するようになされている。
第５段目のバタフライ演算、第７段目のバタフライ演
算、および、第１０段目のバタフライ演算の演算結果
（１２ビット）の符号ビット以外の下位１１ビットを、
ＬＳＢ側に１ビットだけビットシフトさせた後、処理後
の演算結果をクリップ処理部２３（第３の演算手段）に
出力するようになされている。
【００３６】なお、ビットシフト処理部２２が、処理前
の演算結果の端数の値に応じて、１０進数における四捨
五入、切り捨て、切り上げなどの操作を行って、ビット
シフト処理後のＬＳＢの値を算出するようにしてもよ
い。
の演算結果の端数の値に応じて、１０進数における四捨
五入、切り捨て、切り上げなどの操作を行って、ビット
シフト処理後のＬＳＢの値を算出するようにしてもよ
い。
【００３７】演算回路３のクリップ処理部２３は、供給
された１２ビットの演算結果の値が５１２（＝２10／
２）以上である場合、その値を５１１に変更し、その値
が−５１２より小さい場合、その値を−５１２に変更す
るようになされている。
された１２ビットの演算結果の値が５１２（＝２10／
２）以上である場合、その値を５１１に変更し、その値
が−５１２より小さい場合、その値を−５１２に変更す
るようになされている。
【００３８】セレクタ５は、演算回路３により演算され
た２つのデータ（演算結果）を、演算前の２つのデータ
が格納されていたメモリ４のアドレスにそれぞれ記憶さ
せるようになされている。
た２つのデータ（演算結果）を、演算前の２つのデータ
が格納されていたメモリ４のアドレスにそれぞれ記憶さ
せるようになされている。
【００３９】また、セレクタ５は、演算回路３より供給
された、第１１段目のバタフライ演算の演算結果を、出
力バッファ６に出力するようになされている。
された、第１１段目のバタフライ演算の演算結果を、出
力バッファ６に出力するようになされている。
【００４０】出力バッファ６は、セレクタ５より供給さ
れたデータ（演算結果）を一時的に記憶し、所定の回路
（例えば、図５のデインタリーブ回路および誤り訂正回
路９５）に出力するようになされている。なお、出力バ
ッファ６は、セレクタ５より供給されたデータを、後段
の回路における信号レベルに対応して、例えばＭＳＢ
（Most Significant Bit）側に３ビットだけビットシフ
トした後、出力することができる。
れたデータ（演算結果）を一時的に記憶し、所定の回路
（例えば、図５のデインタリーブ回路および誤り訂正回
路９５）に出力するようになされている。なお、出力バ
ッファ６は、セレクタ５より供給されたデータを、後段
の回路における信号レベルに対応して、例えばＭＳＢ
（Most Significant Bit）側に３ビットだけビットシフ
トした後、出力することができる。
【００４１】次に、図２のフローチャートを参照して、
本実施例の動作について説明する。
本実施例の動作について説明する。
【００４２】最初に、ステップＳ１においては、入力バ
ッファ１は、所定の回路（例えば、図５のＡ／Ｄ変換器
９３）から、例えばＯＦＤＭ方式でＤＱＰＳＫ変調され
た２，０４８個のデータを受け取る。
ッファ１は、所定の回路（例えば、図５のＡ／Ｄ変換器
９３）から、例えばＯＦＤＭ方式でＤＱＰＳＫ変調され
た２，０４８個のデータを受け取る。
【００４３】ステップＳ２においては、セレクタ２は、
入力バッファ１（第１段目のバタフライ演算の場合）ま
たはメモリ４（第２段目乃至第１１番段目のバタフライ
演算の場合）から、２，０４８個のデータのうちの所定
の２つのデータを読み出し、それらのデータを演算回路
３のバタフライ演算部２１に出力する。
入力バッファ１（第１段目のバタフライ演算の場合）ま
たはメモリ４（第２段目乃至第１１番段目のバタフライ
演算の場合）から、２，０４８個のデータのうちの所定
の２つのデータを読み出し、それらのデータを演算回路
３のバタフライ演算部２１に出力する。
【００４４】ステップＳ３において、バタフライ演算部
２１は、供給された２つのデータＡ，Ｂに対してバタフ
ライ演算（Ａ＋ＷkＢ）を行い、２つの演算結果をビッ
トシフト処理部２２に出力する。
２１は、供給された２つのデータＡ，Ｂに対してバタフ
ライ演算（Ａ＋ＷkＢ）を行い、２つの演算結果をビッ
トシフト処理部２２に出力する。
【００４５】このとき、図３に示すように、供給された
２つのデータＡ，Ｂの実数部のダイナミックレンジおよ
び虚数部のダイナミックレンジが区間［−ａ，ａ］であ
る（即ち、データＡ，Ｂ（複素数）のダイナミックレン
ジは、複素平面の原点を中心として、１辺が２ａの正方
形の領域）とすると、回転演算子Ｗkは、原点を中心と
して、所定の角度だけ位置を回転させる演算子であるの
で、バタフライ演算における回転演算子ＷkとＢの乗算
の結果ＷkＢの実数部のダイナミックレンジおよび虚数
部のダイナミックレンジは、区間［−２1/2ａ，２
1/2ａ］となる。
２つのデータＡ，Ｂの実数部のダイナミックレンジおよ
び虚数部のダイナミックレンジが区間［−ａ，ａ］であ
る（即ち、データＡ，Ｂ（複素数）のダイナミックレン
ジは、複素平面の原点を中心として、１辺が２ａの正方
形の領域）とすると、回転演算子Ｗkは、原点を中心と
して、所定の角度だけ位置を回転させる演算子であるの
で、バタフライ演算における回転演算子ＷkとＢの乗算
の結果ＷkＢの実数部のダイナミックレンジおよび虚数
部のダイナミックレンジは、区間［−２1/2ａ，２
1/2ａ］となる。
【００４６】さらに、ＷkＢとＡの和、即ちバタフライ
演算の演算結果の実数部のダイナミックレンジおよび虚
数部のダイナミックレンジは、区間［−（１＋２1/2）
ａ，（１＋２1/2）ａ］となる。
演算の演算結果の実数部のダイナミックレンジおよび虚
数部のダイナミックレンジは、区間［−（１＋２1/2）
ａ，（１＋２1/2）ａ］となる。
【００４７】例えば、データＡ，Ｂの値が、Ａ＝ａ＋ｊ
・ａ、Ｂ＝ａ＋ｊ・ａであり、回転演算子Ｗkが、Ｗk＝
２-1/2−ｊ・２-1/2である場合、Ｗk・Ｂは、２1/2ａ＋
ｊ・０となり、さらに、Ａ＋ＷkＢは、（１＋２1/2）ａ
＋ｊ・ａとなる。このように、この場合の演算結果Ａ＋
ＷkＢの実数部の値（１＋２1/2）ａは、ダイナミックレ
ンジ［−（１＋２1/2）ａ，（１＋２1/2）ａ］の上限値
となる。
・ａ、Ｂ＝ａ＋ｊ・ａであり、回転演算子Ｗkが、Ｗk＝
２-1/2−ｊ・２-1/2である場合、Ｗk・Ｂは、２1/2ａ＋
ｊ・０となり、さらに、Ａ＋ＷkＢは、（１＋２1/2）ａ
＋ｊ・ａとなる。このように、この場合の演算結果Ａ＋
ＷkＢの実数部の値（１＋２1/2）ａは、ダイナミックレ
ンジ［−（１＋２1/2）ａ，（１＋２1/2）ａ］の上限値
となる。
【００４８】なお、実数部および虚数部のダイナミック
レンジが区間［−ａ，ａ］であるデータに対して所定の
ｎ段（ｎ＞１）のバタフライ演算を行う場合において
は、第１段乃至第（ｎ−１）段において、値が１である
回転演算子Ｗkでバタフライ演算を行い（第（ｎ−１）
段の演算結果の実数部および虚数部のダイナミックレン
ジは、区間［−２n-1ａ，２n-1ａ］となる）、第ｎ段に
おいて、例えば値が２-1 /2−ｊ・２-1/2である回転演算
子Ｗkでバタフライ演算を行うと、演算結果の実数部お
よび虚数部のダイナミックレンジの上限値（２n-1（１
＋２1/2）ａ）および下限値（−２n-1（１＋２1/2）
ａ）が発生する。
レンジが区間［−ａ，ａ］であるデータに対して所定の
ｎ段（ｎ＞１）のバタフライ演算を行う場合において
は、第１段乃至第（ｎ−１）段において、値が１である
回転演算子Ｗkでバタフライ演算を行い（第（ｎ−１）
段の演算結果の実数部および虚数部のダイナミックレン
ジは、区間［−２n-1ａ，２n-1ａ］となる）、第ｎ段に
おいて、例えば値が２-1 /2−ｊ・２-1/2である回転演算
子Ｗkでバタフライ演算を行うと、演算結果の実数部お
よび虚数部のダイナミックレンジの上限値（２n-1（１
＋２1/2）ａ）および下限値（−２n-1（１＋２1/2）
ａ）が発生する。
【００４９】即ち、実数部および虚数部のダイナミック
レンジが区間［−ａ，ａ］であるデータに対して第ｎ段
のバタフライ演算を行うと、第ｎ段目のバタフライ演算
の演算結果の実数部および虚数部のダイナミックレンジ
は、区間［−２n-1（１＋２1 /2）ａ，２n-1（１＋
２1/2）ａ］となる。
レンジが区間［−ａ，ａ］であるデータに対して第ｎ段
のバタフライ演算を行うと、第ｎ段目のバタフライ演算
の演算結果の実数部および虚数部のダイナミックレンジ
は、区間［−２n-1（１＋２1 /2）ａ，２n-1（１＋
２1/2）ａ］となる。
【００５０】次に、ステップＳ４において、ビットシフ
ト処理部２２は、今のバタフライ演算の段数が、第５
段、第７段、および、第１０段のいずれかであるか否か
を判断し、今のバタフライ演算の段数が、第５段、第７
段、および、第１０段のいずれかであると判断した場
合、ステップＳ５に進み、ビットシフト処理を行う。
ト処理部２２は、今のバタフライ演算の段数が、第５
段、第７段、および、第１０段のいずれかであるか否か
を判断し、今のバタフライ演算の段数が、第５段、第７
段、および、第１０段のいずれかであると判断した場
合、ステップＳ５に進み、ビットシフト処理を行う。
【００５１】ステップＳ５において、ビットシフト処理
部２２は、バタフライ演算部２１より供給された演算結
果を、ＬＳＢ側に１ビットだけビットシフトし、演算結
果の絶対値を小さくする。そして、ビットシフト処理部
２２は、その演算結果をクリップ処理部２３に出力す
る。
部２２は、バタフライ演算部２１より供給された演算結
果を、ＬＳＢ側に１ビットだけビットシフトし、演算結
果の絶対値を小さくする。そして、ビットシフト処理部
２２は、その演算結果をクリップ処理部２３に出力す
る。
【００５２】一方、ステップＳ４において、今のバタフ
ライ演算の段数が、第５段、第７段、および、第１０段
のいずれでもないと判断された場合、ステップＳ５をス
キップし、ビットシフト処理部２２は、何もせずに、バ
タフライ演算部２１より供給された演算結果をクリップ
処理部２３に出力する。
ライ演算の段数が、第５段、第７段、および、第１０段
のいずれでもないと判断された場合、ステップＳ５をス
キップし、ビットシフト処理部２２は、何もせずに、バ
タフライ演算部２１より供給された演算結果をクリップ
処理部２３に出力する。
【００５３】即ち、図４に示すように、ビットシフト処
理部２２は、全１１段のバタフライ演算のうち、第５段
目、第７段目、および、第１０段目のバタフライ演算の
すべての演算結果に対してビットシフトを行い、データ
のダイナミックレンジを１／２に圧縮する。
理部２２は、全１１段のバタフライ演算のうち、第５段
目、第７段目、および、第１０段目のバタフライ演算の
すべての演算結果に対してビットシフトを行い、データ
のダイナミックレンジを１／２に圧縮する。
【００５４】なお、本実施例における実際のデータ（実
数部または虚数部）（振幅の分布がガウス分布（標準偏
差をダイナミックレンジの１／８とする）であると仮定
したＯＦＤＭ方式でＱＰＳＫ変調されたデータ）の値の
分布を予めシミュレーションした結果によれば、値が分
布する幅は、第１段目のバタフライ演算により、約１．
５倍に拡がり、第１段目および第２段目のバタフライ演
算により、約２．２倍に拡がる。さらに、値が分布する
幅は、第１段目乃至第３段目のバタフライ演算により、
約３．２倍に拡がり、第１段目乃至第４段目のバタフラ
イ演算により、約４．５倍に拡がる。そして、１１段の
バタフライ演算により、値が分布する幅は、約１３．７
倍に拡がる。
数部または虚数部）（振幅の分布がガウス分布（標準偏
差をダイナミックレンジの１／８とする）であると仮定
したＯＦＤＭ方式でＱＰＳＫ変調されたデータ）の値の
分布を予めシミュレーションした結果によれば、値が分
布する幅は、第１段目のバタフライ演算により、約１．
５倍に拡がり、第１段目および第２段目のバタフライ演
算により、約２．２倍に拡がる。さらに、値が分布する
幅は、第１段目乃至第３段目のバタフライ演算により、
約３．２倍に拡がり、第１段目乃至第４段目のバタフラ
イ演算により、約４．５倍に拡がる。そして、１１段の
バタフライ演算により、値が分布する幅は、約１３．７
倍に拡がる。
【００５５】このように、実際のデータの値の分布の幅
は、ダイナミックレンジより狭い。ただし、入力された
データ（バタフライ演算を行う前のデータ）の実数部お
よび虚数部の値の実際の分布の幅は、データの変調方法
に応じて変化する。
は、ダイナミックレンジより狭い。ただし、入力された
データ（バタフライ演算を行う前のデータ）の実数部お
よび虚数部の値の実際の分布の幅は、データの変調方法
に応じて変化する。
【００５６】このシミュレーションの結果に基づいて、
本実施例の装置においては、データの実数部または虚数
部の値が、５１２以上または−５１３以下になる確率が
大きくなる第５段目のバタフライ演算の演算結果に対し
て、最初のビットシフト処理を行い、データのダイナミ
ックレンジを１／２に圧縮し、次にデータの実数部また
は虚数部の値が、５１２以上または−５１３以下になる
確率が大きくなる第７段目のバタフライ演算の演算結果
に対して、第２回目のビットシフト処理を行い、さら
に、第１０段目のバタフライ演算の演算結果に対して、
第３回目のビットシフト処理を行い、データのダイナミ
ックレンジを１／２に圧縮するようにしている。
本実施例の装置においては、データの実数部または虚数
部の値が、５１２以上または−５１３以下になる確率が
大きくなる第５段目のバタフライ演算の演算結果に対し
て、最初のビットシフト処理を行い、データのダイナミ
ックレンジを１／２に圧縮し、次にデータの実数部また
は虚数部の値が、５１２以上または−５１３以下になる
確率が大きくなる第７段目のバタフライ演算の演算結果
に対して、第２回目のビットシフト処理を行い、さら
に、第１０段目のバタフライ演算の演算結果に対して、
第３回目のビットシフト処理を行い、データのダイナミ
ックレンジを１／２に圧縮するようにしている。
【００５７】次に、ステップＳ６において、クリップ処
理部２３は、ビットシフト処理部２２より供給された演
算結果の値が５１２以上であるか否かを判断するととも
に、演算結果の値が−５１２より小さいか否かを判断
し、演算結果の値が５１２以上であると判断した場合、
または、演算結果の値が−５１２より小さいと判断した
場合、ステップＳ７に進む。
理部２３は、ビットシフト処理部２２より供給された演
算結果の値が５１２以上であるか否かを判断するととも
に、演算結果の値が−５１２より小さいか否かを判断
し、演算結果の値が５１２以上であると判断した場合、
または、演算結果の値が−５１２より小さいと判断した
場合、ステップＳ７に進む。
【００５８】ステップＳ７において、クリップ処理部２
３は、演算結果の値が５１２以上である場合、その演算
結果の値を５１１に変更し、演算結果の値が−５１２よ
り小さい場合、その演算結果の値を−５１２に変更した
後、それらの演算結果をセレクタ５に出力する。
３は、演算結果の値が５１２以上である場合、その演算
結果の値を５１１に変更し、演算結果の値が−５１２よ
り小さい場合、その演算結果の値を−５１２に変更した
後、それらの演算結果をセレクタ５に出力する。
【００５９】一方、ステップＳ６において、演算結果の
値が５１２より小さく、かつ、−５１２以上であると判
断した場合、ステップＳ７をスキップし、クリップ処理
部２３は、何もせずに、演算結果をセレクタ５に出力す
る。
値が５１２より小さく、かつ、−５１２以上であると判
断した場合、ステップＳ７をスキップし、クリップ処理
部２３は、何もせずに、演算結果をセレクタ５に出力す
る。
【００６０】なお、クリップ処理部２３は、１２ビット
の演算結果を、１０ビットに変換した後（１２ビットの
データのうち下位９ビットの値を、１０ビットのデータ
の下位９ビットの値とし、１２ビットのデータの符号ビ
ットの値を、１０ビットのデータの符号データの値とし
た後）、セレクタ５に出力する。
の演算結果を、１０ビットに変換した後（１２ビットの
データのうち下位９ビットの値を、１０ビットのデータ
の下位９ビットの値とし、１２ビットのデータの符号ビ
ットの値を、１０ビットのデータの符号データの値とし
た後）、セレクタ５に出力する。
【００６１】また、上述のシミュレーションの結果によ
れば、本実施例においては、第５段目、第７段目、およ
び第１０段目以外のバタフライ演算においては、演算結
果が５１２以上または−５１３以下になる確率が小さい
ので、５１２以上または−５１３以下になったデータ
（実数部または虚数部）に対してクリップ処理だけを行
い、すべてのデータを、区間［−５１２，５１１］の値
にしている。
れば、本実施例においては、第５段目、第７段目、およ
び第１０段目以外のバタフライ演算においては、演算結
果が５１２以上または−５１３以下になる確率が小さい
ので、５１２以上または−５１３以下になったデータ
（実数部または虚数部）に対してクリップ処理だけを行
い、すべてのデータを、区間［−５１２，５１１］の値
にしている。
【００６２】なお、上述のビットシフト処理を行うこと
により切り捨て誤差が発生し、クリップ処理を行うこと
により歪み誤差が発生するが、上述のシミュレーション
の結果によれば、実用上、必要とされる演算精度は確保
されているので、特に問題は生じない。
により切り捨て誤差が発生し、クリップ処理を行うこと
により歪み誤差が発生するが、上述のシミュレーション
の結果によれば、実用上、必要とされる演算精度は確保
されているので、特に問題は生じない。
【００６３】次に、ステップＳ８において、セレクタ５
は、演算回路３のクリップ処理部２３より供給された演
算結果を、メモリ４の、セレクタ２がデータを読み出し
たアドレス（第１段目乃至第１０段目のバタフライ演算
の場合）、または、出力バッファ６（第１１段目のバタ
フライ演算の場合）に記憶させる。
は、演算回路３のクリップ処理部２３より供給された演
算結果を、メモリ４の、セレクタ２がデータを読み出し
たアドレス（第１段目乃至第１０段目のバタフライ演算
の場合）、または、出力バッファ６（第１１段目のバタ
フライ演算の場合）に記憶させる。
【００６４】そして、ステップＳ９において、演算回路
３は、今の段において、すべてのデータに対してバタフ
ライ演算を行ったか否かを判断し、まだ、バタフライ演
算を行っていないデータが残っている場合、ステップＳ
２に戻り、それらのデータに対してバタフライ演算を行
う。
３は、今の段において、すべてのデータに対してバタフ
ライ演算を行ったか否かを判断し、まだ、バタフライ演
算を行っていないデータが残っている場合、ステップＳ
２に戻り、それらのデータに対してバタフライ演算を行
う。
【００６５】一方、今の段において、すべてのデータに
対してバタフライ演算を行った場合、ステップＳ１０に
進む。
対してバタフライ演算を行った場合、ステップＳ１０に
進む。
【００６６】そして、ステップＳ１０において、演算回
路３は、第１１段目のバタフライ演算が終了したか否か
（即ち、全１１段のバタフライ演算が終了したか否か）
を判断し、第１１段目のバタフライ演算が終了していな
いと判断した場合、ステップＳ２に戻り、次の段のバタ
フライ演算を行う。
路３は、第１１段目のバタフライ演算が終了したか否か
（即ち、全１１段のバタフライ演算が終了したか否か）
を判断し、第１１段目のバタフライ演算が終了していな
いと判断した場合、ステップＳ２に戻り、次の段のバタ
フライ演算を行う。
【００６７】一方、第１１段目のバタフライ演算が終了
したと判断した場合、ステップＳ１１に進み、出力バッ
ファ６は、１１段のバタフライ演算を行った後のデータ
（演算結果）を、所定の回路（例えば、図５のデインタ
リーブ回路および誤り訂正回路９５）に出力する。
したと判断した場合、ステップＳ１１に進み、出力バッ
ファ６は、１１段のバタフライ演算を行った後のデータ
（演算結果）を、所定の回路（例えば、図５のデインタ
リーブ回路および誤り訂正回路９５）に出力する。
【００６８】以上のように、１１段のバタフライ演算の
うち、第５段目、第７段目、および第１０段目のバタフ
ライ演算の演算結果に対してビットシフト処理を行うこ
とにより、１データ（実数部または虚数部）あたり１０
ビットのメモリ（記憶領域）で、２，０４８点の、８ビ
ットの入力データに対するＦＦＴ演算を行う。
うち、第５段目、第７段目、および第１０段目のバタフ
ライ演算の演算結果に対してビットシフト処理を行うこ
とにより、１データ（実数部または虚数部）あたり１０
ビットのメモリ（記憶領域）で、２，０４８点の、８ビ
ットの入力データに対するＦＦＴ演算を行う。
【００６９】なお、本実施例においては、２，０４８点
のＦＦＴ演算が行われるが、データ数は、２，０４８点
に限定されるものではなく、装置の構成を変更すること
により、他のデータ数のＦＦＴ演算を行うことができ
る。なお、その場合、ビットシフト処理を行う段は、上
述のシミュレーションにより簡単に算出することができ
る。
のＦＦＴ演算が行われるが、データ数は、２，０４８点
に限定されるものではなく、装置の構成を変更すること
により、他のデータ数のＦＦＴ演算を行うことができ
る。なお、その場合、ビットシフト処理を行う段は、上
述のシミュレーションにより簡単に算出することができ
る。
【００７０】また、上記実施例においては、ＦＦＴ演算
を行っているが、使用する回転演算子の順番を変更する
ことにより、ＩＦＦＴ（Inverse FFT）演算を行うこと
ができる。そして、そのようなＩＦＦＴ演算を行う装置
を、上述の受信装置に変調信号を送信する送信装置にお
いて、所定の信号をＯＦＤＭ方式で変調するときに利用
することができる。
を行っているが、使用する回転演算子の順番を変更する
ことにより、ＩＦＦＴ（Inverse FFT）演算を行うこと
ができる。そして、そのようなＩＦＦＴ演算を行う装置
を、上述の受信装置に変調信号を送信する送信装置にお
いて、所定の信号をＯＦＤＭ方式で変調するときに利用
することができる。
【００７１】
【発明の効果】以上のごとく、請求項１に記載の演算方
法および請求項４に記載の演算装置によれば、所定のビ
ット数のデータに対してバタフライ演算を行い、予め設
定された段のバタフライ演算の演算結果に対して、ビッ
トシフト処理を行うようにしたので、オーバフローを監
視するための回路などを設けることなく、１データあた
りのビット数を少なくしてＦＦＴ演算を行うことがで
き、装置のコストを低減することができる。
法および請求項４に記載の演算装置によれば、所定のビ
ット数のデータに対してバタフライ演算を行い、予め設
定された段のバタフライ演算の演算結果に対して、ビッ
トシフト処理を行うようにしたので、オーバフローを監
視するための回路などを設けることなく、１データあた
りのビット数を少なくしてＦＦＴ演算を行うことがで
き、装置のコストを低減することができる。
【図１】本発明の演算装置の一実施例の構成を示すブロ
ック図である。
ック図である。
【図２】図１の実施例の動作を説明するフローチャート
である。
である。
【図３】バタフライ演算における乗算の結果のダイナミ
ックレンジの一例を示す図である。
ックレンジの一例を示す図である。
【図４】図１の実施例のシグナルフローを説明する図で
ある。
ある。
【図５】ＤＡＢの受信装置の一構成例を示すブロック図
である。
である。
【図６】ＦＦＴのシグナルフローの一例を説明する図で
ある。
ある。
１ 入力バッファ， ２ セレクタ， ３ 演算回路，
４ メモリ， ５セレクタ， ６ 出力バッファ，
２１ バタフライ演算部， ２２ ビットシフト処理
部， ２３ クリップ処理部， ９１ アンテナ， ９
２ チューナ，９３ Ａ／Ｄ変換器， ９４ ＦＦＴ回
路， ９５ デインタリーブ回路および誤り訂正回路，
９６ 復号化回路， ９７，９８ スピーカ， ９９
付加データ出力回路
４ メモリ， ５セレクタ， ６ 出力バッファ，
２１ バタフライ演算部， ２２ ビットシフト処理
部， ２３ クリップ処理部， ９１ アンテナ， ９
２ チューナ，９３ Ａ／Ｄ変換器， ９４ ＦＦＴ回
路， ９５ デインタリーブ回路および誤り訂正回路，
９６ 復号化回路， ９７，９８ スピーカ， ９９
付加データ出力回路
Claims (4)
- 【請求項１】 所定のビット数のデータに対してバタフ
ライ演算を行うステップと、 前記バタフライ演算の演算結果のうち、予め設定された
段のバタフライ演算の演算結果に対して、ビットシフト
処理を行うステップと、 前記演算結果に対して、クリップ処理を行うステップ
と、 前記所定のビット数のデータ、または、前記所定のビッ
ト数の演算結果を記憶部に記憶させるステップとを備え
ることを特徴とする演算方法。 - 【請求項２】 ２，０４８点のＦＦＴ演算における第５
段目、第７段目、および、第１０段目のバタフライ演算
の演算結果に対してビットシフト処理を行うことを特徴
する請求項１に記載の演算方法。 - 【請求項３】 ＤＡＢ方式の放送を受信する受信装置に
利用されることを特徴とする請求項２に記載の演算方
法。 - 【請求項４】 所定のビット数のデータに対してバタフ
ライ演算を行う第１の演算手段と、 前記第１の演算手段の演算結果のうち、予め設定された
段のバタフライ演算の演算結果に対して、ビットシフト
処理を行う第２の演算手段と、 前記演算結果に対して、クリップ処理を行う第３の演算
手段と、 前記所定のビット数のデータ、または、前記所定のビッ
ト数の演算結果を記憶する記憶手段とを備えることを特
徴とする演算装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20154696A JP3791561B2 (ja) | 1996-07-31 | 1996-07-31 | 演算方法および演算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20154696A JP3791561B2 (ja) | 1996-07-31 | 1996-07-31 | 演算方法および演算装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1049516A true JPH1049516A (ja) | 1998-02-20 |
| JP3791561B2 JP3791561B2 (ja) | 2006-06-28 |
Family
ID=16442852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20154696A Expired - Fee Related JP3791561B2 (ja) | 1996-07-31 | 1996-07-31 | 演算方法および演算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3791561B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002111626A (ja) * | 2000-07-24 | 2002-04-12 | Sharp Corp | Ｏｆｄｍ復調装置 |
| JP2007535847A (ja) * | 2004-04-30 | 2007-12-06 | アナログ デバイス，ビー．ブイ． | マルチキャリア変調システムにおける改善 |
| JP2010261736A (ja) * | 2009-04-30 | 2010-11-18 | Mitsubishi Electric Corp | レーダ信号処理装置 |
-
1996
- 1996-07-31 JP JP20154696A patent/JP3791561B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002111626A (ja) * | 2000-07-24 | 2002-04-12 | Sharp Corp | Ｏｆｄｍ復調装置 |
| JP2007535847A (ja) * | 2004-04-30 | 2007-12-06 | アナログ デバイス，ビー．ブイ． | マルチキャリア変調システムにおける改善 |
| JP4685860B2 (ja) * | 2004-04-30 | 2011-05-18 | アナログ デバイス，ビー．ブイ． | マルチキャリア変調システムにおける改善 |
| JP2010261736A (ja) * | 2009-04-30 | 2010-11-18 | Mitsubishi Electric Corp | レーダ信号処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3791561B2 (ja) | 2006-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3821316B2 (ja) | 演算装置および方法 | |
| CN102158454B (zh) | 多载波数据传输系统中的ofdm生成装置 | |
| JP2628327B2 (ja) | 特に、移動運搬具間および移動運搬具へのディジタル通信の方法と設備 | |
| US5610908A (en) | Digital signal transmission system using frequency division multiplex | |
| US8102791B2 (en) | Interleaver address generation in turbo decoders for mobile multimedia multicast system communication systems | |
| EP0855657B1 (en) | Fast fourier transforming apparatus and method | |
| US6747946B1 (en) | Method and apparatus for transmitting orthogonal-multi-carrier signal | |
| JP2000353969A (ja) | デジタル音声放送の受信機 | |
| KR101412646B1 (ko) | 고속 푸리에 변환 회로 및 고속 푸리에 변환 방법 | |
| US20020064173A1 (en) | Broadcasting apparatus using OFDM modulation method | |
| KR20060021479A (ko) | 가변 포인트 ｉｆｆｔ／ｆｆｔ 방법 및 장치 | |
| US20140211887A1 (en) | Apparatus and method for supporting time-quadrature amplitude modulation in a wireless communication system | |
| JP3791561B2 (ja) | 演算方法および演算装置 | |
| US7864874B2 (en) | OFDM communications system employing crest factor reduction with ISI control | |
| KR20080077996A (ko) | 다중 반송파 신호를 수신하기 위한 방법, 대응하는 송신 방법, 수신기 및 송신기 | |
| WO2002049251A1 (fr) | Dispositif et procédé de réception | |
| US6563865B1 (en) | Communication apparatus | |
| JPH11289313A (ja) | 複素演算処理回路 | |
| JPH11110370A (ja) | 高速フーリエ変換装置および方法、可変ビットリバース回路、逆高速フーリエ変換装置および方法、並びにｏｆｄｍ受信および送信装置 | |
| JP2001186104A (ja) | 直交マルチキャリア信号伝送装置、直交マルチキャリア信号の伝送方法 | |
| JPH10207499A (ja) | Ｄａｂ受信機のダイナミックレンジ制御方法 | |
| JP2769459B2 (ja) | Ｏｆｄｍ送信装置及びｏｆｄｍ受信装置 | |
| US20060253511A1 (en) | RF broadcasting employing sinusoidal-cosine wave generation with plural look-up tables | |
| JP3183791B2 (ja) | ディジタル信号処理装置とこれを用いたディジタル信号変調装置 | |
| JP3541526B2 (ja) | 周波数分割多重信号生成方法及び復号方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050803 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050808 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050930 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060315 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060328 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090414 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |