JPH1049486A - ネットワーク・デバイスのための管理通信バス - Google Patents

Abstract

(57)【要約】 【課題】 ネットワーク・システムにおけるネットワー
ク・デバイスの管理を可能にする。 【解決手段】 バス（１０２）は、アービトレーショ
ン、スレーブ識別、アドレスのアサート、及びアドレス
に対応するデータのアサートのための４つの状態を定義
する状態信号のための複数のラインを含み、更に、異な
る状態に応じて情報データを転送するデータ信号のため
の複数のラインを含んでいる。情報データは、バス要
求、スレーブ識別、アドレス、及びアドレスに対応する
データを含んでいる。各バス・マスタ（１０６）は、バ
スへのインターフェース（１０６）を含み、４つの状態
を通過して各サイクルを制御する。各バス・マスタ及び
スレーブ・デバイス（１０６、１０４）は、所定の優先
順位を有する識別番号を含んでいる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ネットワーク・デ
バイスの分野に関し、更に詳しくは、ネットワーク・デ
バイスのための管理通信バスに関する。

【０００２】

【従来の技術】ファイル及び資源を共有するネットワー
ク及びネットワーク・システムには、又は、これらを共
有しない２つ以上のコンピュータの間での通信を可能に
するネットワーク及びネットワーク・システムには、多
くの異なるタイプがある。ネットワークは、メッセージ
の容量、ノードが分散している範囲、ノード又はコンピ
ュータのタイプ、ノードの相互関係、トポロジすなわち
論理的及び／又は物理的なレイアウト、ケーブルのタイ
プ及びデータ・パケットのフォーマットに基づくアーキ
テクチャ、アクセスの可能性などの種々の特徴や機能に
基づいて、分類することができる。例えば、ネットワー
クの範囲とは、１つのオフィス又はある建物のある階の
内部でのローカル・エリア・ネットワーク（ＬＡＮ）、
１つの大学のキャンパス又はある都市や州の全体に広が
っているワイド・エリア・ネットワーク（ＷＡＮ）、複
数の国境に亘って拡がるグローバル・エリア・ネットワ
ークなど、ノードが分散する距離を意味している。ネッ
トワークのアーキテクチャとは、一般的には、ケーブル
接続すなわち媒体（メディア）及び用いられる媒体アク
セスと、その媒体に亘って送信されるデータのパケット
構造とを意味する。一般的なアーキテクチャも様々であ
り、毎秒１０メガビット（Ｍｂｐｓ）で動作する同軸、
ツイスト・ペア、又は光ファイバなどのケーブルを用い
たイーサネット（例えば、１０Ｂａｓｅ−Ｔ、１０Ｂａ
ｓｅ−Ｆ）や、１００Ｍｂｐｓで動作する高速イーサネ
ット（例えば、１００Ｂａｓｅ−Ｔ、１００Ｂａｓｅ−
ＦＸ）などが含まれる。ＡＲＣｎｅｔ（Attached Resou
rce Computer Network）は、２．５Ｍｂｐｓで動作し、
同軸、ツイスト・ペア、又は光ファイバなどのケーブル
を用いる比較的安価なネットワーク・アーキテクチャで
ある。トークン・リング又はトークン・バスでは、１〜
１６Ｍｂｐｓでの動作のための特別なＩＢＭケーブル又
は光ファイバ・ケーブルを用いている。もちろん、多く
の他のタイプのネットワークも知られており、かつ入手
可能である。

【０００３】それぞれのネットワークは、一般的には、
ノード又はステーションと称される２つ又はそれ以上の
コンピュータを含み、これらのコンピュータは、選択さ
れた媒体と種々の他のネットワーク・デバイスとを介し
て相互に結合されており、ノードの間で、データの、中
継、送信、再生（リピート）、翻訳、フィルタリングな
どを行う。「ネットワーク・デバイス」という用語は一
般に、コンピュータとネットワーク・インターフェース
・カード（ＮＩＣ）と、さらには、リピータ、ブリッ
ジ、スイッチ、ルータ、ブルータ（brouter）などを含
むネットワーク上の種々の他のデバイスとを意味する。

【０００４】

【発明が解決しようとする課題】ネットワークを管理す
るためには、それぞれのネットワーク・デバイスをモニ
タしかつ構築することが望ましい。例えば、リピータな
どのマルチポート・デバイスのポートのそれぞれをイネ
ーブル又はディセーブルしたり構築したりすることが望
まれる。また、ポートの状態をモニタしたり、又は、あ
るネットワーク・デバイス上の１つ又は複数のポートに
関する統計的なデータをモニタし検索することが望まれ
ることもある。従って、管理データが、複数のネットワ
ーク・デバイスの間を通信されなければならない。ネッ
トワーク・デバイスはそれぞれ、管理目的のネットワー
ク・チャンネル及びプロトコルを介して他のネットワー
ク・デバイスと通信するように構築される。しかし、ネ
ットワーク・チャンネル又はプロトコルが互換性を持た
ない場合には、そのような通信を実現するには、何らか
のタイプのコンバータすなわちブリッジ・デバイスが必
要になる。例えば、１０Ｂａｓｅ−Ｔ及び１００Ｂａｓ
ｅ−Ｔのデバイスをイネーブルして相互に通信するに
は、ブリッジが必要になるのが普通である。このような
コンバータ・デバイスは、システムのコストを著しく増
大することになり、これは望ましくない。更に、このよ
うな通信は、パケット化されるのが通常であるので、デ
ータをパケットに符号化し、そのデータをネットワーク
上を別のデバイスまで送るために、付加的なオーバヘッ
ドが必要になる。次に、受け取る側のデバイスは、パケ
ットを検索してデータを復号化しなければならず、これ
によって、より多くのオーバヘッドが必要になる。更に
重要なことであるが、管理機能によってトラフィックを
増加させてしまい、貴重な時間やネットワーク上の資源
を消費することは、望ましくない。また、ネットワーク
・デバイスの全てがデータのソースや目的地であるとは
限らず、単に、再送データを受け取るだけものもある。
例えば、イーサネットのリピータは、パケットを受け取
ったり復号化したりすることはなく、別のポートの上で
パケットを再生するだけである。従って、リピータは、
管理機能をイネーブルするには、そのネットワーク論理
の修正を必要とする。

【０００５】１つの解決策は、デバイスのそれぞれに、
ＡＲＣｎｅｔなどの共通のネットワーク・プロトコルを
付加することにより、それぞれのデバイスが別個の管理
ネットワーク上のノードになるようにすることである。
しかし、そのようなネットワークは、比較的安価である
のと同時に、希望する管理機能を達成するのに十分なデ
ータ・スループットを有していなければならない。これ
に対して、ＡＲＣｎｅｔは、比較的安価なアーキテクチ
ャではあるが、パケットの符号化及び復号化と待機時間
とのために著しいオーバヘッドを必要とし、従って、全
体としてのデータ・スループットを、約１Ｍｂｐｓまで
低下させてしまう。

【０００６】別の解決策として、８ビットのＰＣバス、
産業標準アーキテクチャ（ＩＳＡ）すなわちＡＴバス、
拡張ＩＳＡ（ＥＩＳＡ）バス、ＩＢＭによるマイクロ・
チャンネル・アーキテクチャ（登録商標）（ＭＣＡ）、
周辺機器相互接続（ＰＣＩ）バス、などの既知の入力／
出力（Ｉ／Ｏ）バス構造を全部のネットワーク・デバイ
スに組み込むことである。これらのバス構造は、それぞ
れが、メモリ・マップされたトランザクションを提供
し、ネットワーク・デバイスの希望する管理機能のため
に、十分なスループットを可能にする。しかし、これら
のバス構造は、比較的高価であって、かなりの量のバス
信号を必要とする。例えば、８ビットのＰＣバスは、少
なくとも３１のピンすなわち信号を必要とし、１６ビッ
トのＩＳＡバスは、このＰＣバスに少なくとも更に１８
のピンを追加する必要がある。ＥＩＳＡバスは、ＩＳＡ
バスに５５の信号を追加する。ＭＣＡバスは、その基本
的な８ビット・セクションのために、少なくとも４６の
ピンを含んでいる。

【０００７】さらに別の解決策としては、通信のために
シリアル・チャンネルを用いることがある。しかし、シ
リアル通信は、利用可能なデータ・スループットの量か
らみて、比較的高価である。一般的なスループット・レ
ートは、単位密度当たり９６００、１４４００、１９２
００、２８８００ビット（ｂａｕｄ）である。これより
も高いｂａｕｄ及び／又はビット・レートを用いること
もできるが、その場合には、コストが著しく上昇する。

【０００８】ネットワーク・システムのコストを著しく
上昇させることなく、希望のデータ・スループットにお
いてネットワーク・デバイスを管理する管理通信方式を
提供することが望まれている。

【０００９】

【課題を解決するための手段】本発明の管理通信バスに
よれば、ネットワーク・システムの複数のネットワーク
・デバイスの管理が可能になる。このネットワーク・シ
ステムは、少なくとも１つのバス・マスタ・デバイスと
少なくとも１つのスレーブ・デバイスとを含み、このバ
ス・マスタ及びスレーブ・デバイスは、ネットワーク・
デバイスの中で、適宜分散される。このように、それぞ
れのネットワーク・デバイスは、スレーブ・デバイス、
又は、バス・マスタ・デバイス、又はその両方を含んで
いる。バスは、アービトレーションのための少なくとも
３つの状態を定義するため、スレーブ識別のため、アド
レスをアサートするため、アドレスに対応するデータを
アサートするための、複数の状態信号を含んでいる。更
に、バスは、異なる状態に応じて情報データを転送する
ために複数のデータ信号を含むが、この情報データは、
バス要求、スレーブ識別、アドレス、及びアドレスに対
応するデータを含んでいる。好適実施例では、バスは、
同期をとるのためのクロック信号を含んでいる。クロッ
ク信号は、好ましくは、約８メガヘルツ（ＭＨｚ）であ
る。また、このバスは、好ましくは、少なくとも４つの
状態を定義する２つの状態信号と８つのデータ信号とを
含み、バス・マスタは、１．１４Ｍｂｐｓのデータ・ス
ループット・レートでスレーブ当たり１６キロバイト
（ＫＢ）までのデータにアクセスする。

【００１０】好ましくは、アービトレーションとスレー
ブ識別とは、第１の状態の期間中に生じ、アドレスが、
第２及び第３の状態の期間に２つの部分でそれぞれアサ
ートされ、データ・サイクルが第４の状態の期間に実行
される。第１のアドレス状態の間には、制御しているバ
ス・マスタ・デバイスが、バス信号データ上でサイクル
定義信号をアサートして、その動作が読み出しサイクル
であるのか書き込みサイクルであるのかを示す。第２の
アドレス状態の期間には、アクセスされているスレーブ
・デバイスが、バス・データ信号上でビジー信号をアサ
ートして、そのスレーブ・デバイスがビジーであること
を示すが、バス・マスタは、スレーブ・デバイスがデー
タ・サイクルに進む準備ができるまで、バスを第２のア
ドレス状態に維持する。それぞれのバス・マスタは、バ
スへのインターフェースを含み、それぞれの状態を通過
することによって、それぞれのサイクルを制御する。バ
ス・マスタは、好ましくは、一度には、状態信号の１つ
だけをアサートする。

【００１１】好ましくは、複数のバス・マスタ及びスレ
ーブ・デバイスは、バスに結合されており、それぞれ
が、動作を制御するインターフェース・デバイスを含ん
でいる。バス・マスタは、状態の変化を制御するバス・
マスタ・インターフェースを含み、アドレスをアサート
し、データをアサートするか、又は、受け取りラッチす
る。それぞれのスレーブ・デバイスはまた、サイクル定
義信号を検出し、読み出しサイクルの期間にはデータを
アサートし、かつ書き込みサイクルの期間にはデータを
受け取るスレーブ・インターフェースを含んでいる。そ
れぞれのスレーブ・デバイスは、更に、書き込みサイク
ルの間にバスから受け取ったデータを記憶し読み出しサ
イクルの間にバス上にアサートされる状態又はそれ以外
のデータを提供するメモリを含んでいる。それぞれのバ
ス・マスタは、任意のバス状態を遅延させることができ
る。それぞれのスレーブ・インターフェースは、必要で
あれば、ビジー信号をアサートして、データ・サイクル
に進む前に、アドレス・サイクルを遅延させる。

【００１２】それぞれのバス・マスタ・デバイスは、所
定の優先順位を有する識別番号を含んでいる。バス・マ
スタ・インターフェースは、アービトレーション信号を
アサートしてアービトレーションを開始して、次に、そ
の識別番号を２進数化したもの（binary equivalent）
をバス・データ信号上にアサートして、バスに対するア
ービトレーションを行う。最も高い優先順位の識別番号
をアサートしているバス・マスタが、バスの制御を獲得
する。最も高い優先順位を有するバス・マスタを決定す
るために、複数のアービトレーションの変形も可能であ
る。クロック信号の変化に基づいて、第１の状態におい
て、複数のフェーズが定義される。ある実施例では、そ
れぞれのフェーズの期間中に、それぞれのバス・マスタ
が、次に上位（next significant）の識別ビットをアサ
ートして、それよりも上位のビットをバス上の対応する
ビットと比較して、それが優先されるかどうか（プライ
オリティをもつかどうか）を判断する。そうでなけれ
ば、そのマスタは、現在のアービトレーションからドロ
ップアウトする。第２の実施例では、それぞれのバス・
マスタが、それぞれのフェーズに対応するビットで始ま
る所定の優先順位の論理レベルに等しい連続的な先行識
別ビットをアサートする。それに続くフェーズでは、そ
れぞれのバス・マスタは、反対の論理レベルに等しい上
側（upper）の識別ビットを、バス上にアサートされる
対応するビットと比較して、ビットが一致する場合に
は、バス・マスタは、更に、後続のフェーズの間に、よ
り多くのビットをアサートする。最後のフェーズでは、
それ以上のビットはアサートされず、それぞれのバス・
マスタは、その識別番号をバス上にアサートされたもの
と比較する。最後のフェーズにおける一致を有する参加
バス・マスタが勝者となり、バスの制御を引き受ける。
好適実施例では、識別番号は４ビットであり、アービト
レーションは、４つのフェーズで生じる。

【００１３】それぞれのスレーブ・デバイスもまた、識
別番号を含んでいる。勝者側のバス・マスタは、バス上
でのアクセスを望むスレーブ・デバイスの識別番号をア
サートし、すべてのスレーブ・デバイスが、バス上にア
サートされた番号を、その識別番号と比較する。一致を
検出するスレーブ・デバイスは、そのサイクルに参加す
る。好適実施例では、どのスレーブ・デバイスにも割り
当てられない１つの識別番号がグローバルな識別番号で
あり、バス・マスタは、バス上のすべてのスレーブ・デ
バイスへの書き込みサイクルを実行する。

【００１４】好適実施例では、シャーシが提供され、該
シャーシは、複数のスロットとシャーシに取り付けられ
た複数のスロット・コネクタとを含み、それぞれのスロ
ット・コネクタは、スロット中の対応するものと位置合
わせされている。本発明による管理通信バスは、スロッ
ト・コネクタのそれぞれに電気的に結合されている。バ
ス・マスタ及びスレーブ・デバイスは、シャーシのスロ
ットの中に差し込まれるように構成された１つ又は複数
のモジュールに組み込まれ、それぞれのモジュールは、
バスに結合されたスロット・コネクタの中の対応するも
のとインターフェースするモジュール・コネクタを含ん
でいる。ネットワーク・デバイスとして構成されたそれ
ぞれのモジュールは、好ましくは、スレーブ・インター
フェース及び対応するバッファ、レジスタ、ラッチ、及
びメモリに加えて、媒体インターフェース・デバイスと
ポート制御論理とを含んでいる。

【００１５】好ましくは、プロセッサが、ポート制御論
理とスレーブ・インターフェース及びメモリとに結合さ
れ、ネットワーク・デバイスとスレーブ・インターフェ
ースとの間でデータを転送して、外部バス・マスタによ
るネットワーク・デバイスへのアクセスと制御とを可能
にする。ネットワーク・モジュールはまた、バス・マス
タを受け取るためのインターフェース又はコネクタを含
むことが好適であり、それによって、このネットワーク
・モジュールは、同じスロットに、マスタ及びスレーブ
・デバイスの両方を含むことができる。もちろん、モジ
ュールは、専用のバス・マスタとして構築してただ１つ
のバス・マスタ・デバイスを含むこともあり得る。この
ようにして、バス・マスタ又はスレーブ又はその両方と
して構成された２つ又はそれ以上のモジュールが、シャ
ーシのスロットの中に差し込まれ、管理バスに自動的に
接続される。それぞれのスロットは、マスタ及びスレー
ブの両方に対して、関連する識別番号にハードワイアー
ドとすることができる。また、識別番号は、プログラム
されて、物理スロットとは独立にすることもできる。

【００１６】

【発明の実施の形態】図１には、本発明に従って実現さ
れた管理通信バス１０２を含むネットワーク・システム
１００を図解する簡略化されたブロック図が示されてい
る。バス１０２は、対応する複数のバス信号に対する複
数の独立の送信媒体を含んでいる。複数のネットワーク
・デバイス１０４（１つでもよい）が示されており、そ
れぞれが、バス１０２との結合及びインターフェースの
ためのバス・インターフェース・デバイス１０６を含ん
でいる。適切なバス・コネクタ１０８が、インターフェ
ース・デバイス１０６を、バス１０２の信号のそれぞれ
に電気的に結合する。それぞれのインターフェース・デ
バイス１０６は、バス・マスタ・デバイス、バス・スレ
ーブ・デバイス、又はその両方として、実現されてい
る。一般に、バス・マスタとは、バス上のサイクル又は
トランザクションを開始させ制御するバスの制御を獲得
するデバイスである。スレーブ・デバイスは、一般に、
バス上に生じている信号又はトランザクションに応答し
て、バス・マスタからデータを受け取り、又は、それ以
外の場合には、バス・マスタにデータを提供する。例え
ば、バス・マスタは、バスの制御を獲得して、スレーブ
からデータを検索する読み出しサイクルを実行し、スレ
ーブ・デバイスは、これに応答して、バス・マスタによ
る検索のために、バス上にアドレス指定されたデータを
供給する。

【００１７】本発明の一実施例では、１つ又は複数のネ
ットワーク・デバイス１０４のインターフェース・デバ
イス１０６は、マスタ・デバイスとして構成されてお
り、他方で、残りのネットワーク・デバイス１０４の残
りのインターフェース・デバイス１０６は、スレーブと
して構成されている。また、別の実施例では、インター
フェース・デバイス１０６の中の任意の１つ又は複数の
デバイスを、バス・マスタとスレーブとの両方として構
成することもできる。更に、オプションである専用バス
・マスタ１１０が示されているが、これは、バス・マス
タ・インターフェース１１２とバス・コネクタ１０８と
を含み、バス１０２とのインターフェースを行う。バス
・マスタ１１０は、スタンド・アロンのシステムである
か、又は、オプションである、コンピュータ・システム
１１６との通信のために別の入力／出力（Ｉ／Ｏ）イン
ターフェース１１４を含んでいる。

【００１８】ネットワーク・デバイス１０４は、それぞ
れを、ハブ、コンセントレータ（concentrator）、スイ
ッチ、ブリッジ、リピータ、ネットワーク・インターフ
ェース・カード（ＮＩＣ）などの、この技術分野の当業
者に知られているいくつかの異なるネットワーク・デバ
イスのタイプの中の任意の１つとして、実現することが
できる。ネットワーク・デバイス１０４は、シングル・
ポート又はマルチ・ポートであって、例えば、イーサネ
ット（１０Ｂａｓｅ−Ｔ、１００Ｂａｓｅ−Ｔ、１００
Ｂａｓｅ−ＦＸなど）、トークン・リング、ＶＧ（ボイ
ス・グレード）、ＡＲＣｎｅｔ、ＦＤＤＩ（ファイバ分
散型データ・インターフェース）、ＣＤＤＩ（銅線分散
型データ・インターフェース）、ＡＴＭ（非同期転送モ
ード）などの任意の１つ又は複数のプロトコル又はアー
キテクチャに従って動作する。更に、ネットワーク・デ
バイス１０４は、線形、バス、スター、リング、スター
ワイアード・リングなどの任意のタイプのネットワーク
の物理的又は論理的トポロジ（位置配列）に従って構成
できる。本発明は、ネットワーク又はネットワーク・デ
バイスのどのような特定のタイプ又は構成にも限定され
ない。更に、ネットワーク・デバイス１０４の中の任意
の１つ又は複数のものを、複数のプロトコルに従って動
作するハイブリッド・タイプのデバイスとすることも可
能であり、これにより、ネットワーク・デバイス１０４
が全部同じタイプである必要がなくなる。

【００１９】ネットワーク・デバイス１０４は、管理目
的のために、モニタし制御することが望まれる。例え
ば、ネットワーク・デバイス１０４の中の１つを、マル
チポートのイーサネットの１０Ｂａｓｅ−Ｔリピータと
することができ、その場合には、このリピータ上のポー
トの中の１つをイネーブル又はディセーブルすることが
望まれる。又は、このリピータ上のポートの中の１つを
モニタして、データ・フローの制御などの任意の目的の
ためにそのポートの統計的な情報を集めることが望まれ
る。それぞれのネットワーク・デバイス１０４は、その
デバイスのステータス（状態）を示す１つ又は複数のス
テータス・レジスタ１２０を含むことが好ましい。ま
た、それぞれのネットワーク・デバイス１０４は、その
ネットワーク・デバイスをプログラムし構築（configur
e）する１つ又は複数のコンフィギュレーション・レジ
スタ１２２を含むことが好ましい。更に、それぞれのネ
ットワーク・デバイス１０４は、動作をモニタし、又
は、そのデバイスが接続されている特定のネットワーク
の統計的なデータを集めるメモリ１２４を含むことが好
ましい。

【００２０】管理通信バス１０２は、バス・マスタ１１
０などのバス・マスタをイネーブルして、１つ又は複数
のネットワーク・デバイス１０４のステータスのモニタ
リングやそのコンフィギュレーションのプログラミング
などの管理機能を実行する。このようにして、ネットワ
ーク・デバイス１０４は、それぞれが、バス・マスタ１
１０などのバス・マスタによって管理及び制御される。
バス・マスタ１１０は、これらの機能を所定の管理ガイ
ドラインに従って実行したり、又は、コンピュータ・シ
ステム１１６などの外部デバイスによって制御されたり
する。更に、オペレータが、コンピュータ・システム１
１６を用いてネットワーク・デバイス１０４のそれぞれ
を制御することもできる。このようにして、バス・マス
タ機能（能力）を含むネットワーク・デバイス１０４に
結合された遠隔のデバイスは、バス１０２を介して、コ
ンフィギュレーション・コマンドを送ることによって、
又は、他のネットワーク・デバイスからのステータスや
それ以外の情報を検索することによって、管理機能を実
行することができる。既に述べたように、インターフェ
ース・デバイス１０６の中の任意の１つ又は複数のデバ
イスを、ネットワーク・デバイス１０４を制御するバス
・マスタ・デバイスとして構成することもできる。

【００２１】バス１０２は、一般に、バス信号を運ぶ複
数の独立の送信媒体を含んでいる。物理的に実現するこ
とが可能である。送信媒体は、導電性ワイア、光ファイ
バ・ケーブルなど、どのようなタイプのものでも使用可
能である。例えば、バス１０２は、複数のコネクタ１０
８をインターフェースする電気的コネクタを備えたリボ
ン・ケーブルとして実現することができる。また、バス
１０２は、いくつかのスロット・コネクタを有するプリ
ント・ワイア・ボード（printed wiring board= PWB）
上に実現することもでき、この場合、コネクタ１０８
は、通信を可能（イネーブル）にするために、バス１０
２のスロットの中に差し込むように構成される。バス１
０２はまた、必要ならば、基準として、１つ又は複数の
接地（グランド）信号を含んでいる。バス１０２は、同
期又は非同期で動作する。同期動作のためには、バス１
０２上にクロック信号も供給されるが、これは、約８メ
ガヘルツ（ＭＨｚ）で動作することが好ましい。

【００２２】好適な実施例では、バス１０２は、図２Ａ
に示されるように、シャーシ２０２の背面２０６上に実
現される。図２Ａは、本発明によるネットワーク・シス
テム２００のモジュール化された実施例の全体図であ
る。シャーシ２０２は、複数のスロット２０２ａ、２０
２ｂ、２０２ｃ、・・・、２０２ｌを含む箱状の構造で
あることが好ましく、それぞれのスロットは、モジュー
ル２０４を受領するように構成されている。シャーシ２
０２は、任意の数のスロットを含むことができるが、１
２個のスロット２０２ａ−ｌが含まれることが好まし
い。モジュール２０４は、ネットワーク・デバイス１０
４のようなネットワーク・デバイスと、バス・マスタ１
１０のようなバス・マスタ・デバイスとを含み、シャー
シ２０２のそれぞれのスロット２０２ａ−ｌの中の任意
のスロットの中に差し込むように構成される。シャーシ
２０２は、モジュール２０４のそれぞれに、バス１０２
などのバスへの簡便なアクセスを与える。シャーシ２０
２は、また、すべてのモジュール２０４に便利な接地基
準を与え、それによって、バス１０２は、別個の接地導
線を有する必要がない。

【００２３】図２Ｂは、図２Ａのシャーシ２０２と例示
的なモジュール２０４との後ろ側の図である。シャーシ
２０２は、本発明による管理通信バス２０８を組み入れ
た背面２０６を含んでいる。背面２０６は、希望するよ
うに、バス、メモリ、又は論理を含んでもよい。バス２
０８はバス１０２に類似し、同一の又は類似するバス信
号を含み、シャーシ２０２のスロット２０２ａ−ｌと位
置が合う（align）ように構成されている。バス２０８
は、１つ１つがスロット２０２ａ−ｌのそれぞれに対応
する複数のコネクタ２１０を含んでいる。モジュール２
０４のそれぞれは、スロット２０２ａ−ｌの対応するも
のの中に差し込まれた際に、コネクタ２１０の中の任意
のものとインターフェースする互換性のあるバス・コネ
クタ２１２を含んでいる。このようにして、モジュール
２０４の中に組み込まれたネットワーク・デバイスは、
スロット２０２ａ−ｌの中の任意の１つの中に差し込ま
れた際には、バス２０８に結合される。

【００２４】図３は、図２Ｂのモジュール２０４とバス
２０８との更に詳細なブロック図を示している。バック
ボード（背面）２０６は、バス２０８とネットワーク・
モジュール２０４のコネクタ２１２に結合するためのコ
ネクタ２１０とを含むことが好ましい。コネクタ２１２
は、スレーブ・インターフェース３００に接続されてお
り、このインターフェースは、スレーブ論理及びラッチ
の一方または両方を含み、情報をシャーシ２０２の中の
他のモジュール２０４と通信する。好ましくは、それぞ
れのスレーブ・インターフェースは、テキサス・インス
ツルメント社（ＴＩ）による７４ＨＣ３７３トランスパ
レント・ラッチなどの、記憶デバイス３０１を含んでい
る。タイミング要求に応じて、バッファを用いて、ロー
カル・プロセッサ３０４又はメモリ３０２の内部などの
モジュール２０４の更に内部の記憶デバイスにデータを
送ることもできる。スレーブ・インターフェース３００
は、バス２０８上のサイクルをモニタして、アクセスの
有無を判断し、アクセスがある場合には、後に詳細に説
明するように、バス２０８にデータを提供するか、又
は、バス２０８からデータを読み出す。メモリ３０２
は、スレーブ・インターフェース３００に結合されてお
り、バス２０８からのデータを記憶し、バス２０８上で
のアサートのためにデータを検索する。メモリ３０２
は、好ましくは、１つのポートがスレーブ・インターフ
ェース３００に結合され、別のポートがプロセッサ３０
４に結合されている、デュアル・ポートの２Ｋｘ８ビッ
ト（１６Ｋｂ）のスタティックＲＡＭ（ＳＲＡＭ）であ
る。プロセッサ３０４は、８０Ｃ５１などであることが
好ましく、バス２０８からのコンフィギュレーション・
コマンドを受け取り、動作の間に統計的な情報をメモリ
３０２に与える。

【００２５】ｎ個のポート、すなわち、ポート１〜ポー
トｎを有する媒体（メディア）インターフェース・デバ
イス３０６は、モジュール２０４の主（primary）ネッ
トワーク・デバイスであり、対応するネットワークをイ
ンターフェースする。例えば、媒体インターフェース・
デバイス３０６は、ポート１〜ポートｎの中の任意のポ
ート上でパケットを受け取り、そのパケットを残りのポ
ートにリピートする１００Ｂａｓｅ−ＴＸリピータなど
で構成可能である。媒体インターフェース・デバイス３
０６は、ポート制御論理３０８に結合され、この論理
は、１つ又は複数の制御又はコンフィギュレーション・
レジスタ３０８ａと、ステータス・レジスタ３０８ｂ
と、希望によって、それ以外の任意のスタティック又は
ダイナミック・メモリ３０８ｃとを含んでいる。媒体イ
ンターフェース・デバイス３０６は、１つ又は複数のコ
ンフィギュレーション・レジスタ３０８ａからそのコン
フィギュレーション情報を受け取り、ポート制御論理３
０８の内部の１つ又は複数のステータス・レジスタ３０
８ｂを介してステータス情報を返送する。イーサネット
に関しては、ポート制御論理３０８は、例えば、ナショ
ナル・セミコンダクタ社によるリング・インターフェー
ス・チップ（ＲＩＣ）を含むことができる。ポート制御
論理３０８は、プロセッサ３０４に結合されており、プ
ロセッサ３０４は、更に、別のメモリ３１０に結合され
ている。メモリ３１０は、好ましくは、モジュール２０
４の製品番号、シリアル番号、及びコンフィギュレーシ
ョンの情報を記憶する不揮発性のＲＡＭであり、この情
報は、電力が供給されなくなっても有効なまま保持され
る。プロセッサ３０４は一般には、ポート制御論理３０
８とメモリ３０２及び３１０との間でデータ及び情報を
転送するように動作する。

【００２６】このようにして、バス２０８に結合された
バス・マスタ・デバイスは、媒体インターフェース・デ
バイス３０６のコンフィギュレーションを、書き込みサ
イクルを実行して新たなコンフィギュレーション情報を
バス２０８に書き込み、モジュール２０４をアドレス指
定することによって、制御する。プロセッサ３０４は、
この情報を、ポート制御論理３０８のコンフィギュレー
ション・レジスタ３０８ａに転送し、次に、コンフィギ
ュレーション・レジスタ３０８ａは、媒体インターフェ
ース・デバイス３０６によって検索される。統計的デー
タ及びステータス情報は、ポート制御論理３０８の中の
ステータス・レジスタ３０８ｂとメモリ３０８ｃとに書
き込まれ、このデータは、動作の間にメモリ３０２に転
送される。バス・マスタは、バス２０８上の読み出しサ
イクルを実行することによってこの情報を検索し、スレ
ーブ・インターフェース３００が、このデータをバス２
０８に提供する。

【００２７】好適実施例においては、モジュール２０４
は、オプションのバス・マスタ・デバイス３１４を受け
取るコネクタ又はスロット３１２を含んでいる。バス・
マスタ・デバイス３１４は、スロット３１２の適切な導
体を介して、オプションで、メモリ３０２及び３１０、
ポート制御論理３０８、及びコネクタ２１２に結合され
る。しかし、バス・マスタ・デバイス３１４は、スタン
ドアロン形態でもよい。バス・マスタ・デバイス３１４
が含まれている場合には、モジュール２０４は、バス２
０８上で、バス・マスタ及びスレーブ・デバイスの両方
として動作する。モジュール２０４は、同時に、マスタ
及びスレーブの両方として機能することができるが、そ
の理由は、バス・マスタ・デバイス３１４が、スレーブ
・インターフェース３００へのバス２０８上でサイクル
を実行できるからである。更に、モジュール２０４はバ
ス・マスタだけであることもでき、その場合は、スレー
ブ・インターフェース３００は含まれない。バス・マス
タ・デバイス３１４がプロセッサとメモリとを含むなら
ば、プロセッサ３０４とメモリ３０２、３１０もまた、
不要である。また、媒体インターフェース・デバイス３
０６とポート制御論理３０８とは、バス・マスタ・モジ
ュール上では必要ではないが、その場合は、モジュール
２０４は、図１における専用バス・マスタ１１０に類似
する専用のバス・マスタ・デバイスとなる。本発明は、
モジュール２０４のどのような特定のコンフィギュレー
ションにも限定されず、これらのすべてのコンフィギュ
レーションであることができる。

【００２８】バス２０８とバス１０２とは、それぞれ
が、本発明による管理通信バスとして、構成される。バ
ス・マスタ及びスレーブ・デバイスは、それぞれが、本
発明によるバス２０８又は１０２上で通信するように実
現される。バス１０２及び２０８の構造と動作とは、こ
こでは、簡略にするために、バス２０８だけに関するも
のとして更に説明し、ひとまとめにして扱うことにす
る。バス２０８は、スロットあたり１６キロバイト（Ｋ
ｂ）のメモリへのメモリ・マップされたアクセス可能性
（memory-mapped accessibility）を提供し、それぞれ
のスロットは、コネクタ１０８などのコネクタか、又
は、図２Ａ及び図２Ｂに示されているシャーシ２０２の
実施例に対して示されているような、スロット２０２ａ
−ｌの中の１つである。それぞれのスロットには、スロ
ット識別（ＩＤ）番号が付随しており、この番号は、物
理的なスロットに従ってハードワイアードであるか、又
は、メモリを用いてプログラム可能である。このスロッ
トＩＤ番号は、好ましくは、４ビットの数ＳＳ［３：
０］（スレーブ・スロット）であり、バス２０８に結合
された最大で１６までのスレーブ・デバイスを識別す
る。しかし、好適実施例では、１２個のスロットが用い
られており、それよりも大きな番号の付いた「スロッ
ト」は、１バス・サイクルにおけるすべてのスレーブ・
デバイスへの書き込みのためのグローバル・アクセスと
して用いられる。グローバル・アクセス数は、好ましく
は、１０進数の１４、又は、Ｅｈ（ｈは、１６進数のも
の）、又は、ＳＳ［３：０］＝１１１０ｂ（ｂは、２進
数のもの）である。バス２０８は、図３と次の表１とに
示されるように、好ましくは、２つの状態信号ＳＴ１及
びＳＴ０を含む１０のピン又はバス信号Ｂ［９：０］
か、又は、少なくとも３つの異なる状態と８つの情報デ
ータとを定義するバス信号Ｂ［９：８］か、又は、バス
信号Ｂ［７：０］を含んでいる。なお、次の表では、信
号名の後のアステリスク＊は、負論理を表し、その場合
は、ローのときに、アサートされたものと考えられる。

【００２９】

【表１】

【００３０】２つの状態ビットＳＴ１及びＳＴ０は、少
なくとも３つの異なる状態を定義するが、８つのバス信
号Ｂ［７：０］の定義は、バス２０８の特定の状態と共
に変化する。もちろん、追加的な信号を加えて、追加的
な状態を定義することが可能である。第１の状態は、バ
ス・マスタを識別するアービトレーションを含む識別状
態であり、バス２０８と、勝者側（アクセス権獲得側）
のバス・マスタがアクセスを望むスレーブ・デバイスと
を制御する。第２の状態は、アドレスをアサートするア
ドレス状態であり、第３の状態は、バス２０８上でデー
タ・サイクルを実行するデータ状態である。好適実施例
では、アドレス状態は、アドレスの第１及び第２の部分
をアサートする２つの異なる状態を含んでいる。表１に
示されているように、２つの状態ビットＳＴ１及びＳＴ
０は、好ましくは、バス２０８の、４つの異なる状態Ｓ
Ｔ００、ＳＴ１０、ＳＴ１１、ＳＴ０１を定義する。

【００３１】ＩＤＬＥの語は、バス２０８がアイドル状
態であることを示す。信号ＡＲＢ＊は、バス２０８がア
イドル状態であるときには好ましくはハイであり、状態
ＳＴ００の間はＢ［７］信号上でロー（低レベル）にア
サートされ、アービトレーションを開始する。信号ＭＲ
Ｑ［３：０］（マスタ・リクエスト）は、バス２０８の
制御を要求するバス・マスタによって状態ＳＴ００の期
間にバス信号Ｂ［３：０］上にアサートされるバス・マ
スタＩＤ番号を表す。信号ＳＳ［３：０］は、スレーブ
・デバイスのスロットｉｄ番号を示し、この一方番号
は、勝者側のバス・マスタによって状態ＳＴ００の期間
バス信号Ｂ［３：０］上にアサートされ、スレーブ・デ
バイスにアクセスする。信号ＷＲは、状態ＳＴ１０にお
いてバス信号Ｂ［７］上にアサートされるサイクル定義
信号であり、ハイ（高レベル）にアサートされるときに
は書き込みサイクルを、ローにアサートされるときには
読み出しサイクルを示す。信号ＢＳＹ＊は、状態ＳＴ１
１においてバス信号Ｂ［７］上でスレーブ・デバイスに
よってアサートされ、データ・サイクルを開始する前
に、アドレス・サイクルを遅延させる。信号Ａ［１３：
０］は、状態ＳＴ１０及びＳＴ１１の期間に勝者側のバ
ス・マスタによってアサートされるアドレス信号であ
る。信号Ｄ［７：０］は、状態ＳＴ０１の間にアサート
されるデータ信号である。

【００３２】次に図４を参照すると、図３のバス・マス
タ・デバイス３１４の実施例の更に詳細なブロック図が
示されている。好ましくは、バス・マスタ・デバイス３
１４はエンハンス型の管理プロセッサであり、これは、
更に、ネットワークの統計的な情報と障害条件とを収集
し、管理情報ベース（ＭＩＢ）を構築し、ＭＩＢ情報を
管理ソフトウェア・クライアントに報告する、埋め込ま
れた（エンベッドされた）アプリケーションである。バ
ス・マスタ・デバイスは、好ましくは、プロセッサ４０
０であり、これは、ＩＤＴ３０５１などのＲＩＳＣ（縮
小命令セット・コンピュータ）タイプのプロセッサであ
ることが好ましい。プロセッサ４００は、好ましくは、
メモリ・サブシステム４０２を含み、このサブシステム
は、好ましくは、１から８メガバイトのダイナミックＲ
ＡＭ（ＤＲＡＭ）から成る。ネットワーク・プロセッサ
４０４は、好ましくは、ネットワーク・ノードの中に組
み込まれており、このプロセッサ４０４は、完全な又は
部分的なパケットをメモリ・サブシステム４０２の中に
コピーする。プロセッサ４０４は、また、プロセッサ４
００によって構築されたパケットを、ネットワークを介
して管理コンソールなどまで送る。

【００３３】バス・マスタ・デバイス３１４はまた、好
ましくは、埋め込まれたアプリケーションに対するコー
ドを含むフラッシュ・メモリ４０６と、ＤＲＡＭのリフ
レッシュ、プロセッサ４００の割り込み、及びウォッチ
ドッグ・タイマを提供するタイマ４０８と、プロセッサ
４００の直接通信のためのシリアル・ポート４１０と、
コンフィギュレーション及び識別情報と埋め込まれたア
プリケーションの変数とを記憶する不揮発性メモリ４１
２と、制御及びステータス・バッファ４１４と、記憶デ
バイス４１８を含むバス・マスタ・インターフェース４
１６と、を含み、これらはすべて、ローカル・バス４２
０を介して、プロセッサ４００に結合されている。バス
・マスタ・インターフェース４１６は、プロセッサ４０
０をイネーブルして、バス２０８の制御を獲得し、１つ
又は複数のスレーブ・デバイスにアクセスして制御す
る。好ましくは、記憶デバイス４１８は、ＴＩ社による
７４ＡＣ２４４バッファなどのラッチ又はバッファであ
る。

【００３４】図５は、バス２０８の状態の間の変化を図
解する状態図であり、これらの状態ＳＴ００、ＳＴ１
０、ＳＴ１１、及びＳＴ０１は、好ましくは、表１及び
図５に示されている順序で生じる。従って、バス２０８
は、アイドル状態のときは、当初は状態ＳＴ００にあ
り、アービトレーションの間は状態ＳＴ００に留まり、
スレーブ・デバイスを識別する。アービトレーションに
関しては、後に、より詳しく述べる。状態ＳＴ００にお
いてアービトレーションの勝者側のバス・マスタは、ま
だ状態ＳＴ００の期間に信号Ｂ［３：０］に対してスレ
ーブ識別番号ＳＳ［３：０］をアサートし、アクセスさ
れるスレーブ・デバイスを識別する。勝者側のバス・マ
スタは、次に、状態信号ＳＴ１及びＳＴ０を変更して状
態の変化を制御する。特に、バス・マスタは、状態信号
ＳＴ１をアサートして、バスを、第１のアドレス・フェ
ーズに対する状態ＳＴ１０に変更する。ＷＲ信号は、Ｂ
［７］とアドレスの第１の部分との上でアサートされ、
又は、Ａ［６：０］が状態ＳＴ１０にあるバス・マスタ
によってバス信号Ｂ［６：０］上でアサートされる。次
に、バス・マスタは、ＳＴ０状態ビットをアサートし
て、バスを、第２のアドレス・フェーズに対する状態Ｓ
Ｔ１１に変更するが、バス・マスタは、また、アドレス
信号Ａ［１３：７］をアサートする。識別されたスレー
ブ・デバイスは、アドレスの復号化でビジーである場合
には、状態ＳＴ１１の期間に、Ｂ［７］上のＢＳＹ＊信
号をローにアサートする。スレーブ・デバイスは、ＢＳ
Ｙ＊信号を否定して、データ・フェーズに対する状態Ｓ
Ｔ０１への変化を許容する。バス・マスタは、次に、Ｓ
Ｔ１状態ビットをローにアサートし、データ・フェーズ
に対する状態ＳＴ０１に変化し、ＳＴ０状態ビットをロ
ーにアサートし、状態ＳＴ００に戻り、サイクルが完了
したことを示す。バス２０８は、再びアイドル状態とな
り、これにより、次のサイクルの準備ができている。

【００３５】個々の状態ビット信号ＳＴ１及びＳＴ０の
一方だけが２つの連続する状態の間の時間に変化するに
注意すべきであり、これによって、グリッチ（glitch）
のない状態変化が保証される。また、状態ビットＳＴ０
は、ＳＴ０がＳＴ１のサンプリングされたものとなるよ
うに状態ビットＳＴ１を追跡し、それによって、状態マ
シンの構成が単純化される。

【００３６】バス２０８は、別個のクロック信号やタイ
ミング基準が必要とされないように、非同期の態様で動
作することができる。非同期の実施例に対しては、バス
・マスタ及びスレーブ・デバイスは、それぞれが、状態
及びデータ復号化論理を含み、現在の状態と次の状態へ
の変化とを決定する。しかし、好適実施例では、ＣＬＫ
で表される別個のクロック信号がバス２０８上に提供さ
れ（図６及び図７）、通信を同期させて状態の変化を定
義する。ＣＬＫ信号は、約８ＭＨｚの周波数で動作する
ことが好ましい。

【００３７】表１及び図５には、１４個のバイナリ・ア
ドレス信号と８個のデータ信号とが、それぞれのスレー
ブに対する１６ＫＢのデータをアドレス指定するのに用
いられることが示されている。もちろん、更なるバス信
号を提供して、それぞれのサイクルの間により大きなデ
ータ空間及び／又はより多くのデータをアドレス指定す
ることもできる。好適実施例では、バス２０８は、クロ
ック信号ＣＬＫを含み、それぞれのバス・サイクルは、
完了するのに、少なくとも７つのクロック周期を必要と
する。状態ＳＴ００は、好ましくは、継続時間が３つの
ＣＬＫサイクルであり、これは、アービトレーションの
ための２つのクロック・サイクルと、スレーブ・デバイ
スの復号化のための１つのクロック・サイクルとから成
る。１つのＣＬＫサイクルが、残りの状態ＳＴ１０、Ｓ
Ｔ１１、及びＳＴ０１のそれぞれによって用いられ、最
後のＣＬＫサイクルは、Ｂ［７：０］データ信号を１つ
のアイドル状態ＳＴ００の期間にＦＦｈに駆動するのに
用いられる。バス・マスタは、希望するように、追加的
なＣＬＫサイクル又は待機状態を挿入し、スレーブ・デ
バイスは、状態ＳＴ１１の間に追加的なＣＬＫサイクル
を要求して、アドレスを復号化又はラッチする。しか
し、好適実施例では、それぞれのバス・サイクルは、７
つのＣＬＫサイクルで完了し、ＢＳＹ＊信号は、オプシ
ョンである。８ＭＨｚのＣＬＫ周波数が用いられる場合
には、それぞれのバス・サイクルが７ＣＬＫサイクルで
あれば、約１．１４ＭＢのデータ・スループット・レー
トが、達成される。

【００３８】ある実施例では、１６までのスロットが定
義され、それぞれが、バス・マスタ又はスレーブ又はそ
の両者の組合せを、全体で３２のデバイスに対して受け
取る。４つのバイナリ信号ＭＲＱ［３：０］が、アービ
トレーションの間にバス・マスタを識別するのに用いら
れ、４つのバイナリ信号ＳＳ［３：０］が、スレーブ・
デバイスを識別するのに用いられる。ＩＤ番号は、スロ
ット２０２ａ−ｌなどの物理スロットにハード・コード
化される（hard-coded）か、又は、プログラム可能であ
り物理スロットとは独立でもよい。従って、例えば、バ
ス・マスタ９は、ＭＲＱ［３：０］＝１００１ｂのＩＤ
番号を有し、スレーブ・デバイス８は、ＳＳ［３：０］
＝１０００ｂのＩＤ番号を有する。ＡＲＢ＊信号は、バ
ス所有への参加が許されていることをバス２０８が示す
ときは、状態ＳＴ００において否定されたハイに留ま
る。バス２０８上の１つ又は複数のバス・マスタは、Ａ
ＲＢ＊信号を状態ＳＴ００においてハイにサンプリング
した後でローにアサートすることによって、アービトレ
ーション・サイクルを開始する。次のＣＬＫサイクルで
は、ＡＲＢ＊信号は、１つ又は複数のバス・マスタによ
ってローに保持され、先のＣＬＫサイクルにおいてＡＲ
Ｂ＊信号をアサートしたバス・マスタだけがアービトレ
ーションに関与することを示し、バス２０８の制御を獲
得し得る。

【００３９】アービトレーション・プロセスは、継続時
間が、ＡＲＢ＊信号がローにされた後の立ち上がりＣＬ
Ｋエッジで始まる２つのＣＬＫサイクルであることが好
ましい。２つのアービトレーションＣＬＫサイクルは、
ＣＬＫ信号の連続的な変化の間で定義される４つの別個
のフェーズ３、２、１、０を含んでいる。従って、フェ
ーズ３は、ＣＬＫ信号の第１の立ち上がりエッジと次の
立ち下がりエッジとの間に生じ、フェーズ２は、ＣＬＫ
信号の次の立ち上がりエッジまで続く、等である。これ
らのフェーズのそれぞれの期間は、参加しているバス・
マスタの中のいくつかが、そのＭＲＱ［３：０］の中の
１つ又は複数をアサートして、バス２０８の所有を求め
て争う。好適実施例では、最も低いＭＲＱ［３：０］の
値を有するバス・マスタが勝者になり、それによって、
ＩＤ番号が０ｈであるバス・マスタ０は、アービトレー
ションが行われているならば、常に、先行するものに従
い（takes precedent）、バス・マスタの１０進数の１
５（１６進数のＦｈ）は、最も低い優先順位を持つ。バ
ス・データ信号Ｂ［７：０］は、それ以外でローにアサ
ートされていない場合には、プルアップ抵抗によりハイ
に引き上げられることが好ましい。

【００４０】第１のアービトレーションの実施例では、
第１のフェーズ３においてＭＲＱ［３］＝０である参加
バス・マスタは、バス信号Ｂ［３］をローにして、最後
のフェーズ０の終了までそのままに維持する。フェーズ
３の間に、すべての参加者が、そのＭＲＱ［３］をバス
２０８の上でアサートされたＢ［３］の値と比較する。
Ｂ［３］のＭＲＱ［３］とは異なるＭＲＱ［３］を有す
るすべての参加バス・マスタは、負けた状態になり、そ
のアービトレーションにはさらには参加しない。次のフ
ェーズ２の間には、ＭＲＱ［３］がＢ［３］に一致しＭ
ＲＱ［２］＝０である残りの参加者は、Ｂ［２］をロー
にして、フェーズ０の終了までそのままに維持する。フ
ェーズ２の間には、残りの参加者は、そのＭＲＱ［２］
を、バス２０８上のＢ［２］の値と比較する。再び、一
致するＭＲＱ［２］と一致するＭＲＱ［３］とを有する
バス・マスタだけが、アービトレーションへの参加を継
続する。次のフェーズ１の間には、一致するＭＲＱ
［３］と一致するＭＲＱ［２］＝Ｂ［２］及びＭＲＱ
［１］＝０を有するそれぞれの残りのバス・マスタは、
Ｂ［１］をローにして、フェーズ０の終了までそのまま
に維持する。フェーズ１の間には、残りの参加者は、そ
のＭＲＱ［１］の値をバス２０８上のＢ［１］と比較す
る。最終のフェーズ０の期間には、一致するＭＲＱ
［３］と一致するＭＲＱ［２］とＭＲＱ［１］＝Ｂ
［１］及びＭＲＱ［０］＝０を有するそれぞれの残りの
バス・マスタは、Ｂ［０］をローにして、フェーズ０の
終了までそのままに維持する。フェーズ０の間には、残
りの参加者は、そのＭＲＱ［３：０］のＩＤ番号をバス
２０８上のＢ［３：０］上でアサートされた値と比較す
る。ＭＲＱ［３：０］を有するバス・マスタがアービト
レーションに勝ち、バス２０８の制御を引き受ける。

【００４１】上述のアービトレーション・プロセスの目
標（ゴール）は、ＩＤすなわちスロット番号である最も
低いＭＲＱ［］の値を有するバス・マスタがバス２０８
の制御を勝ち取ることである。勝者側のバス・マスタを
決定するフェーズ０の期間の最後の比較には、バスの所
有をラッチするためのいくらかのセットアップ時間が必
要である。これは、比較的高い周波数で動作することが
できるより高価な素子を用いれば、可能である。しか
し、プログラマブル・アレイ論理（ＰＡＬ）又はＰＡＬ
ベースの論理などのより安価な構成では、タイミングが
比較的困難になる。タイミングが用いている特定の論理
に対して厳し過ぎる場合には、追加的なＣＬＫサイクル
を挿入することもできる。しかし、これは、プロセスの
速度を低下させ、また潜在的なデータ・スループットを
減少させる。以下で説明する別の解決策は、アービトレ
ーション・プロセスを２つのＣＬＫサイクルに圧縮し
て、このタイミングの要求を緩和することである。

【００４２】第２のアービトレーションの実施例では、
全体で１２のバス・マスタが、ＭＲＱ［３：０］ＩＤ番
号０ｈ〜５ｈ及び７ｈ〜Ｄｈ（１６進数）を有するもの
として定義される。これは、図２Ａに示されているよう
な１２スロットのモジュラ設計にとって十分である。こ
の方式では、スロット６ｈ及びＥｈは許されないが、そ
の理由は、最後のフェーズ０ではアサートが許されない
からである。しかし、通常はＭＲＱ［３：０］＝６ｈで
あるバス・マスタは、アービトレーションの期間にＭＲ
Ｑ［３：０］＝Ｄｈを用いて応答するように再定義され
る。それぞれのフェーズの間に、先行する識別ビットが
所定の優先順位の論理レベルに等しいバス・マスタは、
対応する連続的なＢ［３：０］信号を、この優先順位の
論理状態にアサートする。ただし、反対の論理状態は、
フェーズ遅延を表している。好適実施例では、優先順位
の論理レベルは０である。しかし、優先順位の論理レベ
ルが１である場合には、論理的な否定が考えられること
に注意すべきである。０の優先順位論理レベルに対して
は、先行する０を有するバス・マスタは、対応する連続
的なＢ［３：０］信号をアサートする。なお、１は一般
にフェーズ遅延と考えられる。後続のフェーズでは、残
りのバス・マスタは、反対の論理状態に等しいその上側
（upper）のＭＲＱ［３：０］信号が対応するＢ［３：
０］信号に等しい場合には、Ｂ［３：０］信号の付加的
な信号を駆動する。

【００４３】特に、第１のフェーズ３では、スロットＩ
Ｄ番号が８ｈ（１ｘｘｘｂ）又はそれよりも大きい参加
バス・マスタは、ＭＲＱ［３］＝１ｂを有し、Ｂ［３］
を駆動（ドライブ）しない。スロットＩＤ番号が４−７
ｈ（０ｘｘｘｂ）である参加バス・マスタは、フェーズ
０の終了まで、Ｂ［３］を駆動する。参加している場合
には、バス・マスタ２ｈ（００１０ｂ）及び３ｈ（００
１１ｂ）は、フェーズ０の終了まで、Ｂ［３］とＢ
［２］又はＢ［３、２］との両方を駆動する。参加して
いる場合には、バス・マスタ１ｈ（０００１ｂ）は、Ｂ
［３、２、１］（又はＢ［３：１］）を駆動し、バス・
マスタ０ｈ（００００１ｂ）は、参加している場合に
は、フェーズ０の終了まで、すべての信号Ｂ［３、０］
を駆動する。

【００４４】残りのフェーズ２−０の期間には、参加者
は、その上側のＭＲＱ［］信号を対応するバス信号
Ｂ［］と比較し、一致がある場合には、参加とＢ［］の
駆動とを継続する。フェーズ２の期間には、バス・マス
タＡｈ（１０１０ｂ）及びＢｈ（１０１１ｂ）は、参加
している場合には、Ｂ［３］がハイ（一致）であれば、
Ｂ［２］を駆動する。Ｂ［３］がローであれば、Ａｈ及
びＢｈバス・マスタは、ドロップアウトし、現在のアー
ビトレーションにそれ以上は参加しない。バス・マスタ
９ｈ（１００１ｂ）は、Ｂ［３］がハイであればＢ
［２、１］を共に駆動するが、ハイでない場合には、バ
ス・マスタ９ｈはアービトレーションに参加しない。同
様に、Ｂ［３］がハイであれば、バス・マスタ８ｈ（１
０００ｂ）はＢ［２：０］を駆動するが、それ以外の場
合には、そうではない。また、Ｂ［１］がハイであれ
ば、バス・マスタ２ｈ（００１０ｂ）はＢ［０］を駆動
するが、それ以外の場合には駆動しない。Ｂ［１］がハ
イであればバス・マスタ０ｈ及び１ｈは参加していない
ので、バス・マスタ２ｈはＢ［０］を早期にアサートで
きることに注意すべきである。フェーズ１の期間には、
バス・マスタＣｈ（１１００ｂ）は、参加している場合
には、Ｂ［３：２］が共にハイであればＢ［１：０］を
駆動するが、それ以外であれば駆動せず、バス・マスタ
Ａｈ（１０１０ｂ）は、Ｂ［３：１］が共にハイであれ
ばＢ［０］を駆動するが、それ以外であれば駆動せず、
バス・マスタＤｈ（１１０１ｂ、６ｈの代わり）は、Ｂ
［３：２］がハイであればＢ［１］を駆動するが、それ
以外であれば駆動せず、バス・マスタ５ｈ（０１０１
ｂ）は、Ｂ［２］がハイであればＢ［１］を駆動する
が、それ以外であれば駆動せず、バス・マスタ４ｈ（０
１００ｂ）は、Ｂ［２］がハイであればＢ［１：０］を
駆動するが、それ以外であれば駆動しない。最後のフェ
ーズ０では、新たなＢ［３：０］信号は、全く駆動され
ない。フェーズ０の期間には、それぞれの残りのバス・
マスタは、そのＭＲＱ［３：０］ＩＤ番号をＢ［３：
０］信号と比較し、その結果をラッチする。一致するＭ
ＲＱ［３：０］の値を有するバス・マスタが、アービト
レーションで勝者となる。このようにして、バス・マス
タ０ｈが最も高い優先順位を得て、バス・マスタ６ｈ
（ＩＤ番号としてＤｈを有する）が最も低い優先順位を
有する。

【００４５】図６Ａ及び図６Ｂは、上記説明した第２の
アービトレーションの実施例によるアービトレーション
の例を図解している。図６Ａでは、２つのネットワーク
・スレーブ・デバイス６０２及び６０４が、シャーシ６
００のスロット００１０ｂ及び００１１ｂにそれぞれ差
し込まれるが、このシャーシは、その背面にバス２０８
が組み込まれている。４つのバス・マスタ・デバイス６
０６、６０８、６１０、６１２が、シャーシ６００のス
ロット０１００ｂ、０１０１ｂ、１０００ｂ、１０１０
ｂにそれぞれ差し込まれている。図６Ｂは、上述のバス
・マスタ６０６〜６１２の間のバス２０８のアービトレ
ーションを図解するタイミング図であり、信号ＣＬＫ、
ＡＲＢ＊、ＳＴ１、ＳＴ０、及びＢ［３：０］が、時間
に対して、プロットされている。

【００４６】最初、バス２０８は状態ＳＴ００でアイド
ル状態であり、ＡＲＢ＊及びＢ［３：０］信号はすべて
ハイである。時間Ｔ０では、バス・マスタ６０６〜６１
２はすべて、ＡＲＢ＊信号をローにアサートする。アー
ビトレーションは、時間Ｔ２において、ＣＬＫ信号の次
の立ち上がりエッジで始まり、その時点でフェーズＰ３
が開始される。バス・マスタ６０６及び６０８は、フェ
ーズＰ３の期間のほぼ時間Ｔ４において、Ｂ［３］をア
サートするが、他方で、バス・マスタ６１０〜６１２は
Ｂ［３：０］信号をどれもアサートしない。フェーズ２
は、ＣＬＫ信号の次の立ち下がりエッジにおける時間Ｔ
６で開始される。フェーズ２の間に、バス・マスタ６１
０（ＩＤ＝１０００ｂ）は、Ｂ［３］はハイでなくアー
ビトレーションからドロップアウトすることを検出す
る。同様に、バス・マスタ６１２（ＩＤ＝１０１０ｂ）
は、Ｂ［３］はハイでなくアービトレーションからドロ
ップアウトすることを検出する。フェーズ１は、時間Ｔ
８において、ＣＬＫ信号の次の立ち上がりエッジで開始
される。バス・マスタ６０６ｂは、Ｂ［２］は依然とし
てハイであって、バス２０８のためのアービトレーショ
ンを行っている０００ｂ〜００１１ｂのＩＤを有するバ
ス・マスタはないことを示していることを検出する。従
って、バス・マスタ６０６は、時間Ｔ１０において、Ｂ
［１：０］信号をローにアサートする。その間に、バス
・マスタ６０８は、Ｂ［２］はフェーズ１の間は依然と
してハイであることを検出して、Ｂ［１］信号をアサー
トする。バス・マスタ６０６及び６０８は共にＢ［１］
をアサートしているが、バス・マスタ６０６だけがＢ
［０］信号をアサートしていることに注意すべきであ
る。フェーズ０は、時間Ｔ１２とＴ１４の間のＣＬＫ信
号の次の立ち上がりエッジと立ち下がりエッジとの間に
生じ、残りのバス・マスタ６０６及び６０８は共に、そ
のスロットＩＤ番号ＭＲＱ［３：０］を、バス信号Ｂ
［３：０］と比較する。バス・マスタ６０６は、ＭＲＱ
［３：０］＝Ｂ［３：０］＝０１００ｂであるので、勝
者となり、時間Ｔ１４においてバス２０８の制御を獲得
する。

【００４７】ほぼ時間Ｔ１６において、ＡＲＢ＊信号
は、バス・マスタ６０６によってハイに駆動され、バス
・マスタ６０６はまた、Ｂ［２］をローに、Ｂ［１］を
ハイにアサートして、００１０ｂのスロットＩＤ番号に
よってスレーブ・デバイスを識別する。スレーブ・デバ
イス６０２は、００１０ｂのＩＤ番号を有するので、バ
ス２０８上のサイクルに応答し、バス２０８の次の状態
ＳＴ１０の期間にアドレスの第１の部分を検索する。状
態ＳＴ１０は、時間Ｔ１８のＣＬＫ信号の次の立ち上が
りエッジで開始され、時間Ｔ２０のＣＬＫ信号の次の立
ち上がりエッジで終了する。

【００４８】第３のアービトレーションの実施例では、
第１のフェーズ３は、上述の第２の実施例のフェーズ３
と同じである。特に、スロットＩＤ番号が４−７ｈのバ
ス・マスタはＢ［３］を駆動し、１ｈはＢ［３：１］を
駆動し、０ｈはＢ［３：０］を駆動し、バス・マスタ２
ｈ及び３ｈは、共に、フェーズ０の終了までＢ［３：
２］を駆動する。フェーズ２の期間には、バス・マスタ
２ｈは、Ｂ［１］がハイであればＢ［０］を駆動する
が、それ以外であれば駆動せず、バス・マスタ４ｈは、
Ｂ［２］がハイであればＢ［１：０］の両方を駆動する
が、それ以外であれば駆動せず、バス・マスタ８ｈは、
Ｂ［３］がハイであればＢ［２：０］を駆動するが、そ
れ以外であれば駆動せず、バス・マスタ９ｈは、Ｂ
［３］がハイであればＢ［２：１］を駆動するが、それ
以外であれば駆動せず、バス・マスタＡｈ及びＢｈは、
Ｂ［３］がハイであればＢ［２］を駆動するが、それ以
外であれば駆動しない。フェーズ１の期間には、バス・
マスタ６ｈは、Ｂ［２：１］が共にハイであればＢ
［０］を駆動するが、それ以外であれば駆動せず、バス
・マスタＡｈは、Ｂ［３：１］がハイであればＢ［０］
を駆動するが、それ以外であれば駆動せず、バス・マス
タＣｈは、Ｂ［３：２］がハイであればＢ［１：０］を
駆動するが、それ以外であれば駆動せず、バス・マスタ
Ｄｈは、Ｂ［３：２］がハイであればＢ［１］を駆動す
るが、それ以外であれば駆動せず、バス・マスタＥｈ
は、Ｂ［３：１］がハイであればＢ［０］を駆動する
が、それ以外であれば駆動しない。最後のフェーズ０で
は、新たなＢ［３：０］信号は全く駆動されず、それぞ
れの残りのバス・マスタは、そのＭＲＱ［３：０］ＩＤ
番号をＢ［３：０］信号と比較し、その結果をラッチす
る。一致するＭＲＱ［３：０］の値を有するバス・マス
タが、アービトレーションで勝者となる。このようにし
て、バス・マスタ０ｈが最も高い優先順位を得て、バス
・マスタＥｈが最も低い優先順位を有する。

【００４９】上述の任意の実施例によるアービトレーシ
ョンの後に続くＣＬＫサイクルにおいて、勝者側のバス
・マスタは、まだ状態ＳＴ００にある期間に、アクセス
を望んでいるスレーブ・デバイスのバス２０８のＢ
［３：０］信号上にスロットＩＤ番号ＳＳ［３：０］を
アサートする。アドレス指定されたスレーブ・デバイス
は、バス・マスタと同じスロットＩＤ番号を有してい
る。更に、１２だけのスロットとスロット番号とを有す
る好適実施例では、Ｅｈすなわち１１１０ｂのスロット
ＩＤ番号は、グローバル書き込み（global write）とし
て定義され、そこでは、すべてのスレーブ・デバイスが
アドレスを復号化し、バス２０８からデータを検索す
る。既に述べたように、バス・マスタは、次に、残りの
状態を順に通過し、アドレシングされた１つ又は複数の
スレーブ・デバイスは、サイクルに応答する。スレーブ
・デバイスは、状態ＳＴ００の第３のＣＬＫサイクルの
期間にＢ［３：０］信号をラッチすることによって、バ
ス・サイクルに応答しする。ただし、このラッチは、Ｓ
Ｔ００からＳＴ０１への変化の間に生じなければならな
い。

【００５０】アドレス指定されたスレーブ・デバイス
は、状態ＳＴ１０を復号化し、好ましくは、トランスパ
レント・ラッチを含み、ＷＲ信号を記憶してビットＡ
［６：０］をアドレシングする。Ａ［７］アドレス・ビ
ットは、通常のように、Ａ［６：０］アドレス・ビット
とまとめる（grouped）ことができることに注意すべき
である。しかし、好適実施例では、ＷＲはＡ［６：０］
とまとめられ、すべてのスレーブ・デバイスが状態ＳＴ
１１において情報を受け取るためにラッチを提供するこ
とを不要にする。より小さなアドレス空間であるＡ
［６：０］を有するスレーブ・デバイスで十分であり、
その場合には、ＷＲは同じ８ビットのチップにラッチさ
れる。状態ＳＴ１１では、それらのアドレス・ビットが
用いられる場合には、スレーブ・デバイスは、Ａ［１
３：８］をラッチする。次にスレーブ・デバイスは、そ
のアクセスを開始し、必要であれば、セットアップの要
件の中でＢＳＹ＊信号を駆動する。スレーブ・デバイス
は、状態ＳＴ０１に変化する準備ができると、アサート
される場合には、ＢＳＹ＊信号を否定する。ＳＴ１１か
らＳＴ０１への変化の後では、Ａ［１３：０］信号がラ
ッチされ、スレーブ・デバイスは、バス・マスタによっ
て、書き込みサイクルが示される場合にはデータを受け
取る準備ができ、読み出しサイクルが示される場合には
データを供給する準備ができている。状態ＳＴ０１で
は、ＷＲ信号のラッチされたものがスレーブ・デバイス
によって用いられ、データの方向を決定する。ＳＴ０１
からＳＴ００への変化の後では、スレーブ・デバイス
は、読み出しサイクルのためのデータの駆動を停止し、
又は、書き込みサイクルのためのバス・データ信号Ｂ
［７：０］をラッチする。再び、ＥｈのスロットＩＤ番
号がグローバルであり、存在するすべてのスレーブ・デ
バイスは、グローバルな書き込みサイクルの間にバス２
０８からデータを検索する。

【００５１】図７は、管理通信バス２０８の動作を図解
するタイミング図である。状態ＳＴ００〜ＳＴ０１のそ
れぞれは、ＣＬＫ信号の変化に関して定義される。Ｔ
１、Ｔ２、Ｔ３、Ｔ４は、伝播遅延を表す。Ｔ１は、Ｃ
ＬＫ信号の立ち上がりエッジからのそれぞれの状態ビッ
トの伝播遅延である。Ｔ２は、バス・マスタがデータを
駆動する際のＣＬＫ信号の立ち上がりエッジからのＢ
［７：０］信号の伝播遅延である。Ｔ３は、スレーブ・
デバイスがＢＳＹ＊信号を駆動する際のＣＬＫ信号の立
ち上がりエッジからＢＳＹ＊及びＢ［７］信号の伝播遅
延である。Ｔ４は、スレーブ・デバイスがデータを駆動
する際のＣＬＫ信号の立ち上がりエッジからの読み出し
データＢ［７：０］信号の伝播遅延である。既に述べた
ように、信号ＳＳ［３：０］、ＷＲ及びＡ［６：０］、
ＢＳＹ＊及びＡ［１３：７］、データ信号Ｄ［７：０］
は、対応する状態の期間にＢ［７：０］信号の対応する
ものに対してアサートされる。例えば、ＳＳ［３：０］
及びＤ［３：０］は、バス２０８の異なる状態において
にあるが、共に、Ｂ［３：０］上でアサートされ、それ
によって、バスの争い（contention）すなわち競合は存
在しなくなる。

【００５２】好ましくは、それぞれのバス・マスタは、
それぞれが対応するイネーブル信号ＭＳＴ００＊、ＭＳ
Ｔ１０＊、ＭＳＴ１１＊、ＭＳＴ０１＊を有する、記憶
デバイス４１８のような４つのバッファを含んでいる。
バス・マスタは、状態ＳＴ００にある期間にＭＳＴ００
＊信号をアサートしてＳＴ００状態バッファをイネーブ
ルし、ＳＳ［３：０］信号を駆動する。バス・マスタ
は、状態ＳＴ１０にある期間にＭＳＴ１０＊信号をアサ
ートしてＳＴ１０状態バッファをイネーブルし、ＷＲ及
びＡ［６：０］信号を駆動する。バス・マスタは、状態
ＳＴ１１にある期間にＭＳＴ１１＊信号をアサートして
ＳＴ１１状態バッファをイネーブルし、Ａ［１３：７］
信号を駆動する。バス・マスタは、状態ＳＴ０１にある
期間にＭＳＴ０１＊信号をアサートしてＳＴ０１状態バ
ッファをイネーブルし、Ｄ［７：０］信号を書き込む又
は読み出す。また、それぞれのスレーブ・デバイスは、
それぞれが対応するイネーブル信号ＳＳＴ００＊、ＳＳ
Ｔ１０＊、ＳＳＴ１１＊、ＳＳＴ０１＊を有する、記憶
デバイス３０１のような４つのラッチの組を含んでい
る。スレーブ・デバイスは、状態ＳＴ００の期間にＳＳ
Ｔ００＊信号をアサートしてＳＴ００状態ラッチをイネ
ーブルし、ＳＳ［３：０］信号を駆動する。スレーブ・
デバイスは、状態ＳＴ１０の期間にＳＳＴ１０＊信号を
アサートしてＳＴ１０状態ラッチをイネーブルし、ＷＲ
及びＡ［６：０］信号を駆動する。スレーブ・デバイス
は、状態ＳＴ１１にある間にＳＳＴ１１＊信号をアサー
トしてＳＴ１１状態ラッチをイネーブルし、Ａ［１３：
７］信号を駆動する。スレーブ・デバイスは、状態ＳＴ
０１にある間にＳＳＴ０１＊信号をアサートしてＳＴ０
１状態ラッチをイネーブルし、Ｄ［７：０］信号をアサ
ート又は読み出す。

【００５３】本発明による管理通信バスによれば、制
御、コンフィギュレーション、状態のチェック、情景情
報のモニタ、及び任意のそれ以外の管理機能の目的で、
複数のネットワーク・デバイスの間での通信を可能にす
ることが理解されるであろう。このバスは、好ましく
は、少なくとも３つ好ましくは４つの状態を定義する少
なくとも２つの状態信号を用いて多重化され、第１の状
態はアービトレーションとバス・スレーブ識別用として
定義され、第２及び第３の状態はサイクルの定義とアド
レスをアサートすることとのために定義され、第４の状
態はデータ・サイクル用に定義される。８つのバス・デ
ータ信号が、３２までの信号を定義するために備えら
れ、該バス・データ信号の定義は、状態信号によって定
義されるバスの特定の状態に依存する。バスは、複数の
バス・マスタが第１の状態の期間にバスに対するアービ
トレーションを行うので、マルチマスタであり、バス・
データ信号の中のいくつかが参加しているバス・マスタ
を識別するのに用いられる。次に、勝者側のバス・マス
タが、第１の状態の最後のサイクルの期間に、バス・デ
ータ信号を用いてスレーブ・デバイスを識別する。次
に、バス・マスタは、複数の連続的な状態を通過して、
バス上でアドレス及びサイクル定義信号をアサートす
る。スレーブは、これに応答してアドレスをラッチし
て、サイクル定義から、そのサイクルが読み出しサイク
ルであるか書き込みサイクルであるかを判断する。

【００５４】このようにして、バスは、メモリ・マップ
され、それぞれのバス・マスタが、スレーブ・デバイス
の内部のコンフィギュレーション・レジスタへのアドレ
スを単純に識別し、アクセスされたスレーブ・デバイス
をプログラムする又は構成するためにデータをアサート
する。また、バス・マスタは、そのスレーブ・デバイス
の内部の状態及び／又はメモリへの書き込みサイクルを
実行することによってスレーブ・デバイスをモニタし、
そのスレーブ・デバイスの状態情報又はそのスレーブ・
デバイスが収集している統計データにアクセスする。メ
モリ・マップされたコンフィギュレーションによって、
ネットワーク・デバイスの管理部分の間でのパケット化
されたデータの符号化及び復号化に付随するオーバヘッ
ドを排除できる。好適実施例では、バス上には僅かに１
０のピンが含まれるが、これは、費用効果的な解決のた
めに、２つの状態信号と８つのデータ信号とを含んでい
る。また、クロック信号が、バスの状態変化を同期させ
るために含まれることが好ましい。これにより、ＡＲＣ
ｎｅｔを用いる管理方式のコストを約３分の１にしなが
らデータ・スループットは改善する管理方法が得られ
る。従って、本発明による管理通信バスでは、ネットワ
ークのコストをそれほど増加させずに、希望するデータ
・スループットを有するネットワーク・デバイスの管理
を可能になる。

【００５５】本発明の方法及び装置を好適実施例との関
係で説明してきたが、ここで述べた特定の形式に限定さ
れることを意味しているのではなく、特許請求の範囲に
よって定義される本発明の技術思想及び範囲内に合理的
に含まれる改変、修正、及び均等物までカバーするもの
である。

【図面の簡単な説明】

【図１】本発明による管理通信バスを含むネットワーク
・システムの簡略化されたブロック図である。

【図２】（Ａ）は、本発明によるネットワーク・システ
ムのモジュール化された実施例の全体図であり、（Ｂ）
は、（Ａ）のシャーシと例示的なモジュールとの背面図
である。

【図３】本発明によるスレーブ及びバス・マスタ機能を
組み入れたモジュールのブロック図である。

【図４】本発明によるバス・マスタ・デバイスのブロッ
ク図である。

【図５】本発明による管理通信バスのバス状態を図解す
る状態説明図である。

【図６】（Ａ）は、アービトレーションを図解する一実
施例のブロック図であり、（Ｂ）は、（Ａ）に示された
実施例のアービトレーションを図解するタイミング図で
ある。

【図７】本発明による管理通信バスの動作を図解するタ
イミング図である。

───────────────────────────────────────────────────── フロントページの続き (71)出願人 591030868 20555 Ｓｔａｔｅ Ｈｉｇｈｗａｙ 249，Ｈｏｕｓｔｏｎ，Ｔｅｘａｓ 77070，Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏ ｆ Ａｍｅｒｉｃａ

Claims (29)

【特許請求の範囲】
1. 【請求項１】 少なくとも１つのバス・マスタ・デバイ
   スと少なくとも１つのスレーブ・デバイスとを含むネッ
   トワーク・システムの複数のネットワーク・デバイスの
   ための管理通信バスにおいて、 アービトレーションを行い、スレーブを識別し、アドレ
   スをアサートし、かつ前記アドレスに対応するデータを
   アサートするために、少なくとも３つの状態を定義する
   複数の状態信号と、 前記状態に依存しており、バス要求、スレーブ識別、前
   記アドレス、及び前記データを含む情報データを転送す
   る複数のデータ信号とを含んでいることを特徴とする管
   理通信バス。
2. 【請求項２】 請求項１記載の管理通信バスにおいて、
   状態の変更を同期させるバス・クロック信号を更に備え
   ることを特徴とする管理通信バス。
3. 【請求項３】 請求項２記載の管理通信バスにおいて、
   前記バス・クロック信号は、約８メガヘルツの周波数で
   あることを特徴とする管理通信バス。
4. 【請求項４】 請求項１記載の管理通信バスにおいて、
   前記複数の状態信号は、少なくとも４つの状態を定義す
   る少なくとも２つの状態信号を含み、前記４つの状態
   は、前記アドレスの第１及び第２のアドレス部分をそれ
   ぞれアサートする第１及び第２のアドレス状態を含んで
   いることを特徴とする管理通信バス。
5. 【請求項５】 請求項４記載の管理通信バスにおいて、
   バス・マスタ・デバイスが、前記第１及び第２のアドレ
   ス状態の一方の期間中に前記複数のデータ信号の１つに
   対してサイクル定義信号をアサートし、その動作が読み
   出しサイクルであるかどうか、及び、その動作が書き込
   みサイクルであるかどうかを示すことを特徴とする管理
   通信バス。
6. 【請求項６】 請求項４記載の管理通信バスにおいて、
   前記複数のデータ信号は、少なくとも８つのデータ信号
   を含んでいることを特徴とする管理通信バス。
7. 【請求項７】 請求項４記載の管理通信バスにおいて、
   スレーブ・デバイスが前記複数のデータ信号の１つに対
   してビジー信号をアサートして前記スレーブ・デバイス
   が前記第２のアドレス状態の期間中にビジーであること
   を示し、かつ、前記管理通信バスは、前記スレーブ・デ
   バイスが前記ビジー信号をデアサートするまで前記第２
   のアドレス状態に留まることを特徴とする管理通信バ
   ス。
8. 【請求項８】 請求項１記載の管理通信バスにおいて、
   前記複数の状態信号は２つの状態信号を含み、前記複数
   のデータ信号は１０のバス信号全体に対して８つのデー
   タ信号を含んでいることを特徴とする管理通信バス。
9. 【請求項９】 請求項１記載の管理通信バスにおいて、
   前記複数の状態信号の中の１つが、前記少なくとも３つ
   の状態の連続する状態の間のある時刻で変化することを
   特徴とする管理通信バス。
10. 【請求項１０】 管理通信バス・システムにおいて、
    （ａ）バスであって、 アービトレーションとスレーブ・デバイス識別とのため
    の第１の状態、アドレスをアサートするための第２の状
    態、及び前記アドレスに対応するデータをアサートする
    ための第３の状態を含む少なくとも３つの状態を定義す
    る複数の状態信号と、 前記状態に依存し、前記第１の状態の期間中にはバス要
    求及びスレーブ識別情報を含み、前記第２の状態の期間
    中には前記アドレスを含み、前記第３の状態の期間中に
    は前記データを含む情報データを搬送する複数のデータ
    信号とを含んでいるバスと、（ｂ）前記バスに結合され
    た少なくとも１つのバス・マスタ・デバイスと、（ｃ）
    前記バスに結合された少なくとも１つのスレーブ・デバ
    イスとを備えていることを特徴とする管理通信バス・シ
    ステム。
11. 【請求項１１】 請求項１０記載の管理通信バス・シス
    テムにおいて、前記複数の状態信号は少なくとも４つの
    状態を定義し、前記第２の状態は、第１及び第２のアド
    レス部分をそれぞれアサートする第１及び第２のアドレ
    ス状態を含んでいることを特徴とする管理通信バス・シ
    ステム。
12. 【請求項１２】 請求項１０記載の管理通信バス・シス
    テムにおいて、 前記少なくとも１つのバス・マスタ・デバイスは、前記
    複数の状態信号をアサートして、前記少なくとも３つの
    状態の間で変化させるインターフェースを含み、 前記バス・マスタ・インターフェースは、前記複数の状
    態信号とデータ信号とをアサートして第１の状態を開始
    させて前記バスの制御を獲得し、前記複数のデータ信号
    をアサートして前記少なくとも１つのスレーブ・デバイ
    スを識別し、前記状態信号をアサートして第２の状態に
    進み、前記複数のデータ信号上の前記アドレスをアサー
    トし、かつ前記状態信号をアサートして第３の状態に進
    んでデータ・サイクルを実行することを特徴とする管理
    通信バス・システム。
13. 【請求項１３】 請求項１２記載の管理通信バス・シス
    テムにおいて、前記バス・マスタ・インターフェース
    は、前記第２の状態の期間中にサイクル定義信号をアサ
    ートして、前記少なくとも１つのバス・マスタ・デバイ
    スと前記少なくとも１つのスレーブ・デバイスとの間で
    の前記データの方向を示すことを特徴とする管理通信バ
    ス・システム。
14. 【請求項１４】 請求項１３記載の管理通信バス・シス
    テムにおいて、前記少なくとも１つのスレーブ・デバイ
    スは、 前記サイクル定義信号を検出し、かつ、読み出しサイク
    ルの期間中はデータをアサートし、書き込みサイクルの
    期間中はデータを検索するインターフェースと、 前記インターフェースに結合され、前記データを記憶す
    るメモリとを備えることを特徴とする管理通信バス・シ
    ステム。
15. 【請求項１５】 請求項１０記載の管理通信バス・シス
    テムにおいて、 前記バスに結合されており、それぞれが、所定の優先順
    位を伴う識別番号を有する複数のバス・マスタ・デバイ
    スを更に備えており、 前記複数のバス・マスタ・デバイスはそれぞれ、前記複
    数のデータ信号上に２進数に変換された識別番号をアサ
    ートして、前記バスのためのアービトレーションを行
    い、 最も高い優先順位の識別番号をアサートするバス・マス
    タ・デバイスが前記バスの制御を獲得できるようにした
    ことを特徴とする管理通信バス・システム。
16. 【請求項１６】 請求項１５記載の管理通信バス・シス
    テムにおいて、前記第１の状態は複数のフェーズに分割
    され、前記複数のフェーズのそれぞれの期間中に、所定
    の優先順位の論理レベルに等しい対応する論理ビットを
    有するそれぞれのバス・マスタ・デバイスは、前記複数
    のデータ信号の対応する１つの上に前記対応する論理ビ
    ットをアサートし、次に、その対応する論理ビットを前
    記複数のデータ信号の前記対応する１つと比較し、最後
    のフェーズの期間中に、前記複数のデータ信号の対応す
    るものに一致する識別コードを有するバス・マスタ・デ
    バイスが、前記バスの制御を獲得するようにしたことを
    特徴とする管理通信バス・システム。
17. 【請求項１７】 請求項１５記載の管理通信バス・シス
    テムにおいて、前記第１の状態は、前記２進数に変換さ
    れた識別番号のビット数に対応する複数のフェーズに分
    割され、該複数のフェーズのそれぞれの期間中に、所定
    の優先順位の論理レベルに等しい先行する識別ビットを
    有する各バス・マスタ・デバイスは、前記複数のデータ
    信号の対応するものの上に、前記先行する識別ビット
    と、前記所定の優先順位の論理レベルに等しいすべての
    連続する識別ビットとをアサートし、かつ、後続のフェ
    ーズそれぞれでは、それぞれのバス・マスタ・デバイス
    は、その上位の識別ビットが前記所定の優先順位の論理
    レベルとして反対の論理状態と等しく前記複数のデータ
    信号の対応するものと一致する場合には、追加的な識別
    ビットをドライブすることを特徴とする管理通信バス・
    システム。
18. 【請求項１８】 請求項１０記載の管理通信バス・シス
    テムにおいて、 それぞれが、複数の特定の識別番号の１つに関連する複
    数のスレーブ・デバイスを更に備えており、 前記少なくとも１つのバス・マスタ・デバイスは、前記
    複数の特定の識別番号の中の１つを前記複数のデータ信
    号の上にアサートして、前記複数のスレーブ・デバイス
    の中の対応する１つにアクセスするインターフェースを
    含んでいることを特徴とする管理通信バス・システム。
19. 【請求項１９】 請求項１８記載の管理通信バス・シス
    テムにおいて、前記バス・マスタ・インターフェース
    は、前記複数のデータ信号上にグローバル識別番号をア
    サートして、前記複数のスレーブ・デバイスの全部にア
    クセスすることを特徴とする管理通信バス・システム。
20. 【請求項２０】 請求項１０記載の管理通信バス・シス
    テムにおいて、前記少なくとも１つのスレーブ・デバイ
    スは、前記第２の状態の期間中に前記複数のデータ信号
    の中の１つの上にビジー信号をアサートして、前記第３
    の状態を遅延させるインターフェースを含んでいること
    を特徴とする管理通信バス・システム。
21. 【請求項２１】 ネットワーク・システムにおいて、
    （ａ）複数のスロットを含むシャーシと、（ｂ）前記シ
    ャーシに取り付けられており、それぞれが、前記複数の
    スロットの中の対応する１つと位置合わせされている複
    数のスロット・コネクタと、 前記複数のスロット・コネクタのそれぞれに結合された
    管理通信バスであって、 前記バスの制御のためにアービトレーションを行いかつ
    スレーブ識別番号をアサートする識別状態と、アドレス
    をアサートするアドレス状態と、前記アドレスに対応す
    るデータをアサートするデータ状態とを含む、少なくと
    も３つの状態を定義する複数の状態信号と、 前記状態に依存しており、前記識別状態の期間中のバス
    要求とスレーブ識別と、前記アドレス状態の期間中の前
    記アドレスと、前記データ状態の期間中の前記データと
    を含む情報データを転送する複数のデータ信号とを備え
    た管理通信バスと、（ｃ）モジュール・コネクタを含む
    前記シャーシの前記複数のスロットの中の任意の１つの
    中に差し込んで、前記複数のスロット・コネクタの中の
    対応するものと結合して、前記少なくとも１つのモジュ
    ールを前記バスにインターフェースするための少なくと
    も１つのモジュールとを備えることを特徴とするネット
    ワーク・システム。
22. 【請求項２２】 請求項２１記載のネットワーク・シス
    テムにおいて、前記少なくとも１つのモジュールは、前
    記複数の状態信号をアサートして、前記バスの前記少な
    くとも３つの状態の間を変化するようにしたバス・マス
    タ・デバイスを含んでいることを特徴とするネットワー
    ク・システム。
23. 【請求項２３】 請求項２２記載のネットワーク・シス
    テムにおいて、前記バス・マスタ・デバイスは、前記複
    数の状態信号と前記複数のデータ信号とをアサートし
    て、前記識別状態を開始しかつ前記バスの制御を獲得
    し、前記スレーブ識別番号をアサートし、前記アドレス
    状態に進んでアドレスをアサートし、前記データ状態に
    進んでデータ・サイクルを実行するインターフェースを
    含んでいることを特徴とするネットワーク・システム。
24. 【請求項２４】 請求項２１記載のネットワーク・シス
    テムにおいて、前記少なくとも１つのモジュールは、前
    記複数のデータ信号をモニタし、アドレスを検索し、前
    記データ状態の期間中にデータ・サイクルに参加するス
    レーブ・デバイスを含んでいることを特徴とするネット
    ワーク・システム。
25. 【請求項２５】 請求項２４記載のネットワーク・シス
    テムにおいて、前記スレーブ・デバイスは、 サイクル定義信号を検出し、読み出しサイクルの期間中
    にデータをアサートし、書き込みサイクルの期間中にデ
    ータを検索するインターフェースと、 前記インターフェースに結合され、前記データを記憶す
    るメモリとを含んでいることを特徴とするネットワーク
    ・システム。
26. 【請求項２６】 請求項２１記載のネットワーク・シス
    テムにおいて、前記少なくとも１つのモジュールは、 前記複数の状態信号をアサートすることにより、前記バ
    スの前記少なくとも３つの状態の間で変化するバス・マ
    スタ・デバイスと、 前記複数のデータ信号をモニタし、アドレスを検索し、
    前記データ状態の期間中にデータ・サイクルに参加する
    スレーブ・デバイスとを備えることを特徴とするネット
    ワーク・システム。
27. 【請求項２７】 請求項２１記載のネットワーク・シス
    テムにおいて、前記少なくとも１つのモジュールは、 前記複数の状態信号をアサートすることにより、前記バ
    スの前記少なくとも３つの状態の間で変化するバス・マ
    スタ・デバイスを含む第１のモジュールと、 前記複数のデータ信号をモニタし、アドレスを検索し、
    前記データ状態の期間中にデータ・サイクルに参加する
    スレーブ・デバイスを含む第２のモジュールとを備える
    ことを特徴とするネットワーク・システム。
28. 【請求項２８】 請求項２７記載のネットワーク・シス
    テムにおいて、前記第２のモジュールはさらにネッタワ
    ーク・デバイスを備えており、該ネットワーク・デバイ
    スは、 媒体インターフェース・デバイスと、 前記媒体インターフェース・デバイスと前記スレーブ・
    デバイスとに結合されており、複数のコンフィギュレー
    ション及び状態レジスタと含むポート制御論理とを含ん
    でいることを特徴とするネットワーク・システム。
29. 【請求項２９】 請求項２８記載のネットワーク・シス
    テムにおいて、前記スレーブ・デバイスはさらに、 前記ポート制御論理に接続されたプロセッサと、 前記プロセッサと前記バスとに結合されたスレーブ・イ
    ンターフェースとを備えていることを特徴とするネット
    ワーク・システム。