JPH1045416A - Formation of cobalt silicide film - Google Patents
Formation of cobalt silicide filmInfo
- Publication number
- JPH1045416A JPH1045416A JP20266196A JP20266196A JPH1045416A JP H1045416 A JPH1045416 A JP H1045416A JP 20266196 A JP20266196 A JP 20266196A JP 20266196 A JP20266196 A JP 20266196A JP H1045416 A JPH1045416 A JP H1045416A
- Authority
- JP
- Japan
- Prior art keywords
- film
- cobalt
- cobalt silicide
- forming
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inorganic Compounds Of Heavy Metals (AREA)
- Silicon Compounds (AREA)
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、シリコン層上に形
成するコバルトシリサイド膜の形成方法に係わる。The present invention relates to a method for forming a cobalt silicide film formed on a silicon layer.
【0002】[0002]
【従来の技術】昨今、半導体デバイスの低抵抗化や高速
化の要望から、ゲート及びソース/ドレイン上に低抵抗
シリサイド膜を自己整合的に形成するサリサイド(SA
LICIDE;Self-Aligned Silicide)法が注目されて
いる。2. Description of the Related Art In recent years, there has been a demand for low resistance and high speed of a semiconductor device.
The LICIDE (Self-Aligned Silicide) method has attracted attention.
【0003】このサリサイド法に用いるシリサイド材料
としては、現在の製造プロセスとの整合性からチタンシ
リサイドが望まれているが、このチタンシリサイドは、
線幅の縮小と共にシート抵抗が上昇する現象、いわゆる
細線効果を生じるため、問題になっている。[0003] As a silicide material used in the salicide method, titanium silicide is desired from the viewpoint of compatibility with the current manufacturing process.
This is a problem because a phenomenon in which the sheet resistance increases as the line width decreases, that is, a so-called thin line effect occurs.
【0004】ここで、ソース/ドレイン拡散層上にチタ
ンの膜厚を20nm,30nm,50nmと変えて成膜
した後RTA(Rapid Thermal annealing )、いわゆる
ランプアニール(例えばハロゲンランプの赤外光(波長
0.4〜4.0μm)の照射によるアニール)によりチ
タンシリサイドとしてTiSi2 を形成した場合の、拡
散層の幅Wとシート抵抗Rsとの関係を図7に示す。図
7Aは、ソース/ドレイン拡散層がn+ の場合であり、
図7Bは、ソース/ドレイン拡散層がp+ の場合であ
る。尚、図中○印は、対照試料として、シリコンの拡散
層のみのシート抵抗Rsの測定値である。図7A及び図
7Bより、拡散層の幅Wの減少と共にシート抵抗Rsが
上昇していることがわかる。Here, after a titanium film is formed on the source / drain diffusion layer while changing the film thickness to 20 nm, 30 nm, and 50 nm, RTA (Rapid Thermal Annealing), so-called lamp annealing (for example, infrared light (wavelength) of a halogen lamp) is used. FIG. 7 shows the relationship between the width W of the diffusion layer and the sheet resistance Rs when TiSi 2 is formed as titanium silicide by annealing (irradiation of 0.4 to 4.0 μm). FIG. 7A shows the case where the source / drain diffusion layers are n + ,
FIG. 7B shows a case where the source / drain diffusion layers are p + . In the drawing, the circles indicate the measured values of the sheet resistance Rs of only the silicon diffusion layer as a control sample. 7A and 7B that the sheet resistance Rs increases as the width W of the diffusion layer decreases.
【0005】一方、コバルトシリサイドの1種であるC
oSi2 は、上述の細線効果によるシート抵抗の上昇が
生じないことから、注目され活発に開発が検討されてい
る。コバルトシリサイドには、Co2 Si,CoSi,
CoSi2 の3つの相が存在し、各々の比抵抗は〜70
μΩcm、100〜150μΩcm、14〜17μΩc
mである。従って、半導体デバイスにコバルトシリサイ
ドを形成する場合には、最も低抵抗の相であるCoSi
2 を形成することが必要である。ここで、Co2 Si,
CoSi,CoSi2 が形成される温度は、それぞれ〜
400℃、450〜550℃、>700℃である。On the other hand, C which is a kind of cobalt silicide
Since oSi 2 does not cause an increase in sheet resistance due to the above-described thin wire effect, attention has been paid to it and active development is being studied. Cobalt silicide includes Co 2 Si, CoSi,
There are three phases of CoSi 2, each of the specific resistance to 70
μΩcm, 100-150μΩcm, 14-17μΩc
m. Therefore, when forming cobalt silicide in a semiconductor device, CoSi, which is the phase having the lowest resistance, is used.
It is necessary to form 2 . Here, Co 2 Si,
The temperatures at which CoSi and CoSi 2 are formed are respectively ~
400 ° C., 450-550 ° C.,> 700 ° C.
【0006】[0006]
【発明が解決しようとする課題】しかしながら、微細な
配線上にCoを成膜し、CoSi2 が形成される700
℃あるいはそれ以上の温度でシリサイド化させても、細
線効果によるシート抵抗の上昇は生じないが、シート抵
抗の絶対値が高い高抵抗のコバルトシリサイドが形成さ
れてしまう。However, Co is deposited on fine wiring to form CoSi 2 700.
Even if the silicidation is performed at a temperature of ° C. or higher, the sheet resistance does not increase due to the thin wire effect, but a high-resistance cobalt silicide having a high absolute value of the sheet resistance is formed.
【0007】図8に、ソース/ドレイン拡散層上に10
nmの膜厚のコバルト膜を形成した後、RTA法による
シリサイド化の熱処理温度を700℃、800℃、90
0℃と変化させてコバルトシリサイドを形成した場合の
拡散層の線幅Wとシート抵抗Rsとの関係を示す。図8
Aは、ソース/ドレイン拡散層がn+ の場合であり、図
8Bは、ソース/ドレイン拡散層がp+ の場合である。FIG. 8 shows that 10
After forming a cobalt film having a thickness of 700 nm, the heat treatment temperature for silicidation by the RTA method is set to 700 ° C., 800 ° C., 90 ° C.
The relationship between the line width W of the diffusion layer and the sheet resistance Rs when cobalt silicide is formed by changing the temperature to 0 ° C. is shown. FIG.
A shows the case where the source / drain diffusion layers are n + , and FIG. 8B shows the case where the source / drain diffusion layers are p + .
【0008】図8A及び図8Bより、線幅Wの縮小によ
るシート抵抗Rsの上昇は見られないが、シート抵抗R
sの絶対値が100Ω/□程度と高くなっていることが
わかる。8A and 8B, no increase in the sheet resistance Rs due to the reduction in the line width W is observed, but the sheet resistance Rs is increased.
It can be seen that the absolute value of s is as high as about 100Ω / □.
【0009】半導体デバイスにサリサイド法による製造
プロセスを適用した場合には、〜10Ω/□のシート抵
抗で、かつシート抵抗の線幅依存性がないことが望まれ
ており、このような高抵抗のコバルトシリサイドの形成
を回避する必要がある。When a manufacturing process by the salicide method is applied to a semiconductor device, it is desired that the sheet resistance be 10 Ω / □ and that the sheet resistance be independent of the line width. It is necessary to avoid the formation of cobalt silicide.
【0010】上述した問題の解決のために、本発明にお
いては、細線効果を生じない低抵抗のコバルトシリサイ
ド膜の形成方法を提供するものである。In order to solve the above-mentioned problem, the present invention provides a method for forming a low-resistance cobalt silicide film which does not cause a thin wire effect.
【0011】[0011]
【課題を解決するための手段】本発明は、シリコンを含
む半導体層上にコバルト膜を形成する工程と、これにに
ランプアニールによる第1の熱処理を行ってコバルトシ
リサイド膜を形成する工程と、未反応のコバルト膜を除
去する工程と、コバルトシリサイド膜に再度ランプアニ
ールによる第2の熱処理を行う工程を有してコバルトシ
リサイド膜を形成する方法である。According to the present invention, there is provided a step of forming a cobalt film on a semiconductor layer containing silicon, and a step of forming a cobalt silicide film by performing a first heat treatment by lamp annealing on the film. This is a method of forming a cobalt silicide film including a step of removing an unreacted cobalt film and a step of performing a second heat treatment on the cobalt silicide film again by lamp annealing.
【0012】上述の本発明方法によれば、シリコンを含
む半導体層上にコバルト膜を形成し、これに2回のラン
プアニールによる熱処理を行うことにより、1回目のラ
ンプアニールによる第1の熱処理でCoSi膜を形成
し、さらに2回目のランプアニールによる第2の熱処理
でCoSi2 膜を形成することができ、このときCoS
i2 膜を低抵抗に形成することができる。According to the above-described method of the present invention, a cobalt film is formed on a semiconductor layer containing silicon, and a heat treatment is performed on the cobalt film twice by lamp annealing. A CoSi film is formed, and a CoSi 2 film can be formed by a second heat treatment by a second lamp annealing.
The i 2 film can be formed with low resistance.
【0013】[0013]
【発明の実施の形態】本発明のコバルトシリサイド膜の
形成方法は、シリコンを含む半導体層上にコバルト膜を
形成する工程と、コバルト膜にランプアニールによる第
1の熱処理を行ってコバルトシリサイド膜を形成する工
程と、未反応のコバルト膜を除去する工程と、コバルト
シリサイド膜にランプアニールによる第2の熱処理を行
う工程を有するものである。DETAILED DESCRIPTION OF THE INVENTION A method for forming a cobalt silicide film according to the present invention comprises the steps of forming a cobalt film on a semiconductor layer containing silicon, and performing a first heat treatment by lamp annealing on the cobalt film to form the cobalt silicide film. The method includes a step of forming, a step of removing an unreacted cobalt film, and a step of performing a second heat treatment on the cobalt silicide film by lamp annealing.
【0014】また本発明は、上記コバルトシリサイド膜
の形成方法において、コバルト膜にランプアニールによ
る第1の熱処理を行う工程を450〜550℃の範囲で
行い、再度ランプアニールによる第2の熱処理を行う工
程を650〜900℃の範囲で行うものである。According to the present invention, in the method of forming a cobalt silicide film, the step of performing the first heat treatment by lamp annealing on the cobalt film is performed at a temperature in the range of 450 to 550 ° C., and the second heat treatment by lamp annealing is performed again. The process is performed in the range of 650 to 900 ° C.
【0015】また本発明は、上記コバルトシリサイド膜
の形成方法において、コバルト膜を形成する工程の後
に、コバルト膜上に酸化防止膜を形成する工程を有し、
コバルト膜にランプアニールによる第1の熱処理を行っ
てコバルトシリサイド膜を形成する工程の後、酸化防止
膜を除去する工程を採るものである。Further, the present invention, in the above-described method for forming a cobalt silicide film, further comprises a step of forming an antioxidant film on the cobalt film after the step of forming the cobalt film,
After the step of forming a cobalt silicide film by performing a first heat treatment by lamp annealing on the cobalt film, a step of removing the antioxidant film is employed.
【0016】また本発明は、上記コバルトシリサイド膜
の形成方法において、シリコンを含む半導体層と、コバ
ルトシリサイド膜とが自己整合して形成されたものであ
る。According to the present invention, in the method of forming a cobalt silicide film, the semiconductor layer containing silicon and the cobalt silicide film are formed in a self-aligned manner.
【0017】以下、図面を参照して本発明のシリサイド
膜の形成方法の実施例を説明する。この例は、コバルト
膜をシリコン上に形成して、これらを反応させてシリサ
イド膜を形成する例である。Hereinafter, an embodiment of a method for forming a silicide film of the present invention will be described with reference to the drawings. In this example, a cobalt film is formed on silicon, and these are reacted to form a silicide film.
【0018】まず、図1Aに示すように、シリコン等か
らなる半導体基板1に対して、表面にLOCOS(局所
熱酸化)を行って形成した素子分離膜12により分離し
た領域に、半導体基板1上にゲート絶縁膜2を介して多
結晶シリコンからなるゲート電極3を形成し、表面にソ
ース/ドレイン拡散層4を形成し、ゲート電極3の側面
に絶縁膜からなるサイドウォール5を形成する。First, as shown in FIG. 1A, a semiconductor substrate 1 made of silicon or the like is placed on a region separated by an element isolation film 12 formed by performing LOCOS (local thermal oxidation) on the surface of the semiconductor substrate 1. A gate electrode 3 made of polycrystalline silicon is formed via a gate insulating film 2, a source / drain diffusion layer 4 is formed on the surface, and a side wall 5 made of an insulating film is formed on a side surface of the gate electrode 3.
【0019】次に、図1Bに示すように、Arを用いた
スパッタ法により、表面を覆って全面的にコバルト膜6
を成膜する。成膜条件は、例えばDCパワー:0.8k
W、圧力:0.4Pa、ガス流量:ヒーターガス(A
r)60sccm,プロセスガス(Ar)30scc
m、基板温度:150℃、膜厚:10nmとする。Next, as shown in FIG. 1B, a cobalt film 6 covering the entire surface is formed by sputtering using Ar.
Is formed. The film forming conditions are, for example, DC power: 0.8 k
W, pressure: 0.4 Pa, gas flow rate: heater gas (A
r) 60 sccm, process gas (Ar) 30 scc
m, substrate temperature: 150 ° C., and film thickness: 10 nm.
【0020】次に、ランプアニール装置により第1回目
のランプアニールによる熱処理を行う。熱処理温度は、
CoSiが形成される温度領域の450℃〜550℃と
し、窒素ガス雰囲気で流量10リットル/分とし、30
秒間熱処理を行う。これにより、図2Cに示すように、
ゲート電極3及びソース/ドレイン拡散層4上のコバル
ト膜6が、ゲート電極3,ソース/ドレイン拡散層4の
シリコンによりシリサイド化されて、CoSi膜7が形
成される。Next, a heat treatment by a first lamp annealing is performed by a lamp annealing apparatus. The heat treatment temperature is
The temperature is set to 450 ° C. to 550 ° C. in a temperature region where CoSi is formed, and the flow rate is set to 10 liter / min in a nitrogen gas atmosphere.
Heat treatment is performed for seconds. Thereby, as shown in FIG. 2C,
The cobalt film 6 on the gate electrode 3 and the source / drain diffusion layer 4 is silicided by silicon of the gate electrode 3 and the source / drain diffusion layer 4 to form a CoSi film 7.
【0021】次に、図2Dに示すように、ウエットエッ
チングにより、素子分離膜12及びサイドウォール5上
の未反応のコバルト膜6を除去する。ウエットエッチン
グは、例えば硫酸過水(硫酸:過酸化水素=4:1の混
合物)を用いて70℃で3分間行う。Next, as shown in FIG. 2D, the unreacted cobalt film 6 on the element isolation film 12 and the side walls 5 is removed by wet etching. The wet etching is performed at 70 ° C. for 3 minutes using, for example, sulfuric acid / hydrogen peroxide (a mixture of sulfuric acid: hydrogen peroxide = 4: 1).
【0022】次に、第2回目のランプアニール装置によ
る熱処理を行う。このとき、熱処理温度はCoSi2 が
形成される650〜900℃とし、窒素ガス雰囲気で流
量10リットル/分とし、30秒間熱処理を行う。Next, a second heat treatment is performed by a lamp annealing apparatus. At this time, the heat treatment is performed at a temperature of 650 to 900 ° C. at which CoSi 2 is formed at a flow rate of 10 L / min in a nitrogen gas atmosphere for 30 seconds.
【0023】こうして、図2Eに示すように、最も低抵
抗な相のコバルトシリサイドであるCoSi2 膜8が形
成される。In this manner, as shown in FIG. 2E, a CoSi 2 film 8 which is cobalt silicide having the lowest resistance phase is formed.
【0024】これにより、ソース/ドレイン拡散層4及
びゲート電極3上に、細線効果がなく低抵抗(10Ω/
□程度以下)なコバルトシリサイド膜を形成することが
できる。また、ランプアニールによる熱処理を行うこと
から、短時間でかつ酸化性がない雰囲気中で熱処理を行
うことができ、コバルト膜やコバルトシリサイド膜の酸
化がなく、酸化により生じる抵抗の上昇がアニール炉に
比較して少ない。As a result, on the source / drain diffusion layer 4 and the gate electrode 3, there is no thin line effect and a low resistance (10 Ω /
□ or less) can be formed. In addition, since the heat treatment by lamp annealing is performed, the heat treatment can be performed in a short time and in an atmosphere having no oxidizing property, and there is no oxidation of the cobalt film and the cobalt silicide film, and the increase in resistance caused by the oxidation causes an annealing furnace. Less in comparison.
【0025】上述の例では、コバルト膜を形成し、これ
をランプアニール法によりシリサイド化したが、コバル
ト膜を形成した後に大気中に開放するときに、コバルト
膜表面が酸化される。このため、シリサイドの形成に寄
与する実質的コバルトの膜厚が減少する。この酸化を防
止するために、コバルト膜の表面にTiN膜を形成し、
よりシリサイド化反応を促進することもできる。その例
を次に示す。In the above-described example, the cobalt film is formed and silicidized by the lamp annealing method. However, when the cobalt film is formed and then opened to the atmosphere, the cobalt film surface is oxidized. Therefore, the thickness of the substantial cobalt that contributes to the formation of silicide is reduced. In order to prevent this oxidation, a TiN film is formed on the surface of the cobalt film,
The silicidation reaction can be further promoted. An example is shown below.
【0026】まず、図3Aに示すように、図1Aと同様
に、半導体基板1の素子分離した領域に、ゲート絶縁膜
2を介してゲート電極3を形成し、半導体基板1にソー
ス/ドレイン拡散層4、ゲート電極3の側面にサイドウ
ォール5をそれぞれ形成する。First, as shown in FIG. 3A, similarly to FIG. 1A, a gate electrode 3 is formed via a gate insulating film 2 in an element-isolated region of a semiconductor substrate 1, and a source / drain diffusion is formed in the semiconductor substrate 1. Sidewalls 5 are formed on the side surfaces of the layer 4 and the gate electrode 3, respectively.
【0027】次に、図3Bに示すように、先の例と同様
にコバルト膜6を形成した後、同一装置内で引き続きT
iN膜9を成膜する。コバルト膜6の成膜条件は、先の
例と同様にして形成する。TiN膜9の成膜条件は、例
えばDCパワー:6.5kW、圧力:0.4Pa、ガス
流量:ヒーターガス(Ar)15sccm,プロセスガ
ス(N2)135sccm、基板温度:150℃、膜
厚:20nmとする。Next, as shown in FIG. 3B, after a cobalt film 6 is formed in the same manner as in the previous example, the T film is continuously formed in the same device.
An iN film 9 is formed. The conditions for forming the cobalt film 6 are the same as in the previous example. The conditions for forming the TiN film 9 are, for example, DC power: 6.5 kW, pressure: 0.4 Pa, gas flow rate: heater gas (Ar) 15 sccm, process gas (N2) 135 sccm, substrate temperature: 150 ° C., and film thickness: 20 nm. And
【0028】次に、図3Cに示すように、先の例と同様
にランプアニール装置による熱処理を行ってCoSi膜
7を形成した後、選択エッチングによりCoSi膜7上
のTiN膜9を除去する。ランプアニール法の条件は、
先の例と同様に行う。続いて、図4Dに示すように、素
子分離膜12及びサイドウォール5上のTiN膜9及び
未反応のコバルト膜6を、順次ウエットエッチングによ
る選択エッチングにより除去する。TiN膜のウエット
エッチングは、例えばアンモニア過水(NH4 OH:H
2O2 :H2 O=1:2:6)を用いて、65℃で3分
間行う。未反応のコバルト膜6のウエットエッチング
は、先の例と同様の条件にて行う。Next, as shown in FIG. 3C, a heat treatment using a lamp annealing apparatus is performed to form the CoSi film 7 in the same manner as in the previous example, and then the TiN film 9 on the CoSi film 7 is removed by selective etching. The conditions of the lamp annealing method are as follows:
Perform the same as in the previous example. Subsequently, as shown in FIG. 4D, the TiN film 9 and the unreacted cobalt film 6 on the element isolation film 12 and the side walls 5 are sequentially removed by selective etching by wet etching. The wet etching of the TiN film is performed, for example, using ammonia peroxide (NH 4 OH: H).
The reaction is performed at 65 ° C. for 3 minutes using 2 O 2 : H 2 O = 1: 2: 6). The wet etching of the unreacted cobalt film 6 is performed under the same conditions as in the previous example.
【0029】この後、先の例と同様に、第2回目のラン
プアニール装置による熱処理を行う。これにより、図4
Eに示すように、CoSi2 膜8を形成することができ
る。熱処理の条件は先の例と同様にして行うことができ
る。Thereafter, as in the previous example, a second heat treatment is performed by a lamp annealing apparatus. As a result, FIG.
As shown in E, the CoSi 2 film 8 can be formed. The heat treatment can be performed in the same manner as in the above example.
【0030】このようにして、低抵抗の相のコバルトシ
リサイドであるCoSi2 膜を形成することができる。Thus, a CoSi 2 film, which is a low-resistance phase cobalt silicide, can be formed.
【0031】また、このように形成したCoSi2 膜8
は、ゲート電極3及びソース/ドレイン拡散層4に対し
て自己整合して形成される。The CoSi 2 film 8 thus formed is
Are formed in self-alignment with the gate electrode 3 and the source / drain diffusion layer 4.
【0032】続いて、シリサイド膜に含有される酸素の
量をさらに低減させて、コバルトシリサイド膜の形成を
行う例を次に示す。Next, an example in which the amount of oxygen contained in the silicide film is further reduced to form a cobalt silicide film will be described below.
【0033】前述したように、コバルト膜は大気中の酸
素等により酸化されやすい。コバルト膜を成膜する前の
半導体ウエハ表面は、洗浄により酸化膜を除去している
が、僅かに自然酸化膜が残存している。この酸化膜中の
酸素が、前述のようにシリサイド化反応に悪影響を及ぼ
す。このため、自然酸化膜が全くないことが好ましい。As described above, the cobalt film is easily oxidized by oxygen or the like in the atmosphere. The oxide film is removed from the surface of the semiconductor wafer by washing before the cobalt film is formed, but a natural oxide film remains slightly. The oxygen in the oxide film has a bad influence on the silicidation reaction as described above. Therefore, it is preferable that there is no natural oxide film.
【0034】まず、図5Aに示すように、先の例と同様
に、半導体基板1の素子分離膜12により素子分離した
領域にゲート絶縁膜2上のゲート電極3及びソース/ド
レイン拡散層4、ゲート電極3の側面にサイドウォール
5をそれぞれ形成する。このとき、ゲート電極3及びソ
ース/ドレイン拡散層4の表面には僅かに自然酸化膜1
0が残存している。First, as shown in FIG. 5A, similarly to the previous example, the gate electrode 3 and the source / drain diffusion layer 4 on the gate insulating film 2 are formed in the region of the semiconductor substrate 1 separated by the device isolation film 12. Sidewalls 5 are formed on the side surfaces of the gate electrode 3 respectively. At this time, the surface of the gate electrode 3 and the source / drain diffusion layer 4 are slightly
0 remains.
【0035】次に、図5Bに示すように、表面に残る自
然酸化膜10を除去するため、スパッタ法により、還元
作用の大きい、Ti,Zr,Hf等の還元金属膜11を
表面を覆って全面的に形成する。成膜条件は、例えばD
Cパワー:0.5kW、圧力:0.4Pa、ガス流量:
ヒーターガス(Ar)60sccm,プロセスガス(A
r)30sccm、基板温度:150℃、膜厚:20n
mとする。Next, as shown in FIG. 5B, in order to remove the natural oxide film 10 remaining on the surface, a reduced metal film 11 of Ti, Zr, Hf or the like having a large reducing action is covered by a sputtering method. It is formed entirely. The film forming conditions are, for example, D
C power: 0.5 kW, pressure: 0.4 Pa, gas flow rate:
Heater gas (Ar) 60 sccm, process gas (A
r) 30 sccm, substrate temperature: 150 ° C., film thickness: 20 n
m.
【0036】次に、図5Cに示すように、還元金属膜1
1を形成した同一装置内で自然酸化膜10を還元した金
属膜11を除去し、クリーンなウエハ表面を露出させ
る。このときの還元金属膜11を除去する方法として
は、ソフトエッチング等基板へのダメージが少ない方法
で行う。ソフトエッチングの条件は、例えばガス流量
(Ar)50sccm、圧力:0.4Pa、RFバイア
ス:0.3kW、基板温度600℃とする。Next, as shown in FIG. 5C, the reduced metal film 1
The metal film 11 that has reduced the natural oxide film 10 is removed in the same apparatus where the wafer 1 is formed, and a clean wafer surface is exposed. As a method for removing the reduced metal film 11 at this time, a method such as soft etching that causes less damage to the substrate is used. The conditions of the soft etching are, for example, a gas flow rate (Ar) of 50 sccm, a pressure of 0.4 Pa, an RF bias of 0.3 kW, and a substrate temperature of 600 ° C.
【0037】次に図6Dに示すように、先の例と同様
に、スパッタ法により、コバルト膜6とTiN膜9を順
次形成する。Next, as shown in FIG. 6D, a cobalt film 6 and a TiN film 9 are sequentially formed by a sputtering method as in the previous example.
【0038】次に図6Eに示すように、先の例と同様
に、第1回目のランプアニール法による熱処理を行っ
て、ゲート電極3及びソース/ドレイン拡散層4上にC
oSi膜7を形成する。Next, as shown in FIG. 6E, similarly to the previous example, the first heat treatment by the lamp annealing method is performed, so that the C electrode is formed on the gate electrode 3 and the source / drain diffusion layer 4.
An oSi film 7 is formed.
【0039】次に図6Fに示すように、先の例と同様
に、ウエットエッチングによりTiN膜9と未反応のコ
バルト膜6を除去する。Next, as shown in FIG. 6F, the TiN film 9 and the unreacted cobalt film 6 are removed by wet etching as in the previous example.
【0040】この後は、先の例と同様に、第2回目のラ
ンプアニール法による熱処理を行って、低抵抗の相のコ
バルトシリサイドであるCoSi2 膜8を形成する。こ
うして、前述のように拡散層及びゲート上に低抵抗なコ
バルトシリサイド膜を形成することができる。Thereafter, as in the previous example, a second heat treatment by a lamp annealing method is performed to form a CoSi 2 film 8 which is a low-resistance phase cobalt silicide. Thus, a low-resistance cobalt silicide film can be formed on the diffusion layer and the gate as described above.
【0041】コバルトシリサイド膜を形成するシリコン
を含む層は、上述のように、シリコン基板中の拡散層や
多結晶シリコン層により構成され、これらの上にコバル
ト膜を形成して2回のランプアニール法による熱処理に
より、これら拡散層や多結晶シリコン層上にコバルトシ
リサイド膜を自己整合的に形成することができる。The silicon-containing layer forming the cobalt silicide film is composed of a diffusion layer or a polycrystalline silicon layer in a silicon substrate as described above, and a cobalt film is formed thereon and lamp annealing is performed twice. By the heat treatment by the method, a cobalt silicide film can be formed in a self-alignment manner on these diffusion layers and polycrystalline silicon layers.
【0042】本発明のコバルトシリサイド膜の形成方法
は、上述の例に限定されるものではなく、本発明の要旨
を逸脱しない範囲でその他様々な構成が取り得る。The method of forming a cobalt silicide film of the present invention is not limited to the above-described example, and may take various other configurations without departing from the gist of the present invention.
【0043】[0043]
【発明の効果】上述の本発明によるコバルトシリサイド
膜の形成方法によれば、所定の温度で2回のランプアニ
ールによる熱処理を行うことにより、拡散層及びゲート
上に細線効果がなく、かつ低抵抗(10Ω/□程度以
下)なコバルトシリサイド膜を形成することができる。According to the method of forming a cobalt silicide film according to the present invention described above, heat treatment is performed twice at a predetermined temperature by lamp annealing, so that there is no thin line effect on the diffusion layer and the gate, and the resistance is low. (About 10 Ω / □ or less) can be formed.
【0044】また、ランプアニールによる熱処理を行う
ことから、短時間でかつ酸化性がない雰囲気中で熱処理
を行うことができ、コバルト膜やコバルトシリサイド膜
の酸化がなく、酸化により生じる抵抗の上昇等の特性劣
化を防止できる。Further, since the heat treatment by lamp annealing is performed, the heat treatment can be performed in a short time and in an atmosphere having no oxidizing property, and the cobalt film and the cobalt silicide film are not oxidized, and the resistance caused by the oxidation is increased. Characteristic can be prevented.
【0045】従って本発明方法をいわゆるサリサイド法
に適用することにより、半導体デバイスの低抵抗化、な
らびに高速化を図ることができる。Therefore, by applying the method of the present invention to the so-called salicide method, it is possible to reduce the resistance and speed of the semiconductor device.
【図1】A、B 本発明のコバルトシリサイド膜の形成
方法の実施例の一製造工程の工程図である。FIGS. 1A and 1B are process diagrams of one manufacturing process of an embodiment of a method for forming a cobalt silicide film of the present invention.
【図2】C〜E 本発明のコバルトシリサイド膜の形成
方法の実施例の一製造工程の工程図である。FIGS. 2A to 2E are process diagrams of one manufacturing process of an embodiment of a method for forming a cobalt silicide film of the present invention.
【図3】A〜C 本発明のコバルトシリサイド膜の形成
方法の他の実施例の一製造工程の工程図である。3A to 3C are process diagrams of a manufacturing process according to another embodiment of the method for forming a cobalt silicide film of the present invention.
【図4】D、E 本発明のコバルトシリサイド膜の形成
方法の他の実施例の一製造工程の工程図である。FIGS. 4D and 4E are process diagrams of a manufacturing process of another embodiment of the method for forming a cobalt silicide film of the present invention.
【図5】A〜C 本発明のコバルトシリサイド膜の形成
方法のさらに他の実施例の一製造工程の工程図である。5A to 5C are process diagrams of a manufacturing process according to still another embodiment of the method for forming a cobalt silicide film of the present invention.
【図6】D〜F 本発明のコバルトシリサイド膜の形成
方法のさらに他の実施例の一製造工程の工程図である。FIGS. 6A to 6F are process diagrams of a manufacturing process according to still another embodiment of the method of forming a cobalt silicide film of the present invention.
【図7】拡散層上にチタンシリサイド膜を形成した場合
の拡散層の幅とシート抵抗との関係を示す図である。 A n+ のソース/ドレイン拡散層上に形成した場合で
ある。 B p+ のソース/ドレイン拡散層上に形成した場合で
ある。FIG. 7 is a diagram showing the relationship between the width of the diffusion layer and the sheet resistance when a titanium silicide film is formed on the diffusion layer. This is the case where it is formed on the A n + source / drain diffusion layer. This is the case where it is formed on the B p + source / drain diffusion layer.
【図8】拡散層上にコバルトシリサイド膜を形成した場
合の拡散層の幅とシート抵抗との関係を示す図である。 A n+ のソース/ドレイン拡散層上に形成した場合で
ある。 B p+ のソース/ドレイン拡散層上に形成した場合で
ある。FIG. 8 is a diagram showing a relationship between the width of the diffusion layer and the sheet resistance when a cobalt silicide film is formed on the diffusion layer. This is the case where it is formed on the A n + source / drain diffusion layer. This is the case where it is formed on the B p + source / drain diffusion layer.
1 半導体基板、2 ゲート絶縁膜、3 ゲート電極、
4 ソース/ドレイン拡散層、5 サイドウォール、6
コバルト膜、7 CoSi膜、8 CoSi2膜、9
TiN膜、10 自然酸化膜、11 還元金属膜、1
2 素子分離膜1 semiconductor substrate, 2 gate insulating film, 3 gate electrode,
4 Source / drain diffusion layers, 5 sidewalls, 6
Cobalt film, 7 CoSi film, 8 CoSi 2 film, 9
TiN film, 10 natural oxide film, 11 reduced metal film, 1
2 Device separation membrane
Claims (4)
を形成する工程と、 コバルト膜にランプアニールによる第1の熱処理を行っ
てコバルトシリサイド膜を形成する工程と、 未反応のコバルト膜を除去する工程と、 上記コバルトシリサイド膜にランプアニールによる第2
の熱処理を行う工程を有することを特徴とするコバルト
シリサイド膜の形成方法。1. A step of forming a cobalt film on a semiconductor layer containing silicon, a step of performing a first heat treatment by lamp annealing on the cobalt film to form a cobalt silicide film, and removing an unreacted cobalt film. And a second step of lamp annealing the cobalt silicide film.
A method of forming a cobalt silicide film, comprising a step of performing a heat treatment.
第1の熱処理を行う工程を450〜550℃の範囲で行
い、上記ランプアニールによる第2の熱処理を行う工程
を650〜900℃の範囲で行うことを特徴とする請求
項1に記載のコバルトシリサイド膜の形成方法。2. A step of performing a first heat treatment by lamp annealing on the cobalt film in the range of 450 to 550 ° C., and a step of performing the second heat treatment by lamp annealing in the range of 650 to 900 ° C. The method for forming a cobalt silicide film according to claim 1, wherein:
コバルト膜上に酸化防止膜を形成する工程を有し、上記
コバルト膜にランプアニールによる第1の熱処理を行っ
てコバルトシリサイド膜を形成した後、上記酸化防止膜
を除去する工程を採ることを特徴とする請求項1に記載
のコバルトシリサイド膜の形成方法。3. After the step of forming the cobalt film,
A step of forming an antioxidant film on the cobalt film, a step of performing a first heat treatment by lamp annealing on the cobalt film to form a cobalt silicide film, and then removing the antioxidant film. The method for forming a cobalt silicide film according to claim 1.
バルトシリサイド膜とが自己整合して形成されたことを
特徴とする請求項1に記載のコバルトシリサイド膜の形
成方法。4. The method for forming a cobalt silicide film according to claim 1, wherein the semiconductor layer containing silicon and the cobalt silicide film are formed in a self-aligned manner.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20266196A JPH1045416A (en) | 1996-07-31 | 1996-07-31 | Formation of cobalt silicide film |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20266196A JPH1045416A (en) | 1996-07-31 | 1996-07-31 | Formation of cobalt silicide film |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1045416A true JPH1045416A (en) | 1998-02-17 |
Family
ID=16461056
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20266196A Pending JPH1045416A (en) | 1996-07-31 | 1996-07-31 | Formation of cobalt silicide film |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1045416A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000022659A1 (en) * | 1998-10-13 | 2000-04-20 | Genitech Co., Ltd. | Method of forming cobalt-disilicide contacts using a cobalt-carbon alloy thin film |
US6274470B1 (en) | 1999-11-26 | 2001-08-14 | Oki Electric Industry Co., Ltd. | Method for fabricating a semiconductor device having a metallic silicide layer |
KR100399357B1 (en) * | 2001-03-19 | 2003-09-26 | 삼성전자주식회사 | Semiconductor device using cobalt silicide and method of forming the same |
US6753245B2 (en) | 2000-06-29 | 2004-06-22 | Board Of Trustees, The University Of Illinois | Organometallic compounds and their use as precursors for forming films and powders of metal or metal derivatives |
JP2006114893A (en) * | 2004-10-11 | 2006-04-27 | Samsung Electronics Co Ltd | Method of forming silicide film of semiconductor device |
-
1996
- 1996-07-31 JP JP20266196A patent/JPH1045416A/en active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000022659A1 (en) * | 1998-10-13 | 2000-04-20 | Genitech Co., Ltd. | Method of forming cobalt-disilicide contacts using a cobalt-carbon alloy thin film |
US6274470B1 (en) | 1999-11-26 | 2001-08-14 | Oki Electric Industry Co., Ltd. | Method for fabricating a semiconductor device having a metallic silicide layer |
US6753245B2 (en) | 2000-06-29 | 2004-06-22 | Board Of Trustees, The University Of Illinois | Organometallic compounds and their use as precursors for forming films and powders of metal or metal derivatives |
US6777565B2 (en) | 2000-06-29 | 2004-08-17 | Board Of Trustees, The University Of Illinois | Organometallic compounds and their use as precursors for forming films and powders of metal or metal derivatives |
KR100399357B1 (en) * | 2001-03-19 | 2003-09-26 | 삼성전자주식회사 | Semiconductor device using cobalt silicide and method of forming the same |
JP2006114893A (en) * | 2004-10-11 | 2006-04-27 | Samsung Electronics Co Ltd | Method of forming silicide film of semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3781666B2 (en) | Method for forming gate electrode and gate electrode structure | |
JPH0581664B2 (en) | ||
JPH034527A (en) | Manufacture of semiconductor element | |
JP2630292B2 (en) | Method for manufacturing semiconductor device | |
US5953633A (en) | Method for manufacturing self-aligned titanium salicide using two two-step rapid thermal annealing steps | |
US5911114A (en) | Method of simultaneous formation of salicide and local interconnects in an integrated circuit structure | |
US6432805B1 (en) | Co-deposition of nitrogen and metal for metal silicide formation | |
JP2004140315A (en) | Manufacturing method for semiconductor device using salicide process | |
JP2001156022A (en) | Method of manufacturing semiconductor device | |
JP2004128314A (en) | Method for manufacturing semiconductor device | |
JPH1045416A (en) | Formation of cobalt silicide film | |
JPH10335265A (en) | Manufacture of semiconductor device | |
JP2002075905A (en) | Method of manufacturing semiconductor device | |
JP3336604B2 (en) | Method for manufacturing semiconductor device | |
JP3545744B2 (en) | Method for manufacturing semiconductor device | |
JPH1126397A (en) | Manufacture of semiconductor device | |
JPH10270381A (en) | Manufacture of semiconductor device | |
JPH11195619A (en) | Manufacture of semiconductor device | |
JPH10335261A (en) | Manufacture of semiconductor device | |
JPH09115860A (en) | Electronic device and manufacturing method thereof | |
JPH05166752A (en) | Method for forming titanium silicide layer | |
KR100462667B1 (en) | Semiconductor device and method of manufacturing the same | |
JP2004119754A (en) | Wire, manufacturing method of wire, semiconductor device, and manufacturing method thereof | |
JP3640079B2 (en) | Manufacturing method of CMOS transistor | |
JPH09219514A (en) | Manufacture of semiconductor device |