JPH1126397A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH1126397A
JPH1126397A JP17537697A JP17537697A JPH1126397A JP H1126397 A JPH1126397 A JP H1126397A JP 17537697 A JP17537697 A JP 17537697A JP 17537697 A JP17537697 A JP 17537697A JP H1126397 A JPH1126397 A JP H1126397A
Authority
JP
Japan
Prior art keywords
silicide
metal
film
forming
based material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17537697A
Other languages
Japanese (ja)
Inventor
Koichi Matsumoto
光市 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP17537697A priority Critical patent/JPH1126397A/en
Publication of JPH1126397A publication Critical patent/JPH1126397A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To reduce the load on a process, wherein excellent silicide is formed by eliminating adverse effects by a natural oxide film, and a siliside formation by silicon ion implantation and the like is made easy. SOLUTION: This manufacturing method has a process, wherein a metal-based material film 4 for silicidie formation is formed on the surface of a silicon substrate 1, and a silicide film is formed by the reaction of the metal-based material film 4 and silicon. Just before the metal-based material film for silicide formation is formed, a natural oxide film is eliminated from the silicon substrate surface by a treatment such as Ar/H2 plasma and annealing in an H2 atmosphere, in, e.g. a metal-based material film-forming equipment 3.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の製造
方法に関する。特に、シリコン基板の表面にシリサイド
形成用金属系材料被膜(金属被膜等)を形成し、該シリ
サイド形成用金属系材料被膜とシリコンとの反応により
シリサイド膜を形成する工程を有する半導体装置の製造
方法に関するものである。
The present invention relates to a method for manufacturing a semiconductor device. In particular, a method of manufacturing a semiconductor device, comprising the steps of forming a silicide-forming metal-based material film (metal film or the like) on a surface of a silicon substrate and forming a silicide film by reacting the silicide-forming metal-based material film with silicon. It is about.

【0002】[0002]

【従来の技術】従来より、半導体装置の分野では、素子
寸法の絶え間無い微細化が進行しており、かかる微細化
に伴う寄生抵抗の増大を抑制するために、マスク数を増
やさずに自己整合的に形成が可能なシリサイドプロセス
が採用されている。シリサイドプロセスでは代表的に
は、シリコン基板の表面に、金属被膜等のシリサイド形
成用金属系材料被膜を形成し、該シリサイド形成用金属
系材料被膜とシリコンとの反応によりシリサイド膜を形
成する。
2. Description of the Related Art Conventionally, in the field of semiconductor devices, continuous miniaturization of element dimensions has been progressing, and in order to suppress an increase in parasitic resistance due to such miniaturization, self-alignment without increasing the number of masks. A silicide process that can be formed is adopted. In the silicide process, typically, a silicide-forming metal-based material film such as a metal film is formed on the surface of a silicon substrate, and a silicide film is formed by a reaction between the silicide-forming metal-based material film and silicon.

【0003】一方、シリコン基板の表面には、主として
空気中の酸素により、自然酸化膜が生じているのが、一
般的である。上述したシリサイドプロセスでは、たとえ
ばシリコン基板上に金属を堆積させた後に、熱反応によ
りシリサイド形成を行うが、シリコン基板上の自然酸化
膜は、良好なシリサイド形成を阻害する。すなわちたと
えば、線幅が細く、かつ低抵抗なシリサイドが形成でき
なくなる。
On the other hand, a natural oxide film is generally formed on the surface of a silicon substrate mainly by oxygen in the air. In the above-described silicide process, for example, silicide is formed by a thermal reaction after depositing a metal on a silicon substrate, but a natural oxide film on the silicon substrate hinders good silicide formation. That is, for example, a silicide having a small line width and low resistance cannot be formed.

【0004】そこで従来では、シリサイド形成用材料で
ある金属(Ti,Co,Ni,Ta,Pt,Hf,V,
Nb,Cr,Mo,W,Fe,Pd等、主として高融点
金属。なお、金属単体でなくても、シリサイド形成材料
となり得る材料は、シリサイド形成用金属系材料として
使用できる)の被膜を堆積する前に、シリコン基板上の
自然酸化膜を、通常希フッ酸による湿式処理によって剥
離していた。
Therefore, conventionally, metals (Ti, Co, Ni, Ta, Pt, Hf, V,
Mainly high melting point metals such as Nb, Cr, Mo, W, Fe, Pd. Prior to depositing a film that can be a silicide-forming material even if it is not a simple metal, a natural oxide film on a silicon substrate is usually wet-processed with diluted hydrofluoric acid. It was peeled off by the treatment.

【0005】たとえば図3に示すように、シリコン基板
1上に自然酸化膜2が生成している構造について、希フ
ッ酸処理を行い、図4(a)に示すように、自然酸化膜
2が除去されたシリコン基板1を得る。なお図中、符号
11はMOS構造を形成するゲート、12はゲート11
の側壁のサイドウォール、13,14はソース/ドレイ
ン拡散層を示す。
For example, as shown in FIG. 3, a structure in which a natural oxide film 2 is formed on a silicon substrate 1 is subjected to a dilute hydrofluoric acid treatment, and as shown in FIG. The removed silicon substrate 1 is obtained. In the figure, reference numeral 11 denotes a gate forming a MOS structure, and 12 denotes a gate 11
13 and 14 indicate source / drain diffusion layers.

【0006】上記のように希フッ酸処理した後のシリコ
ン基板上では、水素(H)がダングリング・ボンドを終
端して、自然酸化膜が成長しにくいと言われており、こ
の処理により自然酸化膜の剥離と、その後の自然酸化膜
の成長防止が達成されるとされている。しかし必ずしも
そうではなく、希フッ酸処理後の時間の経過により、自
然酸化膜が再び成長する。たとえば、図4(a)のよう
に自然酸化膜2を除去した基板ウェーハを矢印Cで模式
的に示すように金属系材料被膜形成装置3内へ搬送する
と、この搬送Cの間に自然酸化膜が再成長する。図4
(b)に、再成長した自然酸化膜を、符号21で示す。
よって、金属系材料被膜形成装置3内で、シリサイド形
成用金属系材料被膜4である金属被膜を形成すると、こ
の被膜4は、自然酸化膜21上に形成され、その影響を
受けることになる。
It is said that hydrogen (H) terminates dangling bonds and hardly grows a natural oxide film on the silicon substrate after the dilute hydrofluoric acid treatment as described above. It is said that stripping of the oxide film and subsequent prevention of growth of the natural oxide film are achieved. However, this is not always the case, and the natural oxide film grows again with the passage of time after the dilute hydrofluoric acid treatment. For example, when the substrate wafer from which the natural oxide film 2 has been removed as shown in FIG. 4A is transported into the metal-based material film forming apparatus 3 as schematically shown by an arrow C, the natural oxide film is transported during the transport C. Will regrow. FIG.
In (b), the regrown natural oxide film is indicated by reference numeral 21.
Therefore, when the metal film which is the metal material film 4 for silicide formation is formed in the metal material film forming apparatus 3, the film 4 is formed on the natural oxide film 21 and is affected by the metal film.

【0007】このような自然酸化膜21の再成長は、特
にたとえば、シリコンに不純物が高濃度にドープされて
いたりすると、比較的短い時間でその成長がはじまる。
基板に欠陥などのダメージがある場合も、同様の傾向と
なると考えられる。
The regrowth of the natural oxide film 21 starts in a relatively short time, particularly when, for example, silicon is heavily doped with impurities.
It is considered that the same tendency occurs when the substrate has damage such as a defect.

【0008】また従来技術では、金属被膜堆積後、シリ
コンイオン注入等を行うことによって、シリコン基板に
均一に欠陥を形成しつつ、シリサイド/自然酸化膜/シ
リコンの構造を壊して混ぜ合わせることによって、シリ
サイド形成を容易にするのが通例である。
In the prior art, after depositing a metal film, silicon ions are implanted or the like, thereby forming defects uniformly on the silicon substrate and breaking and mixing the structure of silicide / native oxide film / silicon. It is customary to facilitate silicide formation.

【0009】しかしながら、たとえばこのシリコンイオ
ン注入は多量のシリコンを必要としており、時間がかか
る等の問題点がある。
However, for example, this silicon ion implantation requires a large amount of silicon and has a problem that it takes a long time.

【0010】[0010]

【発明が解決しようとする課題】上記のように、従来の
技術では、自然酸化膜の影響を除去しきれず、良好なシ
リサイドが形成されない場合があるという問題点があ
る。また、シリサイド形成を容易にするためのシリコン
イオン注入等に時間がかかるなど、シリサイド形成を容
易にする工程の負担が大きかった。
As described above, the conventional technique has a problem that the influence of the natural oxide film cannot be completely removed and a good silicide cannot be formed. In addition, the process of facilitating the formation of silicide is heavy, for example, it takes time to implant silicon ions to facilitate the formation of silicide.

【0011】本発明は上記従来技術の問題点を解決し
て、自然酸化膜の悪影響を除去して良好なシリサイドが
形成でき、合わせてシリコンイオン注入等のシリサイド
形成を容易にする工程の負担をも小さくすることも可能
な半導体装置の製造方法を提供することを目的とする。
The present invention solves the above-mentioned problems of the prior art, and removes the adverse effect of the natural oxide film to form a good silicide. In addition, the present invention reduces the burden of a process for facilitating silicide formation such as silicon ion implantation. It is an object of the present invention to provide a method for manufacturing a semiconductor device which can be reduced in size.

【0012】[0012]

【課題を解決するための手段】本発明に係る半導体装置
の製造方法は、シリコン基板の表面にシリサイド形成用
金属系材料被膜を形成し、該シリサイド形成用金属系材
料被膜とシリコンとの反応によりシリサイド膜を形成す
る工程を有する半導体装置の製造方法において、上記シ
リサイド形成用金属系材料被膜を形成する直前に、上記
シリコン基板の表面から自然酸化膜を除去する工程を備
えることを特徴とするものである。
A method of manufacturing a semiconductor device according to the present invention comprises forming a silicide-forming metal-based material film on a surface of a silicon substrate, and reacting the silicide-forming metal-based material film with silicon. A method for manufacturing a semiconductor device having a step of forming a silicide film, comprising a step of removing a natural oxide film from the surface of the silicon substrate immediately before forming the metal-based material film for forming a silicide. It is.

【0013】本発明によれば、シリサイド形成用金属系
材料被膜を形成する直前に自然酸化膜を除去するので、
除去後の時間の経過による再度の自然酸化膜生成による
問題を解決できる。すなわち、金属被膜等のシリサイド
形成用金属系材料被膜を形成すべき基板表面を極めてク
リーンな状態にでき、よって、良好なシリサイドが形成
されるシリサイドプロセスが実現できる。
According to the present invention, the natural oxide film is removed immediately before forming the metal-based material film for forming silicide.
It is possible to solve the problem caused by the formation of the natural oxide film again due to the passage of time after the removal. That is, the surface of the substrate on which the metal material film for silicide formation such as a metal film is to be formed can be made extremely clean, and thus a silicide process in which a good silicide is formed can be realized.

【0014】本発明においては、シリサイド形成用金属
系材料被膜を形成する直前に、シリコン基板の表面から
自然酸化膜を除去するのであるが、これはたとえば金属
系材料被膜形成装置内で行うようにすることができ、こ
のようにすると、金属系材料被膜形成装置内で自然酸化
膜を除去した後、連続して同装置内で連続して金属系材
料被膜を形成でき、自然酸化膜生成による影響を全く生
ぜしめないようにできる。たとえば、金属系材料被膜形
成装置内での自然酸化膜の除去の後、真空のまま金属被
膜の堆積等の金属系材料被膜の形成を行うことにより、
自然酸化膜がシリサイドプロセスに与える悪影響を取り
除くことができる。
In the present invention, the natural oxide film is removed from the surface of the silicon substrate immediately before forming the metal-based material film for forming silicide. This is performed, for example, in an apparatus for forming a metal-based material film. In this way, after removing the natural oxide film in the metal-based material film forming apparatus, the metal-based material film can be continuously formed in the same apparatus, and the influence of the natural oxide film generation can be obtained. Can be prevented from occurring at all. For example, after removing a natural oxide film in a metal-based material film forming apparatus, by forming a metal-based material film such as depositing a metal film in a vacuum,
The adverse effect of the natural oxide film on the silicide process can be eliminated.

【0015】また、かかるシリサイド形成用金属系材料
被膜を形成する直前のシリコン基板の表面からの自然酸
化膜除去手段として、水素プラズマ処理(水素プラズマ
照射)あるいは水素アニール(水素雰囲気でのアニール
処理)を採用できる。これによれば、Hによりシリコン
基板表面を終端してやることにより、基板表面のさらな
る安定化が可能である。
As means for removing the natural oxide film from the surface of the silicon substrate immediately before forming the metal material film for forming silicide, hydrogen plasma treatment (hydrogen plasma irradiation) or hydrogen annealing (annealing in a hydrogen atmosphere) is used. Can be adopted. According to this, by terminating the surface of the silicon substrate with H, the surface of the substrate can be further stabilized.

【0016】[0016]

【発明の実施の形態】以下本発明の実施の形態例につい
て、図面を参照して、具体的に説明する。ただし、当然
のことではあるが、本発明は、以下の実施の形態例によ
り限定を受けるものではない。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be specifically described below with reference to the drawings. However, needless to say, the present invention is not limited by the following embodiments.

【0017】実施の形態例1 以下に説明する本実施の形態例は、微細化・集積化され
たMOS半導体装置の製造に、本発明を適用したもので
ある。
Embodiment 1 In this embodiment described below, the present invention is applied to the manufacture of a miniaturized and integrated MOS semiconductor device.

【0018】図1及び図2を参照する。図1は、この実
施の形態例の特徴的な工程を示すもので、金属系材料被
膜形成装置3(成膜装置)内での工程を示すものであ
る。図2は、成膜前の工程を示すものである。
Referring to FIG. 1 and FIG. FIG. 1 shows a characteristic process of this embodiment, and shows a process in a metal material film forming apparatus 3 (film forming apparatus). FIG. 2 shows a process before film formation.

【0019】図2、次いで図1を参照して、以下に本実
施の形態例の工程を順に説明する。本例では、以下の
(1)〜(10)の工程を行う。図2(a)の構造は、
基板1上に自然酸化膜2が生じている状態であるが、こ
の構造を形成するのは、以下(1)〜(6)の工程によ
る。その後、(7)〜(10)の工程を行う(図2
(b)、図1)。
Referring to FIG. 2 and then to FIG. 1, the steps of this embodiment will be described in order below. In this example, the following steps (1) to (10) are performed. The structure of FIG.
Although the natural oxide film 2 is formed on the substrate 1, this structure is formed through the following steps (1) to (6). Thereafter, the steps (7) to (10) are performed (FIG. 2).
(B), FIG. 1).

【0020】(1)シリコン基板1に、素子分離(図示
せず)を形成する。LOCOS法、あるいはトレンチ法
などの常法により、素子分離を形成できる。一例として
LOCOSを形成するには、たとえば、まずパッド用酸
化膜と、窒化酸化膜等で形成された酸化防止膜とを、こ
の順で堆積して形成し、酸化防止膜について所定のパタ
ーニングを施した後、チャネルストッパ用のイオン注
入、LOCOS形成用の熱酸化を行う。
(1) An element isolation (not shown) is formed on the silicon substrate 1. Element isolation can be formed by a conventional method such as a LOCOS method or a trench method. To form LOCOS as an example, for example, first, an oxide film for a pad and an antioxidant film formed of a nitrided oxide film or the like are deposited and formed in this order, and a predetermined patterning is performed on the antioxidant film. After that, ion implantation for channel stopper and thermal oxidation for LOCOS formation are performed.

【0021】(2)次に10nm程度の酸化膜を熱酸化
法などで形成し、その後、n型MOSFET領域とp型
MOSFET領域の各々に対して、ウェル、チャネル等
形成のためのイオン注入を行う。一般に、フォトリソグ
ラフィでパターニングされたレジストをマスクにして、
このイオン注入を行う。さらにこの10nm程度の酸化
膜を剥離した後、ゲート熱酸化を行い、酸化膜からなる
ゲート絶縁膜を形成する。
(2) Next, an oxide film of about 10 nm is formed by a thermal oxidation method or the like, and thereafter, ion implantation for forming a well, a channel and the like is performed on each of the n-type MOSFET region and the p-type MOSFET region. Do. Generally, using a resist patterned by photolithography as a mask,
This ion implantation is performed. Further, after the oxide film having a thickness of about 10 nm is peeled off, gate thermal oxidation is performed to form a gate insulating film made of the oxide film.

【0022】(3)次に、上記形成したゲート絶縁膜上
に、たとえばCVD(Chemical Vapor
Deposition)法により、たとえば200nm
の多結晶シリコン膜を形成する。その後、フォトリソグ
ラフィ技術を用いてゲートパターンをレジスト膜により
形成し、このパターニングされたレジスト膜をマスクに
してたとえばRIE(Reactive Ion Et
ching)法により、多結晶シリコン膜を選択的にエ
ッチング除去して、多結晶シリコンからなるゲート電極
11を形成する。
(3) Next, for example, a CVD (Chemical Vapor) is formed on the gate insulating film thus formed.
Deposition method, for example, 200 nm
Is formed. Thereafter, a gate pattern is formed of a resist film by using a photolithography technique, and the patterned resist film is used as a mask to form, for example, RIE (Reactive Ion Et).
The gate electrode 11 made of polycrystalline silicon is formed by selectively removing the polycrystalline silicon film by the etching method.

【0023】(4)続いて、n型MOSFET領域とp
型MOSFET領域の各々に対して、適宜レジストをマ
スクにして、LDD(Lightly Doped D
rain)形成用のイオン注入を行う。たとえば具体的
には、n型MOSFETに対しては、Asを、20ke
V、1e14/cm2 の条件で、p型MOSFETに対
しては、BF2 を、20keV、1e14/cm2 の条
件でイオン注入するなどする。
(4) Subsequently, the n-type MOSFET region and p
LDD (Lightly Doped D)
(Rain) ion implantation for formation is performed. For example, specifically, for an n-type MOSFET, As is set to 20 ke
Under the conditions of V and 1e14 / cm 2 , BF 2 is ion-implanted into the p-type MOSFET under the conditions of 20 keV and 1e14 / cm 2 .

【0024】(5)続いて、たとえばCVD法により、
膜厚200nmのたとえばSiO2膜をシリコン基板1
全面に形成する。その後、下地シリコン基板をエッチン
グストッパとした異方性エッチングにより、ゲート電極
11の側面部に、たとえばSiO2 からなる幅広の側壁
を形成し、サイドウォール12とする。
(5) Subsequently, for example, by a CVD method,
For example, a 200 nm-thick SiO 2 film is
Formed over the entire surface. Thereafter, wide sidewalls made of, for example, SiO 2 are formed on the side surfaces of the gate electrode 11 by anisotropic etching using the underlying silicon substrate as an etching stopper, thereby forming sidewalls 12.

【0025】(6)続いて、n型MOSFET領域とp
型MOSFET領域の各々に対して、適宜レジストをマ
スクにして、ソース/ドレイン(S/D)拡散層13,
14形成用のイオン注入を行う。たとえば具体的には、
n型MOSFETに対しては、Asを、40keV、1
e15/cm2 の条件で、p型MOSFETに対して
は、BF2 を、40keV、1e15/cm2 の条件で
イオン注入するなどする。このイオン注入の後、このイ
オン注入により導入された不純物の活性化のための熱処
理(アニール)を行う。たとえば具体的には、RTA
(Rapid Thermal Annealing)
により、窒素雰囲気中において、1000℃で30秒間
の処理を施す。
(6) Subsequently, the n-type MOSFET region and p
The source / drain (S / D) diffusion layers 13,
An ion implantation for forming 14 is performed. For example, specifically,
For an n-type MOSFET, As is 40 keV, 1
Under the condition of e15 / cm 2 , BF 2 is ion-implanted into the p-type MOSFET under the conditions of 40 keV and 1e15 / cm 2 . After this ion implantation, heat treatment (annealing) for activating the impurities introduced by this ion implantation is performed. For example, specifically, RTA
(Rapid Thermal Annealing)
Is performed at 1000 ° C. for 30 seconds in a nitrogen atmosphere.

【0026】(7)次にシリコン基板1の表面にシリサ
イド形成用金属系材料被膜を形成して、シリサイドプロ
セスを行うのであるが、上記の工程で得られる構造は、
図2の(a)に示すように、シリコン材上(ゲート電極
11上、及びシリコン基板1特にソース/ドレイン(S
/D)拡散層13,14上)には自然酸化膜2が形成さ
れた状態になっている。本例では、まず、湿式処理Dに
より、上記ゲート電極11上、及びシリコン基板1(ソ
ース/ドレイン高濃度拡散層13,14)上の自然酸化
膜2を剥離する。湿式処理Dとしては、希HFによる処
理が好ましいので、本例ではそれを採用した。この湿式
処理Dにより、図2の(b)に示すように、自然酸化膜
2が除去された構造が得られる。
(7) Next, a silicide-forming metal-based material film is formed on the surface of the silicon substrate 1 and the silicide process is performed.
As shown in FIG. 2A, on a silicon material (on a gate electrode 11, and on a silicon substrate 1, particularly, at a source / drain (S
/ D) The natural oxide film 2 is formed on the diffusion layers 13 and 14). In this example, first, the natural oxide film 2 on the gate electrode 11 and the silicon substrate 1 (source / drain high-concentration diffusion layers 13 and 14) is removed by wet processing D. As the wet treatment D, treatment with diluted HF is preferable, and therefore, this treatment was employed in this example. By this wet processing D, a structure from which the native oxide film 2 has been removed is obtained as shown in FIG.

【0027】(8)図1を参照する。上記した工程の
後、本例では、シリサイド形成用金属系材料被膜形成装
置3(成膜装置)内で、シリサイド形成用金属系材料被
膜4(ここでは金属被膜)の形成の直前に、装置3内に
搬送されるまでに形成される自然酸化膜21の除去を行
う。ここでは、次の(8−1)Ar/H2 プラズマ処
理、または(8−2)H2 雰囲気中でのアニール処理を
行う。このAr/H2 プラズマ処理、またはH2 雰囲気
中でのアニール処理を、図1(a)に、模式的に矢印5
で示す。
(8) Referring to FIG. After the above-described steps, in this example, in the silicide-forming metal-based material film forming apparatus 3 (film-forming apparatus), immediately before forming the silicide-forming metal-based material film 4 (here, the metal film), the apparatus 3 is used. The natural oxide film 21 formed before being transported into the inside is removed. Here, the following (8-1) Ar / H 2 plasma treatment or (8-2) annealing treatment in an H 2 atmosphere is performed. This Ar / H 2 plasma treatment or annealing treatment in an H 2 atmosphere is schematically shown in FIG.
Indicated by

【0028】(8−1)Ar/H2 プラズマ処理:シリ
サイド形成用金属系材料被膜形成装置3(成膜装置)内
で、Ar/H2 プラズマ処理を、たとえば室温〜250
℃程度の範囲で行う。たとえば、ECR(Erectr
on Cyclotron Resonance)プラ
ズマ(2.45GHz、B=875ガウス)を用いる。
なお、この場合のAr/H2 プラズマ処理の機構は、A
rが物理的にシリコン基板をスパッタリングし、H2
オンが化学的にシリコン基板をエッチングするとされる
(ULSI Technology,McGAW−HI
LL.INTERNATIONAL EDITION
D,C.Y.CHANG,& S.M.Sze.,“A
r/H2 plasmacleaning”の項参
照)。
(8-1) Ar / H 2 plasma treatment: Ar / H 2 plasma treatment is carried out, for example, at room temperature to 250
Perform in the range of about ° C. For example, ECR (Electr
On Cyclotron Resonance plasma (2.45 GHz, B = 875 Gauss) is used.
The mechanism of the Ar / H 2 plasma treatment in this case is A
r physically sputters the silicon substrate and H 2 ions chemically etch the silicon substrate (ULSI Technology, McGAW-HI).
LL. INTERNATIONAL EDITION
D, C. Y. CHANG, & S.A. M. Sze. , "A
r / H 2 plasmacleaning ”).

【0029】(8−2)H2 雰囲気中でのアニール処
理:シリサイド形成用金属系材料被膜形成装置3(成膜
装置)内で、H2 雰囲気中でのアニール処理(800℃
以上)を、たとえばファーネスアニール(furnac
e anneal、炉熱処理)により行う(前掲ULS
I Technologyによれば、750℃から、S
i+SiO2 →SiOの反応によるSiOの昇華が始ま
る)。
(8-2) Annealing treatment in H 2 atmosphere: Annealing treatment in H 2 atmosphere (800 ° C.) in metal silicide forming metal film forming apparatus 3 (film forming apparatus)
Above), for example, by furnace annealing (furnac).
e. anneal, furnace heat treatment) (ULS, supra)
According to I Technology, from 750 ° C, S
Sublimation of SiO starts due to the reaction of i + SiO 2 → SiO).

【0030】(9)次に、真空中で搬送Eを行い、その
ままシリサイド形成用金属系材料被膜4として金属被膜
を堆積させ、図1(b)に示す構造とする。上記の(8
−1)Ar/H2 プラズマ処理、または(8−2)H2
雰囲気中でのアニール処理により、仮に金属系材料被膜
形成装置3(成膜装置)に搬送される間に基板1のシリ
コン材に再度の自然酸化膜21の生成があってもこれは
除去され、基板1のシリコン表面はクリーンになってい
る。よって、清浄な状態のシリコン表面に、金属被膜を
堆積させことができる。このような金属系材料被膜4
(金属被膜)の堆積に続いて、シリコンイオン注入を行
うと、最終的に良好なシリサイドが得られる。従来技術
における金属/自然酸化膜/半導体基板を混ぜ合わせる
プロセスとしてのシリコンイオン注入について、負担を
減らすことができる。具体的にはたとえば、シリコンイ
オン注入の時間を短縮できる。
(9) Next, the transfer E is performed in a vacuum, and a metal film is deposited as it is as the metal-based material film 4 for silicide formation to obtain a structure shown in FIG. 1B. The above (8
-1) Ar / H 2 plasma treatment or (8-2) H 2
Due to the annealing treatment in the atmosphere, even if the natural oxide film 21 is again formed on the silicon material of the substrate 1 while being transported to the metal material film forming apparatus 3 (film forming apparatus), this is removed. The silicon surface of the substrate 1 is clean. Therefore, a metal film can be deposited on a clean silicon surface. Such a metal material coating 4
If silicon ion implantation is performed after the deposition of the (metal film), good silicide is finally obtained. The burden on silicon ion implantation as a process of mixing metal / natural oxide film / semiconductor substrate in the prior art can be reduced. Specifically, for example, the time for silicon ion implantation can be reduced.

【0031】(10)本例では、上記ののち、たとえば
600℃、1分のアニールを行って、シリコンと金属被
膜とを反応させる。続いて、SiO2 上などの未反応金
属被膜を、湿式選択エッチングによって取り除き、さら
にたとえば800℃、1分のアニールを行い、低抵抗化
させる。
(10) In this example, after the above, annealing is performed, for example, at 600 ° C. for 1 minute to react silicon with the metal film. Subsequently, the unreacted metal film on the SiO 2 or the like is removed by wet selective etching, and annealing is performed, for example, at 800 ° C. for 1 minute to lower the resistance.

【0032】以降は、通常のプロセスを用いて、デバイ
スを形成する。ゲート電極の加工、ソース/ドレイン領
域の形成、層間絶縁膜の形成(たとえば堆積)及びコン
タクト孔の形成、金属配線の形成等については、常法に
したがって、これらの工程を行う。
Thereafter, a device is formed using a normal process. Processing of a gate electrode, formation of source / drain regions, formation (for example, deposition) of an interlayer insulating film, formation of a contact hole, formation of a metal wiring, and the like are performed according to a conventional method.

【0033】以上述べたように、本実施の形態例によれ
ば、シリコン基板の表面にシリサイド形成用金属系材料
被膜(金属被膜等)を形成し、該シリサイド形成用金属
系材料被膜とシリコンとの反応によりシリサイド膜を形
成する工程を有する半導体装置の製造方法において、自
然酸化膜の影響を排し、良好なシリサイドを形成できる
という効果がある。また、シリコンイオン注入のような
金属/自然酸化膜/半導体基板を混ぜ合わせるプロセス
の負担を低減できる。
As described above, according to the present embodiment, a metal material film for forming silicide (metal film or the like) is formed on the surface of a silicon substrate, and the metal material film for forming silicide and silicon are formed. In the method of manufacturing a semiconductor device having the step of forming a silicide film by the above reaction, there is an effect that the influence of the natural oxide film can be eliminated and a good silicide can be formed. Further, the load of a process of mixing metal / natural oxide film / semiconductor substrate, such as silicon ion implantation, can be reduced.

【0034】[0034]

【発明の効果】以上説明したように、本発明に係る半導
体装置の製造方法によれば、自然酸化膜の悪影響を除去
して良好なシリサイドが形成でき、合わせてシリコンイ
オン注入等のシリサイド形成を容易にする工程の負担を
も小さくすることもできるという効果が得られる。
As described above, according to the method of manufacturing a semiconductor device according to the present invention, a good silicide can be formed by removing the adverse effect of a natural oxide film, and a silicide formation such as silicon ion implantation can be performed. The effect is obtained that the load of the process for facilitating the process can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の実施の形態例1の要部工程(金属系
材料被膜形成装置内での工程)を示す図である。
FIG. 1 is a view showing main steps (steps in a metal-based material film forming apparatus) according to a first embodiment of the present invention;

【図2】 本発明の実施の形態例1の工程(金属系材料
被膜成膜前の工程)を示す図である。
FIG. 2 is a view showing a process (a process before forming a metal-based material film) according to the first embodiment of the present invention.

【図3】 従来技術の工程を示す図である(1)。FIG. 3 is a diagram showing a step of a conventional technique (1).

【図4】 従来技術の工程を示す図である(2)。FIG. 4 is a view showing a step of the conventional technique (2).

【符号の説明】[Explanation of symbols]

1・・・シリコン基板、11・・・ゲート電極、12・
・・サイドウォール、13,14・・・ソース/ドレイ
ン拡散層、2・・・自然酸化膜、21・・・再度生成し
た自然酸化膜、3・・・金属系材料被膜形成装置、4・
・・シリサイド形成用金属系材料被膜、5・・・金属系
材料被膜形成直前の自然酸化膜除去工程(Ar/H2
ラズマ処理、またはH2 雰囲気中でのアニール処理)。
DESCRIPTION OF SYMBOLS 1 ... Silicon substrate, 11 ... Gate electrode, 12
..Sidewalls, 13, 14... Source / drain diffusion layers, 2... Natural oxide films, 21... Regenerated natural oxide films, 3.
··· Metallic material film for silicide formation, 5 ... Natural oxide film removing step immediately before metal material material film formation (Ar / H 2 plasma treatment or annealing treatment in H 2 atmosphere).

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 シリコン基板の表面にシリサイド形成用
金属系材料被膜を形成し、該シリサイド形成用金属系材
料被膜とシリコンとの反応によりシリサイド膜を形成す
る工程を有する半導体装置の製造方法において、 上記シリサイド形成用金属系材料被膜を形成する直前
に、上記シリコン基板の表面から自然酸化膜を除去する
工程を備えることを特徴とする半導体装置の製造方法。
A method for manufacturing a semiconductor device, comprising: forming a silicide-forming metal-based material film on a surface of a silicon substrate; and forming a silicide film by reacting the silicide-forming metal-based material film with silicon. A method for manufacturing a semiconductor device, comprising a step of removing a natural oxide film from the surface of the silicon substrate immediately before forming the metal-based material film for forming a silicide.
【請求項2】 上記シリサイド形成用金属系材料被膜を
形成する直前に、上記シリコン基板の表面から自然酸化
膜を除去する工程を、金属系材料被膜形成装置内で行う
ことを特徴とする請求項1に記載の半導体装置の製造方
法。
2. A step of removing a natural oxide film from the surface of the silicon substrate immediately before forming the silicide-forming metal-based material film, in a metal-based material film-forming apparatus. 2. The method for manufacturing a semiconductor device according to item 1.
【請求項3】 上記シリサイド形成用金属系材料被膜を
形成する直前に、上記シリコン基板の表面から自然酸化
膜を除去する手段として、水素プラズマ処理あるいは水
素アニール処理を行うことを特徴とする請求項1に記載
の半導体装置の製造方法。
3. A hydrogen plasma treatment or a hydrogen annealing treatment as a means for removing a natural oxide film from the surface of the silicon substrate immediately before forming the silicide-forming metal-based material film. 2. The method for manufacturing a semiconductor device according to item 1.
【請求項4】 上記シリコン基板の表面から自然酸化膜
を除去する工程の後に、シリサイド形成用金属系材料被
膜を形成し、次いで第1回の熱処理を行い、これに続け
て湿式選択エッチングを行い、さらに第2回の熱処理を
行う工程を備えることを特徴とする請求項1に記載の半
導体装置の製造方法。
4. After the step of removing the natural oxide film from the surface of the silicon substrate, a metal material film for forming a silicide is formed, and then a first heat treatment is performed, followed by a wet selective etching. 2. The method according to claim 1, further comprising the step of performing a second heat treatment.
【請求項5】 上記シリサイド形成用金属系材料被膜を
形成する直前に、上記シリコン基板の表面から自然酸化
膜を除去する工程に先立って、湿式処理により、上記シ
リコン基板の表面から自然酸化膜を除去する工程を行う
ことを特徴とする請求項1に記載の半導体装置の製造方
法。
5. A process for removing a native oxide film from the surface of the silicon substrate by a wet process immediately before the step of removing the native oxide film from the surface of the silicon substrate immediately before forming the metal-based material film for forming a silicide. The method according to claim 1, wherein a removing step is performed.
【請求項6】 上記シリサイド形成用金属系材料被膜を
形成した後に、シリコンイオン注入を行うことを特徴と
する請求項1に記載の半導体装置の製造方法。
6. The method according to claim 1, wherein silicon ion implantation is performed after forming the silicide-forming metal-based material film.
JP17537697A 1997-07-01 1997-07-01 Manufacture of semiconductor device Pending JPH1126397A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17537697A JPH1126397A (en) 1997-07-01 1997-07-01 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17537697A JPH1126397A (en) 1997-07-01 1997-07-01 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH1126397A true JPH1126397A (en) 1999-01-29

Family

ID=15995031

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17537697A Pending JPH1126397A (en) 1997-07-01 1997-07-01 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH1126397A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100310175B1 (en) * 1999-12-31 2001-09-28 황인길 Method for forming silicide by ion implantation
KR100341588B1 (en) * 1999-12-28 2002-06-22 박종섭 Method for forming semiconductor device capable of reducing resistance and leakage current of silicide layer
US7122477B2 (en) 2001-09-12 2006-10-17 Tokyo Electron Limited Method of plasma treatment
KR100691099B1 (en) 2005-12-29 2007-03-12 동부일렉트로닉스 주식회사 Method of forming silicide layer of semiconductor device
JP2007142450A (en) * 2000-03-22 2007-06-07 Matsushita Electric Ind Co Ltd Manufacturing method of nonvolatile semiconductor storage
WO2010050405A1 (en) * 2008-10-30 2010-05-06 国立大学法人東北大学 Contact formation method, semiconductor device manufacturing method, and semiconductor device
WO2023064011A1 (en) * 2021-10-13 2023-04-20 Applied Materials, Inc. Methods for preparing metal silicides

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100341588B1 (en) * 1999-12-28 2002-06-22 박종섭 Method for forming semiconductor device capable of reducing resistance and leakage current of silicide layer
KR100310175B1 (en) * 1999-12-31 2001-09-28 황인길 Method for forming silicide by ion implantation
JP2007142450A (en) * 2000-03-22 2007-06-07 Matsushita Electric Ind Co Ltd Manufacturing method of nonvolatile semiconductor storage
US7122477B2 (en) 2001-09-12 2006-10-17 Tokyo Electron Limited Method of plasma treatment
KR100691099B1 (en) 2005-12-29 2007-03-12 동부일렉트로닉스 주식회사 Method of forming silicide layer of semiconductor device
WO2010050405A1 (en) * 2008-10-30 2010-05-06 国立大学法人東北大学 Contact formation method, semiconductor device manufacturing method, and semiconductor device
JP2010109143A (en) * 2008-10-30 2010-05-13 Tohoku Univ Method of forming contact, method of manufacturing semiconductor device, and semiconductor device
CN102197461A (en) * 2008-10-30 2011-09-21 国立大学法人东北大学 Contact formation method, semiconductor device manufacturing method, and semiconductor device
KR101278119B1 (en) * 2008-10-30 2013-06-24 고에키자이단호진 고쿠사이카가쿠 신고우자이단 Contact formation method, semiconductor device manufacturing method, and semiconductor device
US8575023B2 (en) 2008-10-30 2013-11-05 National University Corporation Tohoku University Contact formation method, semiconductor device manufacturing method, and semiconductor device
WO2023064011A1 (en) * 2021-10-13 2023-04-20 Applied Materials, Inc. Methods for preparing metal silicides

Similar Documents

Publication Publication Date Title
US20070072403A1 (en) Semiconductor device and method for fabricating the same
US20050130380A1 (en) Semiconductor device structures including metal silicide interconnects and dielectric layers at substantially the same fabrication level
US6190976B1 (en) Fabrication method of semiconductor device using selective epitaxial growth
US5266156A (en) Methods of forming a local interconnect and a high resistor polysilicon load by reacting cobalt with polysilicon
JPH1126397A (en) Manufacture of semiconductor device
JPH08250451A (en) Manufacture of semiconductor device
US6627527B1 (en) Method to reduce metal silicide void formation
JP2738371B2 (en) Method for manufacturing semiconductor device
JPH10335265A (en) Manufacture of semiconductor device
JPH05304108A (en) Semiconductor device and fabrication thereof
US7166525B2 (en) High temperature hydrogen annealing of a gate insulator layer to increase etching selectivity between conductive gate structure and gate insulator layer
JPH10150188A (en) Manufacture of semiconductor device
JP4730993B2 (en) Method for forming conductive line of semiconductor element
JP3394083B2 (en) Semiconductor device and manufacturing method thereof
JP4255203B2 (en) Manufacturing method of semiconductor device
JP2972687B2 (en) Method for manufacturing semiconductor device
JPH10270381A (en) Manufacture of semiconductor device
JP3033525B2 (en) Method for manufacturing semiconductor device
US6764912B1 (en) Passivation of nitride spacer
JP2819918B2 (en) Method for manufacturing semiconductor integrated circuit device
JP2000252232A (en) Fabrication of semiconductor device and sputtering system
JPH05166752A (en) Method for forming titanium silicide layer
JPH06232155A (en) Manufacture of semiconductor device
JPH04299825A (en) Manufacture of semiconductor device
JPH06204420A (en) Manufacture of semiconductor device