JPH104362A - 縮小メトリック計算によるビタビ復号器 - Google Patents

縮小メトリック計算によるビタビ復号器

Info

Publication number
JPH104362A
JPH104362A JP34506196A JP34506196A JPH104362A JP H104362 A JPH104362 A JP H104362A JP 34506196 A JP34506196 A JP 34506196A JP 34506196 A JP34506196 A JP 34506196A JP H104362 A JPH104362 A JP H104362A
Authority
JP
Japan
Prior art keywords
correlation
cross
components
circuit
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34506196A
Other languages
English (en)
Inventor
R A Cesari
アダム セサリ リチャード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia of America Corp
Original Assignee
Lucent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lucent Technologies Inc filed Critical Lucent Technologies Inc
Publication of JPH104362A publication Critical patent/JPH104362A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63Joint error correction and other techniques
    • H03M13/6343Error control coding in combination with techniques for partial response channels, e.g. recording
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4161Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management
    • H03M13/4169Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management using traceback
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65Purpose and implementation aspects
    • H03M13/6502Reduction of hardware complexity or efficient processing
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L25/03178Arrangements involving sequence estimation techniques
    • H04L25/03184Details concerning the metric
    • H04L25/03197Details concerning the metric methods of calculation involving metrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Complex Calculations (AREA)
  • Editing Of Facsimile Originals (AREA)

Abstract

(57)【要約】 【課題】 本発明は一般的にはディジタル受信機の中で
使われるようなビタビ復号器に関し、特にビタビ復号器
における縮小メトリック計算に関する。 【解決手段】 本件発明は、一つのシンボル状態におい
て、自己相関項及び相互相関項からなる複数の距離を求
める方法であって、自己相関項の成分を発生する段階
と、自己相関項の成分を記憶する段階と、相互相関項の
成分を生成する段階と、相互相関項の成分を記憶する段
階とを含み、自己相関成分と相互相関成分のうちの所定
のものを選択し、所定の方法で、その選択された自己相
関成分と相互相関成分とを組み合わせて、ブランチ距離
を作成することを特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の技術分野】本発明は、概して、ディジタル受信
機の中で使われるようなビタビ復号器(Viterbi Decode
r)に関し、そして特に縮小メトリック計算によるビタビ
復号器に関する。
【0002】
【発明の背景】遠隔通信技術は、もともと伝送媒体とし
て銅線を使って開発されたが、現代では伝送媒体として
自由空間を使う無線技術における関心および商業活動が
多く見られる。無線技術は伝送媒体に対する物理的接続
の必要性の制約からユーザを解放する。
【0003】無線技術開発の初期の商業活動はアナログ
の伝送技術を使用した。スペクトルの利用効率の向上に
対する関心が高まる中で、ディジタル伝送システムが開
発された。一つのディジタル標準規格(グループ・スペ
シャル・モバイル、すなわち、GSM)がヨーロッパで
使うために採用された。異なる標準規格(IS54)が
北アメリカで使われるために採用される可能性がある。
それは時分割複数アクセス(TDMA)の標準規格、ま
たはそれと競合する符号分割複数アクセス(CDMA)
標準規格のいずれかである。日本などの世界の他の部分
は、日本ディジタル標準規格などの別のディジタル標準
規格を考えている。
【0004】ディジタル・システムは情報を0または1
のいずれかで伝送する。情報の正確な送信は一般には問
題になっていないが、受信側での情報の正確な検出は、
送信された1を受信時に1として検出できること、そし
て送信された0を受信時に0として検出できることの能
力に依存している。多くのファクタのために、正確な検
出は単純な問題ではない。これらのファクタとしては、
受信機における受信信号のパワーが低いこと、受信機に
対して相対的な送信機の移動によって誘起されるチャネ
ル特性の変化などがある。空気層などの各種のオブジェ
クトからの反射時にマルチパス干渉、またはシンボル間
干渉が発生し、送信機から受信機までの複数の伝送経路
が存在し、伝送された信号に対する変化する伝送時間が
生じ、送信された信号のいくつかのイメージが異なる時
間の瞬間において受信機に到着することになる。
【0005】ディジタル通信システムの精度を向上させ
るために誤り訂正技法が開発された。ビタビの復号器
は、前方向の誤り訂正を提供する最尤復号器である。ビ
タビ復号器はビット・ストリームなどの符号化されたシ
ンボルのシーケンスを復号化するために使われる。ビッ
ト・ストリームは遠隔通信システムにおける符号化され
た情報を表すことができる。そのような符号化された情
報は、各ビット(またはビットの組)がシンボル・イン
スタント(Symbol instant)を表している各種の媒体を通
じて伝送することができる。復号化のプロセスにおいて
は、ビタビ復号器は各シンボルにおける可能な受信され
たビット・シーケンスの一つのシーケンスを逆にたど
り、どの1ビット・シーケンスが送信されてきた可能性
が最も高いかを決定する。一つのシンボル・インスタン
ト、またはシンボル状態において一つのビットから次
の、またはそれ以降のシンボル・インスタントまたはシ
ンボル状態に対する可能な遷移は限られている。一つの
状態から次の状態への可能な各遷移を図式的に示すこと
ができ、それはブランチとして定義される。すべての可
能なブランチがトレリス(trellis)を構成する。相互に
連結された一連のブランチは一つの経路として定義され
る。各状態はビット・ブランチの中の次のビット(また
はビットの組)の受信時に限られた数の(例えば、2ま
たは4)の次の状態へのみ遷移することができる。従っ
て、ある経路は生き残り、他の経路は復号化プロセス中
には生き残らない。許容されないそれらの遷移を消去す
ることによって、生き残る可能性の最も高い経路を決定
する計算の効率を高めることができる。ビタビ復号器は
普通は各ブランチに関係付けられているブランチ・メト
リック(ブランチ距離)を定義して計算し、このブラン
チ・メトリックスを使ってどの経路が生き残り、そして
どの経路が生き残らないかを決定する。
【0006】ブランチ・メトリックは可能な各ブランチ
に対して各シンボル・インスタントにおいて計算され
る。各経路には、それに関係付けられたメトリック、各
シンボル・インスタントにおいて更新される累積コスト
が関係付けられている。可能な各伝送に対して、次の状
態に対する累積コストが、可能な伝送のためのブランチ
・メトリックの和およびそれぞれの前の、すなわち、発
信側の状態における経路累積コストの和の極値として計
算される。ブランチ・メトリックの各シンボル・インス
タントにおける計算は、各状態に対する加算、比較およ
び選択の操作を含む。これは計算主体の操作となる可能
性がある。
【0007】この技術の分野において、計算の回数を大
幅に減らし、そして同時にブランチ・メトリックの計算
に費やされるパワーおよび時間を減らす効率の良い方法
に対する要求が存在する。
【0008】
【発明の概要】本発明によると、自己相関と相互相関の
項の組合せであるブランチ・メトリック(ブランチ距
離)を生成するための方法および装置が、先ず最初にシ
ンボル・インスタントにおいて自己相関および相互相関
の項の成分を計算して記憶することによって作られる。
計算されて記憶されると、自己相関の成分および相互相
関の成分の所定の値が選択される。その選択された自己
相関成分および相互相関成分、あるいはそれぞれのイン
バートされたものの所定の値が組み合わされて一つのブ
ランチ・メトリックが作られる。記憶されている自己相
関および相互相関の項の成分、またはそれらの逆の値の
他の所定の組合せが、組み合わされて同じシンボル・イ
ンスタントにおける他のブランチ・メトリックが作られ
る。そのシンボル・インスタントに関係付けられたすべ
てのブランチ・メトリックは、この方法で計算すること
ができる。次のシンボル・インスタントに関係付けられ
た自己相関および相互相関の項が計算されて記憶され、
ブランチ・メトリックの生成のプロセスが繰り返され
る。
【0009】
【発明の詳細な記述】図1のブロック図に示されている
トランシーバ10は、本発明の例示としての一実施例で
ある。トランシーバ10は移動ディジタルセルラー電話
などの通信システムまたは通信システムの一部分であ
る。トランシーバ10は、送信機12および受信機14
から構成されている。
【0010】図1に示されているように、音声信号を電
気的信号に変換するためのマイクロホン121がボコー
ダ122に接続されている。ボコーダは、チャネル・エ
ンコーダ123に接続されており、チャネル・エンコー
ダは順序変更および区画化1231、インターリーブお
よびフォーマット化1232およびシンボル・コンバー
タ1234を含んでいる。チャネル・エンコーダの出力
は、送信機フィルタ124に接続されている。フィルタ
の出力は連続の平衡変調器125に接続されており、平
衡変調器125は別のフィルタ126に接続されてい
る。フィルタ126は、アップ・コンバータおよび電力
増幅器127に接続されており、電力増幅器127はア
ンテナ128に接続されている。
【0011】受信機側では、アンテナ141が低ノイズ
増幅器およびダウン・コンバータ142に接続されてお
り、ダウン・コンバータ142はフィルタ回路143に
接続されている。フィルタ回路143は、ビタビ復号器
145に対する入力信号を調整する自動ゲイン制御14
4に接続されている。ビタビ復号器は、チャネル復号器
146に接続されており、チャネル復号器146はデ・
インターリーブ、デ・フォーマット、順序復元および区
画解除1461を含んでいる。チャネル復号器は、ボコ
ーダ147に接続されている。ボコーダはスピーカ14
8に接続されている。
【0012】図2はビタビ復号器の中で使われるブラン
チ・メトリックスを理解するのに有用なトレリス図を示
している。ビタビ復号器は、受信されたビット・ストリ
ームから送信されたビット・ストリームを再構築する。
完全なディジタル信号のシンボルのシーケンスが送信さ
れる。しかし、受信された信号は、ノイズおよび妨害の
ために歪んでいる。移動ディジタルセルラー電話が、そ
の環境の中で移動する時、信号が送信および受信される
チャネルの特性が変化する。各状態またはシンボル・イ
ンスタント(水平方向に示されている)において、0か
ら4C-1−1の範囲の数の状態(縦方向に示されてい
る)がある。ここでCは制約長である。これらの4C-1
個の各状態は、個別状態と呼ばれている。図2の中に示
されているトレリス図の部分はこの分野の技術で周知の
ように、一度に一つのシンボル・インスタントが構築さ
れる。各シンボル・インスタントにおけるトレリスのエ
ントリーは、一つのセルを含んでいる。各シンボル・イ
ンスタントにおいて、図2に示されている例示としての
実施例の個々の各状態は、次のシンボル・インスタント
における四つの可能な個別状態に対してだけ遷移するこ
とができる。同様に、一つのシンボル・インスタントに
おける個々の各状態は、その状態へ遷移してくる前の状
態としては、四つだけが可能である。前の状態から、お
よび次の状態への遷移の数が4より大きいか、あるいは
4より少ない復号器もあり得る。
【0013】ブランチ・メトリックは、ソース状態とし
て知られている一つのシンボル・インスタントにおける
一つの個別状態から、次のシンボル・インスタントにお
ける個別状態への可能な遷移に対して各シンボル・イン
スタントに対して計算される。ブランチ・メトリックス
を計算するための各種の方法が、この技術の分野におい
て知られている。与えられた次の個別状態に対して遷移
するすべてのブランチのブランチ・メトリックが計算さ
れ、次にそれぞれの発信側の個別状態の累積コストに対
して加算される。この結果、四つの潜在的な累積コスト
の和が計算される。この四つの潜在的な累積コストの和
が比較される。この四つの和の最小値などのブランチ・
メトリックスの極値が次の状態の累積コストとして選択
される。最小の合計値に対応している遷移は、四つの可
能な発信側の個別状態から与えられた次の個別状態への
最もあり得る遷移である。この最尤遷移の生き残りブラ
ンチ・データは、この分野の技術において周知のよう
に、与えられた次の個別状態に対する生き残りブランチ
として図2のトレリスを形成している形で記憶される。
ブランチ・メトリックの極値は、次の個別状態の累積コ
ストである。このプロセスは次の各個別状態に対して繰
り返され、そしてまたシーケンスの中の各シンボル・イ
ンスタントに対しても繰り返される。
【0014】選択されたブランチに対する累積コストお
よびソース状態は、配列の中に記憶することができる。
トレリスが完成すると、各シンボル・インスタントにお
いて復号化されたシンボルがトレースバック操作によっ
て得られる。関係付けられている累積コストが最小であ
る最後のシンボル・インスタントにおける個別状態から
出発して、そのトレリスを通る単独のトレース・バック
が各シンボル・インスタントにおける復号化されたシン
ボルを提供することになる。このトレースバック操作の
各シンボル・インスタントにおいて、ソース状態は、こ
の技術の分野において周知のように、そのシンボル・イ
ンスタントに対する復号化されたシンボルに変換され
る。
【0015】ビタビ復号器は、ある期間にわたる可能な
シーケンスの組から取られた最尤シンボルのシーケンス
を求めるために部分的log−likelihoodの
評価器と一緒に使われる。受信されたシーケンスと、期
待されるシーケンスとの間の誤差の二乗の積分値を最小
化することによって、一つのチャネルを通して送信され
る最尤シーケンスが得られる。複素関数に対する受信さ
れた信号と期待されるシーケンスとの間の誤差の二乗の
予測値、即ちlog-likelihoodは、予測される誤差関数の
自己相関に定数を掛けたものである。その定数は相対的
な可能性を評価する時には無視することができる。
【0016】
【数1】 但し、y(n)は、受信されたサンプル・シーケンスで
あり、S(i)は、シンボルのインスタント、すなわ
ち、シンボルのインデックスiにおける予測されたシン
ボルであり、hは、シンボル・レート(インデックスi
での)において評価されたチャネルの評価値であり、i
はシンボルのインデックスであり、Iはその時間間隔に
おけるシンボルの個数であり、nはI/rであり、Nは
シーケンスの中のサンプルの番号であり、N=I/rm
はメトリック、すなわち、インデックスの期待値であ
り、rはシンボル当たりのサンプルの数であり、*は共
役複素数を表す。
【0017】共役数の対称性を認識し、それを利用し、
そして共役の誤差ファクタの中のインデックスiに対し
てインデックスjを置き換えることによって、log-like
lihoodは、次のように書くことができる。
【0018】
【数2】 期待値(式(1)の右側の角括弧内の右の項)は部分的
応答の和であるとみることができ、その各々がS(i)m
チャネルの応答h(n)を乗じたものに等しく、時間の場
所r・iに置かれている。長さがLシンボルのチャネル
・フィルタの場合(ここで、Lはチャネルの応答におけ
るシンボルの個数)、L個の部分応答がオーバラップす
る。受信された信号は、一度にrサンプル処理される。
合計の二乗誤差は、log-likelihoodに比例しており、ウ
ィンドウ化された二乗誤差の部分的な値の和である。4
分岐の場合、各シンボルは、四つの可能な値のうちの一
つを取ることができる。各1シンボル・ウィンドウに影
響する三つのシンボルによって、各ウィンドウは、64
の可能な部分的log-likelihoodを持つことができる。急
速に変化しているチャネルの場合、チャネルの評価値、
h(n)をシンボルごとに一度更新する必要があり得る。
【0019】式(2)は、信号のエネルギーの積分値か
ら期待されるシーケンスの相互相関の間の差を差し引い
たものを表す。式(2)の三つの項は、それぞれエネル
ギー、相互相関、および自己相関を表す。S(i)m
依存しない項は、シンボルのシーケンスの相対的確率を
計算する時には含める必要はない。そのような項は、エ
ネルギーの項およびi=jの場合の自己相関の内積項を
含む。上記の式の中で、最後の二つの項の差の絶対値を
最大にするシーケンスを見つけるだけで済む。
【0020】3タップのチャネル・フィルタに対する部
分的log-likelihoodを評価するための式で、16状態の
場合は次のようになる。
【0021】
【数3】 但し、h(n-1)(k)は、過去のチャネル評価値であ
り、h(n)(k)は、現在のチャネルの評価値であり、
そして、h(n+1)(k)は、将来のチャネル評価の近似
値である。初期タイミングおよびチャネル評価を実行す
る時、既知のシンボル・シーケンスが受信された信号と
比較されて、最尤チャネル・インパルス応答が得られ
る。微分直交位相シフト・キーイング(DQPSK)チ
ャネルでの同期検出の場合、微分シンボルの既知のプリ
アンブル・シーケンスが最初に絶対値の位相の組に変換
されなければならず、それから期待値がチャネル評価プ
ロセスにおいて使われるために生成される。チャネルの
評価のために使われるプリアンブルの中の最初のシンボ
ルは、最初の未知のデータ・シンボルから戻された偶数
番号のシンボルであるべきであり、そしてチャネル評価
のために使われる最初の既知のシンボルに先立つこの最
初の位相の値は、任意にゼロ位相に設定する必要があ
る。チャネル評価において使われる最初のシンボルのプ
リアンブルに続くDQPSK位相微分信号の値は、それ
に従って次に絶対位相に変換される必要がある。最初の
受信されたシンボルの位相オフセットが、単位円上で
(上記のプリアンブル・シーケンスから導かれるチャネ
ル評価を使う時)次の偶数インデックスの位相の一つで
あると期待することができる。 [2π n/8;nは偶数] 最初の未知のシンボルに対する期待される複素シンボル
値は、四つの複素数の値、すなわち、1+0j、0−1
j、−1+0j、および0+1jのうちの一つである。
【0022】奇数インデックスのシンボルは、単位円上
の次の四つの奇数位相のうちの一つであると期待され
る。 [2π n/8;nは奇数] 奇数インデックスの期待される部分応答を−π/4だけ
回転することによって、MLSEの演算は、偶数および
奇数のインデックスのシンボルの両方に対して同じまま
であり、シンボル期間の中で各状態に対するスカラー演
算を実行する必要がなくなる。−π/4の位相回転は、
期待値の実部および虚部の値の和および差を計算し、そ
して、それに√2を掛け、そしてこれらのスケールされ
た和および差の四つの可能な配列における順序変更を行
い、適切な符号変更を行うことが必要である。表Iは、
単位円上での八つの位相回転に対する演算を要約してい
る。
【0023】
【表1】 適切に選定された基準値の組合せによって部分的log-li
kelihoodの計算が大幅に単純化される。例えば、各項に
対するrサンプルの積の和は、一度だけ計算される。そ
の時、各項は単独の複素数の値に縮小され、実数値また
は四つの回転のうちの一つを仮定する。この演算は単純
にその複素数値の実部または虚部の値のいずれかを取
り、それに1または−1のいずれかを掛けたものを選択
することを含む。部分的なlog-likelihoodは、図2に示
されている16状態のトレリスに対するメトリックスと
して割り当てられる。ユニークなメトリックスを持つ四
つの経路が各状態に入る。また、独自の(ユニークな)
メトリックスを持つ四つの経路は、各状態を起点として
いる。例えば、三つのシンボル値の複数経路の広がりを
持っているチャネルは、各部分log-likelihoodウィンド
ウに影響する。ビタビの複号化が、そのトレリスに適用
されて部分log-likelihoodの累積値が最大である経路を
決定する。部分log-likelihoodの累積値が最大である期
間の最後のシンボル・インスタントにおける状態から出
発して、一つの経路がトレース・バックされ、そのトレ
ースバック操作において各シンボル・インスタントにお
けるシンボルを復号化することによって、その期間に対
する最尤シンボル・シーケンスが明らかになる。次に、
そのシンボル・シーケンスが最終のDQPSKビット検
出に対する微分シンボル値に変換される。
【0024】本発明に従って式(2)を採用している各
シンボル・インスタントに対して、インクリメンタル・
メトリックスまたはブランチ・メトリックスと呼ばれる
64個の部分log-likelihoodの値を発生するのに有用な
回路が図5に示されている。三つの項を持っているチャ
ネル・インパルス応答、すなわち、三つのタップを持っ
ているチャネル・フィルタに対して、そして、シンボル
当たりに一つのサンプルに対して、式(2)の中でr=
1、i=NそしてI=Nである。
【0025】将来のチャネル評価値の近似値以外に、過
去および現在のチャネル評価値が500、502および
504において提供されている。各シンボル・インスタ
ントにおいて、再構築されたシンボルが単独の積分ウィ
ンドウに対して生成される。64個のインクリメンタル
・メトリックスが、その積分ウィンドウから展開され
る。チャネルのインパルス応答の三つのタップが各ブロ
ック500、502および504の中で提供されてい
る。チャネル・インパルス応答タップの異なるものの同
相成分I、および直交成分Qの両方が各回転ブロックに
対する入力を提供する。好ましい実施例においては、奇
数インデックスのチャネル評価値がそれぞれの回転ブロ
ック506、508および510の中でπ/4だけ回転
して戻され、0、2π/4などにおいて期待値を提供す
る。回転は、表Iを使って置き換えることによって行わ
れる。奇数チャネルの評価値だけが回転されるので、一
つのシンボルのインスタントにおいて回転ブロック50
6および510が、チャネル評価値を回転し、そして前
および次のシンボル・インスタントにおいては、回転ブ
ロック508がそのチャネル評価値を回転する。
【0026】各回転ブロックは、部分応答の同相出力お
よび直交出力を生成する。回転ブロック506からの出
力512および514は、両方とも共役複素数発生器5
24および複素数乗算526の両方に対して提供され
る。共役複素数発生器524は、その出力526および
528としてその入力512および514の共役複素数
を作り出し、そして、その出力を複素数乗算530への
二つの入力として提供する。複素乗算530に対する他
の二つの入力は、回転ブロック508からの出力516
および518である。複素数乗算530は、その入力の
複素数積を計算し、同相および直交の出力532および
534を提供する。それらはレジスタ564および56
6の中に記憶される。
【0027】回転ブロック508からの出力516およ
び518は、共役複素数発生器536および複素乗算5
38の両方に対して提供される。入力516および51
8の共役複素数が、共役複素数発生器536からの出力
540および542として提供され、それら複素乗算5
44に対する二つの入力となる。複素乗算544に対す
る他の二つの入力は、回転ブロック510からの出力5
20および522である。複素乗算544はその入力の
複素積を計算し、同相および直交の出力546および5
48を提供し、それらはレジスタ568および570の
中に記憶される。
【0028】回転ブロック510からの出力520およ
び522は、共役複素数発生器550および複素乗算5
22の両方に対して提供される。入力520および52
2の共役複素数が、共役複素数発生器550から出力5
54および556として提供され、それらは複素乗算5
58への二つの入力である。複素乗算558に対する他
の二つの入力は、回転ブロック506からの出力512
および514である。複素乗算558は、その入力の複
素積を計算して、同相および直交の出力560および5
62を提供し、それらは、レジスタ572および574
の中に記憶される。
【0029】526、538および552の各複素乗算
は、それぞれの回転ブロックからの入力にサンプルされ
た受信信号yn *を乗算し、そして、それぞれその複素積
をレジスタ576および578、580および582、
そして584および586の中に記憶する。
【0030】複素乗算ブロック526、530、53
8、544、552および558によって表されている
複素乗算機能は、単独の乗算器によって実行することが
できる。同様に、図5の中に表されている他の機能は、
別々のハードウェアによって実行される必要はない。
【0031】表IIに示されている状態・テーブル制御
588は、選択入力602−612によってマルチプレ
クサ590−600を制御する。各マルチプレクサの出
力614−624は、それぞれのセレクタ626−63
6に対して提供される。また、セレクタ626−636
も選択入力638−648により、状態・テーブル制御
588によって制御される。各セレクタ626−636
は、加算器662に対して出力650−660を提供
し、加算器662は、その各入力を加算して出力664
を作り出す。
【0032】
【表2】
【0033】マルチプレクサ590−600およびセレ
クタ626−636の制御が表IIの中に示されてい
る。最初のカラムはメトリック・カウンタである。第
2、第3および第4のカラムは、シンボルのインデック
スである。右側の六つのカラムは、12個のコントロー
ル602−612および638−648を示している。
その六つの右端のカラムの最初のIまたはQは、マルチ
プレクサ590への入力としてレジスタ576または5
78からの同相または直交出力のいずれかが選択される
ことを表している。右端の六つのカラムの最初のカラム
の中のエントリーの前の符号は、セレクター626がマ
ルチプレクサの出力を取るか(+の場合)またはインバ
ート(−の場合)として取るかどうかを表している。六
つの右端のカラムの他の五つのカラムは、それぞれ他の
マルチプレクサ−セレクタの組合せの一つを制御する。
【0034】マルチプレクサ590−600およびセレ
クタ626−636を制御するための表IIの六つの右
端のカラムの中の制御情報は、配列の中に格納すること
ができ、式(2)の各項に対して二つの合計12個の制
御ビットだけを必要としている。表IIの中のデータ
は、図3の座標位置、表Iの中の0、π/4、2π/4
および6π/4の回転、およびS1 *2の可能なシンボ
ル積の組合せの実部から生成される。自己相関における
各部分応答の各ファクタはそのシンボル値の一つにチャ
ネル評価値を乗算することによって作られる。
【0035】本発明によると、一つのシンボル・インス
タントにおいて、ブランチ・メトリックスのグループの
相互相関の項および自己相関の項の成分は、一度だけ計
算されて、それぞれのレジスタ564−586の中に格
納される。その相互相関項および自己相関項の成分の選
択されたものが、マルチプレクサ590−600および
セレクタ626−636によって組み合わされ、相互相
関項および自己相関項を形成する。状態テーブル制御5
88は、レジスタ564−586からのどの成分が組み
合わされるか、およびその成分が正であるか、または負
であるかを決定する。出力650、652および654
は式(2)の中の相互相関項であり、出力656、65
8および660は式(2)の中の自己相関項である。加
算器662は、相互相関項と自己相関項を組み合わせ
て、ブランチ・メトリックを出力664として作り出
す。メトリック・カウンタがインクリメントされ、そし
てレジスタ564−586の中に格納されている成分か
ら別のブランチ・メトリックが生成される。このプロセ
スは、レジスタ564−586の中に格納されている成
分に基づいているブランチ・マトリックスのすべてが生
成されるまで継続する。通常、一つのシンボル・インス
タントにおける状態へのすべてのブランチに対するブラ
ンチ・メトリックスは、レジスタ564−586の中格
納されている成分に基づいて計算される。ブロック50
0、502および504の中のチャネル・インパルス応
答は、次のシンボル・インスタントを表しているyn *
のままとして更新される。更新された成分は計算されて
レジスタ564−586の中に、例えば、上書きによっ
て格納される。更新されたシンボル・インスタントに対
するブランチ・メトリックスが上記の方法で次に計算さ
れる。そのプロセスは受信されたデータによってすべて
のシンボル・インスタントが表されるように繰り返され
る。トレースバックの操作および最終の符号化されたシ
ンボルの決定などを含むビタビ複号化の他の側面は、任
意の既知の方法によって行うことができる。
【0036】計算値が更新されてレジスタ564−58
6の中に格納されると、レジスタ564−586の中に
格納されている値の各種の組合せとして64個のブラン
チ・メトリックスが作り出される。状態・テーブル制御
588の64個の制御を通してステップすることによっ
て、64個のブランチ・メトリックスが出力664にお
いて一つずつ作り出される。計算は、次のシンボル・イ
ンスタントに対して更新され、そしてその新しいシンボ
ル・インスタントにおける64個のブランチ・メトリッ
クスが計算される。
【0037】式(2)の中には6個の項がある。式
(2)の中の項の数は、シンボル当たりのサンプルの数
rの値とは無関係である。従って、レジスタ564−5
86の数は、シンボル当たりのサンプル数とは関係なく
同じままとなる。
【0038】GSMの応用の場合、図5の回路を単純化
することができる。その単純化は、受信された信号の期
待値が、二つの実数値を取るだけであるので可能であ
る。図5の回路が単純化される一つの方法は、マルチプ
レクサ590−600が不要であることである。
【0039】表IIIは、ユークリッドの距離の方法を
使って、シンボル当たりのベースでブランチ・メトリッ
クスを計算するために必要な演算の数の表である。Lは
チャネル長を表し、それは、チャネル・インパルス応答
におけるタップの数であり、rはシンボル当たりのサン
プルの数を表す。
【0040】
【表3】 表IVは、本発明に従ってシンボル当たりのベースでブ
ランチ・メトリックスを計算するために必要な演算の数
の表である。
【0041】
【表4】
【0042】各方法を使って4分岐の場合に対する一つ
のシンボル・インスタントにおけるメトリックの計算を
完了するための演算の合計数が各表の最終行に示されて
いる。
【0043】ユークリッドの距離の方法に比較して、本
発明の計算およびパワー節約は、シンボル当たり一つの
サンプルにおいて約8チャネル・インパルス応答までは
有利である。その節約量はシンボル当たりの複数サンプ
ルに対して増加し、従って本発明はチャネル・インパル
ス応答におけるタップの数が大きくなるほど有利とな
る。表IIIおよびIVの中で比較されている二つの方
法に対して演算の数がほぼ同じである場合であっても、
パワー節約は本発明の場合の方が大きい。乗算の演算
は、同じオペランドを使っている奇数の演算の約5倍の
パワーを消費する。パワーの節約は比較的少数の乗算演
算を実行すること、および加算演算を比較的多くするこ
とによって達成される。
【0044】
【表5】
【0045】表Vは示されている実施例に対して演算お
よびパワーが節約されることを示している。エネルギー
の1単位は1回の加算演算において消費されるエネルギ
ーの量である。ブランチ・メトリックスの演算は受信側
における最も冗長な演算である。従って、各演算におけ
るパワーの節約量はここでは約50%減少しており、こ
れはかなりの節約量である。
【0046】本発明はこの縮小計算技法を含んでいる集
積回路を採用している通信システムおよび装置において
特に有用である。そのような通信システムおよび装置に
は、信号処理を行うための回路の複雑度が減るという利
点がある。さらに、計算時間が減少するので、消費パワ
ーも減少する。
【0047】マルチプレクサ590−600およびセレ
クタ626−636の制御は状態テーブル制御588に
よって制御されるように記述されてきたが、本発明はそ
れに限定されるものではない。制御ビットは、他の方
法、例えば、カウンタおよび論理回路、制御処理ユニッ
ト(CPU)、コンピュータ・プログラムまたは読出し
専用メモリ(ROM)の中に記憶された形で生成するこ
とができるが、それらに限定されるものでない。
【0048】本発明は、ブランチ・メトリックスを計算
するのに有用であると説明してきたが、本発明はそれに
限定されるものでない。また、本発明は各状態に入るブ
ランチまたは経路のメトリックスの間の差を計算するた
めにも使うことができる。ブランチまたは経路のメトリ
ックの差を使って、それ以降の誤り訂正複号化のための
「ソフト・メトリックス」を計算することができる。
【0049】制約長がCであるトレリスに対するブラン
チ・メトリックの計算に適用できるとして、説明的な実
施例が記述されてきたが、本発明は「縮小された制約」
のトレリスのビタビ複号器に対しても適用できる。
【0050】本発明の説明的な実施例はディジタルセル
ラー電話において有用であるとして説明されてきたが、
本発明はそれに限定されるものではない。本発明はビタ
ビ複号器などの前方向誤り訂正を採用している任意のデ
ィジタル伝送および検出の応用において有用である。例
を示すと、他の応用はとしてはディスクまたはCDRO
Mからのディジタル・データの読み出し、および地上局
と衛星との間の通信などがあるが、それらには限定され
ない。
【0051】本発明の説明的な実施例はパイプラインを
含んでいるとして記述されなかったが、この分野の技術
に熟達した人であれば、設計の中でパイプラインを利用
することによって計算の効率を高めることができること
は明らかである。パイプラインは前のデータの組につい
ての計算が完了する前に、新しいデータの組についての
計算を開始することによって実行することができる。パ
イプラインの中で使われるラッチの数が多ければ多いほ
どパイプラインの深さが深くなる。パイプラインによっ
て、そのパイプラインを埋めるために必要な計算時間の
中での初期潜伏時間が発生するが、資源を最大に利用す
ることができる。
【図面の簡単な説明】
【図1】本発明の例示としての実施例による、トランシ
ーバのブロック図である。
【図2】個別状態の中での三つのシンボル・インスタン
トおよび可能なブランチを示している図である。
【図3】π/4だけシフトされた微分符号化直交位相シ
フト・キーイングに対する奇数シンボル位相の座標のグ
ラフ図である。
【図4】π/4だけシフトされた微分符号化直交位相シ
フト・キーイングに対する偶数シンボル位相の座標のグ
ラフ図である。
【図5】本発明に従って縮小計算を使っているビタビ復
号器におけるブランチ・メトリックスの計算のための回
路のブロック図である。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成9年2月10日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正内容】
【発明の名称】 縮小メトリック計算によるビタビ復号

Claims (21)

    【特許請求の範囲】
  1. 【請求項1】 一つのシンボル・インスタントにおいて
    複数のメトリックスを求めるための方法であって、該メ
    トリックスが、自己相関項および相互相関項から構成さ
    れ、 自己相関項の成分を発生する段階と、 自己相関項の成分を記憶する段階と、 相互相関項の成分を生成する段階と、 相互相関項の成分を記憶する段階とを含み、 自己相関成分と相互相関成分のうちの所定のものを選択
    し、 所定の方法で、その選択された自己相関成分と相互相関
    成分とを組み合わせて、ブランチ・メトリックスを作り
    出すことを特徴とする方法。
  2. 【請求項2】 請求項1に記載の方法において、選択お
    よび組合せの段階を繰り返すことによって、別のブラン
    チ・メトリックを作る段階をさらに含むことを特徴とす
    る方法。
  3. 【請求項3】 ブランチ・メトリック計算回路を含む集
    積回路であって、 自己相関項の成分を生成するための回路(526、53
    8、552)と、 自己相関項の成分を受け取って記憶するための少なくと
    も一つのレジスタ(576、578、580、582、
    584、586)と、 相互相関項の成分を生成するための回路(530、54
    4、558)と、 相互相関項の成分を受け取って記憶するための少なくと
    も一つのレジスタ(564、566、568、570、
    572、574)と、 前記の少なくとも一つのレジスタ(576、578、5
    80、582、584、586)に記憶されている自己
    相関成分および相互相関成分のうち、所定のものを選択
    するための選択回路(590、592、594、59
    6、598、600)と、 選択された自己相関成分と相互相関成分のうちの所定の
    ものを選択的にインバートするための選択的インバータ
    回路(626、628、630、632、634、63
    6)と、 選択された自己相関成分と相互相関成分とを受け取っ
    て、その選択された自己相関成分と相互相関成分とを組
    み合わせてブランチ・メトリックを作り出すための組合
    せ回路(662)とを含む集積回路。
  4. 【請求項4】 請求項3に記載の集積回路において、選
    択回路がルックアップ・テーブル(588)を含むこと
    を特徴とする集積回路。
  5. 【請求項5】 請求項3に記載の集積回路において、組
    合せ回路が加算器(662)であることを特徴とする集
    積回路。
  6. 【請求項6】 請求項3に記載の集積回路において、選
    択的インバータ回路(626、628、630、63
    2、634、636)が、制御選択入力(632、63
    4、636、638、640、642)に依存して、入
    力の正または負のバージョンを出力として提供すること
    を特徴とする集積回路。
  7. 【請求項7】 請求項3に記載の集積回路において、選
    択回路がすべての自己相関成分およびすべての相互相関
    成分を選択することを特徴とする集積回路。
  8. 【請求項8】 請求項3に記載の集積回路において、少
    なくとも一つの回転回路(506、508、510)を
    さらに含む集積回路。
  9. 【請求項9】 集積回路であって、 自己相関項の成分を発生するための回路と、 相互相関項の成分を発生するための回路と、 自己相関成分と相互相関成分とを組み合わせるための回
    路と、 自己相関項の成分を受け取って記憶するための、少なく
    とも二つのレジスタ(576、578、580、58
    2、584、586)と、 相互相関項の成分を受け取って記憶するための、少なく
    とも二つのレジスタ(564、566、568、57
    0、572、574)と、 前記少なくとも二つのレジスタの中に記憶された自己相
    関成分および相互相関成分の所定のものを選択するため
    の選択回路(590、592、594、596、59
    8、600)と、 選択された自己相関成分および相互相関成分の所定のも
    のを選択的にインバートするための選択的回路(62
    6、628、630、632、634、636)と、 選択された自己相関成分と相互相関成分とを受け取っ
    て、その選択された自己相関成分と相互相関成分とを組
    み合わせてブランチ・メトリックを作り出すための組合
    せ回路(662)とを含む集積回路。
  10. 【請求項10】 請求項9に記載の集積回路において、
    選択回路がルックアップ・テーブル(588)を含むこ
    とを特徴とする集積回路
  11. 【請求項11】 請求項9に記載の集積回路において、
    組合せ回路が加算器(662)であることを特徴とする
    集積回路。
  12. 【請求項12】 請求項9に記載の集積回路において、
    選択的インバータ回路(626、628、630、63
    2、634、636)が制御選択入力(632、63
    4、636、638、640、642)に依存して入力
    の正または負のバージョンを出力として提供することを
    特徴とする集積回路。
  13. 【請求項13】 請求項9に記載の集積回路において、
    選択回路がすべての自己相関成分およびすべての相互相
    関成分を選択することを特徴とする集積回路。
  14. 【請求項14】 請求項9に記載の集積回路において、
    少なくとも一つの回転回路(506、508、510)
    をさらに含む集積回路。
  15. 【請求項15】 受信機(14)であって、 自己相関項の成分を発生するための回路(526、53
    8、552)と、 その自己相関項の成分を受け取って記憶するため少なく
    とも一つのレジスタ(576、578、580、58
    2、584、586)と、 相互相関項の成分を生成するための回路(530、54
    4、558)と、 その相互相関項の成分を受け取って記憶するための少な
    くとも一つのレジスタ(564、566、568、57
    0、574、586)と、 前記少なくとも一つのレジスタ(576、578、58
    0、582、584、586)の中に記憶されている自
    己相関成分および相互相関成分のうちの所定のものを選
    択するための選択回路(590、592、594、59
    6、598、600)と、 選択された自己相関成分および相互相関成分のうちの所
    定のものを選択的にインバートするための選択的インバ
    ータ(626、628、630、632、633、63
    4、636)と、 その選択された自己相関成分と相互相関成分とを受け取
    って、その選択された自己相関成分と相互相関成分とを
    組み合わせてブランチ・メトリックを作り出すための組
    合せ回路(662)とを含む受信機。
  16. 【請求項16】 請求項15に記載の受信機において、
    選択回路がルックアップ・テーブル(588)を含むこ
    とを特徴とする受信機。
  17. 【請求項17】 請求項15に記載の受信機において、
    組合せ回路が加算器(662)を含むことを特徴とする
    受信機。
  18. 【請求項18】 請求項15に記載の受信機において、
    選択的なインバータ回路(626、628、630、6
    32、634、636)が制御選択入力(632、63
    4、636、638、640、642)に依存して入力
    の正または負のバージョンを出力として提供することを
    特徴とする受信機。
  19. 【請求項19】 請求項15に記載の受信機において、
    選択回路がすべての自己相関成分および相互相関成分を
    選択することを特徴とする受信機。
  20. 【請求項20】 請求項15に記載の受信機において、
    少なくとも一つの回転回路(506、508、510)
    をさらに含む受信機。
  21. 【請求項21】 請求項1に記載の受信機において、送
    信機(12)をさらに含む受信機(14)。
JP34506196A 1995-12-29 1996-12-25 縮小メトリック計算によるビタビ復号器 Pending JPH104362A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US953795P 1995-12-29 1995-12-29
US60/009537 1995-12-29

Publications (1)

Publication Number Publication Date
JPH104362A true JPH104362A (ja) 1998-01-06

Family

ID=21738272

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34506196A Pending JPH104362A (ja) 1995-12-29 1996-12-25 縮小メトリック計算によるビタビ復号器

Country Status (3)

Country Link
EP (1) EP0786872A2 (ja)
JP (1) JPH104362A (ja)
TW (1) TW312070B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0901234A3 (en) * 1997-09-08 2004-06-16 Lucent Technologies Inc. Viterbi compare-select operation for two-bit traceback coding
FI104774B (fi) 1998-03-23 2000-03-31 Nokia Networks Oy Menetelmä ja laitteisto modulaation ilmaisemiseksi
US6970520B1 (en) * 2000-11-13 2005-11-29 Telefonaktiebolaget Lm Ericsson (Publ) Methods and systems for accumulating metrics generated by a sequence estimation algorithm
EP1432190A1 (en) * 2002-12-18 2004-06-23 Texas Instruments Incorporated RSSE using hardware acceleration

Also Published As

Publication number Publication date
EP0786872A2 (en) 1997-07-30
TW312070B (ja) 1997-08-01

Similar Documents

Publication Publication Date Title
US5471500A (en) Soft symbol decoding
US5502735A (en) Maximum likelihood sequence detector
US5844947A (en) Viterbi decoder with reduced metric computation
US5550870A (en) Viterbi processor
US5375129A (en) Maximum likelihood sequence detector
CA2205602A1 (en) A system for decoding digital data using a variable decision depth
US5446746A (en) Path memory apparatus of a viterbi decoder
KR100306014B1 (ko) 필터코프로세서
Guo et al. FPGA design and implementation of a low-power systolic array-based adaptive Viterbi decoder
US5454014A (en) Digital signal processor
US5490178A (en) Power and time saving initial tracebacks
US5537445A (en) Variable length tracebacks
WO2005076493A1 (en) Post despreading interpolation in cdma systems
US5724390A (en) MLSE before derotation and after derotation
US7277506B1 (en) Maximum likelihood sequence estimator which computes branch metrics in real time
JP2005045727A (ja) ビタビ復号器
US5533065A (en) Decreasing length tracebacks
EP0467522B1 (en) Maximum likelihood sequence detector
JPH104362A (ja) 縮小メトリック計算によるビタビ復号器
WO1998038746A2 (en) A reception method and a receiver
RU2222105C2 (ru) Способ и устройство для определения состояния максимального правдоподобия в декодирующем устройстве
CN100423520C (zh) 产生多样性可靠度信息的方法和装置
EP0944173A2 (en) Add-compare selection circuit for a Viterbi decoder
JP3368574B2 (ja) 最尤系列推定回路
Abu et al. Reconfigurable Enhanced Path Metric Updater Unit for Space Time Trellis Code Viterbi Decoder