JPH1042299A - 動きベクトル検出装置 - Google Patents

Abstract

(57)【要約】 【課題】 画像圧縮や物体追跡に使用される動きベクト
ルを高速に求める。 【解決手段】 ２次元ＣＣＤと、その出力信号を変換す
るＡ／Ｄ変換部と、２つのバンクから成り、各バンク間
の一対の記憶素子毎に比較器を接続するフレームメモリ
部と、フレームメモリの記憶素子に記憶した画像データ
を、フレームメモリ内の各カラム間で転送するデータ転
送制御回路と、各比較器の出力する差分の総和を計数す
る計数器と、計数器が最小値を検出した時点での、バン
ク間の画像データの偏移を動きベクトルとして出力する
差分器と、差分器の出力する動きベクトルを保持する動
きベクトル記憶メモリで構成し、全画像データについ
て、ロウ方向の画像データ単位で一斉に記憶素子間で転
するとともに、フレーム間の画像データの比較を転送終
了後に一度に行なう。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、デジタル画像処理
において、画像圧縮符合化や被写体の追尾のための動き
ベクトル検出を行なう動きベクトル検出装置に関する。

【０００２】

【従来の技術】従来の動きベクトル検出では、現画像の
マクロ・ブロック単位で探索対象のフレームとパターン
・マッチングを行なう、ブロック・マッチング法が一般
的に用いられている（「ビデオ圧縮」、中島他２名、テ
レビジョン学会誌、画像情報工学と放送技術、Vol.49、
No.4、pp.435-466、1995）。このブロック・マッチング
法を行なうハードウェアのブロック構成を図１０に示
す。図１０において、１はＣＣＤ固体撮像素子、２はＡ
／Ｄ変換部、３ａ、３ｂはフレーム・メモリ、４ａ、４
ｂはバッファ、５ａ、５ｂはアドレス制御回路、６は比
較器、７は差分器である。動きベクトル検出を行なうた
めに、まず、ＣＣＤ固体撮像素子１で撮影した映像信号
を、フレーム毎にフレーム・メモリ３ａ、３ｂを切替え
ながら、各画素毎にＡ／Ｄ変換部２を通してフレーム・
メモリ３ａに画像データを書き込む。

【０００３】次に、フレーム・メモリ３ａに記憶した現
フレームの画像データからバッファ４ａに取り出したマ
クロ・ブロックの画像データとフレーム・メモリ３ｂに
記憶した前フレームの画像データからバッファ４ｂに取
り出した探索領域の画像データについて各画素毎に比較
器６で比較しながら差分絶対値和などの評価関数値を求
め、差分器７で、この評価関数値が最小となるマクロ・
ブロックの位置について、現フレームのマクロ・ブロッ
クの代表点の位置と、この代表点に対応する前フレーム
の代表点の位置の差分を動きベクトルとして得る。この
動作を同一フレーム中の全マクロ・ブロックについて行
なうことで、現フレームの全てのマクロ・ブロックの動
きベクトルを求めることができる。なお、次フレームの
動きベクトルを求める時には、現フレームの画像データ
をフレーム・メモリに記憶したままで、一方のフレーム
・メモリに次フレームの画像データを新たに取り込み、
次フレームにおける動きベクトルを求める。これを繰り
返すことで動きベクトルを求めることができる。

【０００４】

【発明が解決しようとする課題】この図１０用いて課題
を説明する。この図１０に示すような構成において、探
索は、予め定めた領域内を画素単位で全探索する。よっ
て、第１の課題として、フレーム・サイズが大きくなる
ほど、長い探索時間が必要になるという問題がある。次
に、第２の課題として、異なる動きベクトルを持つ別々
の物体への対応という問題がある。この問題に対して
は、一般的な探索手法としてブロック・マッチング法を
用いる。これは、フレームを任意の大きさに区切った領
域すなわちマクロ・ブロック単位で、前後のフレームに
対しパターン・マッチングを行なう方法である。この手
法では、任意のマクロ・ブロックをフレームから取り出
すために、アドレス制御回路５ａ、５ｂが都度２次元矩
形アドレスを発生して任意のマクロ・ブロックをフレー
ム・メモリから取り出さねばならず、複雑な制御が必要
がある。また、パターン・マッチングを行なうために画
像データを何度もフレーム・メモリからバッファに読み
出さねばならず、処理効率の低下を招いている。よっ
て、単位時間あたりに処理するフレーム数を増やす時や
画面サイズを拡大する場合、従来の構成では動きベクト
ル検出に要する時間がクリティカル・パスとなる問題が
ある。さらに、第３の課題として、図１０に示す一般的
な構成ではＣＣＤで受光した映像信号を、順次、各画素
毎にＡ／Ｄ変換することでフレーム・メモリ部の各記憶
素子に記憶していく。つまり、ＣＣＤでの撮像から探索
動作に入るまでに、一定の長さの遅れ時間が生じる問題
がある。

【０００５】本発明は、これら３つの問題を解決するた
めに、高速にパターン・マッチングの処理手段と、ＣＣ
Ｄからの高速な映像信号の取り出しを行なう手段を提供
することを目的とする。

【０００６】

【課題を解決するための手段】上記第１の課題を解決す
る本発明の第１の動きベクトル検出装置は、２次元ＣＣ
Ｄと、前記ＣＣＤの各画素の出力する電圧信号をデジタ
ル信号である画像データに変換する第１のＡ／Ｄ変換部
と、少なくとも１ビットの画像データを記憶する記憶素
子を単位として、全記憶素子を格子状に配置して列方向
の各記憶素子はカラム・バスに接続し、前記カラム・バ
スは第１のデータ転送回路に接続しており、前記第１の
データ転送回路はラッチと入力セレクタで構成され、前
記カラム・バスは前記第１のデータ転送回路のラッチの
入力に接続し、前記カラム・バスに出力する前記第１の
データ転送回路の入力セレクタの入力には、前記ラッチ
の出力と隣接する左右のデータ転送回路のカラム・バス
のラッチの出力と前記第１のＡ／Ｄ変換部からのデータ
・バスとが接続するものであって、２つのメモリ・バン
クの各一対の記憶素子のいずれか一方に前記第１のＡ／
Ｄ変換部の出力する画像データを記憶する２メモリ・バ
ンク構成の第１のフレーム・メモリ部と、前記第１のフ
レーム・メモリ部の各バンクに交互に画像データを書き
込む制御と前記第１のフレーム・メモリ部に記憶した画
像データを同一バンク内の記憶素子間で転送する制御と
を行なう第１のデータ転送制御回路と、前記第１のフレ
ーム・メモリ部の各メモリ・バンク間の一対の記憶素子
を入力とし、各一対の記憶素子に保持した画像データの
値を比較して比較結果の差分を出力する第１の比較器
と、前記第１のフレーム・メモリ部において同一メモリ
・バンク内の記憶素子間でデータを転送する度に、全記
憶素子対に記憶した画像データについて前記第２の比較
器の出力する差分の総和を計数する第１の計数器と、前
記第１のデータ転送制御回路の出力する制御信号によ
り、前記各メモリ・バンクに記憶したフレーム間の画像
データのＸ軸方向およびＹ軸方向の偏移を動きベクトル
として出力する第１の差分器と、前記第１の計数器が最
小値を出力した時点での前記第１の差分器の出力を記憶
する動きベクトル記憶メモリとを具備し、前記第１のデ
ータ転送制御回路の指示により、前記各記憶素子に記憶
した画像データを、前記第１のフレーム・メモリ部の各
記憶素子間で一斉に転送することを特徴とするものであ
る。

【０００７】同様に、上記第１の課題と第２の課題を解
決する本発明の第２の動きベクトル検出装置は、２次元
ＣＣＤと、前記ＣＣＤの各画素の出力する電圧信号をデ
ジタル信号である画像データに変換する第２のＡ／Ｄ変
換部と、少なくとも１ビットの画像データを記憶する記
憶素子を単位として、全記憶素子を格子状に配置して列
方向の各記憶素子はカラム・バスに接続し、前記カラム
・バスは第２のデータ転送回路に接続しており、前記第
２のデータ転送回路はラッチと入力セレクタで構成さ
れ、前記カラム・バスは前記第２のデータ転送回路のラ
ッチの入力に接続し、前記カラム・バスに出力する前記
第２のデータ転送回路の入力セレクタの入力には、前記
ラッチの出力と隣接する左右のデータ転送回路のカラム
・バスのラッチの出力と前記第２のＡ／Ｄ変換部からの
データ・バスとが接続するものであって、２つのメモリ
・バンクの各一対の記憶素子のいずれか一方に前記第２
のＡ／Ｄ変換部の出力する画像データを記憶する２メモ
リ・バンク構成の第２のフレーム・メモリ部と、前記第
２のフレーム・メモリ部の各バンクに交互に画像データ
を書き込む制御と前記第２のフレーム・メモリ部に記憶
した画像データを同一バンク内の記憶素子間で転送する
制御とを行なう第２のデータ転送制御回路と、前記第２
のフレーム・メモリ部の各メモリ・バンク間の一対の記
憶素子を入力とし、各一対の記憶素子に保持した画像デ
ータの値を比較して比較結果の差分を出力する第２の比
較器と、前記第２のフレーム・メモリ部において同一メ
モリ・バンク内の記憶素子間でデータを転送する度に、
フレーム中の予め定めた領域毎に、その領域内の全記憶
素子対に記憶した画像データについて前記第２の比較器
が出力する差分の総和を計数し、領域毎に総和を出力す
る第２の計数器と、前記第２のデータ転送制御回路の出
力する制御信号により、各領域毎に、各メモリ・バンク
に記憶した画像データのＸ軸方向およびＹ軸方向の偏移
を動きベクトルとして出力する第２の差分器と、各領域
毎に前記第２の計数器が最小値を出力した時点での、前
記第２の差分器の出力を各領域毎に対して記憶する動き
ベクトル記憶メモリとを具備し、前記第２のデータ転送
制御回路の指示により、前記各記憶素子に記憶した画像
データを、前記第２のフレーム・メモリ部の各記憶素子
間で一斉に転送することを特徴とするものである。

【０００８】同様に、上記第１の課題を解決する本発明
の第３の動きベクトル検出装置は、２次元ＣＣＤと、前
記ＣＣＤの各画素の出力する電圧信号をデジタル信号で
ある画像データに変換する第３のＡ／Ｄ変換部と、少な
くとも１ビットの画像データを記憶する記憶素子を単位
として、全記憶素子を格子状に配置して各記憶素子は第
３のデータ転送回路に接続し、前記第３のデータ転送回
路はラッチと入力セレクタで構成され、前記各記憶素子
は前記第３のデータ転送回路のラッチの入力に接続し、
前記各記憶素子に接続する前記第３のデータ転送回路の
入力セレクタの入力には、同一記憶素子のラッチの出力
と、隣接する上下左右の各記憶素子のデータ転送回路の
ラッチの出力と、前記第３のＡ／Ｄ変換部からのデータ
・バスとが接続するものであって、ＣＣＤの各画素に対
して各一対の記憶素子を割り当てる２メモリ・バンク構
成を採り、前記第３のＡ／Ｄ変換部の出力する画像デー
タをフレーム毎に交互に各バンクに記憶する第３のフレ
ーム・メモリ部と、前記第３のフレーム・メモリ部の各
バンクに交互に画像データを書き込む制御と前記第３の
フレーム・メモリ部に記憶した画像データを同一バンク
内の記憶素子間で転送する制御とを行なう第３のデータ
転送制御回路と、前記第３のフレーム・メモリ部の各メ
モリ・バンク間の一対の記憶素子を入力とし、各一対の
記憶素子に保持した画像データの値を比較して比較結果
の差分を出力する比較器と、前記第３のフレーム・メモ
リ部において同一メモリ・バンク内の記憶素子間でデー
タを転送する度に、前記の全記憶素子対に記憶した画像
データについて前記比較器の出力する差分の総和を計数
する第３の計数器と、前記第３のデータ転送制御回路の
出力する制御信号により、前記各メモリ・バンクに記憶
したフレーム間の画像データのＸ軸方向およびＹ軸方向
の偏移を動きベクトルとして出力する第３の差分器と、
前記第３の計数器が最小値を出力した時点での前記第１
の差分器の出力を記憶する動きベクトル記憶メモリとを
具備し、前記第３のデータ転送制御回路の指示により、
前記各記憶素子に記憶した画像データを、前記第３のフ
レーム・メモリ部の各記憶素子間で一斉に転送すること
を特徴とする動きベクトル検出装置。

【０００９】同様に、上記第１の課題と第２の課題を解
決する本発明の第４の動きベクトル検出装置は、２次元
ＣＣＤと、前記ＣＣＤの各画素の出力する電圧信号をデ
ジタル信号である画像データに変換する第４のＡ／Ｄ変
換部と、少なくとも１ビットの画像データを記憶する記
憶素子を単位として、全記憶素子を格子状に配置して各
記憶素子は第４のデータ転送回路に接続し、前記第４の
データ転送回路はラッチと入力セレクタで構成され、前
記各記憶素子は前記第４のデータ転送回路のラッチの入
力に接続し、前記各記憶素子に接続する前記第４のデー
タ転送回路の入力セレクタの入力には、同一記憶素子の
ラッチの出力と、隣接する上下左右の各記憶素子のラッ
チの出力と、前記第４のＡ／Ｄ変換部からのデータ・バ
スとが接続するものであって、ＣＣＤの各画素に対して
各一対の記憶素子を割り当てる２メモリ・バンク構成を
採り、前記第４のＡ／Ｄ変換部の出力する画像データを
フレーム毎に交互に各バンクに記憶する第４のフレーム
・メモリ部と、前記第４のフレーム・メモリ部の各バン
クに交互に画像データを書き込む制御と前記第４のフレ
ーム・メモリ部に記憶した画像データを同一バンク内の
記憶素子間で転送する制御とを行なう第４のデータ転送
制御回路と、前記第４のフレーム・メモリ部の各メモリ
・バンク間の一対の記憶素子を入力とし、各一対の記憶
素子に保持した画像データの値を比較して比較結果の差
分を出力する比較器と、前記第４のフレーム・メモリ部
において同一メモリ・バンク内の記憶素子間でデータを
転送する度に、フレーム中の予め定めた領域毎に、その
領域内の全記憶素子対に記憶した画像データについて前
記第４の比較器の出力する差分の総和を計数し、領域毎
に総和を出力する第４の計数器と、前記第４のデータ転
送制御回路の出力する制御信号により、各領域毎に、各
メモリ・バンクに記憶した画像データのＸ軸方向および
Ｙ軸方向の偏移を動きベクトルとして出力する第４の差
分器と、各領域毎に前記第４の計数器が最小値を出力し
た時点での、前記第４の差分器の出力を各領域毎に対し
て記憶する動きベクトル記憶メモリとを具備し、前記第
４のデータ転送制御回路の指示により、前記各記憶素子
に記憶した画像データを、前記第４のフレーム・メモリ
部の各記憶素子間で一斉に転送することを特徴とするも
のである。

【００１０】さらに、上記第１の課題を第２の課題と第
３の課題を解決する本発明の第５の動きベクトル検出装
置は、前記第１のＡ／Ｄ変換部において、前記ＣＣＤの
カラム方向の出力毎にＡ／Ｄ変換器が接続し、各Ａ／Ｄ
変換器の出力は前記第１の各データ転送回路へ直接に入
力することを特徴とするものである。

【００１１】同様に、上記第１の課題と第２の課題と第
３の課題を解決する本発明の第６の動きベクトル検出装
置は、前記第２のＡ／Ｄ変換部において、前記ＣＣＤの
カラム方向の出力毎にＡ／Ｄ変換器が接続し、各Ａ／Ｄ
変換器の出力は前記第２の各データ転送回路へ直接に入
力することを特徴とするものである。

【００１２】同様に、上記第１の課題と第２の課題と第
３の課題を解決する本発明の第７の動きベクトル検出装
置は、前記第３のＡ／Ｄ変換部において、前記ＣＣＤの
各画素毎にＡ／Ｄ変換器が接続し、各Ａ／Ｄ変換器の出
力は前記第３の各データ転送回路へ直接に入力すること
を特徴とするものである。

【００１３】同様に、上記第１の課題を第２の課題と第
３の課題を解決する本発明の第８の動きベクトル検出装
置は、前記第４のＡ／Ｄ変換部において、前記ＣＣＤの
各画素毎にＡ／Ｄ変換器が接続し、各Ａ／Ｄ変換器の出
力は前記第４の各データ転送回路へ直接に入力すること
を特徴とするこのである。

【００１４】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図１から図９を用いて説明する。

【００１５】（実施の形態１）図１は、本発明の第１の
実施形態に係る第１の動きベクトル検出装置の構成を示
し、図１において、１１はＣＣＤ、１２はＣＣＤの出力
する電圧信号をデジタル信号に変換するＡ／Ｄ変換部、
１３ａは１フレーム分の画像データを記憶するメモリ・
バンクａ、１３ｂは１３ａと同様に１フレーム分の画像
データを記憶するメモリ・バンクｂ、１４はフレーム・
メモリ部の構成、１５は１画素分の画像データの記憶素
子、１６は画像データを記憶素子間で転送する際に経由
するデータ転送回路、１７は記憶素子へのアクセスを行
なうカラム・バス、１８は記憶素子に記憶した画像デー
タをデータ転送の際に一時的に保持するラッチ、１９は
記憶素子へ記憶する画像データを選択する入力セレク
タ、２０はＡ／Ｄ変換部を通したＣＣＤからの画像信号
の取り込みの制御と記憶素子間でのデータ転送の制御と
を行なうデータ転送制御回路、２１はバンク間の各一対
の記憶素子毎に、記憶素子に記憶した画像データの比較
を行なう比較部、２２は比較部が出力する比較結果の累
加算を行なう計数器、２３はメモリ・バンク１３ａとメ
モリ・バンク１３ｂ間での画像データの転送距離の差分
を動きベクトルとして出力するデータ差分器、２４は比
較部２１を構成する個々の比較器で、２つの画像データ
の入力を比較し差分値を出力する比較器、２５は計数器
２２が最小値を出力した時点におけるバンク間の画像デ
ータの偏移を記憶する動きベクトル記憶メモリである。
図１を参照しながら動作を説明する。

【００１６】まず、データ転送制御回路２０の制御によ
り、ＣＣＤ１１で受光したアナログ信号である画像信号
を、各画素毎にＡ／Ｄ変換部１２でデジタル信号である
画像データに変換しながらフレーム・メモリ部１４の片
方のバンクへ記憶する。ここでは、まずメモリ・バンク
１３ａに記憶するものとする。同様にして、次フレーム
の画像データについては、データ転送制御回路２０の制
御により、先ほどとは逆のバンクであるフレーム・メモ
リ部１３ｂへ記憶する。各バンクに、それぞれ１フレー
ム分の画像データが記憶されると、比較部２１を構成す
る各比較器２４は、それぞれ各バンク間の一対の記憶素
子に記憶した画像データの値を比較して差分値を出力
し、計数器２２が比較部の出力の総和を求めて差分器２
３へ出力する。１回目の計算が終了すると、次フレーム
を記憶したバンク１３ｂにおいて、データ転送制御回路
２０の制御により、各データ転送回路１６を通して全画
像データを予め定めた隣接する記憶素子に一斉に転送す
る。

【００１７】画像の転送はロー方向（Ｘ軸方向）の一列
の画素データ単位で行なう。Ｘ軸方向（左右方向）へ転
送する場合は、ロー方向の画像データを各データ転送回
路２０内のラッチ１８に一斉に保持し、転送先のデータ
転送回路へ一斉に転送する。一方、転送元のデータ転送
回路から送られてきた画像データは、データ転送回路２
０内の入力セレクタ１９を通して各記憶素子へ一斉に記
憶する。また、Ｙ軸方向（上下方向）へ転送する場合
は、正（上）方向と負（下）方向とで手順が異なる。正
方向へ転送する場合は、最上段のロー方向の画像データ
から転送を開始する。図２を例にとるとａからｆの順と
なる。一方、負方向へ転送する場合は、上方向への転送
とは逆に最下段のロー方向の画像データから転送を開始
する。このようにすることで、転送されてきたデータ
が、転送前のデータに対して上書きすることを防いでい
る。

【００１８】次に、この転送を行なった後に、再度比較
部２１の総出力を計数器２２で求めて差分器に送る。こ
れらの、フレーム・メモリ部で行なう画像データの転送
は、動きベクトルの探索領域を越えない範囲で行う。転
送順序の例を図３に示す。図３での探索領域は水平/垂
直方向に±2である。転送順序としては、探索領域内を
一筆書きで網羅する場合が最も効率がよい。また、探索
領域の大きさが±２より大きい場合には転送方向を外側
へ拡大すればよく、±２より小さい場合には内周側へ縮
小することで対応すればよい。

【００１９】ここで注意しなけばならない点として、デ
ータの転送に伴うフレーム周辺部の画像データの欠落が
ある。図４を例にとると、４６が、ＣＣＤから画像デー
タを読み込んだ直後の画像データの記憶位置であるとす
る。探索時には、探索時の画像データの位置４７に示す
ように、この位置を基準にして、探索領域内で予め定め
た画素数分についてＸ軸方向とＹ軸方向に画像データを
転送するため、探索時用記憶素子４８として、フレーム
・サイズ分より多くの記憶素子をフレームの周辺に具備
していないと、フレームの周辺部の画素データが欠落す
ることになる。ここで、比較部２１の比較器２４がバン
ク間の画像データの比較を行なうのは、両方のバンクの
基準位置の領域内の記憶素子対毎である。これは、動き
ベクトルを求める時に基準となるフレームについて、フ
レーム・サイズ以上の画像データは存在しないため、画
像データを比較できないからである。

【００２０】なお、探索は、一般的に予め定めた画素数
分のＸ軸方向とＹ軸方向の距離内で全探索を行なうが、
高速探索の手法としてサブサンプル手法やテレスコピッ
ク探索手法などを用いても良い。サブサンプル手法は画
素を間引いた探索手法で、図４に示す転送を２画素以上
飛ばすことで実現する。また、テレスコピック探索手法
は特定の範囲を探索する手法で、過去の動きベクトルを
延長した方向に全探索を行なう領域よりも狭い探索領域
を設定し、その内部で画像データを転送することで実現
できる。

【００２１】次に、差分器２３はデータ転送制御回路２
０の出力するバンク間の画像データの偏移を常に計算し
ており、計数器２２が最小値を出力する毎に、この偏移
を動きベクトルとして動きベクトル記憶メモリ２５に記
憶する。これにより、探索完了時に、動きベクトル記憶
メモリに動きベクトルが保持されることになる。

【００２２】このように、画像データをフレーム・メモ
リ内で転送しながら、探索の対象となる探索領域内の全
ての箇所について現フレームと次フレームの画素データ
を比較することで、１フレーム間の動きベクトルを求め
ることができる。ここまでの処理が完了すると、今度は
バンク１３ｂに記憶した次フレームを現フレームとして
保存したまま、新たにバンク１３ａに次フレームの画像
データを記憶し、バンク１３ａの画像データをデータ転
送制御回路２０の制御により転送しながら次の動きベク
トルを求める。

【００２３】このように、現フレームと次フレームを記
憶するバンクを交互に切替えることで、連続して動きベ
クトルを求めることができる。なお、ここまでの実施例
では探索時に次フレームの画像データを転送することで
動きベクトルを求めたが、次フレームの画像データでは
なく現フレームの画像データを転送し、次フレームを基
準として動きベクトルを求めても良い。このような構成
にすることで、パターン・マッチングを行なうためのフ
レーム・メモリ部からバッファへの画像データの取り出
しを省略することができ、また、比較を高速に行なうこ
とができるため、動きベクトルを高速に求めることがで
きる。

【００２４】（実施の形態２）図５は、本発明の第２の
実施形態に係る第２の動きベクトル検出装置の構成を示
し、図５において、５１はＣＣＤ、５２はＣＣＤの出力
する電圧信号をデジタル信号に変換するＡ／Ｄ変換部、
５３ａは１フレーム分の画像データを記憶するメモリ・
バンクａ、５３ｂは５３ａと同様に１フレーム分の画像
データを記憶するメモリ・バンクｂ、５４はフレーム・
メモリ部の構成、５５は１画素分の画像データの記憶素
子、５６は画像データを記憶素子間で転送する際に経由
するデータ転送回路、５７は記憶素子へのアクセスを行
なうカラム・バス、５８は記憶素子に記憶した画像デー
タをデータ転送の際に一時的に保持するラッチ、５９は
記憶素子へ記憶する画像データを選択する入力セレク
タ、６０はＡ／Ｄ変換部を通したＣＣＤからの画像信号
の取り込みの制御と記憶素子間でのデータ転送の制御と
を行なうデータ転送制御回路、６１はバンク間の各一対
の記憶素子毎に、記憶素子に記憶した画像データの比較
を行なう比較部、６２は探索領域を予め分割したマクロ
・ブロック単位で比較部６１の比較結果の累加算を行な
う計数器、６３はマクロ・ブロック毎に、メモリ・バン
ク５３ａとメモリ・バンク５３ｂ間での画像データの転
送距離の差分を動きベクトルとして出力するデータ差分
器、６４は比較部６１を構成する個々の比較器で、２つ
の画像データの入力を比較し差分値を出力する比較器、
６５は計数器６２が最小値を出力した時点におけるバン
ク間の画像データの偏移を記憶する動きベクトル記憶メ
モリである。図５を参照しながら動作を説明する。

【００２５】まず、データ転送制御回路５０の制御によ
り、ＣＣＤ５１で受光したアナログ信号である画像信号
を、各画素毎にＡ／Ｄ変換部５２でデジタル信号である
画像データに変換しながらフレーム・メモリ部５４の片
方のバンクへ記憶する。ここでは、まずメモリ・バンク
５３ａに記憶するものとする。同様にして、次フレーム
の画像データについては、データ転送制御回路６０の制
御により、先ほどとは逆のバンクであるフレーム・メモ
リ部５３ｂへ記憶する。各バンクに、それぞれ１フレー
ム分の画像データが記憶されると、比較部６１を構成す
る各比較器６４は、それぞれ各バンク間の一対の記憶素
子に記憶した画像データの値を比較して差分値を出力
し、計数器６２は、探索領域全体を予め定めた大きさ毎
に分割したマクロ・ブロックと呼ぶ領域単位で、比較部
の出力の総和を求めて差分器６３へ出力する。１回目の
計算が終了すると、次フレームを記憶したバンク５３ｂ
において、データ転送制御回路６０の制御により、各デ
ータ転送回路５６を通して全画像データを予め定めた隣
接する記憶素子に一斉に転送する。この転送を行なった
後に、再度比較部６１の総出力を、マクロ・ブロック単
位で計数器６２で求めて差分器に送る。データ転送のア
ルゴリズムについては実施例１と同様である。

【００２６】次に、差分器６３はデータ転送制御回路６
０の出力するバンク間の画像データの偏移を常に計算し
ており、マクロ・ブロック単位で計数器６２が最小値を
出力する毎に、その時点での偏移を該当するマクロ・ブ
ロックの動きベクトルとして、各マクロ・ブロック毎に
動きベクトル記憶メモリ６５に記憶する。これにより、
探索完了時に、動きベクトル記憶メモリに、全マクロ・
ブロックの動きベクトルが保持されることになる。

【００２７】このように、画像データをフレーム・メモ
リ内で転送しながら、探索の対象となる探索領域内の全
ての箇所について現フレームと次フレームの画素データ
を比較することで、１フレーム間の各マクロ・ブロック
毎に動きベクトルを求めることができる。ここまでの処
理が完了すると、今度はバンク５３ｂに記憶した次フレ
ームを現フレームとして保存したまま、新たにバンク５
３ａに次フレームの画像データを記憶し、バンク５３ａ
の画像データをデータ転送制御回路６０の制御により転
送しながら次の動きベクトルを求める。このように、現
フレームと次フレームを記憶するバンクを交互に切替え
ることで、連続して動きベクトルを求めることができ
る。なお、ここまでの実施例では探索時に次フレームの
画像データを転送することで動きベクトルを求めたが、
次フレームの画像データではなく現フレームの画像デー
タを転送し、次フレームを基準として動きベクトルを求
めても良い。このような構成にすることで、パターン・
マッチングを行なうためのフレーム・メモリ部からバッ
ファへの画像データの取り出しを省略することができ、
また、比較を高速に行なうことができるため、動きベク
トルを高速に求めることができる。さらに、マクロ・ブ
ロック単位で動きベクトルを求めることで予測精度が向
上し、画像圧縮時の圧縮率の向上と画質の向上を図るこ
とができる。

【００２８】（実施の形態３）図６は、本発明の第３の
実施形態に係る第３の動きベクトル検出装置の構成を示
し、図６において、３１はＣＣＤ、３２はＣＣＤの出力
する電圧信号をデジタル信号に変換するＡ／Ｄ変換部、
３３ａは１フレーム分の画像データを記憶するメモリ・
バンクａ、３３ｂは３３ａと同様に１フレーム分の画像
データを記憶するメモリ・バンクｂ、３４はフレーム・
メモリ部の構成、３５は１画素分の画像データの記憶素
子、３６は画像データを記憶素子間で転送する際に経由
するデータ転送回路、３８は記憶素子に記憶した画像デ
ータをデータ転送の際に一時的に保持するラッチ、３９
は記憶素子へ記憶する画像データを選択する入力セレク
タ、４０はＡ／Ｄ変換部を通したＣＣＤからの画像信号
の取り込みの制御と記憶素子間でのデータ転送の制御と
を行なうデータ転送制御回路、４１はバンク間の各一対
の記憶素子毎に、記憶素子に記憶した画像データの比較
を行なう比較部、４２は比較部が出力する比較結果の累
加算を行なう計数器、４３はメモリ・バンク４３ａとメ
モリ・バンク４３ｂ間での画像データの転送距離の差分
を動きベクトルとして出力するデータ差分器、４４は比
較部４１を構成する個々の比較器で、２つの画像データ
の入力を比較し差分値を出力する比較器、４５は計数器
４２が最小値を出力した時点におけるバンク間の画像デ
ータの偏移を記憶する動きベクトル記憶メモリである。
図６を参照しながら動作を説明する。

【００２９】まず、データ転送制御回路４０の制御によ
り、ＣＣＤ４１で受光したアナログ信号である画像信号
を、各画素毎にＡ／Ｄ変換部３２でデジタル信号である
画像データに変換しながらフレーム・メモリ部３４の片
方のバンクへ記憶する。ここでは、まずメモリ・バンク
３３ａに記憶するものとする。同様にして、次フレーム
の画像データについては、データ転送制御回路４０の制
御により、先ほどとは逆のバンクであるフレーム・メモ
リ部３３ｂへ記憶する。各バンクに、それぞれ１フレー
ム分の画像データが記憶されると、比較部４１を構成す
る各比較器４４は、それぞれ各バンク間の一対の記憶素
子に記憶した画像データの値を比較して差分値を出力
し、計数器４２が比較部の出力の総和を求めて差分器４
３へ出力する。１回目の計算が終了すると、次フレーム
を記憶したバンク３３ｂにおいて、データ転送制御回路
４０の制御により、各データ転送回路３６を通して全画
像データを予め定めた隣接する記憶素子に一斉に転送す
る。このデータ転送は、実施例１と２の動きベクトル検
出装置についてはロー方向単位で行なったが、実施例３
の動きベクトル検出装置については、全画像データを一
斉に転送することができる。これは、実施例１と２につ
いては、データ転送回路がカラム・バス毎にのみ存在す
るため、転送時に、一度にひとつのロー方向の画像デー
タしかラッチに保持できないからである。しかし、実施
例３の動きベクトル検出装置は、各記憶素子毎にデータ
転送回路が存在するため、全画像データを一斉にラッチ
に保持することができ、転送時に各記憶素子に記憶した
画像データを上書きすることが起きないからである。こ
のようにして転送を行なった後に、再度比較部４１の総
出力を計数器４２で求めて差分器に送る。これらの、フ
レーム・メモリ部で行なう画像データの転送は、動きベ
クトルの探索領域を越えない範囲で行う。以降は実施例
１と同様であり、差分器４３はデータ転送制御回路４０
の出力するバンク間の画像データの偏移を常に計算して
おり、計数器４２が最小値を出力する毎に、この偏移を
動きベクトルとして動きベクトル記憶メモリ４５に記憶
する。これにより、探索完了時に、動きベクトル記憶メ
モリに動きベクトルが保持されることになる。このよう
に、画像データをフレーム・メモリ内で転送しながら、
探索の対象となる探索領域内の全ての箇所について現フ
レームと次フレームの画素データを比較することで、１
フレーム間の動きベクトルを求めることができる。ここ
までの処理が完了すると、今度はバンク３３ｂに記憶し
た次フレームを現フレームとして保存したまま、新たに
バンク３３ａに次フレームの画像データを記憶し、バン
ク３３ａの画像データをデータ転送制御回路４０の制御
により転送しながら次の動きベクトルを求める。このよ
うに、現フレームと次フレームを記憶するバンクを交互
に切替えることで、連続して動きベクトルを求めること
ができる。なお、ここまでの実施例では探索時に次フレ
ームの画像データを転送することで動きベクトルを求め
たが、次フレームの画像データではなく現フレームの画
像データを転送し、次フレームを基準として動きベクト
ルを求めても良い。このような構成にすることで、実施
例１と比較して、探索時の画像データの転送を、カラム
方向の画素数倍だけ高速に行なうことができる。

【００３０】（実施の形態４）図７は、本発明の第４の
実施形態に係る第４の動きベクトル検出装置の構成を示
し、図７において、７１はＣＣＤ、７２はＣＣＤの出力
する電圧信号をデジタル信号に変換するＡ／Ｄ変換部、
７３ａは１フレーム分の画像データを記憶するメモリ・
バンクａ、７３ｂは７３ａと同様に１フレーム分の画像
データを記憶するメモリ・バンクｂ、７４はフレーム・
メモリ部の構成、７５は１画素分の画像データの記憶素
子、７６は画像データを記憶素子間で転送する際に経由
するデータ転送回路、７８は記憶素子に記憶した画像デ
ータをデータ転送の際に一時的に保持するラッチ、７９
は記憶素子へ記憶する画像データを選択する入力セレク
タ、８０はＡ／Ｄ変換部を通したＣＣＤからの画像信号
の取り込みの制御と記憶素子間でのデータ転送の制御と
を行なうデータ転送制御回路、８１はバンク間の各一対
の記憶素子毎に、記憶素子に記憶した画像データの比較
を行なう比較部、８２は探索領域を予め分割したマクロ
・ブロック単位で比較部８１の比較結果の累加算を行な
う計数器、８３はマクロ・ブロック毎に、メモリ・バン
ク８３ａとメモリ・バンク８３ｂ間での画像データの転
送距離の差分を動きベクトルとして出力するデータ差分
器、８４は比較部８１を構成する個々の比較器で、２つ
の画像データの入力を比較し差分値を出力する比較器、
８５は計数器８２が最小値を出力した時点におけるバン
ク間の画像データの偏移を記憶する動きベクトル記憶メ
モリである。図７を参照しながら動作を説明する。

【００３１】まず、データ転送制御回路８０の制御によ
り、ＣＣＤ８１で受光したアナログ信号である画像信号
を、各画素毎にＡ／Ｄ変換部７２でデジタル信号である
画像データに変換しながらフレーム・メモリ部７４の片
方のバンクへ記憶する。ここでは、まずメモリ・バンク
７３ａに記憶するものとする。同様にして、次フレーム
の画像データについては、データ転送制御回路８０の制
御により、先ほどとは逆のバンクであるフレーム・メモ
リ部７３ｂへ記憶する。各バンクに、それぞれ１フレー
ム分の画像データが記憶されると、比較部８１を構成す
る各比較器８４は、それぞれ各バンク間の一対の記憶素
子に記憶した画像データの値を比較して差分値を出力
し、計数器８２は、探索領域全体を予め定めた大きさに
分割したマクロ・ブロックと呼ぶ領域単位で、比較部の
出力の総和を求めて差分器８３へ出力する。１回目の計
算が終了すると、次フレームを記憶したバンク７３ｂに
おいて、データ転送制御回路８０の制御により、各デー
タ転送回路７６を通して全画像データを予め定めた隣接
する記憶素子に一斉に転送する。このデータ転送のアル
ゴリズムは実施例３と同様である。次に、差分器８３は
データ転送制御回路８０の出力するバンク間の画像デー
タの偏移を常に計算しており、マクロ・ブロック単位で
計数器８２が最小値を出力する毎に、その時点での偏移
を該当するマクロ・ブロックの動きベクトルとして、各
マクロ・ブロック毎に動きベクトル記憶メモリ８５に記
憶する。これにより、探索完了時に、動きベクトル記憶
メモリに、全マクロ・ブロックの動きベクトルが保持さ
れることになる。このように、画像データをフレーム・
メモリ内で転送しながら、探索の対象となる探索領域内
の全ての箇所について現フレームと次フレームの画素デ
ータを比較することで、１フレーム間の各マクロ・ブロ
ック毎に動きベクトルを求めることができる。ここまで
の処理が完了すると、今度はバンク７３ｂに記憶した次
フレームを現フレームとして保存したまま、新たにバン
ク７３ａに次フレームの画像データを記憶し、バンク７
３ａの画像データをデータ転送制御回路８０の制御によ
り転送しながら次の動きベクトルを求める。このよう
に、現フレームと次フレームを記憶するバンクを交互に
切替えることで、連続して動きベクトルを求めることが
できる。なお、ここまでの実施例では探索時に次フレー
ムの画像データを転送することで動きベクトルを求めた
が、次フレームの画像データではなく現フレームの画像
データを転送し、次フレームを基準として動きベクトル
を求めても良い。このような構成にすることで、実施例
１と比較して、探索時の画像データの転送を、カラム方
向の画素数倍だけ高速に行なうことができる。さらに、
マクロ・ブロック単位で動きベクトルを求めることで予
測精度が向上し、画像圧縮率の向上と画質の向上を図る
ことができる。

【００３２】（実施の形態５）図８は、本発明の第５の
実施形態に係る第５の動きベクトル検出装置のＣＣＤと
Ａ／Ｄ変換器とフレーム・メモリの接続関係を示し、図
８において、９１はＣＣＤ、９２は受光素子、９３は受
光素子で撮像した映像信号を転送する垂直転送レジス
タ、９４はＡ／Ｄ変換部、９５はＡ／Ｄ変換部を構成す
るＡ／Ｄ変換器、９６はフレーム・メモリ、９７はフレ
ーム・メモリ内のデータ転送回路、９８は記憶素子、９
９はカラム・バスである。一般に、ＣＣＤ９１は図８に
示すように各受光素子に蓄積した電荷を垂直転送レジス
タを用いてカラム方向に転送する構造になっている。そ
こで、Ａ／Ｄ変換部９４をカラム数のＡ／Ｄ変換器９５
で構成し、各カラムの映像信号を直接Ａ／Ｄ変換器９５
に入力する。さらに、 出力された各Ａ／Ｄ変換器の映
像データをフレーム・メモリ９６の各カラムのデータ転
送回路９７へ、それぞれ直接入力することで、ＣＣＤに
蓄積した映像信号を、より高速にフレーム・メモリへ取
り出すことができる。

【００３３】（実施の形態６）第６の実施形態に係る第
６の動きベクトルも検出装置も、前記実施の形態５と同
様に、ＣＣＤ９１の各受光素子に蓄積した映像信号を、
各垂直転送レジスタ単位で、それぞれ直接Ａ／Ｄ変換器
に入力する。さらに、Ａ／Ｄ変換器の出力を請求項２記
載の第２のデータ転送回路に直接接続することで、ＣＣ
Ｄに蓄積した映像信号を、より高速にフレーム・メモリ
へ取り出すことができる。

【００３４】（実施の形態７）図９は、本発明の第７の
実施形態に係る第７の動きベクトル検出装置のＣＣＤと
Ａ／Ｄ変換器とフレーム・メモリの接続関係を示し、図
９において、１０１はＣＣＤ、１０２は受光素子、１０
３はＡ／Ｄ変換部、１０４はＡ／Ｄ変換部を構成するＡ
／Ｄ変換器、１０５はフレーム・メモリ、１０６はフレ
ーム・メモリ内のデータ転送回路、１０７は記憶素子、
１０８はカラム・バス、１０９はロウ・バスである。Ａ
／Ｄ変換部１０３の各Ａ／Ｄ変換器はＣＣＤ１０１の各
受光素子に対応しており、各受光素子の出力を、それぞ
れ、直接にＡ／Ｄ変換してフレーム・メモリの各記憶素
子へ直接書き込むことで、ＣＣＤで撮像した映像信号
を、より高速にフレーム・メモリへ取り出すことができ
る。

【００３５】（実施の形態８）第８の実施形態に係る第
８の動きベクトルも検出装置も、前記実施の形態７と同
様に、ＣＣＤ１０１の各受光素子に蓄積した映像信号
を、それぞれ直接Ａ／Ｄ変換器に入力する。さらに、Ａ
／Ｄ変換器の出力を請求項４記載の第４のデータ転送回
路に直接接続することで、ＣＣＤに蓄積した映像信号
を、より高速にフレーム・メモリへ取り出すことができ
る。

【００３６】

【発明の効果】以上のように本発明の動きベクトル検出
装置によれば、全画像データをロー方向の画像データ単
位で他の記憶素子に一斉に転送することで、画像データ
の比較用バッファへの読み出しを行なう必要がない。ま
た、各バンク間の記憶素子対毎に比較器を設けるため全
画素を一斉に比較することができる。これらにより、探
索動作を高速に行なうことができる。

【００３７】さらに、マクロ・ブロック単位で累加算を
行なう累加算器を設け、さらに、それぞれの累加算結果
を動きベクトル記憶メモリに記憶することで、複数の動
きベクトルに対応する動きベクトル検出を高速に行なう
ことができる。

【００３８】上記に加え、全画像データを隣接する他の
記憶素子に一斉に転送することで、探索動作をより高速
に行なうことができる。

【００３９】また、ＣＣＤで撮像した映像信号を、カラ
ム単位でＡ／Ｄ変換を行ないフレーム・メモリに書き込
むことで、映像信号を高速にフレーム・メモリに取り出
すことができる。

【００４０】また、ＣＣＤで撮像した映像信号を、各受
光素子単位でＡ／Ｄ変換してフレーム・メモリの各記憶
素子へ直接書き込むことで、映像信号をさらに高速にフ
レーム・メモリに取り出すことができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態における動きベクト
ル検出装置の構成図

【図２】本発明の第１および第２の実施の形態におけ
る、各カラムの画像データの、Ｙ軸の正方向への転送時
の転送順序を示す図

【図３】本発明における探索時の画像データの転送方向
の例を示す図

【図４】本発明のフレーム・メモリにおける、フレーム
周辺部の記憶素子の構成例と画像データの基準位置と探
索時の位置の例を示す図

【図５】本発明の第２番目の実施の形態における動きベ
クトル検出装置の構成図

【図６】本発明の第３番目の実施の形態における動きベ
クトル検出装置の構成図

【図７】本発明の第４番目の実施の形態における動きベ
クトル検出装置の構成図

【図８】本発明の第５および第６の実施の形態における
動きベクトル検出装置の、ＣＣＤとＡ／Ｄ変換器とフレ
ーム・メモリの構成を接続関係を示す図

【図９】本発明の第７番目と第８番目の実施の形態にお
ける動きベクトル検出装置の、ＣＣＤとＡ／Ｄ変換器と
フレーム・メモリの構成を接続関係を示す図

【図１０】動きベクトル検出装置の従来例を示す図

【符号の説明】

１ ＣＣＤ ２ Ａ／Ｄ変換部 ３ａ フレーム・メモリａ ３ｂ フレーム・メモリｂ ４ａ バッファａ ４ｂ バッファｂ ５ａ アドレス制御回路ａ ５ｂ アドレス制御回路ｂ ６ 比較器 ７ 差分器 １１ ＣＣＤ １２ Ａ／Ｄ変換部 １３ａ メモリ・バンクａ １３ｂ メモリ・バンクｂ １４ フレーム・メモリ部 １５ 記憶素子 １６ データ転送回路 １７ カラム・バス １８ ラッチ １９ 入力セレクタ ２０ データ転送制御回路 ２１ 比較部 ２２ 計数器 ２３ 差分器 ２４ 比較器 ２５ 動きベクトル記憶メモリ ２６ 転送前の画像データの配置 ２７ 転送後の画像データの配置 ３１ ＣＣＤ ３２ Ａ／Ｄ変換部 ３３ａ メモリ・バンクａ ３３ｂ メモリ・バンクｂ ３４ フレーム・メモリ部 ３５ 記憶素子 ３６ データ転送回路 ３８ ラッチ ３９ 入力セレクタ ４０ データ転送制御回路 ４１ 比較部 ４２ 計数器 ４３ 差分器 ４４ 比較器 ４５ 動きベクトル記憶メモリ ４６ 記憶素子 ４７ フレームの周辺 ４８ マクロ・ブロック ４９ 探索時のマクロ・ブロック ５１ ＣＣＤ ５２ Ａ／Ｄ変換部 ５３ａ メモリ・バンクａ ５３ｂ メモリ・バンクｂ ５４ フレーム・メモリ部 ５５ 記憶素子 ５６ データ転送回路 ５７ カラム・バス ５８ ラッチ ５９ 入力セレクタ ６０ データ転送制御回路 ６１ 比較部 ６２ 計数器 ６３ 差分器 ６４ 比較器 ６５ 動きベクトル記憶メモリ ７１ ＣＣＤ ７２ Ａ／Ｄ変換部 ７３ａ メモリ・バンクａ ７３ｂ メモリ・バンクｂ ７４ フレーム・メモリ部 ７５ 記憶素子 ７６ データ転送回路 ７８ ラッチ ７９ 入力セレクタ ８０ データ転送制御回路 ８１ 比較部 ８２ 計数器 ８３ 差分器 ８４ 比較器 ８５ 動きベクトル記憶メモリ ９１ ＣＣＤ ９２ 受光素子 ９３ 垂直転送レジスタ ９４ Ａ／Ｄ変換部 ９５ Ａ／Ｄ変換器 ９６ フレーム・メモリ ９７ データ転送回路 ９８ カラム・バス １０１ ＣＣＤ １０２ 受光素子 １０３ Ａ／Ｄ変換部 １０４ Ａ／Ｄ変換器 １０５ フレーム・メモリ １０６ データ転送回路 １０７ 記憶素子 １０８ カラム・バス １０９ ロウ・バス

Claims (8)

【特許請求の範囲】
1. 【請求項１】 ２次元ＣＣＤと、 前記ＣＣＤの各画素の出力する電圧信号をデジタル信号
   である画像データに変換する第１のＡ／Ｄ変換部と、 少なくとも１ビットの画像データを記憶する記憶素子を
   単位として、全記憶素子を格子状に配置して列方向の各
   記憶素子はカラム・バスに接続し、前記カラム・バスは
   第１のデータ転送回路に接続しており、前記第１のデー
   タ転送回路はラッチと入力セレクタで構成され、前記カ
   ラム・バスは前記第１のデータ転送回路のラッチの入力
   に接続し、前記カラム・バスに出力する前記第１のデー
   タ転送回路の入力セレクタの入力には、前記ラッチの出
   力と隣接する左右のデータ転送回路のカラム・バスのラ
   ッチの出力と前記第１のＡ／Ｄ変換部からのデータ・バ
   スとが接続するものであって、２つのメモリ・バンクの
   各一対の記憶素子のいずれか一方に前記第１のＡ／Ｄ変
   換部の出力する画像データを記憶する２メモリ・バンク
   構成の第１のフレーム・メモリ部と、 前記第１のフレーム・メモリ部の各バンクに交互に画像
   データを書き込む制御と前記第１のフレーム・メモリ部
   に記憶した画像データを同一バンク内の記憶素子間で転
   送する制御とを行なう第１のデータ転送制御回路と、 前記第１のフレーム・メモリ部の各メモリ・バンク間の
   一対の記憶素子を入力とし、各一対の記憶素子に保持し
   た画像データの値を比較して比較結果の差分を出力する
   第１の比較器と、 前記第１のフレーム・メモリ部において同一メモリ・バ
   ンク内の記憶素子間でデータを転送する度に、全記憶素
   子対に記憶した画像データについて前記第２の比較器の
   出力する差分の総和を計数する第１の計数器と、 前記第１のデータ転送制御回路の出力する制御信号によ
   り、前記各メモリ・バンクに記憶したフレーム間の画像
   データのＸ軸方向およびＹ軸方向の偏移を動きベクトル
   として出力する第１の差分器と、 前記第１の計数器が最小値を出力した時点での前記第１
   の差分器の出力を記憶する動きベクトル記憶メモリとを
   具備し、 前記第１のデータ転送制御回路の指示により、前記各記
   憶素子に記憶した画像データを、前記第１のフレーム・
   メモリ部の各記憶素子間で一斉に転送することを特徴と
   する動きベクトル検出装置。
2. 【請求項２】 ２次元ＣＣＤと、 前記ＣＣＤの各画素の出力する電圧信号をデジタル信号
   である画像データに変換する第２のＡ／Ｄ変換部と、 少なくとも１ビットの画像データを記憶する記憶素子を
   単位として、全記憶素子を格子状に配置して列方向の各
   記憶素子はカラム・バスに接続し、前記カラム・バスは
   第２のデータ転送回路に接続しており、前記第２のデー
   タ転送回路はラッチと入力セレクタで構成され、前記カ
   ラム・バスは前記第２のデータ転送回路のラッチの入力
   に接続し、前記カラム・バスに出力する前記第２のデー
   タ転送回路の入力セレクタの入力には、前記ラッチの出
   力と隣接する左右のデータ転送回路のカラム・バスのラ
   ッチの出力と前記第２のＡ／Ｄ変換部からのデータ・バ
   スとが接続するものであって、２つのメモリ・バンクの
   各一対の記憶素子のいずれか一方に前記第２のＡ／Ｄ変
   換部の出力する画像データを記憶する２メモリ・バンク
   構成の第２のフレーム・メモリ部と、 前記第２のフレーム・メモリ部の各バンクに交互に画像
   データを書き込む制御と前記第２のフレーム・メモリ部
   に記憶した画像データを同一バンク内の記憶素子間で転
   送する制御とを行なう第２のデータ転送制御回路と、 前記第２のフレーム・メモリ部の各メモリ・バンク間の
   一対の記憶素子を入力とし、各一対の記憶素子に保持し
   た画像データの値を比較して比較結果の差分を出力する
   第２の比較器と、 前記第２のフレーム・メモリ部において同一メモリ・バ
   ンク内の記憶素子間でデータを転送する度に、フレーム
   中の予め定めた領域毎に、その領域内の全記憶素子対に
   記憶した画像データについて前記第２の比較器が出力す
   る差分の総和を計数し、領域毎に総和を出力する第２の
   計数器と、 前記第２のデータ転送制御回路の出力する制御信号によ
   り、各領域毎に、各メモリ・バンクに記憶した画像デー
   タのＸ軸方向およびＹ軸方向の偏移を動きベクトルとし
   て出力する第２の差分器と、 各領域毎に前記第２の計数器が最小値を出力した時点で
   の、前記第２の差分器の出力を各領域毎に対して記憶す
   る動きベクトル記憶メモリとを具備し、 前記第２のデータ転送制御回路の指示により、前記各記
   憶素子に記憶した画像データを、前記第２のフレーム・
   メモリ部の各記憶素子間で一斉に転送することを特徴と
   する動きベクトル検出装置。
3. 【請求項３】 ２次元ＣＣＤと、 前記ＣＣＤの各画素の出力する電圧信号をデジタル信号
   である画像データに変換する第３のＡ／Ｄ変換部と、 少なくとも１ビットの画像データを記憶する記憶素子を
   単位として、全記憶素子を格子状に配置して各記憶素子
   は第３のデータ転送回路に接続し、前記第３のデータ転
   送回路はラッチと入力セレクタで構成され、前記各記憶
   素子は前記第３のデータ転送回路のラッチの入力に接続
   し、前記各記憶素子に接続する前記第３のデータ転送回
   路の入力セレクタの入力には、同一記憶素子のラッチの
   出力と、隣接する上下左右の各記憶素子のデータ転送回
   路のラッチの出力と、前記第３のＡ／Ｄ変換部からのデ
   ータ・バスとが接続するものであって、ＣＣＤの各画素
   に対して各一対の記憶素子を割り当てる２メモリ・バン
   ク構成を採り、前記第３のＡ／Ｄ変換部の出力する画像
   データをフレーム毎に交互に各バンクに記憶する第３の
   フレーム・メモリ部と、 前記第３のフレーム・メモリ部の各バンクに交互に画像
   データを書き込む制御と前記第３のフレーム・メモリ部
   に記憶した画像データを同一バンク内の記憶素子間で転
   送する制御とを行なう第３のデータ転送制御回路と、 前記第３のフレーム・メモリ部の各メモリ・バンク間の
   一対の記憶素子を入力とし、各一対の記憶素子に保持し
   た画像データの値を比較して比較結果の差分を出力する
   比較器と、 前記第３のフレーム・メモリ部において同一メモリ・バ
   ンク内の記憶素子間でデータを転送する度に、前記の全
   記憶素子対に記憶した画像データについて前記比較器の
   出力する差分の総和を計数する第３の計数器と、 前記第３のデータ転送制御回路の出力する制御信号によ
   り、前記各メモリ・バンクに記憶したフレーム間の画像
   データのＸ軸方向およびＹ軸方向の偏移を動きベクトル
   として出力する第３の差分器と、 前記第３の計数器が最小値を出力した時点での前記第１
   の差分器の出力を記憶する動きベクトル記憶メモリとを
   具備し、 前記第３のデータ転送制御回路の指示により、前記各記
   憶素子に記憶した画像データを、前記第３のフレーム・
   メモリ部の各記憶素子間で一斉に転送することを特徴と
   する動きベクトル検出装置。
4. 【請求項４】 ２次元ＣＣＤと、 前記ＣＣＤの各画素の出力する電圧信号をデジタル信号
   である画像データに変換する第４のＡ／Ｄ変換部と、 少なくとも１ビットの画像データを記憶する記憶素子を
   単位として、全記憶素子を格子状に配置して各記憶素子
   は第４のデータ転送回路に接続し、前記第４のデータ転
   送回路はラッチと入力セレクタで構成され、前記各記憶
   素子は前記第４のデータ転送回路のラッチの入力に接続
   し、前記各記憶素子に接続する前記第４のデータ転送回
   路の入力セレクタの入力には、同一記憶素子のラッチの
   出力と、隣接する上下左右の各記憶素子のラッチの出力
   と、前記第４のＡ／Ｄ変換部からのデータ・バスとが接
   続するものであって、ＣＣＤの各画素に対して各一対の
   記憶素子を割り当てる２メモリ・バンク構成を採り、前
   記第４のＡ／Ｄ変換部の出力する画像データをフレーム
   毎に交互に各バンクに記憶する第４のフレーム・メモリ
   部と、 前記第４のフレーム・メモリ部の各バンクに交互に画像
   データを書き込む制御と前記第４のフレーム・メモリ部
   に記憶した画像データを同一バンク内の記憶素子間で転
   送する制御とを行なう第４のデータ転送制御回路と、 前記第４のフレーム・メモリ部の各メモリ・バンク間の
   一対の記憶素子を入力とし、各一対の記憶素子に保持し
   た画像データの値を比較して比較結果の差分を出力する
   比較器と、 前記第４のフレーム・メモリ部において同一メモリ・バ
   ンク内の記憶素子間でデータを転送する度に、フレーム
   中の予め定めた領域毎に、その領域内の全記憶素子対に
   記憶した画像データについて前記第４の比較器の出力す
   る差分の総和を計数し、領域毎に総和を出力する第４の
   計数器と、 前記第４のデータ転送制御回路の出力する制御信号によ
   り、各領域毎に、各メモリ・バンクに記憶した画像デー
   タのＸ軸方向およびＹ軸方向の偏移を動きベクトルとし
   て出力する第４の差分器と、 各領域毎に前記第４の計数器が最小値を出力した時点で
   の、前記第４の差分器の出力を各領域毎に対して記憶す
   る動きベクトル記憶メモリとを具備し、 前記第４のデータ転送制御回路の指示により、前記各記
   憶素子に記憶した画像ータを、前記第４のフレーム・メ
   モリ部の各記憶素子間で一斉に転送することを特徴とす
   る動きベクトル検出装置。
5. 【請求項５】 第１のＡ／Ｄ変換部において、ＣＣＤの
   カラム方向の出力毎にＡ／Ｄ変換器が接続し、各Ａ／Ｄ
   変換器の出力は第１の各データ転送回路へ直接に入力す
   ることを特徴とする請求項１記載の動きベクトル検出装
   置。
6. 【請求項６】 第２のＡ／Ｄ変換部において、ＣＣＤの
   カラム方向の出力毎にＡ／Ｄ変換器が接続し、各Ａ／Ｄ
   変換器の出力は第２の各データ転送回路へ直接に入力す
   ることを特徴とする請求項２記載の動きベクトル検出装
   置。
7. 【請求項７】 第３のＡ／Ｄ変換部において、ＣＣＤの
   各画素毎にＡ／Ｄ変換器が接続し、各Ａ／Ｄ変換器の出
   力は第３の各データ転送回路へ直接に入力することを特
   徴とする請求項３記載の動きベクトル検出装置。
8. 【請求項８】 第４のＡ／Ｄ変換部において、ＣＣＤの
   各画素毎にＡ／Ｄ変換器が接続し、各Ａ／Ｄ変換器の出
   力は第４の各データ転送回路へ直接に入力することを特
   徴とする請求項４記載の動きベクトル検出装置。