JPH104186A

JPH104186A - ２次元パネルの製造方法

Info

Publication number: JPH104186A
Application number: JP8156815A
Authority: JP
Inventors: Minoru Watanabe; 実渡辺
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1996-06-18
Filing date: 1996-06-18
Publication date: 1998-01-06
Anticipated expiration: 2016-06-18
Also published as: JP3548340B2

Abstract

(57)【要約】【課題】２次元的に配列された光電変換素子を搭載し
た基板を、平面上で複数個、接合することにより、大面
積化された光電変換素子を有するパネルを作る仕方で、
個々の基板の製造上の歩留まりを向上し、その結果、コ
ストの低減を図る２次元パネルの製造方法を提供する。【解決手段】２次元配列で薄膜半導体素子を有する基
板を、複数個、接合して、大面積化する２次元パネルの
製造方法において、各基板上に、薄膜半導体素子を保護
する高分子材料を貼り付けると共に、各基板の接合縁に
おける薄膜半導体素子の相互の間隔が、それら薄膜半導
体素子の配列ピッチになるように、その接合縁の切断位
置を調整し、その切断位置で前記高分子材料および基板
を同時に切断することを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、２次元配列で薄膜
半導体素子を有する基板を複数個、接合して、大面積化
した２次元パネルの製造方法に関し、特に、薄膜半導体
素子を保護するための高分子材料を基板上に貼った状態
で、各基板の接合縁における薄膜半導体素子の相互の間
隔が、それら薄膜半導体素子の配列ピッチになるよう
に、その接合縁を切断する２次元パネルの製造方法に関
する。

【０００２】

【従来の研究】従来から、ファクシミリ、デジタル複写
機、Ｘ線撮像装置などの読取り系として、縮小光学系を
有するＣＣＤ型センサが用いられていたが、近年、水素
化アモルファスシリコン（以下、ａ−Ｓｉと記す）に代
表される光電変換半導体材料の開発により、光電変換素
子及び信号処理部を大面積の基板上に形成し、情報源と
等倍の光学系で、読取りが可能な密着型センサが提供さ
れるようになってきた。

【０００３】特に、ａ−Ｓｉは、光電変換半導体材料と
してだけでなく、薄膜電解効果型トランジスタ（以下、
ＴＦＴと記す）としても用いることができるので、光電
変換半導体層とＴＦＴの半導体層とを同一基板上に、同
時に形成することができる利点を有している。

【０００４】従って、このような光電変換半導体材料
を、Ｘ線フィルムの代わりとし、Ｘ線発生器と組み合わ
せ、Ｘ線レントゲン装置を構成すれば、胸部レントゲン
検診や乳ガン検診に使用できることになる。その結果、
従来のＸ線フィルムを使用する場合と異なり、瞬時に、
その出力を、ＣＲＴで映像化できる上、その出力をデジ
タル変換して、コンピューターで画像処理し、使用目的
に合わせた所要の出力形態に変換することもできる。ま
た、検出感度も、Ｘ線フィルムに比べて高く、人体に対
する影響の少ない、微弱なＸ線でも、鮮明な画像を得る
ことができる。更に、Ｘ線を用いずに、直接、入射光を
読取る光センサーとして利用すれば、画像入力装置とし
て、使用することができる。

【０００５】このような理由で、大面積化された光電変
換半導体材料は、その利用価値が高いが、以前、我々が
提案した大面積の半導体材料では、その製造時の微少な
塵、特に、アモルファスシリコン層を基板に堆積する
時、薄膜堆積のための装置の壁から剥がれ落ちる塵埃
や、メタル層を基板に堆積する時、前記基板上に残って
いる塵埃を、完全に除去することが不可能であった。

【０００６】このため、この塵による配線の不具合、即
ち、配線のショートまたはオープンを、全ての製品につ
いて、完全に排除することは不可能であった。そして、
制御配線や信号配線がショートまたはオープンになる
と、その配線に接続されている光電変換素子の全ての出
力信号が不正確なものとなり、光電変換装置としては、
使用不可能となる。つまり、大面積化した光電変換半導
体材料を製造する時の、１枚の基板が大きくなればなる
ほど、各製品（基板１枚）当たりの歩留まりが低下して
しまい、同時に、大面積化によって製品単価が高いため
に、上述の不具合による損失額も厖大になる。

【０００７】そこで、我々は、上記の問題を解決するた
めに、二次元的に配列された光電変換素子を搭載した基
板を、平面上で複数個、接合することにより、大面積化
された光電変換素子を有するパネルを作る仕方で、個々
の基板の製造上の歩留まりを向上し、その結果、コスト
の低減を可能とした。

【０００８】以上のような、複数枚の基板の接合による
大面積化パネルを、光センサーとして用いる場合、光電
変換素子表面に、光透過性の保護シートを貼る必要が出
てくる。また、同様の大型の基板をＸ線レントゲン装置
として用いる場合、Ｘ線を可視光とする蛍光体を貼る必
要が出てくる。しかし、複数枚の基板を接合して、大面
積化パネルを作る場合、図９のように、パネルの基台１
０５の上に貼り付ける基板１０２は、隣接する各基板の
接合縁における光電変換素子１０１の相互の間隔が、そ
れら光電変換素子の配列ピッチになるように、前記接合
縁の近傍まで、光電変換素子１０１が存在しているの
で、確実に、前述の保護シートや蛍光体などの、所謂、
高分子材料１０３を、光電変換素子１０１表面全体に貼
ることが難しい。

【０００９】即ち、前記のような、光電変換素子を有す
る基板に、保護シートや蛍光体などの高分子材料を貼る
際には、以下に述べる方法が用いられている。その第１
の方法を、図４を参照して説明すると、先ず、光電変換
素子１０１表面に貼る高分子材料１０３を、基板の接合
縁側に近接して光電変換素子１０１が存在する、前記基
板の縁部よりも外側にはみ出すように、大きめに形成し
て置いて、適当な切断手段で、不要な部分を切断する。
この際、基板１０２自体は、予め、その接合端の近傍ま
で光電変換素子１０１が存在するような、所定の切断箇
所で、切断されたものを用いる。

【００１０】また、その第２の方法を、図５を参照して
説明すると、光電変換素子１０１表面に貼る高分子材料
１０３を、予め、該光電変換素子１０１を有する基板１
０２と同じ大きさに切断し、接合縁側の光電変換素子１
０１を確実に被覆するように、基板１０２の端部に対し
て位置を合わせしながら、貼付ける。以上のような、２
通りの方法を用いて、光電変換素子１０１表面を覆うよ
うに高分子材料を貼っている。

【００１１】

【発明が解決しようとする課題】しかしながら、このよ
うな処理方法では、基板の接合端側の光電変換素子につ
いて、様々な問題が残されている。即ち、第１の方法で
は、図６に示されているような、所謂、カットズレによ
る、基板の端部からの高分子材料のはみ出しが原因とな
り、図１０のように、複数枚の基板１０２を基台１０５
上で接合する際に、両基板の間での光電変換素子１０１
の間隔を、配列ピッチと等しくすることができなくな
る。また、図７に示されているように、誤って、基板側
にカットズレが生じると、光電変換素子の破壊がおこる
虞がある。

【００１２】また、第２の方法においては、図８に示す
ような、高分子材料の貼付け位置のズレから、接合縁近
傍の光電変換素子の被覆ができないと、この箇所での光
電変換素子の破壊につながり、保護シートとしての機能
が全うされず、また、高分子材料が蛍光体である場合
は、その使用目的である前述のようなＸ線撮影の際、Ｘ
線が、そのまま、光電変換素子に入るために、光電変換
素子が挙動を示さなくなるなどの問題が発生する。

【００１３】本発明は、上記事情に基づいてなされたも
ので、その目的とするところは、切断加工技術の特徴を
生かして、切断位置調整を確実に行うことで、基板の接
合縁での高分子材料の切断を、上述の問題が発生しない
ように、実現した２次元パネルの製造方法を提供するこ
とである。

【００１４】

【課題を解決するための手段】このため、本発明では、
２次元配列で薄膜半導体素子を有する基板を、複数個、
接合して、大面積化する２次元パネルの製造方法におい
て、各基板上に、薄膜半導体素子を保護する高分子材料
を貼り付けると共に、各基板の接合縁における薄膜半導
体素子の相互の間隔が、それら薄膜半導体素子の配列ピ
ッチになるように、その接合縁の切断位置を調整し、そ
の切断位置で前記高分子材料および基板を同時に切断す
ることを特徴とする。

【００１５】この場合、接合縁の切断時に前記高分子材
料と基板とが剥がれるのを防ぐために、前記高分子材料
の上に、抑え用の基板を貼り、その状態で、全てを同時
に切断することもできる。また、前記高分子材料と基板
とを同時に切断する際に使用する切断手段は、ダイヤモ
ンド粒径の細かいブレード、あるいは、エキシマレーザ
ー、もしくは、炭酸ガスレーザーであるとよい。

【００１６】このように、基板相互の接合縁が未切断状
態において、先ず、基板上の、光電変換素子を被覆する
ように、高分子材料を貼付け、その上で、切断位置を調
整して、前記高分子材料および基板を同時切断するか
ら、例えば、高分子材料が光透過性の場合、薄膜半導体
素子の存在する位置を確認しながら、切断位置の調整が
でき、また、高分子材料が、蛍光体などの光透過でない
場合、基板の裏面から、薄膜半導体素子の存在位置を認
識しながら切断位置合わせを行って、切断することがで
き、高分子材料による、薄膜半導体素子の被覆を確実に
達成し、しかも、従来の方法において、接合縁での切断
の不具合による問題を回避できる。

【００１７】

【発明の実施の形態】以下、本発明の実施の形態を図１
ないし図３を参照しながら、具体的に説明する。（実施の形態１）図１は、本発明の第１の実施形態を説
明するための、パネルの構成及び切断中の状態を示す模
式的な断面図である。ここでは、薄膜半導体素子として
の光電変換素子１０１を、先ず、ガラス基板１０２上に
搭載し、その上に、光透過性の、あるいは、蛍光体の高
分子材料１０３を貼付ける。その後、大面積化パネルを
構成するための、各基板の接合縁における光電変換素子
の相互の間隔が、それら光電変換素子の配列ピッチにな
るように、その接合縁の切断位置を調整し、その切断位
置で、レジン系のダイヤモンド粒径の細かい（＃１００
０以上）ブレード２０１により、ガラス基板１０２と高
分子材料１０３とを同時に切断する。

【００１８】上述の切断位置合わせの具体的な方法は、
高分子材料１０３が蛍光体である場合にはガラス基板１
０２を、また、光透過性の場合には高分子材料１０３を
通して、接合縁に近接する光電変換素子１０１の位置を
認識し、切断手段に対する適正な切断位置を調整する方
法である。

【００１９】また、この場合の切断方向は、図に示す通
り、高分子材料１０３上部から基板側に向けられてお
り、これによって、高分子材料１０３の切断端部がガラ
ス基板１０２から剥がれないようにすることができる。
また、切断時に起こる発熱作用により、高分子材料１０
３が熱的に劣化する可能性があるので、その切断中は、
ブレード２０１の先端部に、所要のノズルから冷却気体
（窒素など）、冷却水などの流体２０３を吹き付ける必
要がある。（実施の形態２）図２は、本発明の第２の実施の形態に
ついて、その構成及び切断中の状態を示した模式的な断
面図である。ここでは、先ず、光電変換素子１０１を搭
載するガラス基板１０２上に、高分子材料１０３を貼付
ける。その後、大面積化パネルを構成するための、各基
板の接合縁における光電変換素子の相互の間隔が、それ
ら光電変換素子の配列ピッチになるように、その接合縁
の切断位置を調整し、その切断位置で、炭酸ガスレーザ
ーもしくはエキシマレーザー２０２により、ガラス基板
１０２と高分子材料１０３とを、同時に切断する。な
お、この切断位置合わせの方法および切断には、当然、
前述の実施の形態と同様の方法が用いられる。（実施の形態３）図３は、本発明の第３の実施の形態に
ついて、その構成及び切断中の状態を示した模式的な断
面図である。ここでは、先ず、光電変換素子１０１を搭
載するガラス基板１０２上に、高分子材料１０３を貼り
合わせる。その後、大面積化パネルを構成するための、
各基板の接合縁における光電変換素子の相互の間隔が、
それら光電変換素子の配列ピッチになるように、その接
合縁の切断位置を調整し、その切断位置で、レジン系の
ダイヤモンド粒径の細かい（＃１０００以上）ブレード
２０１によってガラス基板１０２と高分子材料１０３を
同時に切断する。

【００２０】この場合、特に、切断の際に、高分子材料
１０３とガラス基板１０２との接着部分が不安定となる
ので、この実施の形態では、高分子材料１０３の上部を
更に保護ガラス１０４で抑え、高分子材料１０３を２枚
のガラスで挟んだ状態にして切断するのである。なお、
切断時に起こる発熱作用への対処方法と、ガラス基板１
０２の切断位置合わせの方法や切断は、最初の実施の形
態１と同様の方法を用いている。

【００２１】なお、上述の実施の形態では、薄膜半導体
素子として、光電変換素子の事例を述べているが、他の
機能を有する半導体素子を２次元配列する、大面積化パ
ネルの製造に際しても、本発明を採用できることは勿論
である。

【００２２】

【発明の効果】以上に説明したように、本発明によれ
ば、薄膜半導体素子を有する基板に高分子材料を、その
半導体素子の部分を破壊することなく、貼付けることが
できる。また、現在行われているような、高分子材料を
基板からはみ出させて、切断するような場合と異なり、
精度よく基板端部まで貼ることが可能となり、大面積化
した２次元パネルの製造に当たり、複数枚の基板の接合
時の、配列ピッチの高精度化を、確実に実現できる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態を示すもので、ブレ
ードを用いて基板と高分子材料を同時に切断する様子を
説明する図である。

【図２】本発明の第２の実施の形態を示すもので、レー
ザーを用いて基板と高分子材料を同時に切断する様子を
説明する図である。

【図３】本発明の第３の実施の形態を示すもので、ブレ
ードを用いて基板と高分子材料を同時に切断する様子を
説明する図である。

【図４】高分子材料のみを切断する事例を説明する図で
ある。

【図５】基板と高分子材料を、寸法通りに、予め、切断
し、これらを貼り合わせる事例を説明する図である。

【図６】本発明の、解決しようとする課題を説明する図
である。

【図７】同じく、本発明の、解決しようとする課題を説
明する図である。

【図８】更に、同様に、本発明の、解決しようとする課
題を説明する図である。

【図９】大面積化した２次元パネルの構成を示す説明図
である。

【図１０】基台に対して、複数枚の基板を貼付ける際の
問題点を示す説明図である。

【符号の説明】

１０１光電変換素子（センサー・ＴＦＴ・配線部）１０２ガラス基板１０３高分子材料１０４保護ガラス１０５基台２０１ブレード２０２レーザー光２０３流体

Claims

【特許請求の範囲】

【請求項１】２次元配列で薄膜半導体素子を有する基
板を、複数個、接合して、大面積化する２次元パネルの
製造方法において、各基板上に、薄膜半導体素子を保護
する高分子材料を貼り付けると共に、各基板の接合縁に
おける薄膜半導体素子の相互の間隔が、それら薄膜半導
体素子の配列ピッチになるように、その接合縁の切断位
置を調整し、その切断位置で前記高分子材料および基板
を同時に切断することを特徴とする２次元パネルの製造
方法。
【請求項２】接合縁の切断時に前記高分子材料と基板
とが剥がれるのを防ぐために、前記高分子材料の上に、
抑え用の基板を貼り、その状態で、全てを同時に切断す
ることを特徴とする請求項１に記載の２次元パネルの製
造方法。
【請求項３】前記高分子材料と基板とを同時に切断す
る際に使用する切断手段は、ダイヤモンド粒径の細かい
ブレードであることを特徴とする請求項１および２の何
れかに記載されている２次元パネルの製造方法。
【請求項４】前記高分子材料と基板とを同時に切断す
る際に使用する切断手段は、エキシマレーザー、もしく
は、炭酸ガスレーザーであることを特徴とする請求項１
および２の何れかに記載されている２次元パネルの製造
方法。