JPH104154A - 半導体素子収納用パッケージ及びその製造方法 - Google Patents
半導体素子収納用パッケージ及びその製造方法Info
- Publication number
- JPH104154A JPH104154A JP15579596A JP15579596A JPH104154A JP H104154 A JPH104154 A JP H104154A JP 15579596 A JP15579596 A JP 15579596A JP 15579596 A JP15579596 A JP 15579596A JP H104154 A JPH104154 A JP H104154A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- metallized wiring
- wiring layer
- semiconductor device
- protective metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】メタライズ配線層のシート抵抗が高い。
【解決手段】半導体素子３の電極がボンディングワイヤ
５を介して接続される複数個のメタライズ配線層４を有
する絶縁基体１と、蓋体２とから成り、絶縁基体１と蓋
体２とより成る容器内部に半導体素子３を気密に収容す
るようになした半導体素子収納用パッケージであって、
前記メタライズ配線層４のシート抵抗を１２ｍΩ／ＳＱ
以下とし、かつメタライズ配線層４のうち少なくとも半
導体素子３の電極がボンディングワイヤ５を介して接続
される領域の表面に保護金属層７を被着させるとともに
該保護金属層７の表面粗さをＪＩＳ−Ｂ−０６０１に規
定の中心線平均粗さ（Ｒａ）で０．３μｍ≦Ｒａ≦０．
５μｍとした。
５を介して接続される複数個のメタライズ配線層４を有
する絶縁基体１と、蓋体２とから成り、絶縁基体１と蓋
体２とより成る容器内部に半導体素子３を気密に収容す
るようになした半導体素子収納用パッケージであって、
前記メタライズ配線層４のシート抵抗を１２ｍΩ／ＳＱ
以下とし、かつメタライズ配線層４のうち少なくとも半
導体素子３の電極がボンディングワイヤ５を介して接続
される領域の表面に保護金属層７を被着させるとともに
該保護金属層７の表面粗さをＪＩＳ−Ｂ−０６０１に規
定の中心線平均粗さ（Ｒａ）で０．３μｍ≦Ｒａ≦０．
５μｍとした。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子を収容
する半導体素子収納用パッケージに関するものである。
する半導体素子収納用パッケージに関するものである。
【０００２】
【従来の技術】従来、ＬＳＩ（大規模集積回路素子）等
の半導体素子を収容する半導体素子収納用パッケージ
は、通常、酸化アルミニウム質焼結体等の電気絶縁材料
から成り、その上面略中央部に半導体素子を載置収容す
るための凹部及び該凹部周辺より外周縁にかけて導出さ
れたタングステン、モリブデン、マンガン等の高融点金
属粉末から成る複数個のメタライズ配線層を有する絶縁
基体と、半導体素子の各電極を外部電気回路に電気的に
接続するために前記メタライズ配線層に銀ロウ等のロウ
材を介し取着された複数個の外部リード端子と、蓋体と
から構成されており、絶縁基体の凹部に半導体素子をガ
ラス、樹脂、ロウ材等から成る接着剤を介して接着固定
し、半導体素子の各電極を所定のメタライズ配線層にボ
ンディングワイヤを介して電気的に接続させるとともに
絶縁基体上面に蓋体をガラス、樹脂等の封止材を介して
接合させ、絶縁基体と蓋体とから成る容器内部に半導体
素子を気密に収容することによって製品としての半導体
装置となる。
の半導体素子を収容する半導体素子収納用パッケージ
は、通常、酸化アルミニウム質焼結体等の電気絶縁材料
から成り、その上面略中央部に半導体素子を載置収容す
るための凹部及び該凹部周辺より外周縁にかけて導出さ
れたタングステン、モリブデン、マンガン等の高融点金
属粉末から成る複数個のメタライズ配線層を有する絶縁
基体と、半導体素子の各電極を外部電気回路に電気的に
接続するために前記メタライズ配線層に銀ロウ等のロウ
材を介し取着された複数個の外部リード端子と、蓋体と
から構成されており、絶縁基体の凹部に半導体素子をガ
ラス、樹脂、ロウ材等から成る接着剤を介して接着固定
し、半導体素子の各電極を所定のメタライズ配線層にボ
ンディングワイヤを介して電気的に接続させるとともに
絶縁基体上面に蓋体をガラス、樹脂等の封止材を介して
接合させ、絶縁基体と蓋体とから成る容器内部に半導体
素子を気密に収容することによって製品としての半導体
装置となる。
【０００３】尚、前記半導体素子収納用パッケージは絶
縁基体に設けたメタライズ配線層とボンディングワイヤ
との接合性が悪いことからメタライズ配線層のうち半導
体素子の電極がボンディングワイヤを介して接続される
領域にはニッケル、金等から成る保護金属層がめっき法
により被着されており、該保護金属層によってメタライ
ズ配線層に対するボンディングワイヤの接合を良好なも
のとしている。
縁基体に設けたメタライズ配線層とボンディングワイヤ
との接合性が悪いことからメタライズ配線層のうち半導
体素子の電極がボンディングワイヤを介して接続される
領域にはニッケル、金等から成る保護金属層がめっき法
により被着されており、該保護金属層によってメタライ
ズ配線層に対するボンディングワイヤの接合を良好なも
のとしている。
【０００４】また前記半導体素子収納用パッケージはそ
の絶縁基体が一般に酸化アルミニウム質焼結体で形成さ
れており、酸化アルミニウム、酸化珪素、酸化マグネシ
ウム、酸化カルシウム等のセラミック原料粉末に有機溶
剤、溶媒を添加混合して泥漿物を作るとともに該泥漿物
をドクターブレード法やカレンダーロール法を採用する
ことによってシート状のセラミック生成形体を得、次に
タングステンやモリブデン等の平均粒径が２μｍ〜３μ
ｍの金属粉末に有機溶剤、溶媒を添加混合して得た金属
ペーストを前記セラミック生成形体の表面にスクリーン
印刷法により所定パターンに塗布して配線用パターンを
形成し、しかる後、前記配線用パターンが形成されたセ
ラミック生成形体を複数積層するとともにこれを還元雰
囲気中、約１６００℃の温度で焼成し、配線用パターン
をメタライズ配線層となすとともにセラミック生成形体
を絶縁基体となすことによって製作されている。
の絶縁基体が一般に酸化アルミニウム質焼結体で形成さ
れており、酸化アルミニウム、酸化珪素、酸化マグネシ
ウム、酸化カルシウム等のセラミック原料粉末に有機溶
剤、溶媒を添加混合して泥漿物を作るとともに該泥漿物
をドクターブレード法やカレンダーロール法を採用する
ことによってシート状のセラミック生成形体を得、次に
タングステンやモリブデン等の平均粒径が２μｍ〜３μ
ｍの金属粉末に有機溶剤、溶媒を添加混合して得た金属
ペーストを前記セラミック生成形体の表面にスクリーン
印刷法により所定パターンに塗布して配線用パターンを
形成し、しかる後、前記配線用パターンが形成されたセ
ラミック生成形体を複数積層するとともにこれを還元雰
囲気中、約１６００℃の温度で焼成し、配線用パターン
をメタライズ配線層となすとともにセラミック生成形体
を絶縁基体となすことによって製作されている。
【０００５】
【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージはメタライズ配線層が
平均粒径２μｍ〜３μｍのタングステンやモリブデン等
の金属粉末によって形成されており、粒径が大きいこと
から金属粉末間の接触面積が狭く、メタライズ配線層の
シート抵抗が１５ｍΩ／ＳＱ程度の大きなものであっ
た。そのためこの従来の半導体素子収納用パッケージに
近時の高速駆動を行う半導体素子を収容させ、メタライ
ズ配線層を介して半導体素子に電気信号を出し入れした
場合、電気信号がメタライズ配線層の有する大きなシー
ト抵抗によって大きく減衰し、その結果、半導体素子に
電気信号を正確に出し入れすることができなくなって半
導体素子を誤動作させてしまうという欠点を有してい
た。
来の半導体素子収納用パッケージはメタライズ配線層が
平均粒径２μｍ〜３μｍのタングステンやモリブデン等
の金属粉末によって形成されており、粒径が大きいこと
から金属粉末間の接触面積が狭く、メタライズ配線層の
シート抵抗が１５ｍΩ／ＳＱ程度の大きなものであっ
た。そのためこの従来の半導体素子収納用パッケージに
近時の高速駆動を行う半導体素子を収容させ、メタライ
ズ配線層を介して半導体素子に電気信号を出し入れした
場合、電気信号がメタライズ配線層の有する大きなシー
ト抵抗によって大きく減衰し、その結果、半導体素子に
電気信号を正確に出し入れすることができなくなって半
導体素子を誤動作させてしまうという欠点を有してい
た。
【０００６】そこで上記欠点を解消するためにメタライ
ズ配線層を形成する金属ペーストの金属粉末の平均粒径
を１μｍ〜２μｍ程度の細かいものとし、これによって
金属粉末同士の接触面積を増大させてメタライズ配線層
のシート抵抗を下げることが考えられる。
ズ配線層を形成する金属ペーストの金属粉末の平均粒径
を１μｍ〜２μｍ程度の細かいものとし、これによって
金属粉末同士の接触面積を増大させてメタライズ配線層
のシート抵抗を下げることが考えられる。
【０００７】しかしながら、平均粒径が１μｍ〜２μｍ
程度の金属粉末を使用して形成されるメタライズ配線層
はそのシート抵抗を低く抑えることができるものの表面
が滑らかとなり、同時にメタライズ配線層のうち半導体
素子の電極がボンディングワイヤを介して接続される領
域に被着されている保護金属層もその表面の粗さが中心
線平均粗さ（Ｒａ）でＲａ＜０．２５μｍの極めて滑ら
かなものとなってしまう。そのためこのメタライズ配線
層表面に被着されている保護金属層にボンディングワイ
ヤを摺動させボンディングワイヤに機械的に塑性変形を
起こさせることによってボンディングワイヤを保護金属
層に接合させ、メタライズ配線層と半導体素子の各電極
とを接続する際、ボンディングワイヤが保護金属層上を
滑ってボンディングワイヤと保護金属層との接合が弱く
なり、その結果、半導体素子の各電極と外部電気回路と
の電気的接続の信頼性が低いものとなる欠点を誘発して
しまう。
程度の金属粉末を使用して形成されるメタライズ配線層
はそのシート抵抗を低く抑えることができるものの表面
が滑らかとなり、同時にメタライズ配線層のうち半導体
素子の電極がボンディングワイヤを介して接続される領
域に被着されている保護金属層もその表面の粗さが中心
線平均粗さ（Ｒａ）でＲａ＜０．２５μｍの極めて滑ら
かなものとなってしまう。そのためこのメタライズ配線
層表面に被着されている保護金属層にボンディングワイ
ヤを摺動させボンディングワイヤに機械的に塑性変形を
起こさせることによってボンディングワイヤを保護金属
層に接合させ、メタライズ配線層と半導体素子の各電極
とを接続する際、ボンディングワイヤが保護金属層上を
滑ってボンディングワイヤと保護金属層との接合が弱く
なり、その結果、半導体素子の各電極と外部電気回路と
の電気的接続の信頼性が低いものとなる欠点を誘発して
しまう。
【０００８】
【課題を解決するための手段】本発明は上記欠点に鑑み
案出されたもので、その目的は半導体素子の各電極をボ
ンディングワイヤを介して所定のメタライズ配線層に強
固に接続させ、且つメタライズ配線層を介して半導体素
子に電気信号を確実、且つ正確に出し入れすることがで
きる半導体素子収納用パッケージを提供することにあ
る。
案出されたもので、その目的は半導体素子の各電極をボ
ンディングワイヤを介して所定のメタライズ配線層に強
固に接続させ、且つメタライズ配線層を介して半導体素
子に電気信号を確実、且つ正確に出し入れすることがで
きる半導体素子収納用パッケージを提供することにあ
る。
【０００９】本発明は、半導体素子の電極がボンディン
グワイヤを介して接続される複数個のメタライズ配線層
を有する絶縁基体と、蓋体とから成り、絶縁基体と蓋体
とより成る容器内部に半導体素子を気密に収容するよう
になした半導体素子収納用パッケージであって、前記メ
タライズ配線層のシート抵抗を１２ｍΩ／ＳＱ以下と
し、かつメタライズ配線層のうち少なくとも半導体素子
の電極がボンディングワイヤを介して接続される領域の
表面に保護金属層を被着させるとともに該保護金属層の
表面粗さをＪＩＳ−Ｂ−０６０１に規定の中心線平均粗
さ（Ｒａ）で０．３μｍ≦Ｒａ≦０．５μｍとしたこと
を特徴とするものである。
グワイヤを介して接続される複数個のメタライズ配線層
を有する絶縁基体と、蓋体とから成り、絶縁基体と蓋体
とより成る容器内部に半導体素子を気密に収容するよう
になした半導体素子収納用パッケージであって、前記メ
タライズ配線層のシート抵抗を１２ｍΩ／ＳＱ以下と
し、かつメタライズ配線層のうち少なくとも半導体素子
の電極がボンディングワイヤを介して接続される領域の
表面に保護金属層を被着させるとともに該保護金属層の
表面粗さをＪＩＳ−Ｂ−０６０１に規定の中心線平均粗
さ（Ｒａ）で０．３μｍ≦Ｒａ≦０．５μｍとしたこと
を特徴とするものである。
【００１０】また本発明は、前記半導体素子収納用パッ
ケージの絶縁基体を、セラミック生成形体を準備する工
程と、該セラミック生成形体表面に平均粒径が１μｍ乃
至２μｍの金属粉末から成る金属ペーストを塗布して配
線用パターンを形成する工程と、該配線用パターンのう
ちボンディングワイヤが接続される領域の表面に表面粗
さが１〜２μｍのフィルムを押圧させる工程と、前記配
線用パターンが形成されたセラミック生成形体を還元雰
囲気中で焼成し、シート抵抗が１２ｍΩ／ＳＱ以下のメ
タライズ配線層を有する絶縁基体となす工程と、前記メ
タライズ配線層のうち少なくとも半導体素子の電極がボ
ンディングワイヤを介して接続される領域の表面にめっ
き法により表面粗さがＪＩＳ−Ｂ−０６０１に規定の中
心線平均粗さ（Ｒａ）で０．３μｍ≦Ｒａ≦０．５μｍ
の保護金属層を被着させる工程とで製作されていること
を特徴とするものである。
ケージの絶縁基体を、セラミック生成形体を準備する工
程と、該セラミック生成形体表面に平均粒径が１μｍ乃
至２μｍの金属粉末から成る金属ペーストを塗布して配
線用パターンを形成する工程と、該配線用パターンのう
ちボンディングワイヤが接続される領域の表面に表面粗
さが１〜２μｍのフィルムを押圧させる工程と、前記配
線用パターンが形成されたセラミック生成形体を還元雰
囲気中で焼成し、シート抵抗が１２ｍΩ／ＳＱ以下のメ
タライズ配線層を有する絶縁基体となす工程と、前記メ
タライズ配線層のうち少なくとも半導体素子の電極がボ
ンディングワイヤを介して接続される領域の表面にめっ
き法により表面粗さがＪＩＳ−Ｂ−０６０１に規定の中
心線平均粗さ（Ｒａ）で０．３μｍ≦Ｒａ≦０．５μｍ
の保護金属層を被着させる工程とで製作されていること
を特徴とするものである。
【００１１】本発明の半導体素子収納用パッケージによ
れば、メタライズ配線層のシート抵抗が１２ｍΩ／ＳＱ
以下と低いことからメタライズ配線層を介して半導体素
子に電気信号を出し入れした場合、電気信号がメタライ
ズ配線層で大きく減衰することはなく、その結果、半導
体素子に電気信号が正確に出し入れされて半導体素子を
常に正常に作動させることが可能となる。
れば、メタライズ配線層のシート抵抗が１２ｍΩ／ＳＱ
以下と低いことからメタライズ配線層を介して半導体素
子に電気信号を出し入れした場合、電気信号がメタライ
ズ配線層で大きく減衰することはなく、その結果、半導
体素子に電気信号が正確に出し入れされて半導体素子を
常に正常に作動させることが可能となる。
【００１２】また本発明の半導体素子収納用パッケージ
によれば、メタライズ配線層のうち少なくとも半導体素
子の電極がボンディングワイヤを介して接続される領域
の表面に保護金属層を被着させるとともに該保護金属層
の表面粗さをＪＩＳ−Ｂ−０６０１に規定の中心線平均
粗さ（Ｒａ）で０．３μｍ≦Ｒａ≦０．５μｍの適度な
粗さとしたことからボンディングワイヤをメタライズ配
線層表面の保護金属層に強固に接合させることができ、
これによって半導体素子の各電極をボンディングワイ
ヤ、メタライズ配線層を介して外部電気回路に確実に電
気的接続することが可能となる。
によれば、メタライズ配線層のうち少なくとも半導体素
子の電極がボンディングワイヤを介して接続される領域
の表面に保護金属層を被着させるとともに該保護金属層
の表面粗さをＪＩＳ−Ｂ−０６０１に規定の中心線平均
粗さ（Ｒａ）で０．３μｍ≦Ｒａ≦０．５μｍの適度な
粗さとしたことからボンディングワイヤをメタライズ配
線層表面の保護金属層に強固に接合させることができ、
これによって半導体素子の各電極をボンディングワイ
ヤ、メタライズ配線層を介して外部電気回路に確実に電
気的接続することが可能となる。
【００１３】
【発明の実施の形態】次に、本発明を添付図面に基づき
詳細に説明する。図１は、本発明の半導体素子収納用パ
ッケージの一実施例を示し、１は電気絶縁材料から成る
絶縁基体、２は蓋体である。この絶縁基体１と蓋体２と
で半導体素子３を収容するための容器が構成される。
詳細に説明する。図１は、本発明の半導体素子収納用パ
ッケージの一実施例を示し、１は電気絶縁材料から成る
絶縁基体、２は蓋体である。この絶縁基体１と蓋体２と
で半導体素子３を収容するための容器が構成される。
【００１４】前記絶縁基板１は酸化アルミニウム質焼結
体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミ
ニウム質焼結体、ガラスセラミックス焼結体等の電気絶
縁材料から成り、その上面の略中央部に半導体素子３を
収容するための段状の凹部１ａが設けてあり、該凹部１
ａ底面には半導体素子３がガラス、樹脂、ロウ材等の接
着剤を介して接着固定される。
体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミ
ニウム質焼結体、ガラスセラミックス焼結体等の電気絶
縁材料から成り、その上面の略中央部に半導体素子３を
収容するための段状の凹部１ａが設けてあり、該凹部１
ａ底面には半導体素子３がガラス、樹脂、ロウ材等の接
着剤を介して接着固定される。
【００１５】前記絶縁基体１はその凹部１ａ周辺から外
周縁にかけて複数個のメタライズ配線層４が被着形成さ
れており、該メタライズ配線層４のうち凹部１ａ周辺部
に位置する領域には半導体素子３の各電極がボンディン
グワイヤ５を介して電気的に接続され、また絶縁基体１
の外周縁に導出された部位には外部リード端子６がロウ
材を介してロウ付け取着されている。
周縁にかけて複数個のメタライズ配線層４が被着形成さ
れており、該メタライズ配線層４のうち凹部１ａ周辺部
に位置する領域には半導体素子３の各電極がボンディン
グワイヤ５を介して電気的に接続され、また絶縁基体１
の外周縁に導出された部位には外部リード端子６がロウ
材を介してロウ付け取着されている。
【００１６】前記絶縁基体１に設けたメタライズ配線層
４はタングステン、モリブデン、マンガン等の高融点金
属粉末から成り、該メタライズ配線層４は外部電気回路
に接続される外部リード端子６に半導体素子３の各電極
を電気的に接続させる作用をなす。
４はタングステン、モリブデン、マンガン等の高融点金
属粉末から成り、該メタライズ配線層４は外部電気回路
に接続される外部リード端子６に半導体素子３の各電極
を電気的に接続させる作用をなす。
【００１７】更に前記メタライズ配線層４はそれを構成
するタングステン、モリブデン等の金属粉末の平均粒径
を１μｍ〜２μｍとすることによってシート抵抗が１２
ｍΩ／ＳＱ以下の低いものとなしてあり、これによって
メタライズ配線層４を介して半導体素子３に電気信号を
出し入れした場合、電気信号がメタライズ配線層４で大
きく減衰することはなく、その結果、半導体素子３に電
気信号が正確に出し入れされて半導体素子３を常に正常
に作動させることが可能となる。
するタングステン、モリブデン等の金属粉末の平均粒径
を１μｍ〜２μｍとすることによってシート抵抗が１２
ｍΩ／ＳＱ以下の低いものとなしてあり、これによって
メタライズ配線層４を介して半導体素子３に電気信号を
出し入れした場合、電気信号がメタライズ配線層４で大
きく減衰することはなく、その結果、半導体素子３に電
気信号が正確に出し入れされて半導体素子３を常に正常
に作動させることが可能となる。
【００１８】また更に前記メタライズ配線層４は半導体
素子３の各電極がボンディングワイヤ５を介して接続さ
れる領域にニッケル、金等から成る保護金属層７が被着
されており、該保護金属層７はその表面の粗さがＪＩＳ
−Ｂ−０６０１に規定の中心線平均粗さ（Ｒａ）で０．
３μｍ≦Ｒａ≦０．５μｍの適度な粗さとなっている。
素子３の各電極がボンディングワイヤ５を介して接続さ
れる領域にニッケル、金等から成る保護金属層７が被着
されており、該保護金属層７はその表面の粗さがＪＩＳ
−Ｂ−０６０１に規定の中心線平均粗さ（Ｒａ）で０．
３μｍ≦Ｒａ≦０．５μｍの適度な粗さとなっている。
【００１９】前記保護金属層７はその表面の粗さがＪＩ
Ｓ−Ｂ−０６０１に規定の中心線平均粗さ（Ｒａ）で
０．３μｍ≦Ｒａ≦０．５μｍの適度な粗さになってい
ることから保護金属層７にボンディングワイヤ５を摺動
させボンディングワイヤ５に機械的に塑性変形を起こさ
せることによってボンディングワイヤ５と保護金属層７
とを接合させ、メタライズ配線層４と半導体素子３の各
電極とを接続する際、ボンディングワイヤ５が保護金属
層７上で良好に塑性変形を起こしてボンディングワイヤ
５と保護金属層７との接合が強固となり、その結果、半
導体素子３の各電極と外部電気回路との電気的接続の信
頼性を極めて高いものとなすことが可能となる。
Ｓ−Ｂ−０６０１に規定の中心線平均粗さ（Ｒａ）で
０．３μｍ≦Ｒａ≦０．５μｍの適度な粗さになってい
ることから保護金属層７にボンディングワイヤ５を摺動
させボンディングワイヤ５に機械的に塑性変形を起こさ
せることによってボンディングワイヤ５と保護金属層７
とを接合させ、メタライズ配線層４と半導体素子３の各
電極とを接続する際、ボンディングワイヤ５が保護金属
層７上で良好に塑性変形を起こしてボンディングワイヤ
５と保護金属層７との接合が強固となり、その結果、半
導体素子３の各電極と外部電気回路との電気的接続の信
頼性を極めて高いものとなすことが可能となる。
【００２０】前記保護金属層７はその表面の粗さがＪＩ
Ｓ−Ｂ−０６０１に規定の中心線平均粗さ（Ｒａ）で
０．３μｍ＞Ｒａとなると保護金属層７表面が滑らかと
なってボンディングワイヤ５を強固に接合させることが
できなくなり、またＲａ＞０．５μｍとなるとボンディ
ングワイヤ５と保護金属層７表面との接合面積が小さく
なって接合強度が低下することとなる。従って、前記メ
タライズ配線層４の半導体素子３の各電極がボンディン
グワイヤ５を介して接続される領域に被着されている保
護金属層７はその表面の粗さがＪＩＳ−Ｂ−０６０１に
規定の中心線平均粗さ（Ｒａ）で０．３μｍ≦Ｒａ≦
０．５μｍの範囲に特定される。
Ｓ−Ｂ−０６０１に規定の中心線平均粗さ（Ｒａ）で
０．３μｍ＞Ｒａとなると保護金属層７表面が滑らかと
なってボンディングワイヤ５を強固に接合させることが
できなくなり、またＲａ＞０．５μｍとなるとボンディ
ングワイヤ５と保護金属層７表面との接合面積が小さく
なって接合強度が低下することとなる。従って、前記メ
タライズ配線層４の半導体素子３の各電極がボンディン
グワイヤ５を介して接続される領域に被着されている保
護金属層７はその表面の粗さがＪＩＳ−Ｂ−０６０１に
規定の中心線平均粗さ（Ｒａ）で０．３μｍ≦Ｒａ≦
０．５μｍの範囲に特定される。
【００２１】また前記メタライズ配線層４には外部リー
ド端子６が銀ロウ等のロウ材を介してロウ付けされてお
り、該メタライズ配線層４にロウ付けされる外部リード
端子６は鉄ーニッケルーコバルト合金や、鉄ーニッケル
合金等の金属材料から成り、半導体素子３の各電極を外
部電気回路に電気的に接続する作用をなす。
ド端子６が銀ロウ等のロウ材を介してロウ付けされてお
り、該メタライズ配線層４にロウ付けされる外部リード
端子６は鉄ーニッケルーコバルト合金や、鉄ーニッケル
合金等の金属材料から成り、半導体素子３の各電極を外
部電気回路に電気的に接続する作用をなす。
【００２２】前記外部リード端子６は例えば、鉄ーニッ
ケルーコバルト合金等のインゴット（塊）を従来周知の
金属圧延加工法及び打ち抜き加工法等を採用することに
よって所定の板状に形成される。
ケルーコバルト合金等のインゴット（塊）を従来周知の
金属圧延加工法及び打ち抜き加工法等を採用することに
よって所定の板状に形成される。
【００２３】更に前記外部リード端子６はその表面にニ
ッケル、金等から成る良導電性で、且つ耐蝕性に優れた
金属をメッキ法により１μｍ乃至２０μｍの厚みに被着
させておくと、外部リード端子６の酸化腐食を有効に防
止することができるとともに外部リード端子６と外部電
気回路との電気的接続を良好となすことができる。従っ
て、前記外部リード端子６はその表面にニッケル、金等
の耐蝕性に優れ、且つロウ材と濡れ性の良い金属をメッ
キ法により１μｍ乃至２０μｍの厚みに被着させておく
ことが好ましい。
ッケル、金等から成る良導電性で、且つ耐蝕性に優れた
金属をメッキ法により１μｍ乃至２０μｍの厚みに被着
させておくと、外部リード端子６の酸化腐食を有効に防
止することができるとともに外部リード端子６と外部電
気回路との電気的接続を良好となすことができる。従っ
て、前記外部リード端子６はその表面にニッケル、金等
の耐蝕性に優れ、且つロウ材と濡れ性の良い金属をメッ
キ法により１μｍ乃至２０μｍの厚みに被着させておく
ことが好ましい。
【００２４】かかる半導体素子収納用パッケージは、絶
縁基体１の凹部１ａに半導体素子３をガラス、樹脂、ロ
ウ材等の接着剤を介して接着固定するとともに半導体素
子３の各電極をメタライズ配線層４にボンディングワイ
ヤ５を介して電気的に接続し、しかる後、絶縁基体１の
上面に蓋体２をガラス、樹脂、ロウ材等の封止材により
接合させ、絶縁基体１と蓋体２とから成る容器内部に半
導体素子３を気密に収容することによって最終製品とし
ての半導体装置となる。
縁基体１の凹部１ａに半導体素子３をガラス、樹脂、ロ
ウ材等の接着剤を介して接着固定するとともに半導体素
子３の各電極をメタライズ配線層４にボンディングワイ
ヤ５を介して電気的に接続し、しかる後、絶縁基体１の
上面に蓋体２をガラス、樹脂、ロウ材等の封止材により
接合させ、絶縁基体１と蓋体２とから成る容器内部に半
導体素子３を気密に収容することによって最終製品とし
ての半導体装置となる。
【００２５】次に上述の半導体素子収納用パッケージの
絶縁基体の製造方法について図２に基づき説明する。ま
ず図２（ａ）に示す如く、３枚のシート状のセラミック
生成形体１０ａ、１０ｂ、１０ｃを準備する。
絶縁基体の製造方法について図２に基づき説明する。ま
ず図２（ａ）に示す如く、３枚のシート状のセラミック
生成形体１０ａ、１０ｂ、１０ｃを準備する。
【００２６】前記３枚のセラミック生成形体１０ａ、１
０ｂ、１０ｃは例えば、酸化アルミニウム、酸化珪素、
酸化マグネシウム、酸化カルシウム等のセラミック原料
粉末に有機溶剤、溶媒を添加混合して泥漿物を作るとと
もに該泥漿物をドクターブレード法やカレンダーロール
法を採用し、シート状に成形することによって形成され
る。
０ｂ、１０ｃは例えば、酸化アルミニウム、酸化珪素、
酸化マグネシウム、酸化カルシウム等のセラミック原料
粉末に有機溶剤、溶媒を添加混合して泥漿物を作るとと
もに該泥漿物をドクターブレード法やカレンダーロール
法を採用し、シート状に成形することによって形成され
る。
【００２７】また前記セラミック生成形体１０ｂ及び１
０ｃには従来周知の打ち抜き加工法を採用することによ
って半導体素子を収容する空所を形成するための穴１１
ａ、１１ｂが形成されている。
０ｃには従来周知の打ち抜き加工法を採用することによ
って半導体素子を収容する空所を形成するための穴１１
ａ、１１ｂが形成されている。
【００２８】次に図２（ｂ）に示す如く、前記セラミッ
ク生成形体１０ｂの上面に、穴１１ａの周辺から外周縁
にかけてメタライズ配線層となる配線用パターン１２を
形成する。
ク生成形体１０ｂの上面に、穴１１ａの周辺から外周縁
にかけてメタライズ配線層となる配線用パターン１２を
形成する。
【００２９】前記配線用パターン１２は平均粒径が１μ
ｍ〜２μｍのタングステンやモリブデン等の高融点金属
粉末に有機溶剤、溶媒を添加混合して得た金属ペースト
をスクリーン印刷法を採用し、セラミック生成形体１０
ｂの上面に所定パターンに印刷塗布することによって形
成される。
ｍ〜２μｍのタングステンやモリブデン等の高融点金属
粉末に有機溶剤、溶媒を添加混合して得た金属ペースト
をスクリーン印刷法を採用し、セラミック生成形体１０
ｂの上面に所定パターンに印刷塗布することによって形
成される。
【００３０】そして前記セラミック生成形体１０ｂの上
面に形成した配線用パターン１２のうち、半導体素子の
各電極がボンディングワイヤを介して接続される領域、
即ち、穴１１ａの周辺に位置する領域に、表面粗さが１
μｍ〜２μｍのメタリックペーパー等のフィルム１３を
５０Ｋｇ／ｃｍ2 で押圧し、穴１１ａの周辺に位置する
配線用パターン１２の表面に１μｍ〜２μｍ程度の凹凸
をつける。この配線用パターン１２の表面につける凹凸
は後述する保護金属層の表面粗さをＪＩＳ−Ｂ−０６０
１に規定の中心線平均粗さ（Ｒａ）で０．３μｍ≦Ｒａ
≦０．５μｍとするためのものである。
面に形成した配線用パターン１２のうち、半導体素子の
各電極がボンディングワイヤを介して接続される領域、
即ち、穴１１ａの周辺に位置する領域に、表面粗さが１
μｍ〜２μｍのメタリックペーパー等のフィルム１３を
５０Ｋｇ／ｃｍ2 で押圧し、穴１１ａの周辺に位置する
配線用パターン１２の表面に１μｍ〜２μｍ程度の凹凸
をつける。この配線用パターン１２の表面につける凹凸
は後述する保護金属層の表面粗さをＪＩＳ−Ｂ−０６０
１に規定の中心線平均粗さ（Ｒａ）で０．３μｍ≦Ｒａ
≦０．５μｍとするためのものである。
【００３１】次に図２（ｃ）に示すように、前記３枚の
セラミック生成形体１０ａ、１０ｂ、１０ｃを上下に積
層し生積層体１４となすとともに、該生積層体１４を還
元雰囲気中、約１６００℃で焼成し、各セラミック生成
形体１０ａ、１０ｂ、１０ｃのセラミック原料粉末及び
配線用パターン１２中の金属粉末とを焼結一体化させれ
ば図２（ｄ）に示すような複数個のメタライズ配線層４
を有する絶縁基体１となる。この場合、メタライズ配線
層４は配線用パターン１２中のタングステン、モリブデ
ン等の高融点金属粉末の平均粒径が１μｍ〜２μｍと細
かいことから金属粉末同士の接触面積が広くなってシー
ト抵抗が１２ｍΩ／ＳＱ以下の低いものとなる。
セラミック生成形体１０ａ、１０ｂ、１０ｃを上下に積
層し生積層体１４となすとともに、該生積層体１４を還
元雰囲気中、約１６００℃で焼成し、各セラミック生成
形体１０ａ、１０ｂ、１０ｃのセラミック原料粉末及び
配線用パターン１２中の金属粉末とを焼結一体化させれ
ば図２（ｄ）に示すような複数個のメタライズ配線層４
を有する絶縁基体１となる。この場合、メタライズ配線
層４は配線用パターン１２中のタングステン、モリブデ
ン等の高融点金属粉末の平均粒径が１μｍ〜２μｍと細
かいことから金属粉末同士の接触面積が広くなってシー
ト抵抗が１２ｍΩ／ＳＱ以下の低いものとなる。
【００３２】そして最後に図２（ｄ）に示すように、メ
タライズ配線層４のうち半導体素子の各電極がボンディ
ングワイヤを介して接続される領域に保護金属層７を被
着させれば、半導体素子収納用パッケージに使用される
絶縁基体１が完成する。この保護金属層７はニッケル及
び金が使用され、従来周知のめっき法を採用することに
よってニッケルは２μｍ〜８μｍの厚みに、金は１μｍ
〜２．５μｍの厚みに被着される。またこの保護金属層
７はメタライズ配線層４の表面が適度に粗してあること
からＪＩＳ−Ｂ−０６０１に規定の中心線平均粗さ（Ｒ
ａ）で０．３μｍ≦Ｒａ≦０．５μｍの表面粗さを有し
ており、これによって保護金属層７にボンディングワイ
ヤを摺動させボンディングワイヤに機械的に塑性変形を
起こさせることによってボンディングワイヤと保護金属
層７とを接合させる際、その接合が極めて強固なものと
なる。
タライズ配線層４のうち半導体素子の各電極がボンディ
ングワイヤを介して接続される領域に保護金属層７を被
着させれば、半導体素子収納用パッケージに使用される
絶縁基体１が完成する。この保護金属層７はニッケル及
び金が使用され、従来周知のめっき法を採用することに
よってニッケルは２μｍ〜８μｍの厚みに、金は１μｍ
〜２．５μｍの厚みに被着される。またこの保護金属層
７はメタライズ配線層４の表面が適度に粗してあること
からＪＩＳ−Ｂ−０６０１に規定の中心線平均粗さ（Ｒ
ａ）で０．３μｍ≦Ｒａ≦０．５μｍの表面粗さを有し
ており、これによって保護金属層７にボンディングワイ
ヤを摺動させボンディングワイヤに機械的に塑性変形を
起こさせることによってボンディングワイヤと保護金属
層７とを接合させる際、その接合が極めて強固なものと
なる。
【００３３】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。
【００３４】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、メタライズ配線層のシート抵抗が１２ｍΩ／Ｓ
Ｑと低いことからメタライズ配線層を介して半導体素子
に電気信号を出し入れした場合、電気信号がメタライズ
配線層で大きく減衰することはなく、その結果、半導体
素子に電気信号が正確に出し入れされて半導体素子を常
に正常に作動させることが可能となる。
よれば、メタライズ配線層のシート抵抗が１２ｍΩ／Ｓ
Ｑと低いことからメタライズ配線層を介して半導体素子
に電気信号を出し入れした場合、電気信号がメタライズ
配線層で大きく減衰することはなく、その結果、半導体
素子に電気信号が正確に出し入れされて半導体素子を常
に正常に作動させることが可能となる。
【００３５】また本発明の半導体素子収納用パッケージ
によれば、メタライズ配線層のうち少なくとも半導体素
子の電極がボンディングワイヤを介して接続される領域
の表面に保護金属層を被着させるとともに該保護金属層
の表面粗さをＪＩＳ−Ｂ−０６０１に規定の中心線平均
粗さ（Ｒａ）で０．３μｍ≦Ｒａ≦０．５μｍの適度な
粗さとしたことからボンディングワイヤをメタライズ配
線層表面の保護金属層に強固に接合させることができ、
これによって半導体素子の各電極をボンディングワイ
ヤ、メタライズ配線層を介して外部電気回路に確実に電
気的接続することが可能となる。
によれば、メタライズ配線層のうち少なくとも半導体素
子の電極がボンディングワイヤを介して接続される領域
の表面に保護金属層を被着させるとともに該保護金属層
の表面粗さをＪＩＳ−Ｂ−０６０１に規定の中心線平均
粗さ（Ｒａ）で０．３μｍ≦Ｒａ≦０．５μｍの適度な
粗さとしたことからボンディングワイヤをメタライズ配
線層表面の保護金属層に強固に接合させることができ、
これによって半導体素子の各電極をボンディングワイ
ヤ、メタライズ配線層を介して外部電気回路に確実に電
気的接続することが可能となる。
【図１】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。
例を示す断面図である。
【図２】（ａ）（ｂ）（ｃ）は図１に示すパッケージの
絶縁基体の製造方法を説明するための各工程毎の断面図
である。
絶縁基体の製造方法を説明するための各工程毎の断面図
である。
１・・・絶縁基体 ２・・・蓋体 ３・・・半導体素子 ４・・・メタライズ配線層 ５・・・ボンディングワイヤ ７・・・保護金属層
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成８年８月２日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図２
【補正方法】変更
【補正内容】
【図２】（ａ）（ｂ）（ｃ）（ｄ）は図１に示すパッケ
ージの絶縁基体の製造方法を説明するための各工程毎の
断面図である。
ージの絶縁基体の製造方法を説明するための各工程毎の
断面図である。
Claims (2)
- 【請求項１】半導体素子の電極がボンディングワイヤを
介して接続される複数個のメタライズ配線層を有する絶
縁基体と、蓋体とから成り、絶縁基体と蓋体とより成る
容器内部に半導体素子を気密に収容するようになした半
導体素子収納用パッケージであって、前記メタライズ配
線層のシート抵抗を１２ｍΩ／ＳＱ以下とし、かつメタ
ライズ配線層のうち少なくとも半導体素子の電極がボン
ディングワイヤを介して接続される領域の表面に保護金
属層を被着させるとともに該保護金属層の表面粗さをＪ
ＩＳ−Ｂ−０６０１に規定の中心線平均粗さ（Ｒａ）で
０．３μｍ≦Ｒａ≦０．５μｍとしたことを特徴とする
半導体素子収納用パッケージ。 - 【請求項２】セラミック生成形体を準備する工程と、該
セラミック生成形体表面に平均粒径が１μｍ乃至２μｍ
の金属粉末から成る金属ペーストを塗布して配線用パタ
ーンを形成する工程と、該配線用パターンのうちボンデ
ィングワイヤが接続される領域の表面に表面粗さが１〜
２μｍのフィルムを押圧させる工程と、前記配線用パタ
ーンが形成されたセラミック生成形体を還元雰囲気中で
焼成し、シート抵抗が１２ｍΩ／ＳＱ以下のメタライズ
配線層を有する絶縁基体となす工程と、前記メタライズ
配線層のうち少なくとも半導体素子の電極がボンディン
グワイヤを介して接続される領域の表面にめっき法によ
り表面粗さがＪＩＳ−Ｂ−０６０１に規定の中心線平均
粗さ（Ｒａ）で０．３μｍ≦Ｒａ≦０．５μｍの保護金
属層を被着させる工程とを含む半導体素子収納用パッケ
ージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15579596A JP3301915B2 (ja) | 1996-06-17 | 1996-06-17 | 半導体素子収納用パッケージ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15579596A JP3301915B2 (ja) | 1996-06-17 | 1996-06-17 | 半導体素子収納用パッケージ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH104154A true JPH104154A (ja) | 1998-01-06 |
| JP3301915B2 JP3301915B2 (ja) | 2002-07-15 |
Family
ID=15613611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15579596A Expired - Fee Related JP3301915B2 (ja) | 1996-06-17 | 1996-06-17 | 半導体素子収納用パッケージ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3301915B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013159085A (ja) * | 2012-02-08 | 2013-08-19 | Shin Kobe Electric Mach Co Ltd | 樹脂成形品の製造法 |
-
1996
- 1996-06-17 JP JP15579596A patent/JP3301915B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013159085A (ja) * | 2012-02-08 | 2013-08-19 | Shin Kobe Electric Mach Co Ltd | 樹脂成形品の製造法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3301915B2 (ja) | 2002-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2763446B2 (ja) | 半導体素子収納用パッケージ | |
| JP3301915B2 (ja) | 半導体素子収納用パッケージ及びその製造方法 | |
| JP3046148B2 (ja) | 電子部品収納用パッケージ | |
| JP2801449B2 (ja) | 半導体素子収納用パッケージ | |
| JP3176267B2 (ja) | 半導体素子収納用パッケージ | |
| JP3176268B2 (ja) | 半導体素子収納用パッケージ | |
| JP2514094Y2 (ja) | 半導体素子収納用パッケ―ジ | |
| JP3181011B2 (ja) | 半導体素子収納用パッケージ | |
| JPH0745962Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2792636B2 (ja) | 半導体素子収納用パッケージ | |
| JP3181013B2 (ja) | 半導体素子収納用パッケージ | |
| JP2851740B2 (ja) | 電子部品収納用パッケージ | |
| JP2931468B2 (ja) | 電子部品収納用パッケージ | |
| JP2746813B2 (ja) | 半導体素子収納用パッケージ | |
| JP3210838B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JPH10107240A (ja) | イメージセンサー素子収納用パッケージ | |
| JP2670208B2 (ja) | 半導体素子収納用パッケージ | |
| JP2750255B2 (ja) | 電子部品収納用パッケージ | |
| JPH0723965Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2003224222A (ja) | 半導体素子収納用パッケージ | |
| JPH053273A (ja) | 半導体素子収納用パツケージの製造方法 | |
| JP2948991B2 (ja) | 半導体素子収納用パッケージ | |
| JP2728583B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP2543149Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2001035959A (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080426 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090426 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090426 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100426 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110426 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110426 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120426 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120426 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130426 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140426 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |