JPH10336785A - Audio signal processor, processing method for the same and recording medium for recording program by the same method - Google Patents

Audio signal processor, processing method for the same and recording medium for recording program by the same method

Info

Publication number
JPH10336785A
JPH10336785A JP31635897A JP31635897A JPH10336785A JP H10336785 A JPH10336785 A JP H10336785A JP 31635897 A JP31635897 A JP 31635897A JP 31635897 A JP31635897 A JP 31635897A JP H10336785 A JPH10336785 A JP H10336785A
Authority
JP
Japan
Prior art keywords
filter
audio signal
signal
band
digital audio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31635897A
Other languages
Japanese (ja)
Inventor
Tomoyuki Udagawa
智之 宇田川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP31635897A priority Critical patent/JPH10336785A/en
Publication of JPH10336785A publication Critical patent/JPH10336785A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To attain simplification or the like of a circuit scale in an audio signal processor that corrects the audio signal by reverse filter characteristics. SOLUTION: This device consists of an analog/digital converter 1, a correction filter 20, digital/analog converter 3, a memory circuit for correction coefficient reservation 5, a control processing unit(CPU) 6 and the like. In a signal processing in the correction filter 20, a circuit scale of an FIR type of filters is reduced and at the same time a high sound quality is gained by dividing an incoming signal into a fixed band and making the FIR filter, which convolutes, correct a phase and an amplitude so that it does not correct a frequency below the fixed band.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、スピーカに接続さ
れて使用されるオーディオ信号処理装置、その信号処理
方法及びその処理方法を記録した記録済媒体に関し、ス
ピーカの応答特性に対応して逆補正をし、より高忠実度
な音質を再現する技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an audio signal processing apparatus used by being connected to a speaker, a signal processing method thereof, and a recorded medium on which the processing method is recorded. And technology for reproducing higher fidelity sound quality.

【0002】[0002]

【従来の技術】図9は、従来構成のオーディオ信号処理
装置がスピーカに接続されて使用された状態の概略ブロ
ック図で、第1の従来例として示したものである。同図
において、アナログオーディオ信号は、アナログ・デジ
タル変換手段(A/D)1によりデジタル信号に変換さ
れ、そのデジタル信号が補正フィルタ2において後段側
に接続されたスピーカSPの応答特性に応じて逆補正さ
れるようになっている 。
2. Description of the Related Art FIG. 9 is a schematic block diagram showing a state in which a conventional audio signal processing apparatus is connected to a speaker and used, and is shown as a first conventional example. In the figure, an analog audio signal is converted into a digital signal by an analog / digital conversion means (A / D) 1, and the digital signal is inverted in a correction filter 2 in accordance with the response characteristic of a speaker SP connected to a subsequent stage. It is to be corrected.

【0003】この補正フィルタ2は、図10に示すよう
に複数の縦続接続された遅延素子d1,d2,…d1199
と、入力デジタル信号を直接に又は各遅延素子d1,d
2,…d1199から出力される信号に所定の係数を乗算す
るための乗算器m1,m2,…m1200と、これらの乗算器
m1,m2,…m1200の出力信号を加算するための加算器
aとにより、コンボルバとしての畳み込み演算動作が行
われるFIR型フィルタとして構成されている。
As shown in FIG. 10, the correction filter 2 includes a plurality of cascaded delay elements d1, d2,.
And the input digital signal directly or by the delay elements d1, d
.., M1200 for multiplying the signal output from the... D1199 by a predetermined coefficient, and an adder a for adding the output signals of the multipliers m1, m2,. Is configured as an FIR filter that performs a convolution operation as a convolver.

【0004】この畳み込み演算は、図示しない制御回路
を介してこれまた図示しない係数保持回路から所定の係
数が読み出されて前記の各乗算器m1,m2,…m1200に
供給されて、時間軸上の畳み込み演算が行われるように
なっている。この結果、入来信号は、位相及び振幅特性
が補正されることになり、その信号がデジタル・アナロ
グ変換手段(D/A)3により、再びアナログ信号に変
換されて増幅手段4を経てスピーカSPから放音される
構成になっている。
In this convolution operation, a predetermined coefficient is read out from a coefficient holding circuit (not shown) through a control circuit (not shown) and supplied to the multipliers m1, m2,. Is performed. As a result, the phase and amplitude characteristics of the incoming signal are corrected, and the signal is converted into an analog signal again by the digital / analog converting means (D / A) 3 and then passed through the amplifying means 4 to the speaker SP. The sound is emitted from

【0005】また、図11は、第2の従来例で、前記の
FIR型フィルタの後段側に極端なデイップ及びピーク
を補正するためのIIR型フィルタを縦続接続させて補
正フィルタ2Aを構成した場合の例であり、前段部は前
記の従来例と同様に、遅延素子d1,d2,…d1199と、
乗算器m1,m2,…m1200とから成るFIRフィルタで
構成され、後段側のIIR型フィルタは遅延素子d1,
d2,…d4と、乗算器m1,m2,…m5と、加算手段a
とから構成されているものである。
FIG. 11 shows a second conventional example, in which an IIR filter for correcting extreme dips and peaks is cascaded on the subsequent stage of the FIR filter to form a correction filter 2A. In the same manner as in the above-described conventional example, the former stage includes delay elements d1, d2,.
, M1200, and an IIR filter on the subsequent stage is a delay element d1,
d2,... d4, multipliers m1, m2,.
It is composed of

【0006】[0006]

【発明が解決しようとする課題】ところで、前記の第1
及び第2の従来例共に、補正フィルタの構成要素である
FIR型フィルタは、低域側における分解能を確保する
ために、44.1kHzのサンプリング周波数に対して
乗算器を1200個(1200タップ)設けて畳み込み
演算を行わせる構成としている。
By the way, the above-mentioned first method is used.
In both the second prior art and the second conventional example, the FIR filter which is a component of the correction filter is provided with 1200 multipliers (1200 taps) for a sampling frequency of 44.1 kHz in order to secure the resolution on the low frequency side. The convolution operation is performed.

【0007】例えば、図12は第1の従来例として示し
た装置により入力信号を補正した場合の波形特性図で、
低域周波数に至るまで、比較的良好な分解能が得られる
波形特性になっている。
For example, FIG. 12 is a waveform characteristic diagram when an input signal is corrected by the device shown as the first conventional example.
The waveform characteristic has a relatively good resolution up to the low frequency range.

【0008】しかしながら、前記の構成では1200タ
ップの乗算器が必要で、これをDSP(デジタル・シグ
ナル・プロセッサ)で構成するには、5個程度のDSP
が必要となり、回路規模が大きくなり、コスト高になっ
てしまうと言う問題があった。
However, the above configuration requires a multiplier of 1200 taps, and if this multiplier is constituted by a DSP (digital signal processor), about five DSPs are required.
However, there is a problem that the circuit scale becomes large and the cost becomes high.

【0009】そこで、そのタップ数を減らして回路規模
の簡略化が考えられるが、例えば、DSP1個程度で収
まるように200程度のタップ数で構成すると、図13
に示すような波形特性となってしまう。同図から明らか
なように、前述の1200タップで構成した場合に比べ
(図12参照)、特に、100Hzから700Hzの比
較的低い周波数帯域において分解能が悪くなってしまう
という問題が生じてしまう。
Therefore, it is conceivable to simplify the circuit scale by reducing the number of taps. For example, if the number of taps is reduced to about 200 so as to be accommodated by about one DSP, FIG.
The waveform characteristics shown in FIG. As is clear from the figure, there is a problem that the resolution is deteriorated particularly in a relatively low frequency band of 100 Hz to 700 Hz, as compared with the case where the above-mentioned configuration is made up of 1200 taps (see FIG. 12).

【0010】本発明では、このような問題に鑑みて、低
域における分解能の劣化を防ぐと共に、回路規模をより
簡略化してコストの低減を図るようにすることにある。
The present invention has been made in view of such a problem, and it is an object of the present invention to prevent degradation of resolution in a low frequency range and to further simplify a circuit scale to reduce costs.

【0011】[0011]

【課題を解決するための手段】本発明は、上記目的を達
成するために、次の(1)〜(7)の手段及びより成る
ものである。すなわち、
The present invention, in order to achieve the above object, comprises the following means (1) to (7). That is,

【0012】(1)入来するアナログオーディオ信号を
デジタル信号に変換し、この変換されたデジタルオーデ
ィオ信号を、接続されるスピーカの所定の周波数帯域の
応答特性に応じて補正するオーディオ信号処理装置にお
いて、前記変換されたデジタルオーディオ信号の一方の
出力信号が供給されて、コンボルバとして動作するFI
R型フィルタにより構成される第1のフィルタ手段と、
この第1のフィルタ手段の前段側又は後段側に設けられ
て前記デジタルオーディオ信号の所定の帯域を制限する
第2のフィルタ手段と、前記変換されたデジタルオーデ
ィオ信号の他方の出力信号が供給されて、前記第1のフ
ィルタ手段による遅延時間と略同一時間遅延するための
遅延手段と、この遅延手段の前段側又は後段側に設けら
れ、前記第2のフィルタ手段の帯域より低い帯域の信号
を制限する第3のフィルタ手段と、この第3のフィルタ
手段又は遅延手段と前記第1又は第2のフィルタ手段と
の出力信号を加算するための加算手段と、より成ること
を特徴とするオーディオ信号処理装置。
(1) An audio signal processing apparatus for converting an incoming analog audio signal into a digital signal and correcting the converted digital audio signal in accordance with the response characteristics of a connected speaker in a predetermined frequency band. , Which is supplied with one output signal of the converted digital audio signal and operates as a convolver
First filter means constituted by an R-type filter;
A second filter means provided before or after the first filter means for limiting a predetermined band of the digital audio signal, and the other output signal of the converted digital audio signal is supplied; A delay means for delaying a delay time substantially equal to the delay time of the first filter means, and a signal provided in a preceding or subsequent stage of the delay means for limiting a signal in a band lower than the band of the second filter means. Audio signal processing, comprising: third filter means for adding the output signal of the third filter means or delay means and the output signal of the first or second filter means. apparatus.

【0013】(2)入来するアナログオーディオ信号を
デジタル信号に変換し、この変換されたデジタルオーデ
ィオ信号を、接続されるスピーカの所定の周波数帯域の
応答特性に応じて補正するオーディオ信号処理装置にお
いて、前記変換されたデジタルオーディオ信号が供給さ
れて、コンボルバとして動作するFIR型フィルタによ
り構成される第1のフィルタ手段と、この第1のフィル
タ手段の前段側又は後段側に設けられて前記デジタルオ
ーディオ信号の所定の帯域を制限する第2のフィルタ手
段と、前記第1のフィルタ手段を構成するFIR型フィ
ルタで遅延された信号が供給されて、この遅延された信
号の前記第2のフィルタ手段の帯域より低い帯域を制限
する第3のフィルタ手段と、この第3のフィルタ手段と
前記第1又は第2のフィルタ手段との出力信号を加算す
るための加算手段と、より成ることを特徴とするオーデ
ィオ信号処理装置。
(2) An audio signal processing apparatus for converting an incoming analog audio signal into a digital signal and correcting the converted digital audio signal in accordance with the response characteristics of a connected speaker in a predetermined frequency band. A first filter means provided with the converted digital audio signal and configured as an FIR filter operating as a convolver; and a digital audio signal provided before or after the first filter means. A second filter means for limiting a predetermined band of the signal, and a signal delayed by an FIR filter constituting the first filter means are supplied to the second filter means for filtering the delayed signal. Third filter means for limiting a band lower than the band, the third filter means and the first or second Adding means for adding the output signal of the filter means, an audio signal processing apparatus characterized by further comprising.

【0014】(3)請求項1又は2記載のオーディオ信
号処理装置において、第2及び第3のフィルタ手段をI
IR型フィルタで構成したことを特徴とするオーディオ
信号処理装置。
(3) In the audio signal processing device according to claim 1 or 2, the second and third filter means are I
An audio signal processing device comprising an IR filter.

【0015】(4)入来するアナログオーディオ信号を
デジタル信号に変換し、この変換されたデジタルオーデ
ィオ信号を、接続されるスピーカの所定の周波数帯域の
応答特性に応じて補正するオーディオ信号の処理方法に
おいて、前記変換されたデジタルオーディオ信号を、F
IR型フィルタ演算を行う第1のフィルタ演算ステップ
と、この第1のフィルタ演算ステップの前又は後におい
て前記デジタルオーディオ信号の所定の帯域を制限する
ための第2のフィルタ演算ステップと、前記変換された
デジタルオーディオ信号を、前記第1のフィルタ演算ス
テップによる信号の遅延時間と略同一時間遅延するため
の遅延処理ステップと、この遅延処理ステップの前又は
後において、前記第2のフィルタ演算して得られる帯域
より低い帯域の信号を制限する第3のフィルタ演算ステ
ップと、この第3のフィルタ演算ステップ又は前記遅延
処理ステップで得られた信号と、前記第1又は第2のフ
ィルタ演算ステップで得られた信号とを加算するための
加算処理ステップと、を有することを特徴とするオーデ
ィオ信号の処理方法。
(4) An audio signal processing method for converting an incoming analog audio signal into a digital signal and correcting the converted digital audio signal in accordance with a response characteristic of a connected speaker in a predetermined frequency band. And converting the converted digital audio signal into F
A first filter operation step for performing an IR-type filter operation, a second filter operation step for limiting a predetermined band of the digital audio signal before or after the first filter operation step, and A delay processing step of delaying the digital audio signal by substantially the same time as the delay time of the signal in the first filter calculation step; and performing the second filter calculation before or after the delay processing step. A third filter operation step for limiting a signal in a band lower than the band obtained, a signal obtained in the third filter operation step or the delay processing step, and a signal obtained in the first or second filter operation step. Processing step of adding an audio signal to the audio signal .

【0016】(5)入来するアナログオーディオ信号を
デジタル信号に変換し、この変換されたデジタルオーデ
ィオ信号を、接続されるスピーカの所定の周波数帯域の
応答特性に応じて補正するオーディオ信号の処理方法に
おいて、前記変換されたデジタルオーディオ信号を、F
IR型フィルタ演算を行う第1のフィルタ演算ステップ
と、この第1のフィルタ演算処理ステップの前又は後に
おいて前記デジタルオーディオ信号の所定の帯域を制限
する第2のフィルタ演算ステップと、前記2のフィルタ
演算ステップが前記第1のフィルタ演算ステップの後で
なされるステップである時、その第2のフィルタ演算ス
テップの前又は後で前記第2のフィルタ演算ステップで
得られる帯域より低い帯域の信号を制限する第3のフィ
ルタ演算ステップと、この第3のフィルタ演算ステップ
と前記第1又は第2のフィルタ演算ステップで得られた
信号とを加算するための加算処理ステップと、を有する
ことを特徴とするオーディオ信号の処理方法。
(5) An audio signal processing method for converting an incoming analog audio signal into a digital signal and correcting the converted digital audio signal in accordance with a response characteristic of a connected speaker in a predetermined frequency band. And converting the converted digital audio signal into F
A first filter operation step for performing an IR filter operation, a second filter operation step for limiting a predetermined band of the digital audio signal before or after the first filter operation processing step, and the second filter When the calculation step is a step performed after the first filter calculation step, a signal in a band lower than a band obtained in the second filter calculation step is limited before or after the second filter calculation step. A third filter calculation step to perform the addition, and an addition processing step for adding the signal obtained in the third filter calculation step and the signal obtained in the first or second filter calculation step. How to process audio signals.

【0017】(6)請求項4又は5記載のオーディオ信
号の処理方法において、第2及び第3のフィルタ演算を
IIR型フィルタ演算処理で行うようにしたことを特徴
とするオーディオ信号の処理方法。
(6) The audio signal processing method according to claim 4 or 5, wherein the second and third filter operations are performed by IIR type filter operation processing.

【0018】(7)請求項4,5又は6記載のオーディ
オ信号の処理方法を処理プログラムとして記録したこと
を特徴とする記録済媒体
(7) A recorded medium characterized by recording the audio signal processing method according to claim 4, 5 or 6 as a processing program.

【0019】[0019]

【発明の実施の形態】本発明の実施の形態につき、好ま
しい実施例により説明する。図1は、本発明のオーディ
オ信号処理装置をスピーカに適用した際の基本ブロック
図である。スピーカは左右チャンネルとも同一構成であ
り、一方側のチャンネルは省略してある。同図におい
て、このオーディオ信号処理装置は、アナログオーディ
オ信号をデジタル信号に変換するためのアナログ・デジ
タル変換器(A/D)1、詳細に後述する本発明の要部
構成となる補正フィルタ20、デジタル信号をアナログ
信号に変換するためのデジタル・アナログ変換器(D/
A)3、予め無響室でスピーカからの放音が理想音とな
るような補正係数を求めておき、このデータを補正係数
として保持するためのメモリ回路5、これら補正係数を
読み出して前記補正フィルタ20に補正係数を供給する
ための制御回路(CPU)6、及び増幅器4より概略構
成されており、この装置がスピーカSPに接続された状
態の実施例である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described with reference to preferred embodiments. FIG. 1 is a basic block diagram when the audio signal processing device of the present invention is applied to a speaker. The left and right channels have the same configuration, and the channels on one side are omitted. In FIG. 1, the audio signal processing apparatus includes an analog-to-digital converter (A / D) 1 for converting an analog audio signal into a digital signal, a correction filter 20 which is a main configuration of the present invention described in detail later, A digital-to-analog converter (D / D) for converting a digital signal to an analog signal.
A) 3. A correction coefficient is determined in advance so that the sound emitted from the speaker becomes an ideal sound in the anechoic chamber, and a memory circuit 5 for holding this data as a correction coefficient is read out. This is an embodiment in which a control circuit (CPU) 6 for supplying a correction coefficient to the filter 20 and an amplifier 4 are schematically configured, and this device is connected to a speaker SP.

【0020】そして、 このように適用された装置は、
概略次のように動作する。図示しない音源から供給され
たアナログオーディオ信号がアナログ・デジタル変換器
1に入来してデジタル信号に変換されて、補正フィルタ
20に供給される。同時に、この補正フィルタ20に
は、前記の予め求めておいた補正係数が制御回路6によ
ってメモリ回路5から読み出されて供給され、これらの
係数に基づいて前記入来するデジタル信号が時間軸上で
畳み込み演算される。これにより位相及び振幅等が補正
され、この補正された信号はデジタル・アナログ変換器
3において再びアナログ信号に戻されて、増幅器4で増
幅された後、スピーカSPより理想音となるように補正
された信号が放音されるようになっている。
The device applied in this manner is
It operates roughly as follows. An analog audio signal supplied from a sound source (not shown) enters the analog / digital converter 1, is converted into a digital signal, and is supplied to the correction filter 20. At the same time, the correction coefficient determined in advance is read from the memory circuit 5 by the control circuit 6 and supplied to the correction filter 20, and based on these coefficients, the incoming digital signal is displayed on the time axis. Convolution operation. As a result, the phase, the amplitude, and the like are corrected, and the corrected signal is returned to the analog signal again in the digital-to-analog converter 3, amplified by the amplifier 4, and then corrected by the speaker SP so as to become an ideal sound. Signal is emitted.

【0021】本実施例の装置は、概略以上のように動作
し、特に、本装置は前記補正フィルタ20の構成に特徴
を有するもので、図2を用いてこれにつき詳細に説明す
る。同図は、その補正フィルタ20の詳細ブロック図
で、この補正フィルタ20は、FIR型フィルタ20-1、
ハイパスフィルタ用のIIR型フィルタ20-2、ローパス
フィルタ用のIIR型フィルタ20-5、遅延用のメモリ保
持回路20-4、及び加算器20-3より構成されている。
The apparatus according to the present embodiment operates as described above in general. In particular, the apparatus has a feature in the configuration of the correction filter 20, which will be described in detail with reference to FIG. FIG. 2 is a detailed block diagram of the correction filter 20. The correction filter 20 includes an FIR type filter 20-1,
It comprises an IIR filter 20-2 for a high-pass filter, an IIR filter 20-5 for a low-pass filter, a memory holding circuit 20-4 for delay, and an adder 20-3.

【0022】そして、前記のFIR型フィルタ20-1は、
縦続接続された199個の遅延素子d1,d2,…d199
と、前記の入力デジタル信号に直接又は前記の各遅延素
子d1,d2,…d199から出力される信号にメモリ回路
5から供給される所定の補正係数を乗算する200個の
乗算器m1,m2,…m200と、これらの出力信号を加算
するための加算手段aとから構成され、その後段部のI
IR型フィルタ20-2は、遅延素子d1,d2,…d4と、
ハイパスフィルタ特性が得られるようにメモリ回路5か
ら供給される係数との乗算を行うように設けられた乗算
器m1,m2,…m5と、加算器aとにより構成されてい
る。
The FIR filter 20-1 is
199 cascaded delay elements d1, d2,.
And 200 multipliers m1, m2, 200 for multiplying the input digital signal directly or by multiplying the signal output from each of the delay elements d1, d2,... D199 by a predetermined correction coefficient supplied from the memory circuit 5. .. M200 and an adding means a for adding these output signals.
The IR filter 20-2 includes delay elements d1, d2,.
.., M5 provided to perform multiplication with a coefficient supplied from the memory circuit 5 so as to obtain a high-pass filter characteristic, and an adder a.

【0023】また、一方、遅延用のメモリ保持手段20-4
の後段側に設けられたIIR型フィルタ20-5は、遅延素
子d1,d2,…d4と、ローパスフィルタ特性が得られ
るようにメモリ回路5から供給される係数との乗算を行
うように設けられた乗算器m1,m2,…m5と、加算器
aとにより構成されている。
On the other hand, delay memory holding means 20-4
The IIR filter 20-5 provided at the subsequent stage is provided to multiply the delay elements d1, d2,... D4 by the coefficient supplied from the memory circuit 5 so as to obtain the low-pass filter characteristic. , M5, and an adder a.

【0024】このように構成された補正フィルタ20へ
の入来信号は、その一方がFIR型フィルタ20-1によ
り、CPU6を通じてメモリ回路5から供給される補正
係数により畳み込み演算が行われる。この畳み込み演算
が行われて補正された信号は、次段のIIRフィルタ20
-2において、所定以下の例えば500Hz以下の周波数
がカットされる。このIIRフィルタ20-2は、前記のメ
モリ回路5から各乗算器に所定の係数が供給されてハイ
パスフィルタとして動作し、この出力信号が次段の加算
器20-3に供給されるようになっている。
One of the signals input to the correction filter 20 configured as described above is subjected to a convolution operation by the FIR filter 20-1 using the correction coefficient supplied from the memory circuit 5 through the CPU 6. The signal corrected by the convolution operation is output to the IIR filter 20 in the next stage.
In -2, frequencies below a predetermined value, for example, 500 Hz or less are cut. The IIR filter 20-2 operates as a high-pass filter after a predetermined coefficient is supplied from the memory circuit 5 to each multiplier, and this output signal is supplied to the next-stage adder 20-3. ing.

【0025】他方、メモリ保持回路20-4に入力された信
号は、FIR型フィルタ20-1内の各遅延素子で遅延され
る相当分が遅延され、その出力信号が後段部のIIR型
フィルタ20-5に供給される。このIIR型フィルタ20-5
では前記のハイパスフィルタとして動作するIIR型フ
ィルタ20-2に対応するように、今度は500Hz以上の
周波数がカットされる。
On the other hand, the signal input to the memory holding circuit 20-4 is delayed by a considerable amount to be delayed by each delay element in the FIR filter 20-1, and the output signal is delayed by the IIR filter 20 -5 supplied. This IIR type filter 20-5
In this case, the frequency of 500 Hz or more is cut this time so as to correspond to the IIR filter 20-2 operating as the high-pass filter.

【0026】そして、この出力と前記IIR型フィルタ
20-2からの出力とが加算器20-3において加算され、その
結果として、図3で示すような低域側の分解能の落ち込
みが少なく、1200タップの FIR型フィルタを用
いて構成した場合と同等の周波数特性が得られることに
なる。
The output and the IIR filter
The output from 20-2 is added in the adder 20-3, and as a result, there is little drop in resolution on the low frequency side as shown in FIG. Equivalent frequency characteristics will be obtained.

【0027】つまり、前記の補正フィルタ20では、回
路規模を簡素化するために、FIR型フィルタ20-1のタ
ップ数を200タップに減らし、この減らすことにより
生じる低域側の分解能の落ち込みを、その落ち込みが予
想される帯域をFIR型フィルタ20-1により補正しない
ようにすることで、防ぐようにしているものである。
That is, in the correction filter 20, in order to simplify the circuit scale, the number of taps of the FIR filter 20-1 is reduced to 200 taps. The band in which the drop is expected is not corrected by the FIR filter 20-1, thereby preventing the band.

【0028】また、次に、前記の補正フィルタの別実施
例として、図4に示す構成の補正フィルタ20Aを用い
ることもできる。同図の構成は、FIRフィルタ20-1の
各遅延素子を共用することで前記のメモリ回路20-4を省
略するようにしたものである。
Next, as another embodiment of the above-mentioned correction filter, a correction filter 20A having a configuration shown in FIG. 4 can be used. In the configuration shown in the figure, the memory circuit 20-4 is omitted by sharing each delay element of the FIR filter 20-1.

【0029】また、前記のいずれの補正フィルタ20,
20Aも、IIRフィルタ20-2をFIRフィルタ20-1の
後段側に設けた構成にしているが、これに限らずFIR
フィルタ20-1の前段側に設ける構成にしても良い。また
更に、図2におけるIIR型フィルタ20-5をメモリ保持
回路20-4の前段側に設けるようにしても良い。
Further, any one of the correction filters 20,
20A also has a configuration in which the IIR filter 20-2 is provided on the subsequent stage side of the FIR filter 20-1, but is not limited thereto.
A configuration may be provided before the filter 20-1. Further, the IIR type filter 20-5 in FIG. 2 may be provided at a stage preceding the memory holding circuit 20-4.

【0030】次に、上記のような信号処理を行わせるた
めの所定のプログラムを、CD−ROM等の記録媒体に
記録し、その記録した記録媒体を使用してディスクドラ
イブ40又はネットワークターミナル41を介してパー
ソナルコンピュータ(以下、PC又はパソコンと称す)
側で信号処理する実施例につき、図5を用いて説明す
る。
Next, a predetermined program for performing the above-described signal processing is recorded on a recording medium such as a CD-ROM, and the disk drive 40 or the network terminal 41 is used by using the recorded recording medium. Via a personal computer (hereinafter referred to as PC or personal computer)
An embodiment in which signal processing is performed on the side will be described with reference to FIG.

【0031】例えば、ここで使用されるパソコン42
は、MMX(INTEL社のP55Cの拡張命令セッ
ト:特定用途向けの命令セットで主として画像・音声な
どのデジタル信号処理を効率よく扱うために追加された
命令セット)を装備し、プログラムデータや、1サンプ
ル毎のPCMデータを一時記憶するためのRAM42a
−1及びFIRフィルタ演算やハイパス・ローパスフィ
ルタ演算処理等を行わせるための乗算器やアキュムレー
タで構成される周知の演算処理部42a−2を有するC
PU(コントローラに相当)42aと、例えば、データ
処理のために1フレーム分のPCMデータを一時記憶す
るためのRAM42bと、ディスクドライブ40又はネ
ットワークターミナル41を介して入力されるデータを
コンバートするデータコンバータ42cと、信号処理し
た信号をスピーカSPに供給するためのオーディオイン
ターフェース42dとを備えている。
For example, the personal computer 42 used here
Is equipped with MMX (Extended instruction set of P55C by INTEL: an instruction set for specific applications and added mainly for efficiently handling digital signal processing such as image and audio), and includes program data and 1 RAM 42a for temporarily storing PCM data for each sample
-1 and a C having a well-known operation processing unit 42a-2 composed of a multiplier and an accumulator for performing an FIR filter operation, a high-pass / low-pass filter operation, and the like.
A PU (corresponding to a controller) 42a, a RAM 42b for temporarily storing, for example, one frame of PCM data for data processing, and a data converter for converting data input via the disk drive 40 or the network terminal 41 42c, and an audio interface 42d for supplying the processed signal to the speaker SP.

【0032】ネットワークターミナル41は、TCP/
IP(Transmission Control Protocol/Internet P
rotocol)と呼ばれるプロトコルを用いデータをパケッ
ト単位で電送し又は受信する。このネットワークはイン
ターネットとして知られる。パケットにはアドレスを含
むヘッダが付加されてホストが特定されるようになって
いる。
The network terminal 41 has a TCP /
IP (Transmission Control Protocol / Internet P
Data is transmitted or received in packet units using a protocol called "rotocol". This network is known as the Internet. A host is specified by adding a header including an address to the packet.

【0033】次に、図5に示す構成における動作を図6
に示すフローチャートを参照して説明する。図6は、デ
ィスクドライブ40に前記の信号処理プログラムが記録
されたディスクをセットした状態で、プログラムロード
の命令(コマンド)が図示しないキーボードから入力さ
れた場合を示す。
Next, the operation in the configuration shown in FIG.
This will be described with reference to the flowchart shown in FIG. FIG. 6 shows a case where a program loading command (command) is input from a keyboard (not shown) in a state where the disk on which the signal processing program is recorded is set in the disk drive 40.

【0034】この状態でスタートすると、ステップS1
でプログラムロードであることがわかる(コマンドが入
力されるとプログラムロードであると判断する)。プロ
グラムデータを読み出してCPU42a内のRAM42
aー1に供給し(ステップS2)、プログラムロードが
終了したときにプログラムロードフラグをセットして
(ステップS3)終了する。
When starting in this state, step S1
Indicates that the program is loaded (when a command is input, it is determined that the program is loaded). The program data is read out and read from the RAM 42 in the CPU 42a.
a-1 (step S2), and when the program load is completed, a program load flag is set (step S3) and the process is terminated.

【0035】次に、ディスクドライブ40に、補正すべ
きオーディオ信号が記録されたディスクをセットした状
態で、プレイ命令が図示しないキーボードから入力さ
れ、この状態でスタートすると、ステップS1でプログ
ラムでないことが分かって(ステップS1でNO)ステ
ップS4に進み、ここで、例えば、TOC領域をアクセ
スしてそのディスクの種別を表すコードを読み取り、こ
のディスクがオーディオ信号が記録されている(オーデ
ィオソース)と判断してYESであれば、ステップ5で
データ記録領域からデータをリードして信号の補正処理
をし、オーディオインターフェース42dに処理済デー
タをセットし(ステップS6)ステップS5に戻り、上
記信号処理を繰り返す。オーディオインターフェース4
2dは受け取ったデータを所定のサンプリング周期でD
/A変換してアナログ信号にしてスピーカSPに供給す
る。ステップS4でNOであれば演奏不能を表示して
(ステップS7)終了する。
Next, a play command is input from a keyboard (not shown) in a state where a disk on which an audio signal to be corrected is recorded is set in the disk drive 40, and when starting in this state, it is determined in step S1 that the program is not a program. When it is determined (NO in step S1), the process proceeds to step S4, in which, for example, the TOC area is accessed to read a code indicating the type of the disc, and it is determined that the disc has an audio signal recorded (audio source). If YES, the data is read from the data recording area in step 5 to perform signal correction processing, the processed data is set in the audio interface 42d (step S6), and the process returns to step S5 to repeat the above signal processing. . Audio interface 4
2d converts the received data into D at a predetermined sampling cycle.
The analog signal is converted into an analog signal and supplied to the speaker SP. If "NO" in the step S4, the display indicates that the performance cannot be performed (step S7), and ends.

【0036】次に、上述したステップS5における補正
処理がなされる信号処理プログラムにつき、図2に対応
したプログラムにつき、図7のフローチャートを用いて
詳述する。まず、ステップ51でPCMオーディオ信号
がデータ領域から読み取られてパソコン内に入力され
る。入力されたPCMオーディオ信号は、一旦RAM4
2bに入力される(ステップS52)。そして、すでに
RAM42bに入力されている信号が1サンプル毎にC
PU42a内のRAM42aー1に供給されて所定時間
遅延される(ステップS53)。そして、ここで遅延さ
れた信号は、演算処理部42aー2に供給されて、図2
のローパスフィルタで処理したと同様のフィルタ演算処
理が行われる(ステップS54)。
Next, a signal processing program for performing the correction processing in step S5 described above will be described in detail with reference to a flowchart of FIG. 7 for a program corresponding to FIG. First, in step 51, a PCM audio signal is read from the data area and input into the personal computer. The input PCM audio signal is temporarily stored in RAM4.
2b (step S52). Then, the signal already input to the RAM 42b becomes C
It is supplied to the RAM 42a-1 in the PU 42a and is delayed for a predetermined time (step S53). Then, the signal delayed here is supplied to the arithmetic processing unit 42a-2,
The same filter calculation processing as that performed by the low-pass filter is performed (step S54).

【0037】また、一方、RAM42bからの1サンプ
ル毎の信号は、直接演算処理部42aー1に供給され
(ステップS55)、図2のFIRフィルタで処理した
と同様のフィルタ演算処理が行われる(ステップS5
6)。更に、この後、今度はハイパスフィルタ演算処理
が行われる(ステップS57)。
On the other hand, the signal for each sample from the RAM 42b is directly supplied to the arithmetic processing section 42a-1 (step S55), and the same filter arithmetic processing as that performed by the FIR filter in FIG. 2 is performed (step S55). Step S5
6). Further, thereafter, a high-pass filter calculation process is performed (step S57).

【0038】そして、ステップS58において、この演
算結果と前記ステップS54におけるローパスフィルタ
演算結果とが加算され(ステップS58)、最終的に補
正処理された信号として出力される(ステップS5
9)。
Then, in step S58, the result of this operation and the result of the low-pass filter operation in step S54 are added (step S58), and finally output as a corrected signal (step S5).
9).

【0039】上記処理ステップにおいて、ステップS5
3及びステップS54の一連のステップと、ステップS
55乃至ステップS57の一連のステップとの処理順序
を入れ変えるようにしても良く、また、この場合、ハイ
パスフィルタ演算処理をFIRフィルタ演算処理の前に
行うようにしても良い。
In the above processing steps, step S5
3 and a series of steps S54 and S
The processing order of the series of steps from 55 to S57 may be changed, and in this case, the high-pass filter calculation processing may be performed before the FIR filter calculation processing.

【0040】また、次に、図8は図4に対応した処理プ
ログラムで、この場合には、図7におけるステップS5
3の処理ステップを省略して、後のFIRフィルタ演算
処理の一部に組み込むようにすると共に、ステップS5
4のローパスフィルタ演算処理をFIRフィルタ演算処
理の後に行うようにした処理プログラムである。
Next, FIG. 8 shows a processing program corresponding to FIG. 4, and in this case, step S5 in FIG.
The processing step 3 is omitted, and is incorporated in a part of the subsequent FIR filter operation processing.
4 is a processing program in which the low-pass filter calculation processing of No. 4 is performed after the FIR filter calculation processing.

【0041】また、この例の場合においても、図8のス
テップS66のハイパス演算処理とステップS65のロ
ーパスフィルタ演算処理との順序を入れ換えても良く、
或いは、ステップS66のハイパス演算処理をステップ
S63の前に行うようにしても良い。
Also in this case, the order of the high-pass operation in step S66 and the low-pass filter operation in step S65 in FIG. 8 may be interchanged.
Alternatively, the high-pass calculation processing in step S66 may be performed before step S63.

【0042】以上、説明したように、本発明の各実施例
によれば、回路構成が簡略化できると共に、良好な周波
数特性の補正が可能で、高忠実度な音質が得られるもの
である。
As described above, according to each embodiment of the present invention, the circuit configuration can be simplified, good frequency characteristics can be corrected, and high-fidelity sound quality can be obtained.

【0043】[0043]

【発明の効果】本発明によれば、回路構成を簡略でき、
しかも、良好な周波数特性の補正が可能で、高忠実度な
音質が得られる。特に、請求項2の発明によれば、第3
のフィルタ手段に供給する信号を、FIR型フィルタを
通じて得るようにしているので、更に回路規模が簡略出
来る。
According to the present invention, the circuit configuration can be simplified.
In addition, good correction of frequency characteristics is possible, and high-fidelity sound quality can be obtained. In particular, according to the invention of claim 2, the third
Since the signal supplied to the filter means is obtained through the FIR type filter, the circuit scale can be further simplified.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例に係るオーディオ信号処理装置
の基本的構成を示すブロック図である。
FIG. 1 is a block diagram illustrating a basic configuration of an audio signal processing device according to an embodiment of the present invention.

【図2】本発明の主要構成部である補正フィルタの第1
の実施例である。
FIG. 2 shows a first example of a correction filter which is a main component of the present invention.
This is an embodiment of the invention.

【図3】本実施例に係る補正特性を示す波形図である。FIG. 3 is a waveform chart showing a correction characteristic according to the embodiment.

【図4】本発明の主要構成部である補正フィルタの第2
の実施例である。
FIG. 4 is a diagram illustrating a second example of a correction filter that is a main component of the present invention.
This is an embodiment of the invention.

【図5】ディスクドライブ又はネットワークターミナル
を介して接続されたパーソナルコンピュータのシステム
図である。
FIG. 5 is a system diagram of a personal computer connected via a disk drive or a network terminal.

【図6】パソコン内の制御フローである。FIG. 6 is a control flow in a personal computer.

【図7】パソコン内で実行される図2に対応した信号処
理フローの一である。
FIG. 7 is a flowchart of a signal processing executed in the personal computer and corresponding to FIG. 2;

【図8】パソコン内で実行される図4に対応した信号処
理フローの一である。
FIG. 8 is one example of a signal processing flow executed in the personal computer and corresponding to FIG. 4;

【図9】従来のオーディオ信号処理装置の基本的構成を
示すブロック図である。
FIG. 9 is a block diagram showing a basic configuration of a conventional audio signal processing device.

【図10】従来の補正フィルタの第1の従来例である。FIG. 10 is a first conventional example of a conventional correction filter.

【図11】従来の補正フィルタの第2の従来例である。FIG. 11 is a second conventional example of a conventional correction filter.

【図12】補正フィルタを1200タップで構成した場
合の特性図である。
FIG. 12 is a characteristic diagram when the correction filter is configured with 1200 taps.

【図13】補正フィルタを200タップで構成した場合
の特性図である。
FIG. 13 is a characteristic diagram when the correction filter is configured with 200 taps.

【符号の説明】[Explanation of symbols]

1 アナログ・デジタル変換器(A/D) 3 デジタル・アナログ変換器(D/A) 4 増幅器4 5 メモリ回路5 6 制御回路(CPU) 20 補正フィルタ2 20-1 FIRフィルタ 20-2,20-5 IIRフィルタ 20-3 加算器 20-4 メモリ保持回路 SP スピーカ a 加算器 d1,d2,…d199 遅延素子 m1,m2,…m200 乗算器 Reference Signs List 1 analog / digital converter (A / D) 3 digital / analog converter (D / A) 4 amplifier 4 5 memory circuit 5 6 control circuit (CPU) 20 correction filter 2 20-1 FIR filter 20-2, 20- 5 IIR filter 20-3 Adder 20-4 Memory holding circuit SP Speaker a Adder d1, d2, ... d199 Delay element m1, m2, ... m200 Multiplier

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】入来するアナログオーディオ信号をデジタ
ル信号に変換し、この変換されたデジタルオーディオ信
号を、接続されるスピーカの所定の周波数帯域の応答特
性に応じて補正するオーディオ信号処理装置において、 前記変換されたデジタルオーディオ信号の一方の出力信
号が供給されて、コンボルバとして動作するFIR型フ
ィルタにより構成される第1のフィルタ手段と、 この第1のフィルタ手段の前段側又は後段側に設けられ
て前記デジタルオーディオ信号の所定の帯域を制限する
第2のフィルタ手段と、 前記変換されたデジタルオーディオ信号の他方の出力信
号が供給されて、前記第1のフィルタ手段による遅延時
間と略同一時間遅延するための遅延手段と、 この遅延手段の前段側又は後段側に設けられ、前記第2
のフィルタ手段の帯域より低い帯域の信号を制限する第
3のフィルタ手段と、 この第3のフィルタ手段又は遅延手段と前記第1又は第
2のフィルタ手段との出力信号を加算するための加算手
段と、より成ることを特徴とするオーディオ信号処理装
置。
An audio signal processing apparatus for converting an incoming analog audio signal into a digital signal and correcting the converted digital audio signal according to a response characteristic of a connected speaker in a predetermined frequency band. One output signal of the converted digital audio signal is supplied, and the first filter means is configured by an FIR filter that operates as a convolver. The first filter means is provided on the front or rear side of the first filter means. A second filter means for limiting a predetermined band of the digital audio signal, and the other output signal of the converted digital audio signal is supplied, and the delay time is substantially the same as the delay time of the first filter means. And a delay means provided before or after the delay means.
Third filter means for limiting a signal in a band lower than the band of the filter means, and addition means for adding an output signal of the third filter means or the delay means and the output signal of the first or second filter means. And an audio signal processing device.
【請求項2】入来するアナログオーディオ信号をデジタ
ル信号に変換し、この変換されたデジタルオーディオ信
号を、接続されるスピーカの所定の周波数帯域の応答特
性に応じて補正するオーディオ信号処理装置において、 前記変換されたデジタルオーディオ信号が供給されて、
コンボルバとして動作するFIR型フィルタにより構成
される第1のフィルタ手段と、 この第1のフィルタ手段の前段側又は後段側に設けられ
て前記デジタルオーディオ信号の所定の帯域を制限する
第2のフィルタ手段と、 前記第1のフィルタ手段を構成するFIR型フィルタで
遅延された信号が供給されて、この遅延された信号の前
記第2のフィルタ手段の帯域より低い帯域を制限する第
3のフィルタ手段と、 この第3のフィルタ手段と前記第1又は第2のフィルタ
手段との出力信号を加算するための加算手段と、より成
ることを特徴とするオーディオ信号処理装置。
2. An audio signal processing apparatus for converting an incoming analog audio signal into a digital signal and correcting the converted digital audio signal according to a response characteristic of a connected speaker in a predetermined frequency band. The converted digital audio signal is supplied,
First filter means constituted by an FIR filter operating as a convolver; and second filter means provided before or after the first filter means for limiting a predetermined band of the digital audio signal. And a third filter means for receiving a signal delayed by an FIR filter constituting the first filter means and limiting a band of the delayed signal lower than a band of the second filter means. An audio signal processing apparatus, comprising: an adder for adding the output signals of the third filter and the first or second filter.
【請求項3】請求項1又は2記載のオーディオ信号処理
装置において、第2及び第3のフィルタ手段をIIR型
フィルタで構成したことを特徴とするオーディオ信号処
理装置。
3. An audio signal processing apparatus according to claim 1, wherein said second and third filter means are constituted by IIR filters.
【請求項4】入来するアナログオーディオ信号をデジタ
ル信号に変換し、この変換されたデジタルオーディオ信
号を、接続されるスピーカの所定の周波数帯域の応答特
性に応じて補正するオーディオ信号の処理方法におい
て、 前記変換されたデジタルオーディオ信号を、FIR型フ
ィルタ演算を行う第1のフィルタ演算ステップと、 この第1のフィルタ演算ステップの前又は後において前
記デジタルオーディオ信号の所定の帯域を制限するため
の第2のフィルタ演算ステップと、 前記変換されたデジタルオーディオ信号を、前記第1の
フィルタ演算ステップによる信号の遅延時間と略同一時
間遅延するための遅延処理ステップと、 この遅延処理ステップの前又は後において、前記第2の
フィルタ演算して得られる帯域より低い帯域の信号を制
限する第3のフィルタ演算ステップと、 この第3のフィルタ演算ステップ又は前記遅延処理ステ
ップで得られた信号と、前記第1又は第2のフィルタ演
算ステップで得られた信号とを加算するための加算処理
ステップと、を有することを特徴とするオーディオ信号
の処理方法。
4. An audio signal processing method for converting an incoming analog audio signal into a digital signal and correcting the converted digital audio signal according to response characteristics of a connected speaker in a predetermined frequency band. A first filter operation step of performing an FIR-type filter operation on the converted digital audio signal; and a second step for limiting a predetermined band of the digital audio signal before or after the first filter operation step. (2) a filter operation step, a delay processing step for delaying the converted digital audio signal by substantially the same time as the signal delay time of the first filter operation step, and before or after the delay processing step , A signal in a band lower than the band obtained by the second filter operation. A third filter calculation step for limiting; a signal obtained in the third filter calculation step or the delay processing step; and a signal obtained in the first or second filter calculation step. An audio signal processing method, comprising: an addition processing step.
【請求項5】入来するアナログオーディオ信号をデジタ
ル信号に変換し、この変換されたデジタルオーディオ信
号を、接続されるスピーカの所定の周波数帯域の応答特
性に応じて補正するオーディオ信号の処理方法におい
て、 前記変換されたデジタルオーディオ信号を、FIR型フ
ィルタ演算を行う第1のフィルタ演算ステップと、 この第1のフィルタ演算処理ステップの前又は後におい
て前記デジタルオーディオ信号の所定の帯域を制限する
第2のフィルタ演算ステップと、 前記2のフィルタ演算ステップが前記第1のフィルタ演
算ステップの後でなされるステップである時、その第2
のフィルタ演算ステップの前又は後で前記第2のフィル
タ演算ステップで得られる帯域より低い帯域の信号を制
限する第3のフィルタ演算ステップと、 この第3のフィルタ演算ステップと前記第1又は第2の
フィルタ演算ステップで得られた信号とを加算するため
の加算処理ステップと、を有することを特徴とするオー
ディオ信号の処理方法。
5. An audio signal processing method for converting an incoming analog audio signal into a digital signal and correcting the converted digital audio signal according to response characteristics of a connected speaker in a predetermined frequency band. A first filter operation step of performing an FIR filter operation on the converted digital audio signal; and a second step of limiting a predetermined band of the digital audio signal before or after the first filter operation processing step. When the second filter operation step is a step performed after the first filter operation step, the second
A third filter operation step of restricting a signal in a band lower than the band obtained in the second filter operation step before or after the filter operation step of (a), a third filter operation step, and the first or second An addition processing step for adding the signal obtained in the filter operation step of (1).
【請求項6】請求項4又は5記載のオーディオ信号の処
理方法において、第2及び第3のフィルタ演算をIIR
型フィルタ演算処理で行うようにしたことを特徴とする
オーディオ信号の処理方法。
6. The audio signal processing method according to claim 4, wherein the second and third filter operations are performed by IIR.
A method for processing an audio signal, wherein the method is performed by a type filter operation process.
【請求項7】請求項4,5又は6記載のオーディオ信号
の処理方法を処理プログラムとして記録したことを特徴
とする記録済媒体
7. A recorded medium characterized by recording the audio signal processing method according to claim 4, 5 or 6 as a processing program.
JP31635897A 1997-03-31 1997-10-31 Audio signal processor, processing method for the same and recording medium for recording program by the same method Pending JPH10336785A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31635897A JPH10336785A (en) 1997-03-31 1997-10-31 Audio signal processor, processing method for the same and recording medium for recording program by the same method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9798097 1997-03-31
JP9-97980 1997-03-31
JP31635897A JPH10336785A (en) 1997-03-31 1997-10-31 Audio signal processor, processing method for the same and recording medium for recording program by the same method

Publications (1)

Publication Number Publication Date
JPH10336785A true JPH10336785A (en) 1998-12-18

Family

ID=26439101

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31635897A Pending JPH10336785A (en) 1997-03-31 1997-10-31 Audio signal processor, processing method for the same and recording medium for recording program by the same method

Country Status (1)

Country Link
JP (1) JPH10336785A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006180198A (en) * 2004-12-22 2006-07-06 Alpine Electronics Inc Digital amplifier mounting apparatus
JP2008294493A (en) * 2007-05-22 2008-12-04 Nippon Hoso Kyokai <Nhk> Sound quality correcting device for flexible speaker, and speaker system having sound quality correcting device
JP2009118366A (en) * 2007-11-09 2009-05-28 Mitsubishi Electric Corp Sound reproducing system
KR20190090423A (en) * 2018-01-25 2019-08-02 충남대학교산학협력단 Speaker current drive device of D grade power amp

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006180198A (en) * 2004-12-22 2006-07-06 Alpine Electronics Inc Digital amplifier mounting apparatus
JP2008294493A (en) * 2007-05-22 2008-12-04 Nippon Hoso Kyokai <Nhk> Sound quality correcting device for flexible speaker, and speaker system having sound quality correcting device
JP2009118366A (en) * 2007-11-09 2009-05-28 Mitsubishi Electric Corp Sound reproducing system
KR20190090423A (en) * 2018-01-25 2019-08-02 충남대학교산학협력단 Speaker current drive device of D grade power amp

Similar Documents

Publication Publication Date Title
JPH07114337B2 (en) Digital audio signal processor
US20050076073A1 (en) Biquad digital filter operating at maximum efficiency
JPH0562495A (en) Sampling frequency converter
US20060177074A1 (en) Early reflection reproduction apparatus and method of sound field effect reproduction
JPH0537298A (en) Digital filter
JP2007537630A (en) Digital filter design system and method
JPH10336785A (en) Audio signal processor, processing method for the same and recording medium for recording program by the same method
JP3738134B2 (en) Digital signal processor
US5307417A (en) Sound system with howling-prevention function
JP2953851B2 (en) Reverberation device
JP3986457B2 (en) Input signal estimation method and apparatus, input signal estimation program, and recording medium therefor
JP3277518B2 (en) Sound field processing equipment
JP3055560B2 (en) How to change filter coefficient of digital filter
JP2834746B2 (en) Digital signal processing device and address data generating method thereof
JP3047933B2 (en) Digital crossfader device
JP3055563B2 (en) How to change filter coefficient of digital filter
JPH11220358A (en) Digital filter
JP4194268B2 (en) Digital signal processing apparatus and sound reproduction apparatus
JP2002290210A (en) Digital signal process and digital signal processing method
JPH0819088A (en) Sound processing method
JPH05152897A (en) Digital filter
CN117896655A (en) Balanced frequency divider circuit and terminal equipment
JP2001326991A (en) Audio processor
JPH11220357A (en) Digital filter
JPH05299974A (en) Digital filter