JPH10336462A - 符号器，復号器及び符号・復号器 - Google Patents
符号器，復号器及び符号・復号器Info
- Publication number
- JPH10336462A JPH10336462A JP9142794A JP14279497A JPH10336462A JP H10336462 A JPH10336462 A JP H10336462A JP 9142794 A JP9142794 A JP 9142794A JP 14279497 A JP14279497 A JP 14279497A JP H10336462 A JPH10336462 A JP H10336462A
- Authority
- JP
- Japan
- Prior art keywords
- data
- shift register
- pixel
- decoder
- encoder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Compression Of Band Width Or Redundancy In Fax (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】
【課題】 従来のJBIG方式の符号・復号器は、非常に複
雑な処理を行なう必要があるため、その全体をハードウ
ェアのみまたはソフトウェアのみのいずれで実現するに
しても非常に大規模にならざるを得ない。従って、ハー
ドウェアとして実現する場合には製造コストが嵩み、ソ
フトウェアとして実現する場合には処理速度が遅くなっ
て非実用的であった。 【解決手段】 符号化対象画素をその画素が含まれるラ
インとその直前の所定数のラインの所定範囲の画素の状
態から予測して符号化処理するために、またそのように
して得られた符号データを復号するために、所定数のラ
インそれぞれの画素データを記憶する前ラインメモリ3
2, 前前ラインメモリ33と、それぞれの出力データの内
の少なくとも所定範囲の画素数のデータを記憶するシフ
トレジスタ41, 42, 43とを備える。
雑な処理を行なう必要があるため、その全体をハードウ
ェアのみまたはソフトウェアのみのいずれで実現するに
しても非常に大規模にならざるを得ない。従って、ハー
ドウェアとして実現する場合には製造コストが嵩み、ソ
フトウェアとして実現する場合には処理速度が遅くなっ
て非実用的であった。 【解決手段】 符号化対象画素をその画素が含まれるラ
インとその直前の所定数のラインの所定範囲の画素の状
態から予測して符号化処理するために、またそのように
して得られた符号データを復号するために、所定数のラ
インそれぞれの画素データを記憶する前ラインメモリ3
2, 前前ラインメモリ33と、それぞれの出力データの内
の少なくとも所定範囲の画素数のデータを記憶するシフ
トレジスタ41, 42, 43とを備える。
Description
【０００１】
【発明の属する技術分野】本発明は符号器，復号器及び
符号・復号器に関し、特にITU-T(InternationalTelecom
munication Union-Telecommunication recommendation)
勧告T.82に準拠するいわゆるJBIG方式の画像圧縮符号
化方式の符号器，復号器及び符号・復号器に関する。
符号・復号器に関し、特にITU-T(InternationalTelecom
munication Union-Telecommunication recommendation)
勧告T.82に準拠するいわゆるJBIG方式の画像圧縮符号
化方式の符号器，復号器及び符号・復号器に関する。
【０００２】
【従来の技術】従来、ファクシミリ通信に使用される画
像データの圧縮符号化方式としては、MH(Modified Huff
man)方式, MR(Modified READ) 方式, MMR(Modified Mod
ifiedREAD) 方式が使用されていた。MH方式は、白また
は黒の画素の連続数を符号化する手法であり、各走査線
単位で圧縮される一次元の圧縮符号化方式である。MR方
式は、垂直方向、即ち相隣する２走査線（ライン）間の
相関を利用して効率を高めた圧縮符号化方式である。 M
MR方式はMR方式を一部改良してより圧縮効率を高めた方
式であり、原理的には同一である。しかし、時代の趨勢
としてファクシミリ通信にもより高能率の圧縮符号化方
式が望まれている。なお、上述のMH, MR,MMR 方式はい
ずれも可逆的、即ち 100％元の状態に復元可能な方式で
ある。
像データの圧縮符号化方式としては、MH(Modified Huff
man)方式, MR(Modified READ) 方式, MMR(Modified Mod
ifiedREAD) 方式が使用されていた。MH方式は、白また
は黒の画素の連続数を符号化する手法であり、各走査線
単位で圧縮される一次元の圧縮符号化方式である。MR方
式は、垂直方向、即ち相隣する２走査線（ライン）間の
相関を利用して効率を高めた圧縮符号化方式である。 M
MR方式はMR方式を一部改良してより圧縮効率を高めた方
式であり、原理的には同一である。しかし、時代の趨勢
としてファクシミリ通信にもより高能率の圧縮符号化方
式が望まれている。なお、上述のMH, MR,MMR 方式はい
ずれも可逆的、即ち 100％元の状態に復元可能な方式で
ある。
【０００３】一方、近年のコンピュータ技術、特にデジ
タル画像技術の発展に伴って、種々の画像の圧縮符号化
方式が望まれ、また開発されている。それらの内で可逆
的、即ち 100％元の状態に復元可能な方式としていわゆ
るJBIG(Joint Bi-level Image coding experts Group)
方式が ITU-T勧告T.82として規定されており、それをフ
ァクシミリ通信に適用するための規格として ITU-T勧告
T.85が規定されている。
タル画像技術の発展に伴って、種々の画像の圧縮符号化
方式が望まれ、また開発されている。それらの内で可逆
的、即ち 100％元の状態に復元可能な方式としていわゆ
るJBIG(Joint Bi-level Image coding experts Group)
方式が ITU-T勧告T.82として規定されており、それをフ
ァクシミリ通信に適用するための規格として ITU-T勧告
T.85が規定されている。
【０００４】ところで、JBIG方式の符号化に際しては、
符号化対象の画像を複数の副走査線(ライン) 単位でス
トライプと称する区画に分割して処理する。そして、各
ストライプから直接得られた２値画像データ (ドットデ
ータ) は詳細は省略するが対象画素とそれが位置するラ
イン及びその直前の１または２ラインの所定範囲の画素
相互間での相関関係に応じて符号器によって符号化され
てSCD(ストライプ符号化データ) とされ、更に所定の処
理によりPSCD (保護されたストライプ符号化データ) と
される。このPSCDに一ストライプ分のデータの終了を示
す終端マーカが付加されてSDE(ストライプデータ実体)
が生成される。個々のSDE にはFMS(フローティングマー
カセグメント) が付加され、そのようなセットが複数で
一枚分の画像のBID(２値画像データ) が形成される。更
に、この BIDにそれが生成された際の種々のパラメータ
を記録したBIH(２値画像ヘッダ) が付加されてBIE(２値
画像実体) が形成される。
符号化対象の画像を複数の副走査線(ライン) 単位でス
トライプと称する区画に分割して処理する。そして、各
ストライプから直接得られた２値画像データ (ドットデ
ータ) は詳細は省略するが対象画素とそれが位置するラ
イン及びその直前の１または２ラインの所定範囲の画素
相互間での相関関係に応じて符号器によって符号化され
てSCD(ストライプ符号化データ) とされ、更に所定の処
理によりPSCD (保護されたストライプ符号化データ) と
される。このPSCDに一ストライプ分のデータの終了を示
す終端マーカが付加されてSDE(ストライプデータ実体)
が生成される。個々のSDE にはFMS(フローティングマー
カセグメント) が付加され、そのようなセットが複数で
一枚分の画像のBID(２値画像データ) が形成される。更
に、この BIDにそれが生成された際の種々のパラメータ
を記録したBIH(２値画像ヘッダ) が付加されてBIE(２値
画像実体) が形成される。
【０００５】復号化は上述とは逆の処理、即ち BIEから
BIH を分離して BIDを得て、 BIDから FMSを分離するこ
とにより複数の SDEを得て、個々の SDEから終端マーカ
を分離してPSCDを得て、PSCDに所定の処理を行なって S
CDを得る。そして SCDを復号器に与えることにより、２
値画データ (ドットデータ) を得てプリンタでプリント
し、または表示装置にビットマップデータとして表示す
る。
BIH を分離して BIDを得て、 BIDから FMSを分離するこ
とにより複数の SDEを得て、個々の SDEから終端マーカ
を分離してPSCDを得て、PSCDに所定の処理を行なって S
CDを得る。そして SCDを復号器に与えることにより、２
値画データ (ドットデータ) を得てプリンタでプリント
し、または表示装置にビットマップデータとして表示す
る。
【０００６】上述のようなJBIG方式の符号化処理に際し
ては、前述したように符号化対象の画素が含まれるライ
ンとその直前のラインとの２ラインの画素で符号化を行
なう場合と、更にもう１ライン直前のラインとの３ライ
ンの画素で符号化を行なう場合とがある。
ては、前述したように符号化対象の画素が含まれるライ
ンとその直前のラインとの２ラインの画素で符号化を行
なう場合と、更にもう１ライン直前のラインとの３ライ
ンの画素で符号化を行なう場合とがある。
【０００７】図１(a) は３ラインの画素で符号化を行な
う場合のテンプレート（３ラインテンプレート）と称さ
れる画素の領域を示す模式図であり、図１(b) は２ライ
ンの画素で符号化を行なう場合のテンプレート（２ライ
ンテンプレート）と称される画素の領域を示す模式図で
ある。但し、図１において”？”が符号化対象の画素で
あり、この画素はテンプレートには含まれない。”Ｘ”
で示されている画素はテンプレートの通常の画素を示し
ている。また、”Ａ”で示されている画素は「アダプテ
ィブ」または「AT」と称されるテンプレート内の特別な
画素 (AT画素)を示しているが、その詳細はここでは省
略する。
う場合のテンプレート（３ラインテンプレート）と称さ
れる画素の領域を示す模式図であり、図１(b) は２ライ
ンの画素で符号化を行なう場合のテンプレート（２ライ
ンテンプレート）と称される画素の領域を示す模式図で
ある。但し、図１において”？”が符号化対象の画素で
あり、この画素はテンプレートには含まれない。”Ｘ”
で示されている画素はテンプレートの通常の画素を示し
ている。また、”Ａ”で示されている画素は「アダプテ
ィブ」または「AT」と称されるテンプレート内の特別な
画素 (AT画素)を示しているが、その詳細はここでは省
略する。
【０００８】JBIG方式ではこの図１に示されているよう
なテンプレートに含まれる画素のパターンに基づいて符
号化対象画素の符号化を行ない、また復号化に際しても
同様のテンプレートが使用される。
なテンプレートに含まれる画素のパターンに基づいて符
号化対象画素の符号化を行ない、また復号化に際しても
同様のテンプレートが使用される。
【０００９】図２はJBIG方式の符号器の構成例を示すブ
ロック図である。参照符号11で示されている TPBは典型
的予測 (ボトム) のブロックであり、12で示されている
ATはアダプティブテンプレートのブロックであり、13で
示されているMTはモデルテンプレートのブロックであ
り、14で示されている AAEはアダプティブ算術符号器で
ある。
ロック図である。参照符号11で示されている TPBは典型
的予測 (ボトム) のブロックであり、12で示されている
ATはアダプティブテンプレートのブロックであり、13で
示されているMTはモデルテンプレートのブロックであ
り、14で示されている AAEはアダプティブ算術符号器で
ある。
【００１０】なお、ここでボトムとは画像の解像度が最
低解像度であることを示しており、従って図２に示され
ている符号器は最低解像度を対象としている。JBIG方式
では、同一の原画像を複数の解像度で符号化することが
可能であり、それぞれの解像度をレイヤという。しかし
いずれにしろ、JBIG方式ではまず最低解像度で符号化を
行ない、必要であれば最低解像度での符号化結果を利用
してより高い解像度での符号化が行なわれる。また逆
に、復号化処理に際してもまず最初に最低解像度で復号
化され、必要であれば最低解像度での復号化結果を利用
してより高い解像度での復号化が行なわれる。但し、最
低解像度、換言すればボトムのレイヤのみでもよく、そ
のように特化した規格がファクシミリ通信用のT.85規格
である。
低解像度であることを示しており、従って図２に示され
ている符号器は最低解像度を対象としている。JBIG方式
では、同一の原画像を複数の解像度で符号化することが
可能であり、それぞれの解像度をレイヤという。しかし
いずれにしろ、JBIG方式ではまず最低解像度で符号化を
行ない、必要であれば最低解像度での符号化結果を利用
してより高い解像度での符号化が行なわれる。また逆
に、復号化処理に際してもまず最初に最低解像度で復号
化され、必要であれば最低解像度での復号化結果を利用
してより高い解像度での復号化が行なわれる。但し、最
低解像度、換言すればボトムのレイヤのみでもよく、そ
のように特化した規格がファクシミリ通信用のT.85規格
である。
【００１１】図２に示されている符号器の各ブロックに
は画データ (個々の画素の値) が入力されており、TPB
11は典型的予測を行なってその結果の値をTPVALEとして
AT12及びAAE 14に与えると共に、符号化対象画素が前画
素と同一であるか否かを示すデータSLNTP を出力する。
AT12は画像の周期性を探し出し、周期性がある場合には
AT画素の移動を指示するデータATMOVEを出力する。MT13
は画データとAT12からのATMOVEとに従ってテンプレート
に対する符号化対象画素の相関関係を示すコンテキスト
(CX)と称される整数のデータを出力する。AAE 14は、画
データとMT13から出力されるCXとTPB 11から出力される
SLNTP 及びTPVALEとを参照して符号化対象画素を符号化
処理した結果の符号データを出力する。
は画データ (個々の画素の値) が入力されており、TPB
11は典型的予測を行なってその結果の値をTPVALEとして
AT12及びAAE 14に与えると共に、符号化対象画素が前画
素と同一であるか否かを示すデータSLNTP を出力する。
AT12は画像の周期性を探し出し、周期性がある場合には
AT画素の移動を指示するデータATMOVEを出力する。MT13
は画データとAT12からのATMOVEとに従ってテンプレート
に対する符号化対象画素の相関関係を示すコンテキスト
(CX)と称される整数のデータを出力する。AAE 14は、画
データとMT13から出力されるCXとTPB 11から出力される
SLNTP 及びTPVALEとを参照して符号化対象画素を符号化
処理した結果の符号データを出力する。
【００１２】なお、AAE 14から出力されるのは符号デー
タであるが、AT12から出力されるATMOVEを含めて他の種
々のデータが合成されて最終的に前述のBIE(２値画像実
体)が生成される。
タであるが、AT12から出力されるATMOVEを含めて他の種
々のデータが合成されて最終的に前述のBIE(２値画像実
体)が生成される。
【００１３】図３はJBIG方式の復号器の構成例を示すブ
ロック図である。参照符号21で示されている AADはアダ
プティブ算術復号器のブロックであり、22で示されてい
るMTはモデルテンプレートのブロックであり、23で示さ
れている TPBは典型的予測 (ボトム) のブロックであ
る。
ロック図である。参照符号21で示されている AADはアダ
プティブ算術復号器のブロックであり、22で示されてい
るMTはモデルテンプレートのブロックであり、23で示さ
れている TPBは典型的予測 (ボトム) のブロックであ
る。
【００１４】AAD 21にはBIE(２値画像実体) の内の上述
のAAE 14により生成された符号データが入力される。AA
D 21は入力された符号データを復号化処理して画データ
を出力するが、この画データはMT22及びTPB 23に入力さ
れる。またAAD 21は入力された符号データにSLNTP が含
まれる場合にはそれを分離してTPB 23に与える。MT22に
は上述の画データの他にATMOVEも入力されており、両者
からCXを生成してAAD21に与える。TPB 23には上述のAAD
21から出力される画データの他にSLNTP も与えられて
おり、TPVALEを発生してAAD 21に与える。従って、AAD
21は入力された符号データをMT22から与えられるCX及び
TPB 23から与えられるTPVALE等をも参照して画データに
復号する。
のAAE 14により生成された符号データが入力される。AA
D 21は入力された符号データを復号化処理して画データ
を出力するが、この画データはMT22及びTPB 23に入力さ
れる。またAAD 21は入力された符号データにSLNTP が含
まれる場合にはそれを分離してTPB 23に与える。MT22に
は上述の画データの他にATMOVEも入力されており、両者
からCXを生成してAAD21に与える。TPB 23には上述のAAD
21から出力される画データの他にSLNTP も与えられて
おり、TPVALEを発生してAAD 21に与える。従って、AAD
21は入力された符号データをMT22から与えられるCX及び
TPB 23から与えられるTPVALE等をも参照して画データに
復号する。
【００１５】
【発明が解決しようとする課題】ところで上述のような
従来のJBIG方式の符号器及び復号器は、非常に複雑な処
理を行なう必要があるため、その全体をハードウェアの
みまたはソフトウェアのみのいずれで実現するにしても
非常に大規模にならざるを得ない。従って、ハードウェ
アとして実現する場合には製造コストが嵩み、ソフトウ
ェアとして実現する場合には処理速度が遅くなって非実
用的であった。
従来のJBIG方式の符号器及び復号器は、非常に複雑な処
理を行なう必要があるため、その全体をハードウェアの
みまたはソフトウェアのみのいずれで実現するにしても
非常に大規模にならざるを得ない。従って、ハードウェ
アとして実現する場合には製造コストが嵩み、ソフトウ
ェアとして実現する場合には処理速度が遅くなって非実
用的であった。
【００１６】本発明はこのような事情に鑑みてなされた
ものであり、JBIG方式の符号器及び復号器を実現する際
に、ソフトウェアとハードウェアとを適宜に組み合わせ
て高効率の符号・復号処理が可能な符号器，復号器及び
符号・復号器を実現することを目的とする。
ものであり、JBIG方式の符号器及び復号器を実現する際
に、ソフトウェアとハードウェアとを適宜に組み合わせ
て高効率の符号・復号処理が可能な符号器，復号器及び
符号・復号器を実現することを目的とする。
【００１７】
【課題を解決するための手段】本発明に係る符号器は、
符号化対象画素をその画素が含まれるラインとその直前
の所定数のラインの所定範囲の画素の状態から予測して
符号化処理する符号器であって、所定数のラインそれぞ
れの画素データを記憶するシフトレジスタと、各シフト
レジスタの出力データの内の少なくとも所定範囲の画素
数のデータを記憶するシフトレジスタとを備えたことを
特徴とする。
符号化対象画素をその画素が含まれるラインとその直前
の所定数のラインの所定範囲の画素の状態から予測して
符号化処理する符号器であって、所定数のラインそれぞ
れの画素データを記憶するシフトレジスタと、各シフト
レジスタの出力データの内の少なくとも所定範囲の画素
数のデータを記憶するシフトレジスタとを備えたことを
特徴とする。
【００１８】このような本発明の符号器では、所定数の
ラインの画素のデータがそれぞれシフトレジスタに記憶
され、また各シフトレジスタの出力データの内の少なく
とも所定範囲の画素数のデータがそれぞれシフトレジス
タに記憶されるため、シフトレジスタの同一の位置を処
理対象とするのみで、シフトレジスタのシフト動作に伴
って順次的にデータの処理が行なわれる。
ラインの画素のデータがそれぞれシフトレジスタに記憶
され、また各シフトレジスタの出力データの内の少なく
とも所定範囲の画素数のデータがそれぞれシフトレジス
タに記憶されるため、シフトレジスタの同一の位置を処
理対象とするのみで、シフトレジスタのシフト動作に伴
って順次的にデータの処理が行なわれる。
【００１９】また本発明に係る復号器は、符号化対象画
素をその画素が含まれるラインとその直前の所定数のラ
インの所定範囲の画素の状態から予測した符号データを
復号化処理する復号器であって、所定数のラインそれぞ
れの画素データを記憶するシフトレジスタと、各シフト
レジスタの出力データの内の少なくとも所定範囲の画素
数のデータを記憶するシフトレジスタとを備えたことを
特徴とする。
素をその画素が含まれるラインとその直前の所定数のラ
インの所定範囲の画素の状態から予測した符号データを
復号化処理する復号器であって、所定数のラインそれぞ
れの画素データを記憶するシフトレジスタと、各シフト
レジスタの出力データの内の少なくとも所定範囲の画素
数のデータを記憶するシフトレジスタとを備えたことを
特徴とする。
【００２０】このような本発明の復号器では、所定数の
ラインの画素のデータがそれぞれシフトレジスタに記憶
され、また各シフトレジスタの出力データの内の少なく
とも所定範囲の画素数のデータがそれぞれシフトレジス
タに記憶されるため、シフトレジスタの同一の位置を処
理対象とするのみで、シフトレジスタのシフト動作に伴
って順次的にデータの処理が行なわれる。
ラインの画素のデータがそれぞれシフトレジスタに記憶
され、また各シフトレジスタの出力データの内の少なく
とも所定範囲の画素数のデータがそれぞれシフトレジス
タに記憶されるため、シフトレジスタの同一の位置を処
理対象とするのみで、シフトレジスタのシフト動作に伴
って順次的にデータの処理が行なわれる。
【００２１】更に本発明に係る符号・復号器は、上述の
符号器と復号器とを組み合わせて備えてたことを特徴と
する。
符号器と復号器とを組み合わせて備えてたことを特徴と
する。
【００２２】このような符号・復号器では、その符号器
と復号器とのいずれにおいても、所定数のラインの画素
のデータがそれぞれシフトレジスタに記憶され、また各
シフトレジスタの出力データの内の少なくとも所定範囲
の画素数のデータがそれぞれシフトレジスタに記憶され
るため、シフトレジスタの同一の位置を処理対象とする
のみで、シフトレジスタのシフト動作に伴って順次的に
データの処理が行なわれる。
と復号器とのいずれにおいても、所定数のラインの画素
のデータがそれぞれシフトレジスタに記憶され、また各
シフトレジスタの出力データの内の少なくとも所定範囲
の画素数のデータがそれぞれシフトレジスタに記憶され
るため、シフトレジスタの同一の位置を処理対象とする
のみで、シフトレジスタのシフト動作に伴って順次的に
データの処理が行なわれる。
【００２３】
【発明の実施の形態】以下、本発明をその実施の形態を
示す図面に基づいて詳述する。図４は本発明の符号器の
構成例を示すブロック図である。
示す図面に基づいて詳述する。図４は本発明の符号器の
構成例を示すブロック図である。
【００２４】参照符号110 で示されている TPBは典型的
予測 (ボトム) のソフトウェアブロックであり、120 で
示されているATはアダプティブテンプレートのソフトウ
ェアブロックであり、130 で示されているMT回路はモデ
ルテンプレートのハードウェアブロックであり、140 で
示されている AAEはアダプティブ算術符号器のソフトウ
ェアブロックである。
予測 (ボトム) のソフトウェアブロックであり、120 で
示されているATはアダプティブテンプレートのソフトウ
ェアブロックであり、130 で示されているMT回路はモデ
ルテンプレートのハードウェアブロックであり、140 で
示されている AAEはアダプティブ算術符号器のソフトウ
ェアブロックである。
【００２５】このような本発明の符号器の構成は、基本
的には前述の図２に示されている従来のJBIG方式の符号
器と同一である。しかし、本発明においては、図２に示
されている従来例のTPB 11, AT12, AAE 14はそれぞれTP
B110, AT120, AAE140 としてソフトウェアで実現されて
おり、MT13はMT回路130 としてハードウェアで実現され
ている。
的には前述の図２に示されている従来のJBIG方式の符号
器と同一である。しかし、本発明においては、図２に示
されている従来例のTPB 11, AT12, AAE 14はそれぞれTP
B110, AT120, AAE140 としてソフトウェアで実現されて
おり、MT13はMT回路130 としてハードウェアで実現され
ている。
【００２６】図５は本発明の復号器の構成例を示すブロ
ック図である。参照符号210 で示されている AADはアダ
プティブ算術復号器のソフトウェアブロックであり、22
0 で示されているMT回路はモデルテンプレートのハード
ウェアブロックであり、230で示されている TPBは典型
的予測 (ボトム) のソフトウェアブロックである。
ック図である。参照符号210 で示されている AADはアダ
プティブ算術復号器のソフトウェアブロックであり、22
0 で示されているMT回路はモデルテンプレートのハード
ウェアブロックであり、230で示されている TPBは典型
的予測 (ボトム) のソフトウェアブロックである。
【００２７】このような本発明の復号器の構成は、基本
的には前述の図３に示されている従来のJBIG方式の復号
器と同一である。しかし、本発明においては、図３に示
されている従来例のAAD 21, TPB 23はそれぞれAAD210,
TPB230としてソフトウェアで実現されており、MT22はMT
回路220 としてハードウェアで実現されている。
的には前述の図３に示されている従来のJBIG方式の復号
器と同一である。しかし、本発明においては、図３に示
されている従来例のAAD 21, TPB 23はそれぞれAAD210,
TPB230としてソフトウェアで実現されており、MT22はMT
回路220 としてハードウェアで実現されている。
【００２８】なお、図４に示されている本発明の符号器
及び図５に示されている復号器共に、前述の図２及び図
３に示されている従来のJBIG方式の符号・復号器と機能
的には同一であることは言うまでもない。
及び図５に示されている復号器共に、前述の図２及び図
３に示されている従来のJBIG方式の符号・復号器と機能
的には同一であることは言うまでもない。
【００２９】図６はMT回路130 及びMT回路220 の回路構
成を示すブロック図である。参照符号31はDMA(Direct M
emory Access) 転送回路であり、画データの各ビットを
出力する。参照符号32は前ラインメモリを33は前前ライ
ンメモリを示しておりそれぞれ１ライン分相当のビット
数に更に６ビットを有するFIFO(First-In First-Out)タ
イプのシフトレジスタである。参照符号41は第１シフト
レジスタを、42は第２シフトレジスタを、43は第３シフ
トレジスタをそれぞれ示しており、それぞれb0〜b12 ま
での13ビット構成のFIFOタイプのシフトレジスタであ
る。
成を示すブロック図である。参照符号31はDMA(Direct M
emory Access) 転送回路であり、画データの各ビットを
出力する。参照符号32は前ラインメモリを33は前前ライ
ンメモリを示しておりそれぞれ１ライン分相当のビット
数に更に６ビットを有するFIFO(First-In First-Out)タ
イプのシフトレジスタである。参照符号41は第１シフト
レジスタを、42は第２シフトレジスタを、43は第３シフ
トレジスタをそれぞれ示しており、それぞれb0〜b12 ま
での13ビット構成のFIFOタイプのシフトレジスタであ
る。
【００３０】DMA転送回路31からの画データの各ビット
の出力は第３シフトレジスタ43のビットb0側から入力さ
れると共に前ラインメモリ32の一端から入力され、前ラ
インメモリ32の他端からのビット出力は第２シフトレジ
スタ42のビットb0側から入力されると共に前前ラインメ
モリ33の一端から入力され、前前ラインメモリ33の他端
からのビット出力は第１シフトレジスタ41のビットb0側
から入力される。
の出力は第３シフトレジスタ43のビットb0側から入力さ
れると共に前ラインメモリ32の一端から入力され、前ラ
インメモリ32の他端からのビット出力は第２シフトレジ
スタ42のビットb0側から入力されると共に前前ラインメ
モリ33の一端から入力され、前前ラインメモリ33の他端
からのビット出力は第１シフトレジスタ41のビットb0側
から入力される。
【００３１】参照符号51はカウンタであり、クロックCL
K をカウント対象として”０”から”1733”までをカウ
ントする。参照符号52は比較回路であり、ａ入力には定
数”４”が、ｂ入力にはカウンタ51のカウント値CVが入
力されており、ａ＞ｂである場合、即ちカウンタ51のカ
ウント値CVが”０”から”３”までの間は信号”１”を
出力する。参照符号53も比較回路であり、ａ入力にはカ
ウンタ51のカウント値CVが、ｂ入力には定数”1731”が
入力されており、ａ＞ｂである場合、即ちカウンタ51の
カウント値CVが”1732”から”1733”までの間は信号”
１”を出力する。
K をカウント対象として”０”から”1733”までをカウ
ントする。参照符号52は比較回路であり、ａ入力には定
数”４”が、ｂ入力にはカウンタ51のカウント値CVが入
力されており、ａ＞ｂである場合、即ちカウンタ51のカ
ウント値CVが”０”から”３”までの間は信号”１”を
出力する。参照符号53も比較回路であり、ａ入力にはカ
ウンタ51のカウント値CVが、ｂ入力には定数”1731”が
入力されており、ａ＞ｂである場合、即ちカウンタ51の
カウント値CVが”1732”から”1733”までの間は信号”
１”を出力する。
【００３２】なお、カウンタ51のカウント値CVが”０”
から”1733”までに設定されている理由は、JBIG方式を
ファクシミリ通信に利用する場合のA4サイズの１ライン
の解像度、即ち画素数1728に対応させているためであ
る。従って、カウンタ51のカウント値CVの上限は、その
応用分野に応じて他の適宜の値に設定してもよいことは
言うまでもない。
から”1733”までに設定されている理由は、JBIG方式を
ファクシミリ通信に利用する場合のA4サイズの１ライン
の解像度、即ち画素数1728に対応させているためであ
る。従って、カウンタ51のカウント値CVの上限は、その
応用分野に応じて他の適宜の値に設定してもよいことは
言うまでもない。
【００３３】両比較回路52, 53の出力信号はORゲート54
に入力されている。従って、このORゲート54はカウンタ
51のカウント値CVが”０”から”３”及び”1732”か
ら”1733”である場合に信号”１”を出力する。このOR
ゲート54の出力信号は ANDゲート55の一方の入力端子に
入力されているが、その他方の入力端子にはクロックCL
K が入力されている。そして、この ANDゲート55の出力
信号が”０”発生回路56にトリガ信号として与えられて
いる。従って、”０”発生回路56は、カウンタ51のカウ
ント値CVが”０”から”３”及び”1732”から”1733”
である場合に”０”を発生して出力する。この”０”発
生回路56が発生する信号”０”は第３シフトレジスタ43
及び前ラインメモリ32に与えられる。
に入力されている。従って、このORゲート54はカウンタ
51のカウント値CVが”０”から”３”及び”1732”か
ら”1733”である場合に信号”１”を出力する。このOR
ゲート54の出力信号は ANDゲート55の一方の入力端子に
入力されているが、その他方の入力端子にはクロックCL
K が入力されている。そして、この ANDゲート55の出力
信号が”０”発生回路56にトリガ信号として与えられて
いる。従って、”０”発生回路56は、カウンタ51のカウ
ント値CVが”０”から”３”及び”1732”から”1733”
である場合に”０”を発生して出力する。この”０”発
生回路56が発生する信号”０”は第３シフトレジスタ43
及び前ラインメモリ32に与えられる。
【００３４】以上のような構成のMT回路130 及びMT回路
220 の動作について、２ラインテンプレートの場合を例
として以下に説明する。
220 の動作について、２ラインテンプレートの場合を例
として以下に説明する。
【００３５】まず両ラインメモリ32, 33及び各シフトレ
ジスタ41, 42, 43が全て”０”クリアされる。その後、
カウンタ51のカウント値CVが”０”から”３”となるク
ロックCLK のタイミングにおいて、”０”発生回路56か
ら信号”０”が出力されて第３シフトレジスタ43のビッ
トb0〜b3に入力されると共に、前ラインメモリ32の最初
の４ビットにも入力される。この時点の各シフトレジス
タ41, 42, 43の内容は図７の模式図に示されているよう
に、全て”０”である。
ジスタ41, 42, 43が全て”０”クリアされる。その後、
カウンタ51のカウント値CVが”０”から”３”となるク
ロックCLK のタイミングにおいて、”０”発生回路56か
ら信号”０”が出力されて第３シフトレジスタ43のビッ
トb0〜b3に入力されると共に、前ラインメモリ32の最初
の４ビットにも入力される。この時点の各シフトレジス
タ41, 42, 43の内容は図７の模式図に示されているよう
に、全て”０”である。
【００３６】この後、カウンタ51のカウント値CVが”
４”から”1731”までになるクロックCLK のタイミング
においては DMA転送回路31から画データの第１ラインの
各ビットが先頭側から順に出力される。この際、”０”
発生回路56から信号”０”は出力されない。そして、画
データの第１ラインの先頭のビット（”？”で示されて
いる）が第３シフトレジスタ43のビットb8に達した時点
（”？”で示されている）で、各シフトレジスタ41, 4
2, 43の内容が図８に示されているような状態になって
２ラインテンプレートが形成される。但し、図８に示さ
れている状態は、各ビットのシフトレジスタ41, 42, 43
への入力方向の関係で図１(b) に示されている状態とは
左右逆になっている。
４”から”1731”までになるクロックCLK のタイミング
においては DMA転送回路31から画データの第１ラインの
各ビットが先頭側から順に出力される。この際、”０”
発生回路56から信号”０”は出力されない。そして、画
データの第１ラインの先頭のビット（”？”で示されて
いる）が第３シフトレジスタ43のビットb8に達した時点
（”？”で示されている）で、各シフトレジスタ41, 4
2, 43の内容が図８に示されているような状態になって
２ラインテンプレートが形成される。但し、図８に示さ
れている状態は、各ビットのシフトレジスタ41, 42, 43
への入力方向の関係で図１(b) に示されている状態とは
左右逆になっている。
【００３７】なお、図８においてはテンプレートを構成
する”Ａ”及び”Ｘ”のビットは全て”０”であるが、
これは符号化対象画素が画像の上端，左端，右端の画素
である場合に本来必要な特殊な処理（エッジ変換）を不
要にするためにデータ”０”、換言すれば白画素を仮想
的な画素として本来の画像の外側の領域に配置すること
により、符号化対象画素が画像中央に位置する場合と同
様の処理を可能とするためである。また、”Ｙ”は画デ
ータの第１ラインの先頭のビット以降の各ビットを表し
ている。
する”Ａ”及び”Ｘ”のビットは全て”０”であるが、
これは符号化対象画素が画像の上端，左端，右端の画素
である場合に本来必要な特殊な処理（エッジ変換）を不
要にするためにデータ”０”、換言すれば白画素を仮想
的な画素として本来の画像の外側の領域に配置すること
により、符号化対象画素が画像中央に位置する場合と同
様の処理を可能とするためである。また、”Ｙ”は画デ
ータの第１ラインの先頭のビット以降の各ビットを表し
ている。
【００３８】この後は、第３シフトレジスタ43のビット
b0側から画データの第１ラインのビットが順次入力され
てビットb12 側へシフトされるので、ビットb8を符号化
対象画素としてテンプレートが形成され続ける。
b0側から画データの第１ラインのビットが順次入力され
てビットb12 側へシフトされるので、ビットb8を符号化
対象画素としてテンプレートが形成され続ける。
【００３９】やがて、画データの第１ラインの末尾のビ
ットが第３シフトレジスタ43のビットb0に入力され、更
にその後のカウンタ51のカウント値CVが”1732”から”
1733”までのクロックCLK の２クロックの間は”０”発
生回路56から信号”０”が第３シフトレジスタ43に入力
されるので、各シフトレジスタ41, 42, 43の内容は図９
に示されているような状態になる。
ットが第３シフトレジスタ43のビットb0に入力され、更
にその後のカウンタ51のカウント値CVが”1732”から”
1733”までのクロックCLK の２クロックの間は”０”発
生回路56から信号”０”が第３シフトレジスタ43に入力
されるので、各シフトレジスタ41, 42, 43の内容は図９
に示されているような状態になる。
【００４０】なお、上述のような処理が行なわれている
間に前ラインメモリ32には、先頭の４ビットが”０”、
以降は画データの第１ラインの各ビット、そして末尾の
２ビットが”０”のデータが入力される。
間に前ラインメモリ32には、先頭の４ビットが”０”、
以降は画データの第１ラインの各ビット、そして末尾の
２ビットが”０”のデータが入力される。
【００４１】この後、第３シフトレジスタ43には４ビッ
トの”０”に引き続いて画データの第２ラインの各ビッ
トが、更にその後に２ビットの”０”が入力されると共
に、第２シフトレジスタ42には第２シフトレジスタ42か
ら先頭の４ビットが”０”、以降は画データの第１ライ
ンの各ビット、そして末尾の２ビットが”０”のデータ
の各ビットが入力される。従って、第３シフトレジスタ
43のビットb8を符号化対象画素としてテンプレートが形
成されることになる。図10はそのような場合のシフトレ
ジスタ41, 42, 43の内容を示しており、”Ｙ”は画デー
タの第１ラインの各ビットを、”Ｚ”は画データの第２
ラインの各ビットをそれぞれ示している。
トの”０”に引き続いて画データの第２ラインの各ビッ
トが、更にその後に２ビットの”０”が入力されると共
に、第２シフトレジスタ42には第２シフトレジスタ42か
ら先頭の４ビットが”０”、以降は画データの第１ライ
ンの各ビット、そして末尾の２ビットが”０”のデータ
の各ビットが入力される。従って、第３シフトレジスタ
43のビットb8を符号化対象画素としてテンプレートが形
成されることになる。図10はそのような場合のシフトレ
ジスタ41, 42, 43の内容を示しており、”Ｙ”は画デー
タの第１ラインの各ビットを、”Ｚ”は画データの第２
ラインの各ビットをそれぞれ示している。
【００４２】以下、順次的に画データの各ラインが第３
シフトレジスタ43に、その一つ前のラインのデータが第
２シフトレジスタ42に順次的に入力されシフトされつ
つ、第３シフトレジスタ43のビットb8を符号化対象画素
としてテンプレートが形成されることになる。
シフトレジスタ43に、その一つ前のラインのデータが第
２シフトレジスタ42に順次的に入力されシフトされつ
つ、第３シフトレジスタ43のビットb8を符号化対象画素
としてテンプレートが形成されることになる。
【００４３】なお、３ラインテンプレートの場合のシフ
トレジスタ41, 42, 43の初期状態は図11に示されている
ようになる（これは図２(a) に示されている３ラインテ
ンプレートの模式図に対応している）が、それ以降の動
作は基本的に上述の２ラインテンプレートの場合と同様
である。但し、２ラインテンプレートの場合には第１シ
フトレジスタ41は使用されないが、３ラインテンプレー
トの場合には第１シフトレジスタ41も使用される点が異
なる。
トレジスタ41, 42, 43の初期状態は図11に示されている
ようになる（これは図２(a) に示されている３ラインテ
ンプレートの模式図に対応している）が、それ以降の動
作は基本的に上述の２ラインテンプレートの場合と同様
である。但し、２ラインテンプレートの場合には第１シ
フトレジスタ41は使用されないが、３ラインテンプレー
トの場合には第１シフトレジスタ41も使用される点が異
なる。
【００４４】
【発明の効果】以上に詳述したように本発明の符号器に
よれば、所定数のラインの画素のデータがそれぞれシフ
トレジスタに記憶され、また各シフトレジスタの出力デ
ータの内の少なくとも所定範囲の画素数のデータがそれ
ぞれシフトレジスタに記憶されるため、シフトレジスタ
の同一の位置を処理対象とするのみで、シフトレジスタ
のシフト動作に伴って順次的にデータの処理が行なわれ
るため、ハードウェアにより高速な処理が実現される。
よれば、所定数のラインの画素のデータがそれぞれシフ
トレジスタに記憶され、また各シフトレジスタの出力デ
ータの内の少なくとも所定範囲の画素数のデータがそれ
ぞれシフトレジスタに記憶されるため、シフトレジスタ
の同一の位置を処理対象とするのみで、シフトレジスタ
のシフト動作に伴って順次的にデータの処理が行なわれ
るため、ハードウェアにより高速な処理が実現される。
【００４５】また本発明の復号器によれば、所定数のラ
インの画素のデータがそれぞれシフトレジスタに記憶さ
れ、また各シフトレジスタの出力データの内の少なくと
も所定範囲の画素数のデータがそれぞれシフトレジスタ
に記憶されるため、シフトレジスタの同一の位置を処理
対象とするのみで、シフトレジスタのシフト動作に伴っ
て順次的にデータの処理が行なわれるため、ハードウェ
アにより高速な処理が実現される。
インの画素のデータがそれぞれシフトレジスタに記憶さ
れ、また各シフトレジスタの出力データの内の少なくと
も所定範囲の画素数のデータがそれぞれシフトレジスタ
に記憶されるため、シフトレジスタの同一の位置を処理
対象とするのみで、シフトレジスタのシフト動作に伴っ
て順次的にデータの処理が行なわれるため、ハードウェ
アにより高速な処理が実現される。
【００４６】更に本発明の符号・復号器によれば、その
符号器と復号器とのいずれにおいても、所定数のライン
の画素のデータがそれぞれシフトレジスタに記憶され、
また各シフトレジスタの出力データの内の少なくとも所
定範囲の画素数のデータがそれぞれシフトレジスタに記
憶されるため、シフトレジスタの同一の位置を処理対象
とするのみで、シフトレジスタのシフト動作に伴って順
次的にデータの処理が行なわれるため、ハードウェアに
より高速な処理が実現される。
符号器と復号器とのいずれにおいても、所定数のライン
の画素のデータがそれぞれシフトレジスタに記憶され、
また各シフトレジスタの出力データの内の少なくとも所
定範囲の画素数のデータがそれぞれシフトレジスタに記
憶されるため、シフトレジスタの同一の位置を処理対象
とするのみで、シフトレジスタのシフト動作に伴って順
次的にデータの処理が行なわれるため、ハードウェアに
より高速な処理が実現される。
【図１】JBIG方式による画データの符号化の際の符号化
対象画素とテンプレートとの関係を示す模式図である。
対象画素とテンプレートとの関係を示す模式図である。
【図２】JBIG方式の符号器の構成例を示すブロック図で
ある。
ある。
【図３】JBIG方式の復号器の構成例を示すブロック図で
ある。
ある。
【図４】本発明の符号器の構成例を示すブロック図であ
る。
る。
【図５】本発明の復号器の構成例を示すブロック図であ
る。
る。
【図６】本発明の符号器及び復号器のモデルテンプレー
ト(MT)回路の回路構成を示すブロック図である。
ト(MT)回路の回路構成を示すブロック図である。
【図７】本発明の符号器及び復号器のモデルテンプレー
ト(MT)回路による２ラインテンプレート形成時の各シフ
トレジスタの内容を示す模式図である。
ト(MT)回路による２ラインテンプレート形成時の各シフ
トレジスタの内容を示す模式図である。
【図８】本発明の符号器及び復号器のモデルテンプレー
ト(MT)回路による２ラインテンプレート形成時の各シフ
トレジスタの内容を示す模式図である。
ト(MT)回路による２ラインテンプレート形成時の各シフ
トレジスタの内容を示す模式図である。
【図９】本発明の符号器及び復号器のモデルテンプレー
ト(MT)回路による２ラインテンプレート形成時の各シフ
トレジスタの内容を示す模式図である。
ト(MT)回路による２ラインテンプレート形成時の各シフ
トレジスタの内容を示す模式図である。
【図１０】本発明の符号器及び復号器のモデルテンプレ
ート(MT)回路による２ラインテンプレート形成時の各シ
フトレジスタの内容を示す模式図である。
ート(MT)回路による２ラインテンプレート形成時の各シ
フトレジスタの内容を示す模式図である。
【図１１】本発明の符号器及び復号器のモデルテンプレ
ート(MT)回路による３ラインテンプレート形成時の各シ
フトレジスタの内容を示す模式図である。
ート(MT)回路による３ラインテンプレート形成時の各シ
フトレジスタの内容を示す模式図である。
32 前ラインメモリ 33 前前ラインメモリ 41, 42, 43 シフトレジスタ 110 TPB(典型的予測ブロック) 120 AT (アダプティブテンプレートブロック) 130 MT (モデルテンプレートブロック) 回路 140 AAE(アダプティブ算術符号器) 210 AAD(アダプティブ算術復号器) 220 MT (モデルテンプレートブロック) 回路 230 TPB(典型的予測ブロック)
Claims (3)
- 【請求項１】 符号化対象画素をその画素が含まれるラ
インとその直前の所定数のラインの所定範囲の画素の状
態から予測して符号化処理する符号器において、前記所
定数のラインそれぞれの画素データを記憶するシフトレ
ジスタと、各シフトレジスタの出力データの内の少なく
とも前記所定範囲の画素数のデータを記憶するシフトレ
ジスタとを備えたことを特徴とする符号器。 - 【請求項２】 符号化対象画素をその画素が含まれるラ
インとその直前の所定数のラインの所定範囲の画素の状
態から予測した符号データを復号化処理する復号器にお
いて、前記所定数のラインそれぞれの画素データを記憶
するシフトレジスタと、各シフトレジスタの出力データ
の内の少なくとも前記所定範囲の画素数のデータを記憶
するシフトレジスタとを備えたことを特徴とする復号
器。 - 【請求項３】 請求項１の符号器と請求項２の復号器と
を備えたことを特徴とする符号・復号器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14279497A JP3622042B2 (ja) | 1997-05-30 | 1997-05-30 | 符号器，復号器及び符号・復号器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14279497A JP3622042B2 (ja) | 1997-05-30 | 1997-05-30 | 符号器，復号器及び符号・復号器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10336462A true JPH10336462A (ja) | 1998-12-18 |
| JP3622042B2 JP3622042B2 (ja) | 2005-02-23 |
Family
ID=15323777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14279497A Expired - Fee Related JP3622042B2 (ja) | 1997-05-30 | 1997-05-30 | 符号器，復号器及び符号・復号器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3622042B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7123385B2 (en) | 2000-01-31 | 2006-10-17 | Ricoh Company, Ltd. | Image processing apparatus |
| JP2007150754A (ja) * | 2005-11-28 | 2007-06-14 | Sharp Corp | 圧縮処理装置、圧縮処理装置の制御方法、圧縮処理制御プログラム、およびコンピュータ読み取り可能な記録媒体 |
| US7336386B2 (en) | 2000-01-31 | 2008-02-26 | Ricoh Company, Ltd. | Image processor including a data compression unit having a switch and image processing method thereof |
-
1997
- 1997-05-30 JP JP14279497A patent/JP3622042B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7123385B2 (en) | 2000-01-31 | 2006-10-17 | Ricoh Company, Ltd. | Image processing apparatus |
| US7336386B2 (en) | 2000-01-31 | 2008-02-26 | Ricoh Company, Ltd. | Image processor including a data compression unit having a switch and image processing method thereof |
| JP2007150754A (ja) * | 2005-11-28 | 2007-06-14 | Sharp Corp | 圧縮処理装置、圧縮処理装置の制御方法、圧縮処理制御プログラム、およびコンピュータ読み取り可能な記録媒体 |
| JP4722681B2 (ja) * | 2005-11-28 | 2011-07-13 | シャープ株式会社 | 圧縮処理装置、圧縮処理装置の制御方法、圧縮処理制御プログラム、およびコンピュータ読み取り可能な記録媒体 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3622042B2 (ja) | 2005-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1318665A2 (en) | Image processing apparatus and method, program, and storage medium | |
| US5245441A (en) | Document imaging processing method and apparatus | |
| JP2000115783A (ja) | 復号化装置及び方法 | |
| US4602383A (en) | Image data compression system | |
| JPS5816667B2 (ja) | フアクシミリ信号のインタ−ライン符号化方式 | |
| JP2924964B2 (ja) | 画像情報符号化装置、画像情報復号化装置及び画像情報符号化復号化装置 | |
| US5655032A (en) | Coding method and apparatus therefor | |
| JPH09311941A (ja) | 適応輪郭符号化方法 | |
| US6167160A (en) | Encoding and decoding methods and devices, and image processing apparatus using the same | |
| JP3622042B2 (ja) | 符号器，復号器及び符号・復号器 | |
| US6240212B1 (en) | Scan interleaving method | |
| JPH07193809A (ja) | 画像データの符号化および復号化方法 | |
| JPS6360952B2 (ja) | ||
| JP2634793B2 (ja) | カラー画像信号の符号化装置 | |
| US6282321B1 (en) | Context generation circuit and method for small screen | |
| EP0558292B1 (en) | Compression/expansion circuit | |
| JPH1127540A (ja) | 画像符号化復号化方法及びその装置 | |
| JP2615215B2 (ja) | 画像データ圧縮方式 | |
| JP2933029B2 (ja) | デジタル信号符号化／復号化回路 | |
| JPH0314380B2 (ja) | ||
| JP2624427B2 (ja) | 画像判別装置 | |
| JPH01174173A (ja) | ２値画像データの圧縮符号化方法 | |
| JPH10336460A (ja) | 符号化装置及び記録媒体 | |
| JP2002218250A (ja) | 画像符号化装置および画像符号化方法および記録媒体 | |
| JPS60236362A (ja) | 画情報の処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040716 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040727 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040913 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041026 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041108 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121203 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |