JPH10335574A - 電子回路装置 - Google Patents
電子回路装置Info
- Publication number
- JPH10335574A JPH10335574A JP15605797A JP15605797A JPH10335574A JP H10335574 A JPH10335574 A JP H10335574A JP 15605797 A JP15605797 A JP 15605797A JP 15605797 A JP15605797 A JP 15605797A JP H10335574 A JPH10335574 A JP H10335574A
- Authority
- JP
- Japan
- Prior art keywords
- sub
- module
- substrate
- circuit device
- connection terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】 ＭＣＭ基板又はＭＣＭケースの製造歩留り
を向上させる。 【解決手段】 ＭＣＭ基板１上に搭載されるマルチチッ
プモジュールＡ内に、ＩＣ２をサブ基板３に搭載したサ
ブモジュールＢを搭載する。
を向上させる。 【解決手段】 ＭＣＭ基板１上に搭載されるマルチチッ
プモジュールＡ内に、ＩＣ２をサブ基板３に搭載したサ
ブモジュールＢを搭載する。
Description
【０００１】
【発明の属する技術分野】本発明は、マルチチップモジ
ュール（以下、「ＭＣＭ」と呼ぶこともある。）からな
る電子回路装置に関するものである。
ュール（以下、「ＭＣＭ」と呼ぶこともある。）からな
る電子回路装置に関するものである。
【０００２】
【従来の技術】従来から、半導体集積回路素子（以下、
「ＩＣ」と呼ぶ。）を高密度に実装する技術として、図
１４に示すように、マルチチップモジュール基板又はマ
ルチチップモジュールケースの一部（以下では、「ＭＣ
Ｍ基板」と呼ぶ。）１の上に、複数のＩＣ２を一体化し
てマルチチップモジュールＡを構成するＭＣＭ技術が利
用されている。
「ＩＣ」と呼ぶ。）を高密度に実装する技術として、図
１４に示すように、マルチチップモジュール基板又はマ
ルチチップモジュールケースの一部（以下では、「ＭＣ
Ｍ基板」と呼ぶ。）１の上に、複数のＩＣ２を一体化し
てマルチチップモジュールＡを構成するＭＣＭ技術が利
用されている。
【０００３】
【発明が解決しようとする課題】ところが、このＭＣＭ
技術では、１枚のＭＣＭ基板１の上にすべてのＩＣ２が
直接搭載されていたので、マルチチップモジュールＡ内
に搭載するＩＣ２の数が増えると、ＩＣ２の搭載用のＭ
ＣＭ基板１の形状が大きくなり、またＭＣＭ基板に必要
となる配線数が増大し、ＭＣＭ基板の製造歩留りが悪く
なるという問題があった。
技術では、１枚のＭＣＭ基板１の上にすべてのＩＣ２が
直接搭載されていたので、マルチチップモジュールＡ内
に搭載するＩＣ２の数が増えると、ＩＣ２の搭載用のＭ
ＣＭ基板１の形状が大きくなり、またＭＣＭ基板に必要
となる配線数が増大し、ＭＣＭ基板の製造歩留りが悪く
なるという問題があった。
【０００４】本発明はこのような点に鑑みてなされたも
ので、その目的は、このＭＣＭ基板の製造歩留りを向上
させることである。
ので、その目的は、このＭＣＭ基板の製造歩留りを向上
させることである。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に第１の本発明は、ＭＣＭ基板又はＭＣＭケース上に２
以上の半導体集積回路素子等を搭載したマルチチップモ
ジュールを有する電子回路装置において、サブ基板上に
２以上の半導体集積回路素子等を搭載してなるサブモジ
ュールを、前記マルチチップモジュール内に搭載して構
成した。第２の発明は、第１の発明において、前記サブ
基板に、前記サブモジュールをサブモジュール外部と接
続するためのサブモジュール外部接続端子と、前記サブ
モジュール内に搭載される半導体集積回路素子等を前記
サブ基板に接続するためのＩＣ接続端子とを設けて構成
した。第３の発明は、第２の発明において、前記サブ基
板に、前記サブモジュール外部接続端子と前記ＩＣ接続
端子とを接続するための配線を設けて構成した。第４の
発明は、第２又は第３の発明において、前記サブ基板
に、前記ＩＣ接続端子の相互間を接続する配線を設けて
構成した。第５の発明は、第２乃至第４の発明におい
て、前記サブモジュール内の半導体集積回路素子等が、
前記ＩＣ接続端子に接続されるよう構成した。第６の発
明は、第２乃至第５の発明において、前記サブモジュー
ル内の半導体集積回路素子等が、前記サブ基板を介し
て、前記サブモジュール内の他の半導体回路素子等に接
続されるよう構成した。第７の発明は、第２乃至第６の
発明において、前記サブモジュール外部接続端子が、マ
ルチチップモジュール外部接続端子、前記サブモジュー
ル外の半導体回路素子等、あるいは他のサブモジュール
に接続されるよう構成した。第８の発明は、第２乃至第
７の発明において、前記サブモジュール内の半導体回路
素子等が、ボンディングワイヤ、ＴＡＢ用リード、リー
ドフレーム、あるいはフリップチップ用リード等の信号
伝送媒体を介して、サブ基板上のＩＣ接続端子に接続さ
れるよう構成した。第９の発明は、第２乃至第８の発明
において、前記サブモジュール内の半導体回路素子等の
相互間が、ボンディングワイヤ、ＴＡＢ用リード、リー
ドフレーム、あるいはフリップチップ用リード等の信号
伝送媒体を介して、直接的に接続されるよう構成した。
第１０の発明は、第２乃至第９の発明において、前記サ
ブモジュール外部接続端子が、ボンディングワイヤ、Ｔ
ＡＢ用リード、リードフレーム、あるいはＢＧＡ用リー
ド等の信号伝送媒体、およびＭＣＭ基板又はＭＣＭケー
ス上の信号伝送媒体を介して、前記マルチチップモジュ
ール外部接続端子、サブモジュール外の半導体集積回路
素子等、あるいは他のサブモジュールに接続されるよう
に構成した。第１１の発明は、第２乃至第１０の発明に
おいて、前記サブモジュール外部接続端子が、ボンディ
ングワイヤ、ＴＡＢ用リード、リードフレーム、あるい
はＢＧＡ用リード等の信号伝送媒体を介して、サブモジ
ュール外の半導体集積回路素子等、あるいは他のサブモ
ジュールに直接的に接続されるるように構成した。第１
２の発明は、第２乃至第１１の発明において、前記サブ
モジュール内に、別のサブモジュールを内蔵させて構成
した。
に第１の本発明は、ＭＣＭ基板又はＭＣＭケース上に２
以上の半導体集積回路素子等を搭載したマルチチップモ
ジュールを有する電子回路装置において、サブ基板上に
２以上の半導体集積回路素子等を搭載してなるサブモジ
ュールを、前記マルチチップモジュール内に搭載して構
成した。第２の発明は、第１の発明において、前記サブ
基板に、前記サブモジュールをサブモジュール外部と接
続するためのサブモジュール外部接続端子と、前記サブ
モジュール内に搭載される半導体集積回路素子等を前記
サブ基板に接続するためのＩＣ接続端子とを設けて構成
した。第３の発明は、第２の発明において、前記サブ基
板に、前記サブモジュール外部接続端子と前記ＩＣ接続
端子とを接続するための配線を設けて構成した。第４の
発明は、第２又は第３の発明において、前記サブ基板
に、前記ＩＣ接続端子の相互間を接続する配線を設けて
構成した。第５の発明は、第２乃至第４の発明におい
て、前記サブモジュール内の半導体集積回路素子等が、
前記ＩＣ接続端子に接続されるよう構成した。第６の発
明は、第２乃至第５の発明において、前記サブモジュー
ル内の半導体集積回路素子等が、前記サブ基板を介し
て、前記サブモジュール内の他の半導体回路素子等に接
続されるよう構成した。第７の発明は、第２乃至第６の
発明において、前記サブモジュール外部接続端子が、マ
ルチチップモジュール外部接続端子、前記サブモジュー
ル外の半導体回路素子等、あるいは他のサブモジュール
に接続されるよう構成した。第８の発明は、第２乃至第
７の発明において、前記サブモジュール内の半導体回路
素子等が、ボンディングワイヤ、ＴＡＢ用リード、リー
ドフレーム、あるいはフリップチップ用リード等の信号
伝送媒体を介して、サブ基板上のＩＣ接続端子に接続さ
れるよう構成した。第９の発明は、第２乃至第８の発明
において、前記サブモジュール内の半導体回路素子等の
相互間が、ボンディングワイヤ、ＴＡＢ用リード、リー
ドフレーム、あるいはフリップチップ用リード等の信号
伝送媒体を介して、直接的に接続されるよう構成した。
第１０の発明は、第２乃至第９の発明において、前記サ
ブモジュール外部接続端子が、ボンディングワイヤ、Ｔ
ＡＢ用リード、リードフレーム、あるいはＢＧＡ用リー
ド等の信号伝送媒体、およびＭＣＭ基板又はＭＣＭケー
ス上の信号伝送媒体を介して、前記マルチチップモジュ
ール外部接続端子、サブモジュール外の半導体集積回路
素子等、あるいは他のサブモジュールに接続されるよう
に構成した。第１１の発明は、第２乃至第１０の発明に
おいて、前記サブモジュール外部接続端子が、ボンディ
ングワイヤ、ＴＡＢ用リード、リードフレーム、あるい
はＢＧＡ用リード等の信号伝送媒体を介して、サブモジ
ュール外の半導体集積回路素子等、あるいは他のサブモ
ジュールに直接的に接続されるるように構成した。第１
２の発明は、第２乃至第１１の発明において、前記サブ
モジュール内に、別のサブモジュールを内蔵させて構成
した。
【０００６】
［第１の実施の形態］図１は本発明の第１の実施の形態
の電子回路装置の説明図で、（ａ）は平面図、（ｂ）は
正面図である。図１において、前記した図１４で説明し
たものと同一のものには同一の符号を付している。ここ
では、ＭＣＭ基板１の上に、ＩＣ２の外にサブ基板３を
搭載して、このサブ基板３上に別のＩＣ２を搭載するこ
とにより、このサブ基板３の部分にサブモジュールＢを
構成している。
の電子回路装置の説明図で、（ａ）は平面図、（ｂ）は
正面図である。図１において、前記した図１４で説明し
たものと同一のものには同一の符号を付している。ここ
では、ＭＣＭ基板１の上に、ＩＣ２の外にサブ基板３を
搭載して、このサブ基板３上に別のＩＣ２を搭載するこ
とにより、このサブ基板３の部分にサブモジュールＢを
構成している。
【０００７】このように構成することにより、従来ＭＣ
Ｍ基板１上に必ず必要であった配線の一部をサブ基板３
上に移動させることができるため、ＭＣＭ基板１の配線
数が減少し、そのＭＣＭ基板１の製造歩留りが向上す
る。
Ｍ基板１上に必ず必要であった配線の一部をサブ基板３
上に移動させることができるため、ＭＣＭ基板１の配線
数が減少し、そのＭＣＭ基板１の製造歩留りが向上す
る。
【０００８】図２はその第１の応用例を示す図である。
ここでは、サブ基板３上に、サブモジュールＢと外部と
の接続を行うためのサブモジュール外部接続端子４、サ
ブ基板３上のＩＣ２とサブ基板３を接続するためのＩＣ
接続端子５を形成している。このように端子４、５を設
けることにより、その間をサブ基板３上の配線６で接続
して、サブ基板３上の各ＩＣ２をサブモジュールＢの外
部と接続することが可能となる。
ここでは、サブ基板３上に、サブモジュールＢと外部と
の接続を行うためのサブモジュール外部接続端子４、サ
ブ基板３上のＩＣ２とサブ基板３を接続するためのＩＣ
接続端子５を形成している。このように端子４、５を設
けることにより、その間をサブ基板３上の配線６で接続
して、サブ基板３上の各ＩＣ２をサブモジュールＢの外
部と接続することが可能となる。
【０００９】図３は第２の応用例を示す図である。ここ
では、サブ基板３上において、ＩＣ接続端子５の一部の
相互間を、サブ基板３上の配線７で接続することによ
り、サブ基板３上の複数のＩＣ２を直接接続している。
この構成により、サブ基板３上のＩＣ２の間を短距離で
接続することができるばかりか、ＩＣ接続端子５のすべ
てをサブモジュール外部接続端子４に接続する必要はな
くなる。
では、サブ基板３上において、ＩＣ接続端子５の一部の
相互間を、サブ基板３上の配線７で接続することによ
り、サブ基板３上の複数のＩＣ２を直接接続している。
この構成により、サブ基板３上のＩＣ２の間を短距離で
接続することができるばかりか、ＩＣ接続端子５のすべ
てをサブモジュール外部接続端子４に接続する必要はな
くなる。
【００１０】図４は第３の応用例を示す図である。ここ
では、サブモジュール外部接続端子４をＭＣＭ外部接続
端子８（符号のみ示す。）に接続すると共に、サブモジ
ュールＢの外のＩＣ２にも接続している。このような構
成により、サブモジュール内のＩＣ２はマルチチップモ
ジュールＡの外部のＩＣや、マルチチップモジュールＡ
の内部で且つサブモジュールＢの外部のＩＣ２とも接続
することができる。
では、サブモジュール外部接続端子４をＭＣＭ外部接続
端子８（符号のみ示す。）に接続すると共に、サブモジ
ュールＢの外のＩＣ２にも接続している。このような構
成により、サブモジュール内のＩＣ２はマルチチップモ
ジュールＡの外部のＩＣや、マルチチップモジュールＡ
の内部で且つサブモジュールＢの外部のＩＣ２とも接続
することができる。
【００１１】図５は第４の応用例を示す図である。ここ
では、図４に示した接続構成の装置において、サブモジ
ュールＢの内部の各ＩＣ２とサブ基板３上のＩＣ接続端
子５の間、サブモジュール外部接続端子４とＭＣＭ基板
１の間、サブモジュールＢの外部のＩＣ２とＭＣＭ基板
１の間を、各々ボンディングワイヤ、ＴＡＢ（TapeAuto
mated Bonding ）用リード、あるいはリードフレーム等
（以下では、「ボンデンィングワイヤ」と呼ぶ。）９で
接続したものである。これにより図４に示した接続を実
現できる。
では、図４に示した接続構成の装置において、サブモジ
ュールＢの内部の各ＩＣ２とサブ基板３上のＩＣ接続端
子５の間、サブモジュール外部接続端子４とＭＣＭ基板
１の間、サブモジュールＢの外部のＩＣ２とＭＣＭ基板
１の間を、各々ボンディングワイヤ、ＴＡＢ（TapeAuto
mated Bonding ）用リード、あるいはリードフレーム等
（以下では、「ボンデンィングワイヤ」と呼ぶ。）９で
接続したものである。これにより図４に示した接続を実
現できる。
【００１２】図６は第５の応用例を示す図である。ここ
では、サブモジュールＢ内の各ＩＣ２とサブ基板３上の
ＩＣ接続端子５’の間を、フリップチップ用リード（球
状半田等）１０で接続し、サブモジュール外部接続端子
４とＭＣＭ基板１の間や、ＭＣＭ基板１とそのＭＣＭ基
板１上のＩＣ２との間をボンディングワイヤ９で接続し
ている。この構成では、サブ基板３上のＩＣ接続端子
５’がＩＣの直下に配置されるが、図４に示した接続を
実現できる。
では、サブモジュールＢ内の各ＩＣ２とサブ基板３上の
ＩＣ接続端子５’の間を、フリップチップ用リード（球
状半田等）１０で接続し、サブモジュール外部接続端子
４とＭＣＭ基板１の間や、ＭＣＭ基板１とそのＭＣＭ基
板１上のＩＣ２との間をボンディングワイヤ９で接続し
ている。この構成では、サブ基板３上のＩＣ接続端子
５’がＩＣの直下に配置されるが、図４に示した接続を
実現できる。
【００１３】図７は第６の応用例を示す図である。ここ
では、サブモジュールＢ内の各ＩＣ２とサブ基板３上の
ＩＣ接続端子５の間、サブモジール外部接続端子４とＭ
ＣＭ基板１の間、およびサブモジュールＢの外部のＩＣ
２とＭＣＭ基板１の間を、ボンディングワイヤ９で接続
し、さらにサブモジュールＢ内の個々のＩＣ２の相互間
もボンディングワイヤ９で接続している。この構成でも
図４に示した接続を実現できる。
では、サブモジュールＢ内の各ＩＣ２とサブ基板３上の
ＩＣ接続端子５の間、サブモジール外部接続端子４とＭ
ＣＭ基板１の間、およびサブモジュールＢの外部のＩＣ
２とＭＣＭ基板１の間を、ボンディングワイヤ９で接続
し、さらにサブモジュールＢ内の個々のＩＣ２の相互間
もボンディングワイヤ９で接続している。この構成でも
図４に示した接続を実現できる。
【００１４】図８は第７の応用例を示す図である。ここ
では、サブモジュールＢの内部のＩＣ２とサブ基板３上
のＩＣ接続端子５の間、サブモジュールＢの外部のＩＣ
２とＭＣＭ基板１の間をボンディングワイヤ９で接続す
ると共に、サブモジュール外部接続端子４’とＭＣＭ基
板１の間を、ＢＧＡ（Ball Grid Array ）型リード（球
状半田等）１１で接続している。この構成では、サブ基
板３の裏面にサブモジュール外部接続端子５’が接続さ
れる。この構成でも図４に示した接続を実現することが
できる。
では、サブモジュールＢの内部のＩＣ２とサブ基板３上
のＩＣ接続端子５の間、サブモジュールＢの外部のＩＣ
２とＭＣＭ基板１の間をボンディングワイヤ９で接続す
ると共に、サブモジュール外部接続端子４’とＭＣＭ基
板１の間を、ＢＧＡ（Ball Grid Array ）型リード（球
状半田等）１１で接続している。この構成では、サブ基
板３の裏面にサブモジュール外部接続端子５’が接続さ
れる。この構成でも図４に示した接続を実現することが
できる。
【００１５】［第２の実施の形態］図９は第２の実施の
形態の電子回路装置を示す図である。ここでは、マルチ
チップモジュールＡに２個のサブモジュールＢ１、Ｂ２
が搭載されている。各サブモジュールＢ１、Ｂ２のサブ
モジュール外部接続端子４の相互間を接続することによ
り、サブモジュールＢ１内のＩＣ２を他のサブモジュー
ルＢ２内のＩＣ２と接続することができる。
形態の電子回路装置を示す図である。ここでは、マルチ
チップモジュールＡに２個のサブモジュールＢ１、Ｂ２
が搭載されている。各サブモジュールＢ１、Ｂ２のサブ
モジュール外部接続端子４の相互間を接続することによ
り、サブモジュールＢ１内のＩＣ２を他のサブモジュー
ルＢ２内のＩＣ２と接続することができる。
【００１６】この構成では、第１の実施の形態と同様
に、ＭＣＭ基板１上に必要な配線数が減少し、その歩留
りが向上する。
に、ＭＣＭ基板１上に必要な配線数が減少し、その歩留
りが向上する。
【００１７】図１０はその第１の応用例である。ここで
は、各サブモジュールＢ１、Ｂ２内の各ＩＣ２とサブ基
板３上のＩＣ接続端子５の間、および各サブモジュール
Ｂ１、Ｂ２のサブモジュール外部接続端子４とＭＣＭ基
板１の間を、ボンディングワイヤ９で接続している。こ
れにより、図９の接続を実現できる。
は、各サブモジュールＢ１、Ｂ２内の各ＩＣ２とサブ基
板３上のＩＣ接続端子５の間、および各サブモジュール
Ｂ１、Ｂ２のサブモジュール外部接続端子４とＭＣＭ基
板１の間を、ボンディングワイヤ９で接続している。こ
れにより、図９の接続を実現できる。
【００１８】図１１は第２の応用例である。ここでは、
各サブモジュールＢ１、Ｂ２内の各ＩＣ２とサブ基板３
上のＩＣ接続端子５の間、および各サブモジュールＢ
１、Ｂ２のサブモジュール外部接続端子４とＭＣＭ基板
１の間を、ボンディングワイヤ９で接続している外に、
各サブモジュールＢ１、Ｂ２のサブ基板３のサブモジュ
ール外部接続端子４の相互間を直接ボンディングワイヤ
９で接続している。この構成でも図９の接続を実現でき
る。
各サブモジュールＢ１、Ｂ２内の各ＩＣ２とサブ基板３
上のＩＣ接続端子５の間、および各サブモジュールＢ
１、Ｂ２のサブモジュール外部接続端子４とＭＣＭ基板
１の間を、ボンディングワイヤ９で接続している外に、
各サブモジュールＢ１、Ｂ２のサブ基板３のサブモジュ
ール外部接続端子４の相互間を直接ボンディングワイヤ
９で接続している。この構成でも図９の接続を実現でき
る。
【００１９】［第３の実施の形態］図１２は第３の実施
の形態の電子回路装置を示す図である。ここでは、サブ
モジュールＢ内の各ＩＣ２とサブ基板３上のＩＣ接続端
子５の間、およびそのザブ基板３上のサブモジュール外
部接続端子４とＭＣＭ基板１の間を、ボンディングワイ
ヤ９で接続している外に、サブモジュールＢ内に第２サ
ブモジュールＣを内蔵し、この第２サブモジュールＣ内
の各ＩＣ２と第２サブ基板１２上のＩＣ接続端子５の間
をボンディングワイヤ９で接続し、さらにこの第２サブ
基板１２のサブモジュール外部接続端子４’とサブモジ
ュールＢ内のサブ基板３との間をＢＧＡ型リード１１で
接続している。この構成では、第２サブモジュールＣの
外部接続端子４’が第２サブ基板１２の裏面に形成され
るが、この構成でも図９の接続を実現することができ
る。
の形態の電子回路装置を示す図である。ここでは、サブ
モジュールＢ内の各ＩＣ２とサブ基板３上のＩＣ接続端
子５の間、およびそのザブ基板３上のサブモジュール外
部接続端子４とＭＣＭ基板１の間を、ボンディングワイ
ヤ９で接続している外に、サブモジュールＢ内に第２サ
ブモジュールＣを内蔵し、この第２サブモジュールＣ内
の各ＩＣ２と第２サブ基板１２上のＩＣ接続端子５の間
をボンディングワイヤ９で接続し、さらにこの第２サブ
基板１２のサブモジュール外部接続端子４’とサブモジ
ュールＢ内のサブ基板３との間をＢＧＡ型リード１１で
接続している。この構成では、第２サブモジュールＣの
外部接続端子４’が第２サブ基板１２の裏面に形成され
るが、この構成でも図９の接続を実現することができ
る。
【００２０】［第４の実施の形態］図１３は第４の実施
の形態の電子回路装置を示す図である。ここでは、サブ
モジュールＢ内のＩＣ２とサブ基板３上のＩＣ接続端子
５’の間をフリップチップ用リード１０で接続し、サブ
モジュール外部接続端子４とＭＣＭ基板１の間、および
サブモジュールＢ外のＩＣ２とＭＣＭ基板１との間をボ
ンディングワイヤ９で接続する外、サブモジュールＢ内
のＩＣ２の上に別のＩＣ２’を搭載し、そのＩＣ２’と
サブモジュールＢ内のＩＣとの間をフリップチップ用リ
ード１０で接続している。
の形態の電子回路装置を示す図である。ここでは、サブ
モジュールＢ内のＩＣ２とサブ基板３上のＩＣ接続端子
５’の間をフリップチップ用リード１０で接続し、サブ
モジュール外部接続端子４とＭＣＭ基板１の間、および
サブモジュールＢ外のＩＣ２とＭＣＭ基板１との間をボ
ンディングワイヤ９で接続する外、サブモジュールＢ内
のＩＣ２の上に別のＩＣ２’を搭載し、そのＩＣ２’と
サブモジュールＢ内のＩＣとの間をフリップチップ用リ
ード１０で接続している。
【００２１】この構成では、２つのＩＣによりサブモジ
ュールＢ内に別のサブモジュール（第２サブモジュール
Ｄ）が構成されている。サブ基板３上のＩＣ接続端子
５’はＩＣ２の直下に配置され、そのＩＣ２上のＩＣ接
続端子５”はＩＣ２’の直下に配置されるが、図１に示
した接続を実現できる。
ュールＢ内に別のサブモジュール（第２サブモジュール
Ｄ）が構成されている。サブ基板３上のＩＣ接続端子
５’はＩＣ２の直下に配置され、そのＩＣ２上のＩＣ接
続端子５”はＩＣ２’の直下に配置されるが、図１に示
した接続を実現できる。
【００２２】［その他の実施の形態］本発明は以上説明
した実施の形態に限られるものではなく、例えば次のよ
うな形態も実現できる。（１）マルチチップモジュール
内に３個以上のサブモジュールを搭載すること、（２）
サブモジュール内にＩＣを３個以上搭載すること、
（３）マルチチップモジュール内に複数のサブモジュー
ルを搭載すると共にＩＣを搭載すること、（４）マルチ
チップモジュール内にサブモジュールを搭載すると共に
複数のＩＣを搭載すること、（５）サブモジュール内に
別のサブモジュール（第２サブモジュール）を搭載する
こと、（６）ＩＣは半導体集積回路素子に限られるもの
ではなく、ハイブリッドＩＣ、小型実装基板等を用いた
小型モジュールとすること、等である。また、これら以
外にも本発明の概念に基づき様々な構成を実現できる。
した実施の形態に限られるものではなく、例えば次のよ
うな形態も実現できる。（１）マルチチップモジュール
内に３個以上のサブモジュールを搭載すること、（２）
サブモジュール内にＩＣを３個以上搭載すること、
（３）マルチチップモジュール内に複数のサブモジュー
ルを搭載すると共にＩＣを搭載すること、（４）マルチ
チップモジュール内にサブモジュールを搭載すると共に
複数のＩＣを搭載すること、（５）サブモジュール内に
別のサブモジュール（第２サブモジュール）を搭載する
こと、（６）ＩＣは半導体集積回路素子に限られるもの
ではなく、ハイブリッドＩＣ、小型実装基板等を用いた
小型モジュールとすること、等である。また、これら以
外にも本発明の概念に基づき様々な構成を実現できる。
【００２３】
【発明の効果】以上のように本発明によれば、マルチチ
ップモジュール内部にサブモジュールを搭載するので、
ＭＣＭ基板やＭＣＭケース等の製造歩留りを向上させる
ことができる。
ップモジュール内部にサブモジュールを搭載するので、
ＭＣＭ基板やＭＣＭケース等の製造歩留りを向上させる
ことができる。
【図１】 本発明の第１の実施の形態のマルチチップモ
ジュールの構成を示す図で、（ａ）は平面図、（ｂ）は
正面図である。
ジュールの構成を示す図で、（ａ）は平面図、（ｂ）は
正面図である。
【図２】 第１の実施の形態の第１の応用例を示すマル
チチップモジュールの平面図である。
チチップモジュールの平面図である。
【図３】 第１の実施の形態の第２の応用例を示すマル
チチップモジュールの平面図である。
チチップモジュールの平面図である。
【図４】 第１の実施の形態の第３の応用例を示すマル
チチップモジュールの平面図である。
チチップモジュールの平面図である。
【図５】 第１の実施の形態の第４の応用例を示すマル
チチップモジュールの構成を示す図で、（ａ）は平面
図、（ｂ）は正面図である。
チチップモジュールの構成を示す図で、（ａ）は平面
図、（ｂ）は正面図である。
【図６】 第１の実施の形態の第５の応用例を示すマル
チチップモジュールの構成を示す図で、（ａ）は平面
図、（ｂ）は正面図である。
チチップモジュールの構成を示す図で、（ａ）は平面
図、（ｂ）は正面図である。
【図７】 第１の実施の形態の第６の応用例を示すマル
チチップモジュールの構成を示す図で、（ａ）は平面
図、（ｂ）は正面図である。
チチップモジュールの構成を示す図で、（ａ）は平面
図、（ｂ）は正面図である。
【図８】 第１の実施の形態の第７の応用例を示すマル
チチップモジュールの構成を示す図で、（ａ）は平面
図、（ｂ）は正面図である。
チチップモジュールの構成を示す図で、（ａ）は平面
図、（ｂ）は正面図である。
【図９】 本発明の第２の実施の形態のマルチチップモ
ジュールの構成を示す図で、（ａ）は平面図、（ｂ）は
正面図である。
ジュールの構成を示す図で、（ａ）は平面図、（ｂ）は
正面図である。
【図１０】 第２の実施の形態の第１の応用例を示すマ
ルチチップモジュールの構成を示す図で、（ａ）は平面
図、（ｂ）は正面図である。
ルチチップモジュールの構成を示す図で、（ａ）は平面
図、（ｂ）は正面図である。
【図１１】 第２の実施の形態の第２の応用例を示すマ
ルチチップモジュールの構成を示す図で、（ａ）は平面
図、（ｂ）は正面図である。
ルチチップモジュールの構成を示す図で、（ａ）は平面
図、（ｂ）は正面図である。
【図１２】 本発明の第３の実施の形態のマルチチップ
モジュールの構成を示す図で、（ａ）は平面図、（ｂ）
は正面図である。
モジュールの構成を示す図で、（ａ）は平面図、（ｂ）
は正面図である。
【図１３】 本発明の第４の実施の形態のマルチチップ
モジュールの構成を示す図で、（ａ）は平面図、（ｂ）
は正面図である。
モジュールの構成を示す図で、（ａ）は平面図、（ｂ）
は正面図である。
【図１４】 従来のマルチチップモジュールの構成を示
す平面図である。
す平面図である。
Ａ：マルチチップモジュール、Ｂ：サブモジュール、
Ｃ、Ｄ：第２サブモジュール １：ＭＣＭ基板、２、２’：ＩＣ、３：サブ基板、４、
４’：サブモジュール外部接続端子、５、５’：ＩＣ接
続端子、６：サブ基板内配線、７：サブ基板内配線、
８：ＭＣＭ外部接続端子、９：ボンディングワイヤ等、
１０：フリップチップ用リード、１１：ＢＧＡ型リー
ド、１２：第２サブ基板。
Ｃ、Ｄ：第２サブモジュール １：ＭＣＭ基板、２、２’：ＩＣ、３：サブ基板、４、
４’：サブモジュール外部接続端子、５、５’：ＩＣ接
続端子、６：サブ基板内配線、７：サブ基板内配線、
８：ＭＣＭ外部接続端子、９：ボンディングワイヤ等、
１０：フリップチップ用リード、１１：ＢＧＡ型リー
ド、１２：第２サブ基板。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 原田 昭男 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内
Claims (12)
- 【請求項１】ＭＣＭ基板又はＭＣＭケース上に２以上の
半導体集積回路素子等を搭載したマルチチップモジュー
ルを有する電子回路装置において、 サブ基板上に２以上の半導体集積回路素子等を搭載して
なるサブモジュールを、前記マルチチップモジュール内
に搭載したことを特徴とする電子回路装置。 - 【請求項２】前記サブ基板に、前記サブモジュールをサ
ブモジュール外部と接続するためのサブモジュール外部
接続端子と、前記サブモジュール内に搭載される半導体
集積回路素子等を前記サブ基板に接続するためのＩＣ接
続端子とを設けたことを特徴とする請求項１に記載の電
子回路装置。 - 【請求項３】前記サブ基板に、前記サブモジュール外部
接続端子と前記ＩＣ接続端子とを接続するための配線を
設けたことを特徴とする請求項２に記載の電子回路装
置。 - 【請求項４】前記サブ基板に、前記ＩＣ接続端子の相互
間を接続する配線を設けたことを特徴とする請求項２又
は３に記載の電子回路装置。 - 【請求項５】前記サブモジュール内の半導体集積回路素
子等が、前記ＩＣ接続端子に接続されることを特徴とす
る請求項２乃至４に記載の電子回路装置。 - 【請求項６】前記サブモジュール内の半導体集積回路素
子等が、前記サブ基板を介して、前記サブモジュール内
の他の半導体回路素子等に接続されることを特徴とする
請求項２乃至５に記載の電子回路装置。 - 【請求項７】前記サブモジュール外部接続端子が、マル
チチップモジュール外部接続端子、前記サブモジュール
外の半導体回路素子等、あるいは他のサブモジュールに
接続されることを特徴とする請求２乃至６に記載の電子
回路装置。 - 【請求項８】前記サブモジュール内の半導体回路素子等
が、ボンディングワイヤ、ＴＡＢ用リード、リードフレ
ーム、あるいはフリップチップ用リード等の信号伝送媒
体を介して、サブ基板上のＩＣ接続端子に接続されるこ
とを特徴とする請求項２乃至７に記載の電子回路装置。 - 【請求項９】前記サブモジュール内の半導体回路素子等
の相互間が、ボンディングワイヤ、ＴＡＢ用リード、リ
ードフレーム、あるいはフリップチップ用リード等の信
号伝送媒体を介して、直接的に接続されることを特徴と
する請求項２乃至７に記載の電子回路装置。 - 【請求項１０】前記サブモジュール外部接続端子が、ボ
ンディングワイヤ、ＴＡＢ用リード、リードフレーム、
あるいはＢＧＡ用リード等の信号伝送媒体、およびＭＣ
Ｍ基板又はＭＣＭケース上の信号伝送媒体を介して、前
記マルチチップモジュール外部接続端子、サブモジュー
ル外の半導体集積回路素子等、あるいは他のサブモジュ
ールに接続されることを特徴とする請求項２乃至乃至９
に記載の電子回路装置。 - 【請求項１１】前記サブモジュール外部接続端子が、ボ
ンディングワイヤ、ＴＡＢ用リード、リードフレーム、
あるいはＢＧＡ用リード等の信号伝送媒体を介して、サ
ブモジュール外の半導体集積回路素子等、あるいは他の
サブモジュールに直接的に接続されることを特徴とする
請求項２乃至乃至９に記載の電子回路装置。 - 【請求項１２】前記サブモジュール内に、別のサブモジ
ュールを内蔵させたことを特徴とする請求項１乃至１１
に記載の電子回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15605797A JPH10335574A (ja) | 1997-05-30 | 1997-05-30 | 電子回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15605797A JPH10335574A (ja) | 1997-05-30 | 1997-05-30 | 電子回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10335574A true JPH10335574A (ja) | 1998-12-18 |
Family
ID=15619368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15605797A Pending JPH10335574A (ja) | 1997-05-30 | 1997-05-30 | 電子回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10335574A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005038917A1 (ja) * | 2003-10-20 | 2005-04-28 | Genusion Inc. | 半導体装置のパッケージ構造およびパッケージ化方法 |
| WO2006011477A1 (ja) * | 2004-07-26 | 2006-02-02 | System Fabrication Technologies, Inc. | 半導体装置 |
-
1997
- 1997-05-30 JP JP15605797A patent/JPH10335574A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005038917A1 (ja) * | 2003-10-20 | 2005-04-28 | Genusion Inc. | 半導体装置のパッケージ構造およびパッケージ化方法 |
| US7723835B2 (en) | 2003-10-20 | 2010-05-25 | Genusion, Inc. | Semiconductor device package structure |
| WO2006011477A1 (ja) * | 2004-07-26 | 2006-02-02 | System Fabrication Technologies, Inc. | 半導体装置 |
| JP2006066898A (ja) * | 2004-07-26 | 2006-03-09 | System Fabrication Technologies Inc | 半導体装置 |
| US7683492B2 (en) | 2004-07-26 | 2010-03-23 | System Fabrication Technologies, Inc. | Semiconductor device |
| KR101157292B1 (ko) * | 2004-07-26 | 2012-06-15 | 램버스 인코포레이티드 | 반도체 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6531338B2 (en) | Method of manufacturing a semiconductor structure having stacked semiconductor devices | |
| KR100608608B1 (ko) | 혼합형 본딩패드 구조를 갖는 반도체 칩 패키지 및 그제조방법 | |
| US5817530A (en) | Use of conductive lines on the back side of wafers and dice for semiconductor interconnects | |
| US8885356B2 (en) | Enhanced stacked microelectronic assemblies with central contacts and improved ground or power distribution | |
| US7763964B2 (en) | Semiconductor device and semiconductor module using the same | |
| US7193320B2 (en) | Semiconductor device having a heat spreader exposed from a seal resin | |
| US8941999B2 (en) | Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics | |
| JP4149289B2 (ja) | 半導体装置 | |
| US6166443A (en) | Semiconductor device with reduced thickness | |
| US6294838B1 (en) | Multi-chip stacked package | |
| KR20080015031A (ko) | 로직 및 메모리 집적 회로의 패키징 방법, 패키징된 집적회로 및 시스템 | |
| KR20020061812A (ko) | 볼 그리드 어레이형 멀티 칩 패키지와 적층 패키지 | |
| US20070130554A1 (en) | Integrated Circuit With Dual Electrical Attachment Pad Configuration | |
| JP2001156251A (ja) | 半導体装置 | |
| KR100715316B1 (ko) | 유연성 회로 기판을 이용하는 반도체 칩 패키지 실장 구조 | |
| JPH10335574A (ja) | 電子回路装置 | |
| JPH04290258A (ja) | マルチチップモジュール | |
| JP4503611B2 (ja) | 半導体装置及びその製造方法 | |
| KR20050027384A (ko) | 재배선 패드를 갖는 칩 사이즈 패키지 및 그 적층체 | |
| JP2003133510A (ja) | 積層型半導体装置 | |
| JPH0969587A (ja) | Ｂｇａ型半導体装置及びｂｇａモジュール | |
| KR0155438B1 (ko) | 멀티칩 모듈 및 그의 제조방법 | |
| JPH0529538A (ja) | 半導体モジユール構造 | |
| JPH06260530A (ja) | 半導体集積回路装置 | |
| JP2000133766A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030624 |