JPH10335533A - 増強型ソルダーボール排列構造装置 - Google Patents
増強型ソルダーボール排列構造装置Info
- Publication number
- JPH10335533A JPH10335533A JP9149896A JP14989697A JPH10335533A JP H10335533 A JPH10335533 A JP H10335533A JP 9149896 A JP9149896 A JP 9149896A JP 14989697 A JP14989697 A JP 14989697A JP H10335533 A JPH10335533 A JP H10335533A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- connecting device
- printed wiring
- ball grid
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
- H05K3/3426—Leaded components characterised by the leads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】 増強型ソルダーボール排列構造装置の提供。
【解決手段】 ＢＧＡ構造装置の排列方式に対して、Ｉ
Ｃパッケージ体辺縁とダイ下方の受応力の比較的脆弱な
ところに高融点ソルダーボールを支承用のソルダーボー
ルとして設けることでプリント配線板の応力支承を強化
し、並びに異なる融点のソルダーボールを組み合わせて
運用後に、低融点ソルダーボールをアニーリング後に砂
時計状として、ソルダーボールの熱疲労寿命を向上する
ようにした。
Ｃパッケージ体辺縁とダイ下方の受応力の比較的脆弱な
ところに高融点ソルダーボールを支承用のソルダーボー
ルとして設けることでプリント配線板の応力支承を強化
し、並びに異なる融点のソルダーボールを組み合わせて
運用後に、低融点ソルダーボールをアニーリング後に砂
時計状として、ソルダーボールの熱疲労寿命を向上する
ようにした。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は一種の増強型ソルダ
ーボール排列構造装置に関する。該装置は、ＩＣパッケ
ージ体の受応力の比較的弱い部分、即ちその辺縁とダイ
下方に、高融点ソルダーボール（Ｈｉｇｈ ｍｅｌｔｉ
ｎｇ−ｐｏｉｎｔ ｓｏｌｄｅｒ ｂａｌｌ）を設けて
スペーサボール（Ｓｐａｃｅｒ ｂａｌｌ）となし、そ
れによりプリント配線板の応力支承を強化し、同時にソ
ルダーボール連接部分に形成される短絡を防止するよう
にしたもので、異なる融点のソルダーボールを組み合わ
せて運用することで、低温融点ソルダーボールがアニー
リングされて最良の砂時計状とされ、それによりソルダ
ーボールの熱疲労応力（Ｔｈｅｒｍａｌ ｆａｔｉｇｕ
ｅ ｓｔｒｅｓｓ）を減少して、ボールグリッドアレイ
（ＢＧＡ）パッケージ技術の直面する信頼度の問題を改
善することができるものとされている。
ーボール排列構造装置に関する。該装置は、ＩＣパッケ
ージ体の受応力の比較的弱い部分、即ちその辺縁とダイ
下方に、高融点ソルダーボール（Ｈｉｇｈ ｍｅｌｔｉ
ｎｇ−ｐｏｉｎｔ ｓｏｌｄｅｒ ｂａｌｌ）を設けて
スペーサボール（Ｓｐａｃｅｒ ｂａｌｌ）となし、そ
れによりプリント配線板の応力支承を強化し、同時にソ
ルダーボール連接部分に形成される短絡を防止するよう
にしたもので、異なる融点のソルダーボールを組み合わ
せて運用することで、低温融点ソルダーボールがアニー
リングされて最良の砂時計状とされ、それによりソルダ
ーボールの熱疲労応力（Ｔｈｅｒｍａｌ ｆａｔｉｇｕ
ｅ ｓｔｒｅｓｓ）を減少して、ボールグリッドアレイ
（ＢＧＡ）パッケージ技術の直面する信頼度の問題を改
善することができるものとされている。
【０００２】
【従来の技術】科学技術の進歩に伴い、電子デバイスの
パッケージング技術も不断に向上しており、一方、集積
回路の需要も高密度、多機能、高伝送速度の形態が要求
される傾向にある。ゆえに良好な放熱性を有する集積回
路の要求も発生し、このため、パッケージ技術も早期の
金属製のリードから今日の大量にソルダーボールを使用
したパッケージ方式に変化してきており、それにより集
積回路に対する要求に応えている。
パッケージング技術も不断に向上しており、一方、集積
回路の需要も高密度、多機能、高伝送速度の形態が要求
される傾向にある。ゆえに良好な放熱性を有する集積回
路の要求も発生し、このため、パッケージ技術も早期の
金属製のリードから今日の大量にソルダーボールを使用
したパッケージ方式に変化してきており、それにより集
積回路に対する要求に応えている。
【０００３】一種の新規で広く使用されているソルダー
ボールパッケージ方法はボールグリッドアレイとされ、
それは有効にＩＣの応用面積を増加でき、また製造コス
トを低くする要求にも符合する。ゆえにＩＣパッケージ
技術の旗手とされている。しかし、良好な放熱性以外
に、歩留りと製品品質もまた相当に重要な課題であり、
一つの相関性の極めて高い問題は、パッケージ技術の信
頼性と熱疲労寿命である。一つのパッケージを完成した
ＩＣは多くの異なる材料が組み合わされており、異なる
材質間にその材質の熱膨張係数の不調和により、ソルダ
リング時に程度の異なる構造応力を発生した。例えば、
ダイの基板への接合、封止用樹脂の基板との接合、基板
の放熱金属板への接合、及びＩＣパッケージ体全体のプ
リント配線板への接合の状況において、いずれも熱量の
増加に伴い熱応力を形成する可能性があり、特には連接
の端点に剪断応力が形成されることでクラックや弯曲を
発生する場合があり、ＩＣパッケージの信頼度に厳重な
影響を与えることとなった。
ボールパッケージ方法はボールグリッドアレイとされ、
それは有効にＩＣの応用面積を増加でき、また製造コス
トを低くする要求にも符合する。ゆえにＩＣパッケージ
技術の旗手とされている。しかし、良好な放熱性以外
に、歩留りと製品品質もまた相当に重要な課題であり、
一つの相関性の極めて高い問題は、パッケージ技術の信
頼性と熱疲労寿命である。一つのパッケージを完成した
ＩＣは多くの異なる材料が組み合わされており、異なる
材質間にその材質の熱膨張係数の不調和により、ソルダ
リング時に程度の異なる構造応力を発生した。例えば、
ダイの基板への接合、封止用樹脂の基板との接合、基板
の放熱金属板への接合、及びＩＣパッケージ体全体のプ
リント配線板への接合の状況において、いずれも熱量の
増加に伴い熱応力を形成する可能性があり、特には連接
の端点に剪断応力が形成されることでクラックや弯曲を
発生する場合があり、ＩＣパッケージの信頼度に厳重な
影響を与えることとなった。
【０００４】ソルダーボール構造の応力に対する影響と
ソルダーボール形状、スペーサの設計、及びソルダーボ
ール表面の接着位置の関係は密接である。一般的には、
比較的高い或いは比較的細長いソルダーボールはその応
力集中度が比較的小さく且つ疲労寿命も比較的良好であ
る。比較的良好なスペーサ形状は連接するソルダーボー
ルを最良の形状となすことができる。且つＩＣパッケー
ジ体辺縁と封止されたダイ下方にはソルダーボールを置
かないことが望ましく、なぜならこの部分の受応力は比
較的脆弱で、且つダイ区の熱勾配は比較的大きいためで
ある。
ソルダーボール形状、スペーサの設計、及びソルダーボ
ール表面の接着位置の関係は密接である。一般的には、
比較的高い或いは比較的細長いソルダーボールはその応
力集中度が比較的小さく且つ疲労寿命も比較的良好であ
る。比較的良好なスペーサ形状は連接するソルダーボー
ルを最良の形状となすことができる。且つＩＣパッケー
ジ体辺縁と封止されたダイ下方にはソルダーボールを置
かないことが望ましく、なぜならこの部分の受応力は比
較的脆弱で、且つダイ区の熱勾配は比較的大きいためで
ある。
【０００５】周知の技術では、ソルダーボールの連結構
造とスペーサの形状の改善が多くなされており、例えば
Ｂｅｈｕｎ等によるアメリカ合衆国特許第５，１４７，
０８４号の「連結構造とテスト構造（Ｉｎｔｅｒｃｏｎ
ｎｅｃｔｉｏｎ Ｓｔｒｕｃｔｕｒｅ ａｎｄ Ｔｅｓ
ｔ Ｍｅｔｈｏｄ）」、Ｍｅｌｔｏｎ等によるアメリカ
合衆国特許第５，１５４，３４１号の「無崩壊の多重ソ
ルダーボール連接方法（Ｎｏｎ−ｃｏｌｌａｐｓｉｎｇ
Ｍｕｌｔｉｓｏｌｄｅｒ Ｉｎｔｅｒｃｏｎｎｅｃｔ
ｉｏｎ）」同じくＭｅｌｔｏｎ等によるアメリカ合衆国
特許第５，１８６，３８３号の「ソルダーボール基底プ
リント配線板に対するソルダーボール緩衝連接方法（Ｍ
ｅｔｈｏｄ ｆｏｒ Ｆｏｒｍｉｎｇ Ｓｏｌｄｅｒ
ＢｕｍｐＩｎｔｅｒｃｏｎｎｅｃｔｉｏｎｓ ｔｏ ａ
Ｓｏｌｄｅｒ−ＰｌａｔｅｄＣｉｒｃｕｉｔ Ｔｒａ
ｃｅ）」などがある。これらはいずれもソルダーボール
連結構造とスペーサの形状に対する改善をなしたもの
で、ソルダーボールの排列方式に対しての検討は欠乏し
ている。ゆえにＩＣパッケージ体辺縁とダイ下方の受応
力の比較的脆弱な部分に対しては、周知より強化部材に
よる補助がなんらなされておらず、ゆえにこの問題に対
する改善の検討が必要であり、それによりダイにさらに
良好な支承を得させ、並びに応力の分布を比較的均一と
し、それによりＢＧＡパッケージ技術の当面している信
頼度の問題を改善することが求められていた。
造とスペーサの形状の改善が多くなされており、例えば
Ｂｅｈｕｎ等によるアメリカ合衆国特許第５，１４７，
０８４号の「連結構造とテスト構造（Ｉｎｔｅｒｃｏｎ
ｎｅｃｔｉｏｎ Ｓｔｒｕｃｔｕｒｅ ａｎｄ Ｔｅｓ
ｔ Ｍｅｔｈｏｄ）」、Ｍｅｌｔｏｎ等によるアメリカ
合衆国特許第５，１５４，３４１号の「無崩壊の多重ソ
ルダーボール連接方法（Ｎｏｎ−ｃｏｌｌａｐｓｉｎｇ
Ｍｕｌｔｉｓｏｌｄｅｒ Ｉｎｔｅｒｃｏｎｎｅｃｔ
ｉｏｎ）」同じくＭｅｌｔｏｎ等によるアメリカ合衆国
特許第５，１８６，３８３号の「ソルダーボール基底プ
リント配線板に対するソルダーボール緩衝連接方法（Ｍ
ｅｔｈｏｄ ｆｏｒ Ｆｏｒｍｉｎｇ Ｓｏｌｄｅｒ
ＢｕｍｐＩｎｔｅｒｃｏｎｎｅｃｔｉｏｎｓ ｔｏ ａ
Ｓｏｌｄｅｒ−ＰｌａｔｅｄＣｉｒｃｕｉｔ Ｔｒａ
ｃｅ）」などがある。これらはいずれもソルダーボール
連結構造とスペーサの形状に対する改善をなしたもの
で、ソルダーボールの排列方式に対しての検討は欠乏し
ている。ゆえにＩＣパッケージ体辺縁とダイ下方の受応
力の比較的脆弱な部分に対しては、周知より強化部材に
よる補助がなんらなされておらず、ゆえにこの問題に対
する改善の検討が必要であり、それによりダイにさらに
良好な支承を得させ、並びに応力の分布を比較的均一と
し、それによりＢＧＡパッケージ技術の当面している信
頼度の問題を改善することが求められていた。
【０００６】
【発明が解決しようとする課題】上述の現状、即ち周知
のＢＧＡパッケージ技術ではソルダーボールの構造に関
する検討が欠如しており、ゆえにＩＣパッケージ体辺縁
とダイ下方の受応力の比較的脆弱なところに対する強化
部材による支承がなされていなかった点を改善し、それ
によりＢＧＡパッケージ技術の信頼度を向上することが
本発明の課題である。
のＢＧＡパッケージ技術ではソルダーボールの構造に関
する検討が欠如しており、ゆえにＩＣパッケージ体辺縁
とダイ下方の受応力の比較的脆弱なところに対する強化
部材による支承がなされていなかった点を改善し、それ
によりＢＧＡパッケージ技術の信頼度を向上することが
本発明の課題である。
【０００７】具体的には、本発明は、一種のＢＧＡ構造
の排列方式に対して、ＩＣパッケージ体辺縁とダイ下方
の受応力の比較的脆弱なところに、高融点ソルダーボー
ルを増設してスペーサボールとなし、それによりプリン
ト配線板の応力支承を強化し、応力の分布を比較的均一
となし、同時にソルダーボール連接部分に形成されうる
短絡を防止するようにすることを課題とし、さらに異な
る融点のソルダーボールを運用して、低融点ソルダーボ
ールをアニーリングして最良の砂時計状とすることを以
て、ソルダーボールの熱疲労寿命を延長することを課題
としている。
の排列方式に対して、ＩＣパッケージ体辺縁とダイ下方
の受応力の比較的脆弱なところに、高融点ソルダーボー
ルを増設してスペーサボールとなし、それによりプリン
ト配線板の応力支承を強化し、応力の分布を比較的均一
となし、同時にソルダーボール連接部分に形成されうる
短絡を防止するようにすることを課題とし、さらに異な
る融点のソルダーボールを運用して、低融点ソルダーボ
ールをアニーリングして最良の砂時計状とすることを以
て、ソルダーボールの熱疲労寿命を延長することを課題
としている。
【０００８】
【課題を解決するための手段】請求項１の発明は、一種
の集積回路パッケージシステムであり、少なくとも以下
のものを含む、一つのプリント配線板、一つの基板、一
つのダイとされて上記基板と連接しているもの、複数の
第１連結装置とされて、上記基板の辺縁の下方と上記ダ
イの辺縁の下方に位置し、該基板と該プリント配線板と
を連接するのに用いられるもの、複数の第２連結装置と
されて、該基板の該下方に位置し、該第１連結装置と該
基板と該プリント配線板の連接に用いられるもの、以上
の構成よりなる集積回路パッケージシステムとしてい
る。
の集積回路パッケージシステムであり、少なくとも以下
のものを含む、一つのプリント配線板、一つの基板、一
つのダイとされて上記基板と連接しているもの、複数の
第１連結装置とされて、上記基板の辺縁の下方と上記ダ
イの辺縁の下方に位置し、該基板と該プリント配線板と
を連接するのに用いられるもの、複数の第２連結装置と
されて、該基板の該下方に位置し、該第１連結装置と該
基板と該プリント配線板の連接に用いられるもの、以上
の構成よりなる集積回路パッケージシステムとしてい
る。
【０００９】請求項２の発明は、上記第１連結装置の融
点が上記第２連結装置より高いことを特徴とする、請求
項１に記載の集積回路パッケージシステムとしている。
点が上記第２連結装置より高いことを特徴とする、請求
項１に記載の集積回路パッケージシステムとしている。
【００１０】請求項３の発明は、上記第１連結装置が複
数の高融点ソルダーボールを含むことを特徴とする、請
求項２に記載の集積回路パッケージシステムとしてい
る。
数の高融点ソルダーボールを含むことを特徴とする、請
求項２に記載の集積回路パッケージシステムとしてい
る。
【００１１】請求項４の発明は、上記第２連結装置が複
数の低融点ソルダーボールを含むことを特徴とする、請
求項２に記載の集積回路パッケージシステムとしてい
る。
数の低融点ソルダーボールを含むことを特徴とする、請
求項２に記載の集積回路パッケージシステムとしてい
る。
【００１２】請求項５の発明は、上記基板の辺縁の下方
と上記ダイの辺縁の下方に位置する第２連結装置が、該
第１連結装置の表面を覆っていることを特徴とする、請
求項１に記載の集積回路パッケージシステムとしてい
る。
と上記ダイの辺縁の下方に位置する第２連結装置が、該
第１連結装置の表面を覆っていることを特徴とする、請
求項１に記載の集積回路パッケージシステムとしてい
る。
【００１３】請求項６の発明は、上記基板と上記プリン
ト配線板の連接が、ボールグリッドアレイ（Ｂａｌｌ
Ｇｒｉｄ Ａｒｒａｙ，ＢＧＡ）パッケージ技術、タブ
ボールグリッドアレイ（Ｔａｂ ＢＧＡ，ＴＢＧＡ）パ
ッケージ技術、セラミックボールグリッドアレイ（Ｃｅ
ｒａｍｉｃ ＢＧＡ，ＣＢＧＡ）パッケージ技術、プラ
スチックボールグリッドアレイ（Ｐｌａｓｔｉｃ ＢＧ
Ａ，ＰＢＧＡ）パッケージ技術、及びチップ寸法パッケ
ージ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ，ＣＳ
Ｐ）技術、以上のいずれかの技術を利用して完成される
ことを特徴とする、請求項１に記載の集積回路パッケー
ジシステムとしている。
ト配線板の連接が、ボールグリッドアレイ（Ｂａｌｌ
Ｇｒｉｄ Ａｒｒａｙ，ＢＧＡ）パッケージ技術、タブ
ボールグリッドアレイ（Ｔａｂ ＢＧＡ，ＴＢＧＡ）パ
ッケージ技術、セラミックボールグリッドアレイ（Ｃｅ
ｒａｍｉｃ ＢＧＡ，ＣＢＧＡ）パッケージ技術、プラ
スチックボールグリッドアレイ（Ｐｌａｓｔｉｃ ＢＧ
Ａ，ＰＢＧＡ）パッケージ技術、及びチップ寸法パッケ
ージ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ，ＣＳ
Ｐ）技術、以上のいずれかの技術を利用して完成される
ことを特徴とする、請求項１に記載の集積回路パッケー
ジシステムとしている。
【００１４】請求項７の発明は、一つのダイを含む基板
とプリント配線板を連接するのに用いられ、複数の第１
連結装置とされて、該基板の辺縁下方と該ダイの辺縁下
方に位置し、該基板と該プリント配線板の連接に用いら
れるものと、複数の第２連結装置とされて、該基板の該
下方に位置し、第１連結装置と該基板と該プリント配線
板の連接を補助するのに用いられるものとを少なくとも
具えてなる、一種の基板連結装置としている。
とプリント配線板を連接するのに用いられ、複数の第１
連結装置とされて、該基板の辺縁下方と該ダイの辺縁下
方に位置し、該基板と該プリント配線板の連接に用いら
れるものと、複数の第２連結装置とされて、該基板の該
下方に位置し、第１連結装置と該基板と該プリント配線
板の連接を補助するのに用いられるものとを少なくとも
具えてなる、一種の基板連結装置としている。
【００１５】請求項８の発明は、上記第１連結装置の融
点が上記第２連結装置より高いことを特徴とする、請求
項７に記載の基板連結装置としている。
点が上記第２連結装置より高いことを特徴とする、請求
項７に記載の基板連結装置としている。
【００１６】請求項９の発明は、上記第１連結装置が複
数の高融点ソルダーボールを含むことを特徴とする、請
求項８に記載の基板連結装置としている。
数の高融点ソルダーボールを含むことを特徴とする、請
求項８に記載の基板連結装置としている。
【００１７】請求項１０の発明は、上記第２連結装置が
複数の低融点ソルダーボールを含むことを特徴とする、
請求項８に記載の基板連結装置としている。
複数の低融点ソルダーボールを含むことを特徴とする、
請求項８に記載の基板連結装置としている。
【００１８】請求項１１の発明は、上記基板の辺縁の下
方と上記ダイの辺縁の下方に位置する第２連結装置が、
該第１連結装置の表面を覆っていることを特徴とする、
請求項７に記載の基板連結装置としている。
方と上記ダイの辺縁の下方に位置する第２連結装置が、
該第１連結装置の表面を覆っていることを特徴とする、
請求項７に記載の基板連結装置としている。
【００１９】請求項１２の発明は、上記基板と上記プリ
ント配線板の連接が、ボールグリッドアレイ（Ｂａｌｌ
Ｇｒｉｄ Ａｒｒａｙ，ＢＧＡ）パッケージ技術、タ
ブボールグリッドアレイ（Ｔａｂ ＢＧＡ，ＴＢＧＡ）
パッケージ技術、セラミックボールグリッドアレイ（Ｃ
ｅｒａｍｉｃ ＢＧＡ，ＣＢＧＡ）パッケージ技術、プ
ラスチックボールグリッドアレイ（Ｐｌａｓｔｉｃ Ｂ
ＧＡ，ＰＢＧＡ）パッケージ技術、及びチップ寸法パッ
ケージ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ，ＣＳ
Ｐ）技術、以上のいずれかの技術を利用して完成される
ことを特徴とする、請求項７に記載の基板連結装置とし
ている。
ント配線板の連接が、ボールグリッドアレイ（Ｂａｌｌ
Ｇｒｉｄ Ａｒｒａｙ，ＢＧＡ）パッケージ技術、タ
ブボールグリッドアレイ（Ｔａｂ ＢＧＡ，ＴＢＧＡ）
パッケージ技術、セラミックボールグリッドアレイ（Ｃ
ｅｒａｍｉｃ ＢＧＡ，ＣＢＧＡ）パッケージ技術、プ
ラスチックボールグリッドアレイ（Ｐｌａｓｔｉｃ Ｂ
ＧＡ，ＰＢＧＡ）パッケージ技術、及びチップ寸法パッ
ケージ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ，ＣＳ
Ｐ）技術、以上のいずれかの技術を利用して完成される
ことを特徴とする、請求項７に記載の基板連結装置とし
ている。
【００２０】請求項１３の発明は、一つのダイを含む基
板とプリント配線板を連接するのに用いられ、複数の第
１連結装置とされて、該基板の辺縁の下方と該ダイの辺
縁下方に位置し、該基板と該プリント配線板の連接に用
いられるものと、複数の第２連結装置とされて、該基板
の該下方に位置し、第１連結装置と該基板と該プリント
配線板の連接を補助するのに用いられるものと少なくと
も具え、上記基板の下方と上記ダイの辺縁の下方の第２
連結装置が第１連結装置の表面を被覆している、以上の
構成よりなる、基板連結装置としている。
板とプリント配線板を連接するのに用いられ、複数の第
１連結装置とされて、該基板の辺縁の下方と該ダイの辺
縁下方に位置し、該基板と該プリント配線板の連接に用
いられるものと、複数の第２連結装置とされて、該基板
の該下方に位置し、第１連結装置と該基板と該プリント
配線板の連接を補助するのに用いられるものと少なくと
も具え、上記基板の下方と上記ダイの辺縁の下方の第２
連結装置が第１連結装置の表面を被覆している、以上の
構成よりなる、基板連結装置としている。
【００２１】請求項１４の発明は、上記基板と上記プリ
ント配線板の連接が、ボールグリッドアレイ（Ｂａｌｌ
Ｇｒｉｄ Ａｒｒａｙ，ＢＧＡ）パッケージ技術、タ
ブボールグリッドアレイ（Ｔａｂ ＢＧＡ，ＴＢＧＡ）
パッケージ技術、セラミックボールグリッドアレイ（Ｃ
ｅｒａｍｉｃ ＢＧＡ，ＣＢＧＡ）パッケージ技術、プ
ラスチックボールグリッドアレイ（Ｐｌａｓｔｉｃ Ｂ
ＧＡ，ＰＢＧＡ）パッケージ技術、及びチップ寸法パッ
ケージ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ，ＣＳ
Ｐ）技術、以上のいずれかの技術を利用して完成される
ことを特徴とする、請求項１３に記載の基板連結装置と
している。
ント配線板の連接が、ボールグリッドアレイ（Ｂａｌｌ
Ｇｒｉｄ Ａｒｒａｙ，ＢＧＡ）パッケージ技術、タ
ブボールグリッドアレイ（Ｔａｂ ＢＧＡ，ＴＢＧＡ）
パッケージ技術、セラミックボールグリッドアレイ（Ｃ
ｅｒａｍｉｃ ＢＧＡ，ＣＢＧＡ）パッケージ技術、プ
ラスチックボールグリッドアレイ（Ｐｌａｓｔｉｃ Ｂ
ＧＡ，ＰＢＧＡ）パッケージ技術、及びチップ寸法パッ
ケージ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ，ＣＳ
Ｐ）技術、以上のいずれかの技術を利用して完成される
ことを特徴とする、請求項１３に記載の基板連結装置と
している。
【００２２】
【発明の実施の形態】図１は本発明の増強型ソルダーボ
ール排列構造の排列方式を示す平面図である。図中の黒
点は高融点ソルダーボールを示し、白点は低融点ソルダ
ーボールを示し、点線で囲まれた区域１１はダイ区を表
示する。図１より分かるように、ＩＣパッケージ体辺縁
とダイ下方は受応力の比較的脆弱なところとされ、ゆえ
にそこに特に高融点ソルダーボールを加えて支承応力を
強化している。特に注意すべきは、それが支持する高度
は二つの隣り合うソルダーボールのブリッジを防止で
き、またダイがプリント配線板に陥没して短絡を発生し
ないものとされることである。
ール排列構造の排列方式を示す平面図である。図中の黒
点は高融点ソルダーボールを示し、白点は低融点ソルダ
ーボールを示し、点線で囲まれた区域１１はダイ区を表
示する。図１より分かるように、ＩＣパッケージ体辺縁
とダイ下方は受応力の比較的脆弱なところとされ、ゆえ
にそこに特に高融点ソルダーボールを加えて支承応力を
強化している。特に注意すべきは、それが支持する高度
は二つの隣り合うソルダーボールのブリッジを防止で
き、またダイがプリント配線板に陥没して短絡を発生し
ないものとされることである。
【００２３】図２は断面図の方式で、本発明に記載のＢ
ＧＡ構造中に、低融点ソルダーボールを組み合わせた運
用状況を示している。図中には基板２０１、プリント配
線板２０２、ダイ２０３、低融点ソルダーボール２０
４、及び高融点ソルダーボール２０５が含まれている。
図２中の点線で囲まれた区域２０６を以て、細部構造に
ついて説明を行う。図３は図２の点線で囲まれた部分の
構造を示す。それは基板２０１、プリント配線板２０
２、低融点ソルダーボール２０４、高融点ソルダーボー
ル２０５を含むほか、ボンディングパッド２０７を、低
温ソルダーペースト２０８、及びプリント配線板連結片
２０９を含む。加熱、アニーリングの後、高融点ソルダ
ーボールはスペーサとなり、低融点ソルダーボールは溶
融して連結構造２１１を形成し、以てソルダーボールの
熱疲労寿命を向上できる。図４のように、アニーリング
後の低温ソルダーペースト２０８は溶融して高融点ソル
ダーボール２０５を包囲し、連結構造２１１を形成して
おり、低融点ソルダーボールは変形して砂時計状の外形
２１０を呈し、それは熱疲労効果を減少する最良の形状
とされる。ボンディングパッド２０７とプリント配線板
連結片２０９は低温ソルダーペーストで製造される。
ＧＡ構造中に、低融点ソルダーボールを組み合わせた運
用状況を示している。図中には基板２０１、プリント配
線板２０２、ダイ２０３、低融点ソルダーボール２０
４、及び高融点ソルダーボール２０５が含まれている。
図２中の点線で囲まれた区域２０６を以て、細部構造に
ついて説明を行う。図３は図２の点線で囲まれた部分の
構造を示す。それは基板２０１、プリント配線板２０
２、低融点ソルダーボール２０４、高融点ソルダーボー
ル２０５を含むほか、ボンディングパッド２０７を、低
温ソルダーペースト２０８、及びプリント配線板連結片
２０９を含む。加熱、アニーリングの後、高融点ソルダ
ーボールはスペーサとなり、低融点ソルダーボールは溶
融して連結構造２１１を形成し、以てソルダーボールの
熱疲労寿命を向上できる。図４のように、アニーリング
後の低温ソルダーペースト２０８は溶融して高融点ソル
ダーボール２０５を包囲し、連結構造２１１を形成して
おり、低融点ソルダーボールは変形して砂時計状の外形
２１０を呈し、それは熱疲労効果を減少する最良の形状
とされる。ボンディングパッド２０７とプリント配線板
連結片２０９は低温ソルダーペーストで製造される。
【００２４】図５は周知の技術で常用されているソルダ
ーボールの材料性質を示す。その中、６３Ｓｎ３７Ｐｂ
と６０Ｓｎ４０Ｐｂは低融点ソルダーボールと低温ソル
ダーペーストの材料とされる。９０Ｐｂ５Ｉｎ５Ａｇ及
び９５Ｐｂ５Ｓｎは高融点ソルダーボールの材料とされ
る。事実上、周知の技術で使用されている高融点ソルダ
ーボールと低温ソルダーペーストはいずれも本発明の増
強型ソルダーボール排列構造装置中に運用できる。
ーボールの材料性質を示す。その中、６３Ｓｎ３７Ｐｂ
と６０Ｓｎ４０Ｐｂは低融点ソルダーボールと低温ソル
ダーペーストの材料とされる。９０Ｐｂ５Ｉｎ５Ａｇ及
び９５Ｐｂ５Ｓｎは高融点ソルダーボールの材料とされ
る。事実上、周知の技術で使用されている高融点ソルダ
ーボールと低温ソルダーペーストはいずれも本発明の増
強型ソルダーボール排列構造装置中に運用できる。
【００２５】このほか、周知の技術中で連接形成の方法
はいずれも本発明に掲載のＢＧＡ中に用いることがで
き、例えば上述したＢｅｈｕｎ等或いはＭｅｌｔｏｎ等
による方法のいずれも本発明に応用できる。ただし、必
ずＩＣパッケージ体辺縁とダイ下方の受応力の比較的脆
弱なところに高融点ソルダーボールを利用した補強支承
部材を設けることで応力を分布させる。
はいずれも本発明に掲載のＢＧＡ中に用いることがで
き、例えば上述したＢｅｈｕｎ等或いはＭｅｌｔｏｎ等
による方法のいずれも本発明に応用できる。ただし、必
ずＩＣパッケージ体辺縁とダイ下方の受応力の比較的脆
弱なところに高融点ソルダーボールを利用した補強支承
部材を設けることで応力を分布させる。
【００２６】さらに本発明に記載の増強型ソルダーボー
ル排列構造装置はまたタブボールグリッドアレイ（Ｔａ
ｂ ＢＧＡ，ＴＢＧＡ）パッケージ、セラミックボール
グリッドアレイ（Ｃｅｒａｍｉｃ ＢＧＡ，ＣＢＧＡ）
パッケージ、プラスチックボールグリッドアレイ（Ｐｌ
ａｓｔｉｃ ＢＧＡ，ＰＢＧＡ）パッケージ、及びチッ
プ寸法パッケージ技術領域の中に応用できる。
ル排列構造装置はまたタブボールグリッドアレイ（Ｔａ
ｂ ＢＧＡ，ＴＢＧＡ）パッケージ、セラミックボール
グリッドアレイ（Ｃｅｒａｍｉｃ ＢＧＡ，ＣＢＧＡ）
パッケージ、プラスチックボールグリッドアレイ（Ｐｌ
ａｓｔｉｃ ＢＧＡ，ＰＢＧＡ）パッケージ、及びチッ
プ寸法パッケージ技術領域の中に応用できる。
【００２７】
【発明の効果】以上を総合すると、本発明はＢＧＡ構造
装置の排列方式に対して、ＩＣパッケージ体辺縁とダイ
下方の受応力の比較的脆弱なところに高融点ソルダーボ
ールを支承用のソルダーボールとして設けることでプリ
ント配線板の応力支承を強化し、並びに異なる融点のソ
ルダーボールを組み合わせて運用後に、低融点ソルダー
ボールをアニーリング後に砂時計状として、ソルダーボ
ールの熱疲労寿命を向上するようにしたものである。
装置の排列方式に対して、ＩＣパッケージ体辺縁とダイ
下方の受応力の比較的脆弱なところに高融点ソルダーボ
ールを支承用のソルダーボールとして設けることでプリ
ント配線板の応力支承を強化し、並びに異なる融点のソ
ルダーボールを組み合わせて運用後に、低融点ソルダー
ボールをアニーリング後に砂時計状として、ソルダーボ
ールの熱疲労寿命を向上するようにしたものである。
【図１】本発明の増強型ソルダーボール排列構造の排列
方式を示す平面図である。
方式を示す平面図である。
【図２】本発明の増強型ソルダーボール排列構造装置
中、低融点ソルダーボールを組み合わせた運用状況を示
す断面図である。
中、低融点ソルダーボールを組み合わせた運用状況を示
す断面図である。
【図３】図２中、増強型ソルダーボール排列構造装置の
プリント配線板上のソルダーボール排列との組合せ状況
表示図である。
プリント配線板上のソルダーボール排列との組合せ状況
表示図である。
【図４】図２中、低融点ソルダーボールがアニーリング
後に最良の形状とされた状況表示図である。
後に最良の形状とされた状況表示図である。
【図５】周知の技術で常用されているソルダーボールの
材料性質表示図である。
材料性質表示図である。
１１ ダイ区 ２０１ 基板 ２０２ プリント配線板 ２０３ ダイ ２０４ 低融点ソルダーボール ２０５ 高融点ソルダーボール ２０７ ボンディングパッド ２０８ 低温ソルダーペースト ２０９ プリント配線板連結片 ２１１ 連結構造 ２１０ 砂時計状の外形
Claims (14)
- 【請求項１】 一種の集積回路パッケージシステムであ
り、少なくとも以下のものを含む、 一つのプリント配線板、 一つの基板、 一つのダイとされて上記基板と連接しているもの、 複数の第１連結装置とされて、上記基板の辺縁の下方と
上記ダイの辺縁の下方に位置し、該基板と該プリント配
線板とを連接するのに用いられるもの、 複数の第２連結装置とされて、該基板の該下方に位置
し、該第１連結装置と該基板と該プリント配線板の連接
に用いられるもの、 以上の構成よりなる集積回路パッケージシステム。 - 【請求項２】 上記第１連結装置の融点は上記第２連結
装置より高いことを特徴とする、請求項１に記載の集積
回路パッケージシステム。 - 【請求項３】 上記第１連結装置は複数の高融点ソルダ
ーボールを含むことを特徴とする、請求項２に記載の集
積回路パッケージシステム。 - 【請求項４】 上記第２連結装置は複数の低融点ソルダ
ーボールを含むことを特徴とする、請求項２に記載の集
積回路パッケージシステム。 - 【請求項５】 上記基板の辺縁の下方と上記ダイの辺縁
の下方に位置する第２連結装置は、該第１連結装置の表
面を覆っていることを特徴とする、請求項１に記載の集
積回路パッケージシステム。 - 【請求項６】 上記基板と上記プリント配線板の連接
は、ボールグリッドアレイ（Ｂａｌｌ Ｇｒｉｄ Ａｒ
ｒａｙ，ＢＧＡ）パッケージ技術、 タブボールグリッドアレイ（Ｔａｂ ＢＧＡ，ＴＢＧ
Ａ）パッケージ技術、 セラミックボールグリッドアレイ（Ｃｅｒａｍｉｃ Ｂ
ＧＡ，ＣＢＧＡ）パッケージ技術、 プラスチックボールグリッドアレイ（Ｐｌａｓｔｉｃ
ＢＧＡ，ＰＢＧＡ）パッケージ技術、 及びチップ寸法パッケージ（Ｃｈｉｐ Ｓｃａｌｅ Ｐ
ａｃｋａｇｅ，ＣＳＰ）技術、 以上のいずれかの技術を利用して完成されることを特徴
とする、請求項１に記載の集積回路パッケージシステ
ム。 - 【請求項７】 一つのダイを含む基板とプリント配線板
を連接するのに用いられ、 複数の第１連結装置とされて、該基板の辺縁下方と該ダ
イの辺縁下方に位置し、該基板と該プリント配線板の連
接に用いられるものと、 複数の第２連結装置とされて、該基板の該下方に位置
し、第１連結装置と該基板と該プリント配線板の連接を
補助するのに用いられるものとを少なくとも具えてな
る、一種の基板連結装置。 - 【請求項８】 上記第１連結装置の融点は上記第２連結
装置より高いことを特徴とする、請求項７に記載の基板
連結装置。 - 【請求項９】 上記第１連結装置は複数の高融点ソルダ
ーボールを含むことを特徴とする、請求項８に記載の基
板連結装置。 - 【請求項１０】 上記第２連結装置は複数の低融点ソル
ダーボールを含むことを特徴とする、請求項８に記載の
基板連結装置。 - 【請求項１１】 上記基板の辺縁の下方と上記ダイの辺
縁の下方に位置する第２連結装置は、該第１連結装置の
表面を覆っていることを特徴とする、請求項７に記載の
基板連結装置。 - 【請求項１２】 上記基板と上記プリント配線板の連接
は、ボールグリッドアレイ（Ｂａｌｌ Ｇｒｉｄ Ａｒ
ｒａｙ，ＢＧＡ）パッケージ技術、 タブボールグリッドアレイ（Ｔａｂ ＢＧＡ，ＴＢＧ
Ａ）パッケージ技術、 セラミックボールグリッドアレイ（Ｃｅｒａｍｉｃ Ｂ
ＧＡ，ＣＢＧＡ）パッケージ技術、 プラスチックボールグリッドアレイ（Ｐｌａｓｔｉｃ
ＢＧＡ，ＰＢＧＡ）パッケージ技術、 及びチップ寸法パッケージ（Ｃｈｉｐ Ｓｃａｌｅ Ｐ
ａｃｋａｇｅ，ＣＳＰ）技術、 以上のいずれかの技術を利用して完成されることを特徴
とする、請求項７に記載の基板連結装置。 - 【請求項１３】 一つのダイを含む基板とプリント配線
板を連接するのに用いられ、 複数の第１連結装置とされて、該基板の辺縁の下方と該
ダイの辺縁下方に位置し、該基板と該プリント配線板の
連接に用いられるものと、 複数の第２連結装置とされて、該基板の該下方に位置
し、第１連結装置と該基板と該プリント配線板の連接を
補助するのに用いられるものと少なくとも具え、 上記基板の該下方と上記ダイの辺縁の下方の第２連結装
置が第１連結装置の表面を被覆している、 以上の構成よりなる、基板連結装置。 - 【請求項１４】 上記基板と上記プリント配線板の連接
は、ボールグリッドアレイ（Ｂａｌｌ Ｇｒｉｄ Ａｒ
ｒａｙ，ＢＧＡ）パッケージ技術、 タブボールグリッドアレイ（Ｔａｂ ＢＧＡ，ＴＢＧ
Ａ）パッケージ技術、 セラミックボールグリッドアレイ（Ｃｅｒａｍｉｃ Ｂ
ＧＡ，ＣＢＧＡ）パッケージ技術、 プラスチックボールグリッドアレイ（Ｐｌａｓｔｉｃ
ＢＧＡ，ＰＢＧＡ）パッケージ技術、 及びチップ寸法パッケージ（Ｃｈｉｐ Ｓｃａｌｅ Ｐ
ａｃｋａｇｅ，ＣＳＰ）技術、 以上のいずれかの技術を利用して完成されることを特徴
とする、請求項１３に記載の基板連結装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9149896A JPH10335533A (ja) | 1997-05-26 | 1997-05-26 | 増強型ソルダーボール排列構造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9149896A JPH10335533A (ja) | 1997-05-26 | 1997-05-26 | 増強型ソルダーボール排列構造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10335533A true JPH10335533A (ja) | 1998-12-18 |
Family
ID=15484993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9149896A Pending JPH10335533A (ja) | 1997-05-26 | 1997-05-26 | 増強型ソルダーボール排列構造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10335533A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100443504B1 (ko) * | 2001-06-12 | 2004-08-09 | 주식회사 하이닉스반도체 | 볼 그리드 어레이 패키지 구조 및 그 제조방법 |
| US6824041B2 (en) * | 2002-10-21 | 2004-11-30 | Agilent Technologies, Inc. | High temperature eutectic solder ball attach |
| US7372167B2 (en) | 2004-09-06 | 2008-05-13 | Seiko Epson Corporation | Semiconductor device and method of manufacturing semiconductor device |
-
1997
- 1997-05-26 JP JP9149896A patent/JPH10335533A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100443504B1 (ko) * | 2001-06-12 | 2004-08-09 | 주식회사 하이닉스반도체 | 볼 그리드 어레이 패키지 구조 및 그 제조방법 |
| US6824041B2 (en) * | 2002-10-21 | 2004-11-30 | Agilent Technologies, Inc. | High temperature eutectic solder ball attach |
| US7372167B2 (en) | 2004-09-06 | 2008-05-13 | Seiko Epson Corporation | Semiconductor device and method of manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1588407B1 (en) | Area array package with non-electrically connected solder balls | |
| US6541857B2 (en) | Method of forming BGA interconnections having mixed solder profiles | |
| US6262489B1 (en) | Flip chip with backside electrical contact and assembly and method therefor | |
| US6461890B1 (en) | Structure of semiconductor chip suitable for chip-on-board system and methods of fabricating and mounting the same | |
| US20050205973A1 (en) | Board-on-chip packages | |
| JPH07226457A (ja) | 電子パッケージ及びその製造方法 | |
| JPH0982884A (ja) | マルチチップモジュール及びその製造方法 | |
| JP2001060645A (ja) | 半導体ダイスの基板への取付用介在物 | |
| JPH10275828A (ja) | 半導体装置の実装構造およびその検査方法 | |
| JP2002270755A (ja) | 半導体装置 | |
| US6441499B1 (en) | Thin form factor flip chip ball grid array | |
| US6238948B1 (en) | Controlled collapse chip connection (C4) integrated circuit package that has a fillet which seals an underfill material | |
| JPH11284097A (ja) | 半導体装置 | |
| US20010022397A1 (en) | Hybrid BGA and QFP chip package assembly and process for same | |
| JPH10335533A (ja) | 増強型ソルダーボール排列構造装置 | |
| US20030025201A1 (en) | Integrated circuit chip with little possibility of becoming damaged and structure for mounting the same | |
| JP2001351946A (ja) | 半導体装置 | |
| JP2003243598A (ja) | 半導体装置及びその半導体装置の製造方法 | |
| US6963129B1 (en) | Multi-chip package having a contiguous heat spreader assembly | |
| JPH10313022A (ja) | 半導体装置 | |
| JP2004047758A (ja) | 半導体装置 | |
| JP2001094228A (ja) | 半導体装置の実装構造 | |
| JPH1084011A (ja) | 半導体装置及びこの製造方法並びにその実装方法 | |
| JP3561671B2 (ja) | 半導体装置 | |
| JPH08236575A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991116 |