JPH10333930A - 分散された制御ネットワークにおける障害切り離し復旧装置および方法 - Google Patents
分散された制御ネットワークにおける障害切り離し復旧装置および方法Info
- Publication number
- JPH10333930A JPH10333930A JP10017524A JP1752498A JPH10333930A JP H10333930 A JPH10333930 A JP H10333930A JP 10017524 A JP10017524 A JP 10017524A JP 1752498 A JP1752498 A JP 1752498A JP H10333930 A JPH10333930 A JP H10333930A
- Authority
- JP
- Japan
- Prior art keywords
- node
- slave
- master
- nodes
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
- G06F11/2242—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors in multi-processor systems, e.g. one processor becoming the test master
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Computer And Data Communications (AREA)
- Control By Computers (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】
【課題】 分散されたインテリジェント制御ネットワー
クにおけるマスタ制御ノードに対して、自動冗長バック
アップマスタ制御を提供すること。 【解決手段】 マスタノードと、各ノードが２つの隣接
したノードに接続され、ノードが全体としてループを形
成するように、マスタノードに直列接続で接続された複
数のスレーブノードとを具備する複数のノードと、各ノ
ードにおける障害検出回路と、各ノードに配置され、イ
ンピーダンス素子と並列に制御可能なリレーを具備する
シャント回路とを具備する制御ネットワークにおいて、
制御可能なリレーは、通常は、信号がループの方々に伝
搬できるように、閉状態で配置されており、かつ、ノー
ドの障害検出回路が障害を検出すると、各ノードにおい
て開かれ、かつ、マスタノードに関するノードの相対位
置に依存して予め決められた時間の後に、ノードによっ
て再び閉じられることを特徴とする。
クにおけるマスタ制御ノードに対して、自動冗長バック
アップマスタ制御を提供すること。 【解決手段】 マスタノードと、各ノードが２つの隣接
したノードに接続され、ノードが全体としてループを形
成するように、マスタノードに直列接続で接続された複
数のスレーブノードとを具備する複数のノードと、各ノ
ードにおける障害検出回路と、各ノードに配置され、イ
ンピーダンス素子と並列に制御可能なリレーを具備する
シャント回路とを具備する制御ネットワークにおいて、
制御可能なリレーは、通常は、信号がループの方々に伝
搬できるように、閉状態で配置されており、かつ、ノー
ドの障害検出回路が障害を検出すると、各ノードにおい
て開かれ、かつ、マスタノードに関するノードの相対位
置に依存して予め決められた時間の後に、ノードによっ
て再び閉じられることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明の分野は、分散された
制御ネットワークにおける障害の切り離しおよび復旧お
よびバックアップ制御のための方法および装置に関し、
車両または自動化された製造設備における制御機能を実
行するために使用されるものである。
制御ネットワークにおける障害の切り離しおよび復旧お
よびバックアップ制御のための方法および装置に関し、
車両または自動化された製造設備における制御機能を実
行するために使用されるものである。
【０００２】
【従来の技術および発明が解決しようとする課題】自動
化された制御システムは、通常、多数の製造用途、輸送
用途、および、他の用途で使用される。また、自動化さ
れた制御システムは、機械構成部品、センサー構成部
品、電子構成部品、および、他のシステム構成部品を制
御するのに、特に有用である。例えば、製造システムま
たは車両システムは、様々なセンサーおよび自動化され
た電子および／または機械部品を装備されている。これ
らのセンサーおよび部品は、その予め定義された機能を
実行する必要がある場合、許可または活性化を要求す
る。そのようなシステムは、通常、機能または手続き
が、手動制御への唯一の依存を不可能にする程度の所定
の順番または応答のレベルで実行される、ということを
要求する。また、そのようなシステムは、センサーまた
は他の構成部品を使用している。上記センサーまたは他
の構成部品は、連続的なまたは周期的な監視を要求し、
それによって、それ自身を自動化された制御に役立たせ
ている。
化された制御システムは、通常、多数の製造用途、輸送
用途、および、他の用途で使用される。また、自動化さ
れた制御システムは、機械構成部品、センサー構成部
品、電子構成部品、および、他のシステム構成部品を制
御するのに、特に有用である。例えば、製造システムま
たは車両システムは、様々なセンサーおよび自動化され
た電子および／または機械部品を装備されている。これ
らのセンサーおよび部品は、その予め定義された機能を
実行する必要がある場合、許可または活性化を要求す
る。そのようなシステムは、通常、機能または手続き
が、手動制御への唯一の依存を不可能にする程度の所定
の順番または応答のレベルで実行される、ということを
要求する。また、そのようなシステムは、センサーまた
は他の構成部品を使用している。上記センサーまたは他
の構成部品は、連続的なまたは周期的な監視を要求し、
それによって、それ自身を自動化された制御に役立たせ
ている。
【０００３】機械によって実行される仕事が多くなり、
かつ、複雑になると、システムの様々な構成部品に対し
て素早く、効率よく、および、確実に制御を及ぼす方法
に対する要求が生じる。監視され、許可され、不許可さ
れ、活性化され、不活性化され、調整され、または、同
様の制御をされるべきシステム構成部品の数そのもの
が、適切な制御システムの設計および実行における困難
性へと通じている。制御されるべきシステム構成部品の
数が増加すると、制御システムの動作がさらに複雑にな
るだけでなく、制御システムの配線および相互連絡もま
た同様にさらに手の込んだものとなる。加えて、もし、
自動化された制御システムが機能停止すると、自動化さ
れた制御への依存が大きければ大きいほど、それだけ、
より大きな潜在的重大結果に帰結する。
かつ、複雑になると、システムの様々な構成部品に対し
て素早く、効率よく、および、確実に制御を及ぼす方法
に対する要求が生じる。監視され、許可され、不許可さ
れ、活性化され、不活性化され、調整され、または、同
様の制御をされるべきシステム構成部品の数そのもの
が、適切な制御システムの設計および実行における困難
性へと通じている。制御されるべきシステム構成部品の
数が増加すると、制御システムの動作がさらに複雑にな
るだけでなく、制御システムの配線および相互連絡もま
た同様にさらに手の込んだものとなる。加えて、もし、
自動化された制御システムが機能停止すると、自動化さ
れた制御への依存が大きければ大きいほど、それだけ、
より大きな潜在的重大結果に帰結する。
【０００４】伝統的に、輸送車両および鉄道車両のよう
なある用途における制御システムは、リレーを基本とし
た制御技術に依存している。そのようなシステムにおい
て、リレーおよびスイッチは、信号接続の切り換え処理
を行う論理回路に従属している。このアプローチには、
車両の全体にわたって、多数のリレーと十分な量の配線
とが必要である。いくつかの場合において、分散された
プロセッサまたは論理回路が、ドアのようなサブシステ
ムに対して使用される。しかし、これらのプロセッサま
たは論理回路は、しばしば、かなりのスペースを必要と
し、かつ、維持するために費用がかかる。
なある用途における制御システムは、リレーを基本とし
た制御技術に依存している。そのようなシステムにおい
て、リレーおよびスイッチは、信号接続の切り換え処理
を行う論理回路に従属している。このアプローチには、
車両の全体にわたって、多数のリレーと十分な量の配線
とが必要である。いくつかの場合において、分散された
プロセッサまたは論理回路が、ドアのようなサブシステ
ムに対して使用される。しかし、これらのプロセッサま
たは論理回路は、しばしば、かなりのスペースを必要と
し、かつ、維持するために費用がかかる。
【０００５】制御システムの分野では、最近、十分な改
良がなされてきた。最近開発された改良ネットワーク制
御システムは、分散されたコントローラを伴った二重バ
スアーキテクチャを使用する。この改良されたネットワ
ーク制御システムでは、主要バスが、メインデータバス
コントローラを（分散された）スレーブモジュールと相
互連絡させる高速・双方向通信リンクを形成する。上記
分散されたスレーブモジュールのうちの１つは、第２低
速データバスに接続された第２データバスコントローラ
として動作する。スレーブモジュールは、一般的に、様
々な入力／出力ポートに接続される。第２データバスコ
ントローラは、第２低速データバスを通して、第２層ス
レーブモジュールに接続される。メインデータバスコン
トローラ、第２データバスコントローラ、第１層スレー
ブモジュール、第２層スレーブモジュール、入力／出力
ポート、および、他のシステム構成部品は、全体として
階層システムを形成している。上記階層システムでは、
メインデータバスコントローラが、第２データバスコン
トローラを具備する第１層スレーブモジュールを監視
し、第２データバスコントローラが、第２層スレーブモ
ジュールを監視し、第１層スレーブモジュールおよび第
２層スレーブモジュールが、それらに設定された入力／
出力機能を監視する。
良がなされてきた。最近開発された改良ネットワーク制
御システムは、分散されたコントローラを伴った二重バ
スアーキテクチャを使用する。この改良されたネットワ
ーク制御システムでは、主要バスが、メインデータバス
コントローラを（分散された）スレーブモジュールと相
互連絡させる高速・双方向通信リンクを形成する。上記
分散されたスレーブモジュールのうちの１つは、第２低
速データバスに接続された第２データバスコントローラ
として動作する。スレーブモジュールは、一般的に、様
々な入力／出力ポートに接続される。第２データバスコ
ントローラは、第２低速データバスを通して、第２層ス
レーブモジュールに接続される。メインデータバスコン
トローラ、第２データバスコントローラ、第１層スレー
ブモジュール、第２層スレーブモジュール、入力／出力
ポート、および、他のシステム構成部品は、全体として
階層システムを形成している。上記階層システムでは、
メインデータバスコントローラが、第２データバスコン
トローラを具備する第１層スレーブモジュールを監視
し、第２データバスコントローラが、第２層スレーブモ
ジュールを監視し、第１層スレーブモジュールおよび第
２層スレーブモジュールが、それらに設定された入力／
出力機能を監視する。
【０００６】上述した二重バス制御ネットワークが多く
の優位性を有する一方、上記二重バス制御ネットワーク
がさらに改良されるべき点もある。上記技術において現
在知られているような二重バス制御ネットワークアーキ
テクチャは、一般的に、単一の最上階層のメインデータ
バスコントローラに依存している。もし、メインデータ
バスコントローラが機能停止すると、システムの性能は
反対に大きな影響を受ける。また、短絡回路が発生する
可能性が、特にバスの領域について、常に存在する。バ
スにアクセスする構成部品中の通信信号を混乱させるこ
とに加えて、管理者が短絡回路の位置を突き止めようと
する際に、短絡回路は、追跡するのが難しく、かつ、シ
ステムサービスの実質的な混乱を引き起こす。さらに、
二重バスネットワーク制御アーキテクチャが、車両また
は他の自動化されたシステムにおいて必要とされる配線
を減少する一方、配線接続の単純化は、実行および管理
をより非常に簡単にする。
の優位性を有する一方、上記二重バス制御ネットワーク
がさらに改良されるべき点もある。上記技術において現
在知られているような二重バス制御ネットワークアーキ
テクチャは、一般的に、単一の最上階層のメインデータ
バスコントローラに依存している。もし、メインデータ
バスコントローラが機能停止すると、システムの性能は
反対に大きな影響を受ける。また、短絡回路が発生する
可能性が、特にバスの領域について、常に存在する。バ
スにアクセスする構成部品中の通信信号を混乱させるこ
とに加えて、管理者が短絡回路の位置を突き止めようと
する際に、短絡回路は、追跡するのが難しく、かつ、シ
ステムサービスの実質的な混乱を引き起こす。さらに、
二重バスネットワーク制御アーキテクチャが、車両また
は他の自動化されたシステムにおいて必要とされる配線
を減少する一方、配線接続の単純化は、実行および管理
をより非常に簡単にする。
【０００７】従って、メインデータバスコントローラに
おける機能停止から復旧する手段、または、さもなけれ
ば、機能停止のような影響を軽減する手段を有するネッ
トワーク制御システムを提供することは、好都合であ
る。短絡回路の影響を減少し、かつ、管理者による短絡
回路の位置の早急な識別を可能とするネットワーク制御
システムを提供することは、さらに、好都合である。単
純化された配線および接続を有する分散されたネットワ
ーク制御システムを提供することは、さらに、好都合で
ある。
おける機能停止から復旧する手段、または、さもなけれ
ば、機能停止のような影響を軽減する手段を有するネッ
トワーク制御システムを提供することは、好都合であ
る。短絡回路の影響を減少し、かつ、管理者による短絡
回路の位置の早急な識別を可能とするネットワーク制御
システムを提供することは、さらに、好都合である。単
純化された配線および接続を有する分散されたネットワ
ーク制御システムを提供することは、さらに、好都合で
ある。
【０００８】図１は、特に、上記技術において知られた
ような特定のタイプの制御ネットワーク１０１における
ノードの相互連絡を示すブロック図である。制御ネット
ワーク１０１は、メインデータバス１０４を通して複数
の第１層スレーブノード１０９，１２３に接続されたメ
インデータバスコントローラ１０３を具備する。メイン
データバス１０４に接続された１つの第１層スレーブノ
ード１２３は、また、第２データバスコントローラとし
て機能し、かつ、第２データバス１１３に接続されてい
る。第２データバスコントローラ１２３は、第２データ
バス１１３を通して、複数の第２層スレーブノード１３
０に接続されている。メインデータバス１０４は、メイ
ンデータバスコントローラ１０３と第１層スレーブノー
ド１０９，１２３との間に、高速・双方向通信リンクを
形成する。また、第２データバス１１３は、第２データ
バスコントローラ１２３と第２層スレーブノード１３０
との間に、低速・双方向通信リンクを形成する。
ような特定のタイプの制御ネットワーク１０１における
ノードの相互連絡を示すブロック図である。制御ネット
ワーク１０１は、メインデータバス１０４を通して複数
の第１層スレーブノード１０９，１２３に接続されたメ
インデータバスコントローラ１０３を具備する。メイン
データバス１０４に接続された１つの第１層スレーブノ
ード１２３は、また、第２データバスコントローラとし
て機能し、かつ、第２データバス１１３に接続されてい
る。第２データバスコントローラ１２３は、第２データ
バス１１３を通して、複数の第２層スレーブノード１３
０に接続されている。メインデータバス１０４は、メイ
ンデータバスコントローラ１０３と第１層スレーブノー
ド１０９，１２３との間に、高速・双方向通信リンクを
形成する。また、第２データバス１１３は、第２データ
バスコントローラ１２３と第２層スレーブノード１３０
との間に、低速・双方向通信リンクを形成する。
【０００９】スレーブノード１０９，１２３，１３０の
特性は、これらのスレーブノードが配置された制御用途
に、部分的に依存している。例えば、輸送車両または鉄
道車両において、マスタデータバスコントローラ１０３
およびスレーブノード１０９，１２３，１３０は、それ
ぞれ、車両または鉄道車両の特定の部分を制御するため
に割り当てられているか、または、特定の入力機能およ
び出力機能を制御するために割り当てられている。図１
の各スレーブノード１０９，１２３，１３０に対して、
制御機能の１つの代表的な配置を図解するようなノード
に接続された様々な制御信号が示されている。
特性は、これらのスレーブノードが配置された制御用途
に、部分的に依存している。例えば、輸送車両または鉄
道車両において、マスタデータバスコントローラ１０３
およびスレーブノード１０９，１２３，１３０は、それ
ぞれ、車両または鉄道車両の特定の部分を制御するため
に割り当てられているか、または、特定の入力機能およ
び出力機能を制御するために割り当てられている。図１
の各スレーブノード１０９，１２３，１３０に対して、
制御機能の１つの代表的な配置を図解するようなノード
に接続された様々な制御信号が示されている。
【００１０】動作時において、メインコントローラ１０
３は、メインデータバス１０４を高速・双方向リンクと
して使用して、第１層スレーブノード１０９，１２３と
通信する。メインデータバス１０４を通した通信のため
の代表的なボーレートは２５６ｋである。メインデータ
バスコントローラ１０３は、一般的に、第１層スレーブ
ノード１０９，１２３へ制御コマンドを送ることに対し
て責任を有し、かつ、メインデータバス１０４を通して
メインデータバスコントローラ１０３に通信されたステ
ータス情報および事象に応答することに対して責任を有
する。各々の第１層スレーブノード１０９，１２３は、
メインデータバスコントローラ１０３からコマンドを受
信し、その個々の制御線を通して適切なコマンドを発行
する。同様の方法で、第２データバスコントローラ１２
３は、（例えば９．６ｋのボーレートを有する）第２デ
ータバス１１３を低速・双方向リンクとして使用して、
第２層スレーブノード１３０と通信し、かつ、第２層ス
レーブノード１３０に対して、ある制御機能を実行する
ように指示するか、または、第２層スレーブノード１３
０から第２データバスコントローラ１２３へ中継された
ステータスメッセージまたは事象に応答するように指示
する。
３は、メインデータバス１０４を高速・双方向リンクと
して使用して、第１層スレーブノード１０９，１２３と
通信する。メインデータバス１０４を通した通信のため
の代表的なボーレートは２５６ｋである。メインデータ
バスコントローラ１０３は、一般的に、第１層スレーブ
ノード１０９，１２３へ制御コマンドを送ることに対し
て責任を有し、かつ、メインデータバス１０４を通して
メインデータバスコントローラ１０３に通信されたステ
ータス情報および事象に応答することに対して責任を有
する。各々の第１層スレーブノード１０９，１２３は、
メインデータバスコントローラ１０３からコマンドを受
信し、その個々の制御線を通して適切なコマンドを発行
する。同様の方法で、第２データバスコントローラ１２
３は、（例えば９．６ｋのボーレートを有する）第２デ
ータバス１１３を低速・双方向リンクとして使用して、
第２層スレーブノード１３０と通信し、かつ、第２層ス
レーブノード１３０に対して、ある制御機能を実行する
ように指示するか、または、第２層スレーブノード１３
０から第２データバスコントローラ１２３へ中継された
ステータスメッセージまたは事象に応答するように指示
する。
【００１１】図２は、図１の制御ネットワークのレイア
ウトまたはアーキテクチャを示す図である。図２に示さ
れた制御ネットワーク２０１は、メインデータバス２０
４に接続されたメインデータバスコントローラ２０３を
具備する。メインデータバス２０４は、複数の第１層ス
レーブノード２０９，２２３に、物理的に接続されてい
る。図１に示された制御ネットワーク１０１に関して説
明すると、第１層スレーブノード２２３のうちの１つ
は、また、第２データバスコントローラ２２３として機
能し、かつ、第２データバス２１３を通して、複数の第
２層スレーブノード２３０へ接続されている。メインデ
ータバス２０４は、各々の第１層スレーブノード２０
９，２３０を通過し、かつ、メインデータバスコントロ
ーラ２０３を再接合するために戻るようなループ内に構
成されている。この方法では、もし、メインバス２０４
の配線が切断される場合、メインデータバスコントロー
ラ２０３は、未だ、第１層スレーブノード２０９，２２
３に接続されており、システムに対する制御を必ずしも
失うわけではない。同様に、第２データバス２１３は、
各々の第２層スレーブノード２３０を通過し、かつ、第
２データバスコントローラ２２３を再接合するために戻
るようなループ内に構成されている。それによって、第
２データバス１１３の配線の潜在的切断に対して回復力
のあるアーキテクチャを提供する。メインデータバスコ
ントローラ２０３、第１層スレーブノード２０９および
２２３、第２層スレーブノード２３０の各々は、特定の
制御用途に対して必要な制御機能またはセンサー機能、
または、様々な他の入力機能および出力機能を実行する
ために、複数の制御信号に接続されている。
ウトまたはアーキテクチャを示す図である。図２に示さ
れた制御ネットワーク２０１は、メインデータバス２０
４に接続されたメインデータバスコントローラ２０３を
具備する。メインデータバス２０４は、複数の第１層ス
レーブノード２０９，２２３に、物理的に接続されてい
る。図１に示された制御ネットワーク１０１に関して説
明すると、第１層スレーブノード２２３のうちの１つ
は、また、第２データバスコントローラ２２３として機
能し、かつ、第２データバス２１３を通して、複数の第
２層スレーブノード２３０へ接続されている。メインデ
ータバス２０４は、各々の第１層スレーブノード２０
９，２３０を通過し、かつ、メインデータバスコントロ
ーラ２０３を再接合するために戻るようなループ内に構
成されている。この方法では、もし、メインバス２０４
の配線が切断される場合、メインデータバスコントロー
ラ２０３は、未だ、第１層スレーブノード２０９，２２
３に接続されており、システムに対する制御を必ずしも
失うわけではない。同様に、第２データバス２１３は、
各々の第２層スレーブノード２３０を通過し、かつ、第
２データバスコントローラ２２３を再接合するために戻
るようなループ内に構成されている。それによって、第
２データバス１１３の配線の潜在的切断に対して回復力
のあるアーキテクチャを提供する。メインデータバスコ
ントローラ２０３、第１層スレーブノード２０９および
２２３、第２層スレーブノード２３０の各々は、特定の
制御用途に対して必要な制御機能またはセンサー機能、
または、様々な他の入力機能および出力機能を実行する
ために、複数の制御信号に接続されている。
【００１２】故に、図２に示された制御ネットワーク２
０１は、制御機能を実行するために、二重バスアーキテ
クチャを利用する。制御システム２０１の階層的なアー
キテクチャによって、第２データバス２１３上では比較
的低いボーレートが許容され、このことは、伝統的な非
階層的リレーベースのシステムに対して、システムサイ
ズ、コスト、および、複雑さを減少することにつなが
る。第２データバス２１３上のより低い速度は、また、
システムの電磁波干渉に対する影響の受け易さ、すなわ
ち、（鉄道車両のような）ある制御システム環境におけ
る潜在的な問題を減少する。
０１は、制御機能を実行するために、二重バスアーキテ
クチャを利用する。制御システム２０１の階層的なアー
キテクチャによって、第２データバス２１３上では比較
的低いボーレートが許容され、このことは、伝統的な非
階層的リレーベースのシステムに対して、システムサイ
ズ、コスト、および、複雑さを減少することにつなが
る。第２データバス２１３上のより低い速度は、また、
システムの電磁波干渉に対する影響の受け易さ、すなわ
ち、（鉄道車両のような）ある制御システム環境におけ
る潜在的な問題を減少する。
【００１３】各ノード、即ち、マスタデータバスコント
ローラ２０３、第１層スレーブノード２０９，２２３、
または、第２層スレーブノード２３０は、その機能に対
して必要な計算を実行する手段を含み、かつ、中央処理
ユニット（ＣＰＵ）およびメモリのような構成部品で構
成される。図３は、図２の制御ネットワークで使用され
る（マスタデータバスコントローラ２０３、第１層スレ
ーブノード２０９または２２３、または、第２層スレー
ブノード２３０のような）ノード３０１のさらに詳細な
ブロック図である。ノード３０１は、電力制御ブロック
３１７とトランシーバー３０５とに接続されたＣＰＵ３
１５を具備する。ノード３０１は、また、電力信号線３
１６に接続されている。電力信号線３１６は、電力制御
ブロック３１７に接続している。ノード３０１は、通信
信号線３０４を通して通信する。通信信号線３０４は、
トランシーバー３０５に接続されている。電気的消去書
き込み可能な読み出し専用メモリ（ＥＥＰＲＯＭ）３０
６は、あるプログラム可能な機能を実行するためにＣＰ
Ｕ３１５によって利用されるプログラミング情報を格納
する。ＣＰＵ３１５は、特定の用途に対して必要とされ
る場合、ランダムアクセスメモリ（ＲＡＭ）（不図示）
とリードオンリメモリ（ＲＯＭ）（不図示）とにアクセ
スする。
ローラ２０３、第１層スレーブノード２０９，２２３、
または、第２層スレーブノード２３０は、その機能に対
して必要な計算を実行する手段を含み、かつ、中央処理
ユニット（ＣＰＵ）およびメモリのような構成部品で構
成される。図３は、図２の制御ネットワークで使用され
る（マスタデータバスコントローラ２０３、第１層スレ
ーブノード２０９または２２３、または、第２層スレー
ブノード２３０のような）ノード３０１のさらに詳細な
ブロック図である。ノード３０１は、電力制御ブロック
３１７とトランシーバー３０５とに接続されたＣＰＵ３
１５を具備する。ノード３０１は、また、電力信号線３
１６に接続されている。電力信号線３１６は、電力制御
ブロック３１７に接続している。ノード３０１は、通信
信号線３０４を通して通信する。通信信号線３０４は、
トランシーバー３０５に接続されている。電気的消去書
き込み可能な読み出し専用メモリ（ＥＥＰＲＯＭ）３０
６は、あるプログラム可能な機能を実行するためにＣＰ
Ｕ３１５によって利用されるプログラミング情報を格納
する。ＣＰＵ３１５は、特定の用途に対して必要とされ
る場合、ランダムアクセスメモリ（ＲＡＭ）（不図示）
とリードオンリメモリ（ＲＯＭ）（不図示）とにアクセ
スする。
【００１４】ＣＰＵ３１５は、キーボードおよびディス
プレイインターフェースブロック３２０に接続されてい
る。キーボードおよびディスプレイインターフェースブ
ロック３２０は、ステータスＬＥＤ３０７、リレー３２
１、および、ＬＣＤディスプレイ３１１およびキーパッ
ド３３１に接続されている。それによって、ノード３０
１は、（例えば、キーパッド３３１からの）手動入力を
受け取り、または、（例えば、リレー３２１を通した）
センサー入力を受信する。また、ノード３０１は、ステ
ータスＬＥＤ３０１またはＬＣＤディスプレイ３１１を
使用して、動作ステータスを表示できる。
プレイインターフェースブロック３２０に接続されてい
る。キーボードおよびディスプレイインターフェースブ
ロック３２０は、ステータスＬＥＤ３０７、リレー３２
１、および、ＬＣＤディスプレイ３１１およびキーパッ
ド３３１に接続されている。それによって、ノード３０
１は、（例えば、キーパッド３３１からの）手動入力を
受け取り、または、（例えば、リレー３２１を通した）
センサー入力を受信する。また、ノード３０１は、ステ
ータスＬＥＤ３０１またはＬＣＤディスプレイ３１１を
使用して、動作ステータスを表示できる。
【００１５】ノード３０１は、さらに、ネットワークコ
ントローラ３２２を具備する。ネットワークコントロー
ラ３２２は、好ましくは、第２ＣＰＵを具備する。ネッ
トワークコントローラ３２２は、第２トランシーバー３
２３に接続されている。第２トランシーバー３２３は、
第２の対の通信信号線３１４に接続されている。ネット
ワークコントローラは、また、電力信号線３３６を出力
する。
ントローラ３２２を具備する。ネットワークコントロー
ラ３２２は、好ましくは、第２ＣＰＵを具備する。ネッ
トワークコントローラ３２２は、第２トランシーバー３
２３に接続されている。第２トランシーバー３２３は、
第２の対の通信信号線３１４に接続されている。ネット
ワークコントローラは、また、電力信号線３３６を出力
する。
【００１６】動作時において、ノード３０１は、トラン
シーバー３０５，３２３を使用して、２つの異なるデー
タバスを通して通信する。故に、ノード３０１は、ネッ
トワークコントローラ３２２の制御下において、通信信
号線３１４を通してトランシーバー３２３を使用して信
号を受信および送信することによって、（図１に示され
たデータバス２０４のような）第１データバスを通して
通信する。ノード３０１は、ＣＰＵ３１５の制御下にお
いて、通信信号線３０４を通してトランシーバー３０５
を使用して信号を送信および受信することによって、
（図２に示されたデータバス２１３のような）第２デー
タバスを通して通信する。ＣＰＵ３１５およびネットワ
ークコントローラ３２２は、共用メモリ（不図示）を使
用して、情報を前後に送信する。ノード３０１は、第１
データバス２０４に関する「スレーブ」ユニットとし
て、および、第２データバス２１３に関する「マスタ」
ユニットとして働く。複数のノード３０１を適切な構成
において相互連絡することによって、（図２に示される
ような）２つのデータバスを有する階層的な制御ネット
ワークが確立される。
シーバー３０５，３２３を使用して、２つの異なるデー
タバスを通して通信する。故に、ノード３０１は、ネッ
トワークコントローラ３２２の制御下において、通信信
号線３１４を通してトランシーバー３２３を使用して信
号を受信および送信することによって、（図１に示され
たデータバス２０４のような）第１データバスを通して
通信する。ノード３０１は、ＣＰＵ３１５の制御下にお
いて、通信信号線３０４を通してトランシーバー３０５
を使用して信号を送信および受信することによって、
（図２に示されたデータバス２１３のような）第２デー
タバスを通して通信する。ＣＰＵ３１５およびネットワ
ークコントローラ３２２は、共用メモリ（不図示）を使
用して、情報を前後に送信する。ノード３０１は、第１
データバス２０４に関する「スレーブ」ユニットとし
て、および、第２データバス２１３に関する「マスタ」
ユニットとして働く。複数のノード３０１を適切な構成
において相互連絡することによって、（図２に示される
ような）２つのデータバスを有する階層的な制御ネット
ワークが確立される。
【００１７】図３に示されるような各ノード３０１は、
アルミニウムのような適切な軽量材料で作られた堅固な
収納ケース内に収納されている。上記収納ケースは、環
境からの保護を提供し、熱散逸を可能とする。図４は、
図３に示されるようなモジュールまたはノード３０１の
代表的な物理的ケーシング４０１を示す図である。ケー
シング４０１は、かなり小さい。図４の例では、ケーシ
ング４０１は、寸法が大体２．１インチ×３．７５イン
チであり、厚みが０．８２５インチである。
アルミニウムのような適切な軽量材料で作られた堅固な
収納ケース内に収納されている。上記収納ケースは、環
境からの保護を提供し、熱散逸を可能とする。図４は、
図３に示されるようなモジュールまたはノード３０１の
代表的な物理的ケーシング４０１を示す図である。ケー
シング４０１は、かなり小さい。図４の例では、ケーシ
ング４０１は、寸法が大体２．１インチ×３．７５イン
チであり、厚みが０．８２５インチである。
【００１８】図２に示されたような制御ネットワークの
動作時に起こり得る問題は、もし、マスタデータバスコ
ントローラ２０３が機能停止すると、システム全体の動
作が危険にさらされる、ということである。可能な解決
策は、全ての点において主要マスタデータバスコントロ
ーラ２０３と同じ機能を有する冗長マスタデータバスコ
ントローラを提供することである。主要マスタデータバ
スコントローラ２０３の機能停止を検出すると、バック
アップマスタデータバスコントローラが主要マスタデー
タバスコントローラ２０３を停止し、ネットワークの制
御を引き継ぐ。
動作時に起こり得る問題は、もし、マスタデータバスコ
ントローラ２０３が機能停止すると、システム全体の動
作が危険にさらされる、ということである。可能な解決
策は、全ての点において主要マスタデータバスコントロ
ーラ２０３と同じ機能を有する冗長マスタデータバスコ
ントローラを提供することである。主要マスタデータバ
スコントローラ２０３の機能停止を検出すると、バック
アップマスタデータバスコントローラが主要マスタデー
タバスコントローラ２０３を停止し、ネットワークの制
御を引き継ぐ。
【００１９】バックアップの目的のために、そのような
分離冗長マスタデータバスコントローラを有すること
は、主要マスタデータバスコントローラ２０３が機能停
止した場合における解決を提供する一方、そのことは、
完全な解決にはいたらない。完全に分離したコントロー
ラは、主要マスタデータバスコントローラ２０３につい
て機能とハードウェアとの完全な冗長性を有するので、
バックアップマスタデータバスコントローラの組み込み
は、マスタデータバスコントローラ２０３の実行のコス
トを事実上２倍にする。また、他の欠点は、もし、マス
タデータバスコントローラ２０３とバックアップマスタ
データバスコントローラとの両方が機能停止すると、シ
ステム全体の動作は危険にさらされ、動作は完全に停止
してしまう、ということである。
分離冗長マスタデータバスコントローラを有すること
は、主要マスタデータバスコントローラ２０３が機能停
止した場合における解決を提供する一方、そのことは、
完全な解決にはいたらない。完全に分離したコントロー
ラは、主要マスタデータバスコントローラ２０３につい
て機能とハードウェアとの完全な冗長性を有するので、
バックアップマスタデータバスコントローラの組み込み
は、マスタデータバスコントローラ２０３の実行のコス
トを事実上２倍にする。また、他の欠点は、もし、マス
タデータバスコントローラ２０３とバックアップマスタ
データバスコントローラとの両方が機能停止すると、シ
ステム全体の動作は危険にさらされ、動作は完全に停止
してしまう、ということである。
【００２０】マスタデータバスコントローラ２０３が機
能停止する可能性に加えて、第２データバスコントロー
ラ２２３もまた、機能停止することがある。バックアッ
プの目的のための冗長第２データバスコントローラが供
給される一方、第２データバスコントローラを実行する
コストは本質的に２倍になる。そして、もし、第２デー
タバスコントローラもまた機能停止するならば、システ
ムは、なおも、潜在的に、完全に機能停止することがあ
る。さらに、冗長データバスコントローラを追加するこ
とは、システムの配線を複雑にする。
能停止する可能性に加えて、第２データバスコントロー
ラ２２３もまた、機能停止することがある。バックアッ
プの目的のための冗長第２データバスコントローラが供
給される一方、第２データバスコントローラを実行する
コストは本質的に２倍になる。そして、もし、第２デー
タバスコントローラもまた機能停止するならば、システ
ムは、なおも、潜在的に、完全に機能停止することがあ
る。さらに、冗長データバスコントローラを追加するこ
とは、システムの配線を複雑にする。
【００２１】
【課題を解決するための手段】本発明は、ある特徴にお
いて、分散されたインテリジェント制御ネットワークに
おけるマスタ制御ノードに対して、自動冗長バックアッ
プマスタ制御を提供する。
いて、分散されたインテリジェント制御ネットワークに
おけるマスタ制御ノードに対して、自動冗長バックアッ
プマスタ制御を提供する。
【００２２】本発明のある特徴において、マスタノード
および複数のスレーブノードは、ループ形態で共通バス
に接続されている。マスタノードおよびスレーブノード
は、それぞれ、シャント回路を通してバスに接続された
トランシーバーを有する。シャント回路は、好ましく
は、（抵抗のような）インピーダンス素子と並列な形態
で、（リレーのような）スイッチを具備する。スイッチ
は、ノードの制御下において動作され、かつ、通常状態
下では閉じられたままである。それによって、信号がバ
スを通して自由に伝達されることを可能とする。障害が
発生した場合、各々のノードはそのスイッチを開き、バ
スの個々の部分が切り離されるようにする。そして、マ
スタノードは、各スレーブノードに対して、そのスイッ
チを閉じるよう、指示することを、最も近いスレーブノ
ードから始める。スレーブノードが応答に失敗した場
合、障害位置が検出される。マスタノードは、ループの
反対方向に向けて、処理を繰り返す。そして、動作は、
障害に最も近いスレーブノードを分離したまま、継続す
る。
および複数のスレーブノードは、ループ形態で共通バス
に接続されている。マスタノードおよびスレーブノード
は、それぞれ、シャント回路を通してバスに接続された
トランシーバーを有する。シャント回路は、好ましく
は、（抵抗のような）インピーダンス素子と並列な形態
で、（リレーのような）スイッチを具備する。スイッチ
は、ノードの制御下において動作され、かつ、通常状態
下では閉じられたままである。それによって、信号がバ
スを通して自由に伝達されることを可能とする。障害が
発生した場合、各々のノードはそのスイッチを開き、バ
スの個々の部分が切り離されるようにする。そして、マ
スタノードは、各スレーブノードに対して、そのスイッ
チを閉じるよう、指示することを、最も近いスレーブノ
ードから始める。スレーブノードが応答に失敗した場
合、障害位置が検出される。マスタノードは、ループの
反対方向に向けて、処理を繰り返す。そして、動作は、
障害に最も近いスレーブノードを分離したまま、継続す
る。
【００２３】もし、マスタノードにおいて短絡回路が発
生したならば、スレーブノードのうちの１つが、予め決
められた待機期間の後、マスタノードに対して引き継
ぐ。本発明の好ましい実施形態において、マスタノード
は、多数のスレーブノードに対するコントローラとして
働く。マスタノードは、スレーブノードを、周期的にポ
ーリングする。各々のスレーブノードは、機能停止モー
ド検出器を具備する。それによって、もし、スレーブノ
ードが、ある固定の時間内に、マスタノードからのメッ
セージの受信を失敗した場合、スレーブノードは、マス
タノードに対して、制御を引き継ぐ。
生したならば、スレーブノードのうちの１つが、予め決
められた待機期間の後、マスタノードに対して引き継
ぐ。本発明の好ましい実施形態において、マスタノード
は、多数のスレーブノードに対するコントローラとして
働く。マスタノードは、スレーブノードを、周期的にポ
ーリングする。各々のスレーブノードは、機能停止モー
ド検出器を具備する。それによって、もし、スレーブノ
ードが、ある固定の時間内に、マスタノードからのメッ
セージの受信を失敗した場合、スレーブノードは、マス
タノードに対して、制御を引き継ぐ。
【００２４】本発明の他の特徴では、順番を確立するこ
とによって、マスタノードに対して優先された冗長バッ
クアップ制御が提供される。上記順番において、多数の
ノードが機能停止した場合、スレーブノードは、マスタ
ノードまたは代用マスタノードを引き継ぐ。好ましく
は、各スレーブノードは、他のスレーブノードがプログ
ラムされる時間の量とは異なる時間の量の後に機能停止
モード状態を検出するように、プログラムされている。
最も短い機能停止モード検出時間でプログラムされた第
１スレーブノードが機能停止モード状態を検出した場
合、該第１スレーブノードは、マスタノードのために引
き継ぎ、かつ、代用マスタノードになる。もし、代用マ
スタノードもまた機能停止すると、次に短い機能停止モ
ード検出時間でプログラムされたスレーブノードが機能
停止モード状態を検出し、代用マスタノードのために引
き継ぎ、第２代用マスタノードになる。同様に、各スレ
ーブノードのプログラムされた機能停止モード検出時間
が経過すると、順番に、各スレーブノードは、マスタノ
ードになる能力を有する。この方法では、優先順位が定
められた冗長バックアップ制御がマスタノードに対して
達成される。
とによって、マスタノードに対して優先された冗長バッ
クアップ制御が提供される。上記順番において、多数の
ノードが機能停止した場合、スレーブノードは、マスタ
ノードまたは代用マスタノードを引き継ぐ。好ましく
は、各スレーブノードは、他のスレーブノードがプログ
ラムされる時間の量とは異なる時間の量の後に機能停止
モード状態を検出するように、プログラムされている。
最も短い機能停止モード検出時間でプログラムされた第
１スレーブノードが機能停止モード状態を検出した場
合、該第１スレーブノードは、マスタノードのために引
き継ぎ、かつ、代用マスタノードになる。もし、代用マ
スタノードもまた機能停止すると、次に短い機能停止モ
ード検出時間でプログラムされたスレーブノードが機能
停止モード状態を検出し、代用マスタノードのために引
き継ぎ、第２代用マスタノードになる。同様に、各スレ
ーブノードのプログラムされた機能停止モード検出時間
が経過すると、順番に、各スレーブノードは、マスタノ
ードになる能力を有する。この方法では、優先順位が定
められた冗長バックアップ制御がマスタノードに対して
達成される。
【００２５】本発明の他の特徴では、多重バスの階層的
な制御ネットワークが提供される。第１層マスタノード
は、第１共通バスを通信のために使用して、複数の第１
層スレーブノードを制御する。第１層スレーブノードの
うちの１つは、第２共通制御バスに接続され、かつ、第
２共通バスに接続された複数の第２層スレーブノードに
対する第２層マスタノードとして動作する。もし、第１
層マスタノードの機能停止が発生したならば、第１共通
バスに接続された全ての第１層スレーブノードは、第１
層マスタノードを引き継ぎ、それらのプログラムされた
優先順位に従って引き継ぐ。もし、第２層マスタノード
の機能停止が発生したならば、第２共通バスに接続され
た全ての第２層スレーブノードは、第２層マスタノード
を引き継ぎ、それらのプログラムされた優先順位に従っ
て引き継ぐ。それによって、冗長マスタ制御は、階層的
な制御ネットワークの第１層および第２層の両方に対し
て提供される。
な制御ネットワークが提供される。第１層マスタノード
は、第１共通バスを通信のために使用して、複数の第１
層スレーブノードを制御する。第１層スレーブノードの
うちの１つは、第２共通制御バスに接続され、かつ、第
２共通バスに接続された複数の第２層スレーブノードに
対する第２層マスタノードとして動作する。もし、第１
層マスタノードの機能停止が発生したならば、第１共通
バスに接続された全ての第１層スレーブノードは、第１
層マスタノードを引き継ぎ、それらのプログラムされた
優先順位に従って引き継ぐ。もし、第２層マスタノード
の機能停止が発生したならば、第２共通バスに接続され
た全ての第２層スレーブノードは、第２層マスタノード
を引き継ぎ、それらのプログラムされた優先順位に従っ
て引き継ぐ。それによって、冗長マスタ制御は、階層的
な制御ネットワークの第１層および第２層の両方に対し
て提供される。
【００２６】好ましいノードは、２つの分離されたトラ
ンシーバーを具備する。１つは、制御情報を受信するア
ップリンクトランシーバーであり、もう１つは、制御情
報を送出するダウンリンクトランシーバーである。故
に、各ノードは、マスタノードまたはスレーブノードで
実行する能力か、または、両モードで同時に実行する能
力かのいずれかを有する。さらに、変形および実施形態
もまたここに開示されており、かつ、以下に説明され、
および／または、図に描かれている。
ンシーバーを具備する。１つは、制御情報を受信するア
ップリンクトランシーバーであり、もう１つは、制御情
報を送出するダウンリンクトランシーバーである。故
に、各ノードは、マスタノードまたはスレーブノードで
実行する能力か、または、両モードで同時に実行する能
力かのいずれかを有する。さらに、変形および実施形態
もまたここに開示されており、かつ、以下に説明され、
および／または、図に描かれている。
【００２７】
【発明の実施の形態】図１は、従来技術において知られ
ているように、階層制御ネットワークの機能図である。
図２は、従来技術において知られているように、デュア
ルバスアーキテクチャを有する分散制御システムの図で
ある。図３は、図２の分散制御システムにおいて使用さ
れるモジュールまたはノードのブロック図である。図４
は、図３に示されるモジュールまたはノードの物理的な
容器を示す図である。図５は、本発明の１または２以上
の特徴に基づく好ましい制御ネットワークアーキテクチ
ャのブロック図である。図６は、図５に示される制御ネ
ットワークアーキテクチャ内の好ましいノードのブロッ
ク図である。［図７および図８は、図６に示されるよう
な好ましいノードの回路概要図である。］図７は、本発
明のある実施形態に基づく制御ネットワークの図であ
り、自動的に障害の位置を突き止め、かつ、該障害を切
り離す。図８は、図７の制御ネットワークの図であり、
各ノードのリレーが、通常動作に対して、閉状態で示さ
れている。図９〜図１５は、自動的に障害の位置を突き
止め、かつ、該障害を切り離す好ましい方法を図解する
図である。図１６は、マスタノードが潜在的障害を処理
するために好ましい処理流れ図である。図１７は、スレ
ーブノードが潜在的障害を処理するために好ましい処理
流れ図である。図１８（ａ）および図１８（ｂ）は、マ
イクロプロセッサの機能停止時に、１組のリレーを開状
態にするためのフェイルセーフ回路のブロック図であ
る。
ているように、階層制御ネットワークの機能図である。
図２は、従来技術において知られているように、デュア
ルバスアーキテクチャを有する分散制御システムの図で
ある。図３は、図２の分散制御システムにおいて使用さ
れるモジュールまたはノードのブロック図である。図４
は、図３に示されるモジュールまたはノードの物理的な
容器を示す図である。図５は、本発明の１または２以上
の特徴に基づく好ましい制御ネットワークアーキテクチ
ャのブロック図である。図６は、図５に示される制御ネ
ットワークアーキテクチャ内の好ましいノードのブロッ
ク図である。［図７および図８は、図６に示されるよう
な好ましいノードの回路概要図である。］図７は、本発
明のある実施形態に基づく制御ネットワークの図であ
り、自動的に障害の位置を突き止め、かつ、該障害を切
り離す。図８は、図７の制御ネットワークの図であり、
各ノードのリレーが、通常動作に対して、閉状態で示さ
れている。図９〜図１５は、自動的に障害の位置を突き
止め、かつ、該障害を切り離す好ましい方法を図解する
図である。図１６は、マスタノードが潜在的障害を処理
するために好ましい処理流れ図である。図１７は、スレ
ーブノードが潜在的障害を処理するために好ましい処理
流れ図である。図１８（ａ）および図１８（ｂ）は、マ
イクロプロセッサの機能停止時に、１組のリレーを開状
態にするためのフェイルセーフ回路のブロック図であ
る。
【００２８】この出願は、米国特許出願第 ／ 号「Wi
ring Method and Apparatus for Distributed Control
Network」（発明者Jeffrey Ying）と、米国特許出願第
／号「Multi-Tier Architecture For Control Networ
k」（発明者Jeffrey Ying）と、米国特許出願第 ／
号「Backup Control Mechanism In A DistributedContr
ol Network」（発明者Jeffrey Ying）とに関係する。上
述する出願の３つ全ては、ここで同時に提出され、か
つ、それによって、あたかもここで完全に開始されたか
のように参照して組み込まれる。
ring Method and Apparatus for Distributed Control
Network」（発明者Jeffrey Ying）と、米国特許出願第
／号「Multi-Tier Architecture For Control Networ
k」（発明者Jeffrey Ying）と、米国特許出願第 ／
号「Backup Control Mechanism In A DistributedContr
ol Network」（発明者Jeffrey Ying）とに関係する。上
述する出願の３つ全ては、ここで同時に提出され、か
つ、それによって、あたかもここで完全に開始されたか
のように参照して組み込まれる。
【００２９】本発明の好ましい実施形態は、マスタデー
タバスコントローラ２０３または他のタイプのマスタノ
ード、第２データバスコントローラ２２３または同様の
タイプのノードに対する冗長バックアップ制御を提供す
ることによって、１または２以上の上記問題を解決す
る。また、もし、（例えば、後述する実施形態で説明さ
れるように）制御レベルがさらに入れ子となっている場
合には、それらの制御レベルに対する他の副コントロー
ラが提供される。
タバスコントローラ２０３または他のタイプのマスタノ
ード、第２データバスコントローラ２２３または同様の
タイプのノードに対する冗長バックアップ制御を提供す
ることによって、１または２以上の上記問題を解決す
る。また、もし、（例えば、後述する実施形態で説明さ
れるように）制御レベルがさらに入れ子となっている場
合には、それらの制御レベルに対する他の副コントロー
ラが提供される。
【００３０】図５は、制御ネットワーク５０１の好まし
い実施形態のブロック図である。制御ネットワーク５０
１は、制御ネットワーク５０１の各バスレベルにおける
マスタノードに対して、冗長バックアップ制御能力を有
する。これ以降、特定バスに対してマスタバスコントロ
ーラとして動作するノードは、その特定バスに対する
「マスタノード」として参照される。また、そのバス上
の他の全てのノードは、その特定バスに対する「スレー
ブノード」として参照される。図５に示された制御ネッ
トワークでは、マスタノード５０３と複数の第１層スレ
ーブノード５２３とが、メインデータバス５０４に接続
されている。本発明の好ましい実施形態では、各々のス
レーブノード５２３は、第２データバスを制御するため
に、構成されているか、または、構成され得る。例え
ば、制御ネットワーク５０１内の第２データバス５２３
に接続された第１層スレーブノード５２３ｃが示されて
いる。第１層スレーブノード５２３ｃは、第２データバ
ス５１３に接続された第２スレーブノード５３３に関す
る第２層マスタノードとして機能する。第１層スレーブ
ノード５２３の他のノードもまた、第２層マスタノード
として働き、かつ、追加の第２層スレーブノードを有す
る異なる第２バスに接続されている。それによって、複
数レベルの階層的な制御ネットワーク、または、複数層
の階層的な制御ネットワークが確立される。
い実施形態のブロック図である。制御ネットワーク５０
１は、制御ネットワーク５０１の各バスレベルにおける
マスタノードに対して、冗長バックアップ制御能力を有
する。これ以降、特定バスに対してマスタバスコントロ
ーラとして動作するノードは、その特定バスに対する
「マスタノード」として参照される。また、そのバス上
の他の全てのノードは、その特定バスに対する「スレー
ブノード」として参照される。図５に示された制御ネッ
トワークでは、マスタノード５０３と複数の第１層スレ
ーブノード５２３とが、メインデータバス５０４に接続
されている。本発明の好ましい実施形態では、各々のス
レーブノード５２３は、第２データバスを制御するため
に、構成されているか、または、構成され得る。例え
ば、制御ネットワーク５０１内の第２データバス５２３
に接続された第１層スレーブノード５２３ｃが示されて
いる。第１層スレーブノード５２３ｃは、第２データバ
ス５１３に接続された第２スレーブノード５３３に関す
る第２層マスタノードとして機能する。第１層スレーブ
ノード５２３の他のノードもまた、第２層マスタノード
として働き、かつ、追加の第２層スレーブノードを有す
る異なる第２バスに接続されている。それによって、複
数レベルの階層的な制御ネットワーク、または、複数層
の階層的な制御ネットワークが確立される。
【００３１】マスタノード５０３、第１層スレーブノー
ド５２３、第２層スレーブノード５３３、および、（図
５には示されていない）他の低いレベルのスレーブノー
ドのそれぞれは、以下、総称的に「ノード」として参照
され、かつ、図５のノード５３０のように示される。図
５に示されるような好ましい実施形態のある特徴におい
て、各々のノード５３０は、大体、同じハードウェア構
成を有し、故に、制御ネットワーク５０１がどのように
構成されているのかに依存して、マスタノードかスレー
ブノードのいずれかとして機能できる。各データバス
は、該データバスに付属したノードを伴って、一般的
に、セルとして参照される。また、データバスに接続さ
れたマスタノードは、その特定のセルに対する「セルコ
ントローラ」として参照される。以下に詳細を説明する
ように、マスタノードとして構成された各ノード５３０
は、該ノードが制御するセルに対するデータバスを通し
て、メッセージを送信および受信する。スレーブノード
として構成された各ノード５３０は、もし、マスタノー
ドによってデータバスを通して情報を送信するように特
に要求されないならば、受信モードのまま、そのデータ
バスを通してメッセージを受信し、送信は行わない。全
てのスレーブノードは、たとえ上位層に関するスレーブ
ノードとして動作していても、異なるセルの副レベルに
おいて、他の低い層のスレーブノードに関するマスタノ
ードとして同時に動作することができる。
ド５２３、第２層スレーブノード５３３、および、（図
５には示されていない）他の低いレベルのスレーブノー
ドのそれぞれは、以下、総称的に「ノード」として参照
され、かつ、図５のノード５３０のように示される。図
５に示されるような好ましい実施形態のある特徴におい
て、各々のノード５３０は、大体、同じハードウェア構
成を有し、故に、制御ネットワーク５０１がどのように
構成されているのかに依存して、マスタノードかスレー
ブノードのいずれかとして機能できる。各データバス
は、該データバスに付属したノードを伴って、一般的
に、セルとして参照される。また、データバスに接続さ
れたマスタノードは、その特定のセルに対する「セルコ
ントローラ」として参照される。以下に詳細を説明する
ように、マスタノードとして構成された各ノード５３０
は、該ノードが制御するセルに対するデータバスを通し
て、メッセージを送信および受信する。スレーブノード
として構成された各ノード５３０は、もし、マスタノー
ドによってデータバスを通して情報を送信するように特
に要求されないならば、受信モードのまま、そのデータ
バスを通してメッセージを受信し、送信は行わない。全
てのスレーブノードは、たとえ上位層に関するスレーブ
ノードとして動作していても、異なるセルの副レベルに
おいて、他の低い層のスレーブノードに関するマスタノ
ードとして同時に動作することができる。
【００３２】本発明の好ましい実施形態は、上述したよ
うに、制御ネットワーク５０１の全てのレベルまたは副
レベルにおいてマスタノードとして機能する全てのノー
ドの冗長バックアップ制御のための仕組みを具備する。
一般的に述べられたように、本発明の好ましい実施形態
の動作時において、特定のデータバスに接続されたスレ
ーブノードは、受信モードの間、データバスを監視し、
そのデータバスに対するマスタノードからの周期的な信
号を待つ。予定された時間内にマスタノードから信号が
受信できなかった場合、そのデータバスに接続されたス
レーブノードは、待機期間にはいる（この待機期間は、
好ましくは、データバスに接続された各スレーブノード
によって異なる待機期間である）。待機期間が経過する
と、スレーブノードは、特定のデータバスに対するマス
タノード内において機能停止が発生したと判断し、マス
タノードの機能を引き継ぐステップを実行する。各々の
スレーブノードは、異なる待機期間でプログラムされて
いるので、マスタノードの機能停止が発生した場合、マ
スタノードを補うための（スレーブノード同士の）衝突
は生じない。ある特徴において、各マスタノードのバッ
クアップ制御は優先順位が決められている。そのため
に、機能停止が起こった場合に、スレーブノードがマス
タノードの機能の制御を潜在的に引き継ぐ特定の順位が
存在する。
うに、制御ネットワーク５０１の全てのレベルまたは副
レベルにおいてマスタノードとして機能する全てのノー
ドの冗長バックアップ制御のための仕組みを具備する。
一般的に述べられたように、本発明の好ましい実施形態
の動作時において、特定のデータバスに接続されたスレ
ーブノードは、受信モードの間、データバスを監視し、
そのデータバスに対するマスタノードからの周期的な信
号を待つ。予定された時間内にマスタノードから信号が
受信できなかった場合、そのデータバスに接続されたス
レーブノードは、待機期間にはいる（この待機期間は、
好ましくは、データバスに接続された各スレーブノード
によって異なる待機期間である）。待機期間が経過する
と、スレーブノードは、特定のデータバスに対するマス
タノード内において機能停止が発生したと判断し、マス
タノードの機能を引き継ぐステップを実行する。各々の
スレーブノードは、異なる待機期間でプログラムされて
いるので、マスタノードの機能停止が発生した場合、マ
スタノードを補うための（スレーブノード同士の）衝突
は生じない。ある特徴において、各マスタノードのバッ
クアップ制御は優先順位が決められている。そのため
に、機能停止が起こった場合に、スレーブノードがマス
タノードの機能の制御を潜在的に引き継ぐ特定の順位が
存在する。
【００３３】さらに詳細には、再び図５に関して、メイ
ンデータバス５０４に付属するノード５３０のうちの１
つは、マスタノード５０３として構成されている。メイ
ンデータバス５０４に付属する他のノード５３０（この
例では、そのようなノード５３０が４つ存在する）は、
第１層スレーブノード５２３として構成されている。こ
のことは、これらのノードが、メインデータバス５０４
を通してマスタ制御信号を受信はするが送信はしないこ
とを意味している。しかしながら、第１層スレーブノー
ド５２３は、時々、メインデータバス５０４を通して、
応答信号またはステータス信号を送る。
ンデータバス５０４に付属するノード５３０のうちの１
つは、マスタノード５０３として構成されている。メイ
ンデータバス５０４に付属する他のノード５３０（この
例では、そのようなノード５３０が４つ存在する）は、
第１層スレーブノード５２３として構成されている。こ
のことは、これらのノードが、メインデータバス５０４
を通してマスタ制御信号を受信はするが送信はしないこ
とを意味している。しかしながら、第１層スレーブノー
ド５２３は、時々、メインデータバス５０４を通して、
応答信号またはステータス信号を送る。
【００３４】好ましい実施形態において、各々の第１層
スレーブノード５２３は、第２バスを制御する第２層マ
スタノードとして構成されている。そのような一例が図
５に示されている。図５では、第１層スレーブノード５
２３ｃが、第２データバス５１３に接続されている。複
数の他のノード５３０もまた、第２データバス５１３に
付属しており、第２層スレーブノード５３３として働
く。図５に示された例では、そのような第２層スレーブ
ノード５３３が３つ存在する。第２データバス５１３に
関して、第１層スレーブ／第２層マスタノード５２３ｃ
は、第２層スレーブノード５３３へ、マスタ制御信号を
送信する。第２層スレーブノード５３３は、通常、受信
モードで動作しているが、時々、第２層マスタノード５
２３ｃへ、応答メッセージまたはステータスメッセージ
を送る。他の第１層スレーブノード５２３ａ，５２３
ｂ，５２３ｄは、同様に、第２層マスタノード（即ち、
セルコントローラ）として接続され、それぞれ、それ自
身の第２バスまたはセルを制御する。
スレーブノード５２３は、第２バスを制御する第２層マ
スタノードとして構成されている。そのような一例が図
５に示されている。図５では、第１層スレーブノード５
２３ｃが、第２データバス５１３に接続されている。複
数の他のノード５３０もまた、第２データバス５１３に
付属しており、第２層スレーブノード５３３として働
く。図５に示された例では、そのような第２層スレーブ
ノード５３３が３つ存在する。第２データバス５１３に
関して、第１層スレーブ／第２層マスタノード５２３ｃ
は、第２層スレーブノード５３３へ、マスタ制御信号を
送信する。第２層スレーブノード５３３は、通常、受信
モードで動作しているが、時々、第２層マスタノード５
２３ｃへ、応答メッセージまたはステータスメッセージ
を送る。他の第１層スレーブノード５２３ａ，５２３
ｂ，５２３ｄは、同様に、第２層マスタノード（即ち、
セルコントローラ）として接続され、それぞれ、それ自
身の第２バスまたはセルを制御する。
【００３５】図５に示された制御ネットワーク５０１
が、４つの第１層スレーブノード５２３と３つの第２層
スレーブノード５３３とを有する一方、第１層スレーブ
ノード５２３と第２層スレーブノード５３３の数は、特
定のデータバスを通してスレーブノードと通信するマス
タノードの能力によってのみ制限される。各バス上のス
レーブノードは、制御ネットワーク５０１に示されるよ
りも多くてもよいし、少なくてもよい。好ましい実施形
態では、そのようなセルコントローラは８以上存在しな
い。但し、もし、処理能力および処理速度が許すなら
ば、８以上使用してもよい。
が、４つの第１層スレーブノード５２３と３つの第２層
スレーブノード５３３とを有する一方、第１層スレーブ
ノード５２３と第２層スレーブノード５３３の数は、特
定のデータバスを通してスレーブノードと通信するマス
タノードの能力によってのみ制限される。各バス上のス
レーブノードは、制御ネットワーク５０１に示されるよ
りも多くてもよいし、少なくてもよい。好ましい実施形
態では、そのようなセルコントローラは８以上存在しな
い。但し、もし、処理能力および処理速度が許すなら
ば、８以上使用してもよい。
【００３６】加えて、２つのデータバス方法に対する同
様のアプローチを使用して、２つのデータバスを越える
さらなる制御入れ子のレベルもまた提供される。故に、
例えば、１または２以上の第２層スレーブノード５３３
は、それ自身の第３次のまたは第３層のデータバスを制
御する第３層マスタノードとして構成されてもよい。図
５は２つの入れ子にされた制御レベルを示しているだけ
であるが、同じ制御概念が、追加的な入れ子制御レベル
を有する制御ネットワークアーキテクチャに適用され
る。
様のアプローチを使用して、２つのデータバスを越える
さらなる制御入れ子のレベルもまた提供される。故に、
例えば、１または２以上の第２層スレーブノード５３３
は、それ自身の第３次のまたは第３層のデータバスを制
御する第３層マスタノードとして構成されてもよい。図
５は２つの入れ子にされた制御レベルを示しているだけ
であるが、同じ制御概念が、追加的な入れ子制御レベル
を有する制御ネットワークアーキテクチャに適用され
る。
【００３７】好ましい実施形態において、メインデータ
バス５０４および第２データバス５１３（または、もし
適切ならば、複数のバス）を通した通信は、１つのノー
ド５３０のみが与えられた時間に特定のデータバスを通
して送信するように、時間多重されている。通常、送信
された各メッセージは、特定の行き先ノード５３０を目
標とする。上記行き先ノード５３０は、送信されたメッ
セージ内のアドレスビットによって特定される。しかし
ながら、いくつかの実施形態では、放送メッセージもま
た、多数のノード５３０に目標が設定されて使用され
る。
バス５０４および第２データバス５１３（または、もし
適切ならば、複数のバス）を通した通信は、１つのノー
ド５３０のみが与えられた時間に特定のデータバスを通
して送信するように、時間多重されている。通常、送信
された各メッセージは、特定の行き先ノード５３０を目
標とする。上記行き先ノード５３０は、送信されたメッ
セージ内のアドレスビットによって特定される。しかし
ながら、いくつかの実施形態では、放送メッセージもま
た、多数のノード５３０に目標が設定されて使用され
る。
【００３８】タスク（または、タスクのグループ）に対
する信頼性が、特定のノード５３０に割り当てられてい
る。例えば、各々の第１層スレーブノード２２３は、信
頼性に関する異なる階層が割り当てられている。同様
に、各々の第２層スレーブノード５３３は、信頼性に関
する異なる階層が割り当てられている。
する信頼性が、特定のノード５３０に割り当てられてい
る。例えば、各々の第１層スレーブノード２２３は、信
頼性に関する異なる階層が割り当てられている。同様
に、各々の第２層スレーブノード５３３は、信頼性に関
する異なる階層が割り当てられている。
【００３９】各々のノード５３０は、好ましくは、アッ
プリンクトランシーバー５０７、ダウンリンクトランシ
ーバー５０８およびスイッチ５０９を具備する。各々の
ノード５３０は、そのダウンリンクトランシーバー５０
８を通して、信号を受信する。メインデータバス５０４
を通して、第１層マスタノード５０３は、マスタ制御信
号を、各々の第１層スレーブノード５２３に送信する。
時々、プログラムされた制御プロトコルに従って、第１
層スレーブノード５２３は、マスタ制御信号に応答する
か、または、さもなくば、第１層スレーブノード５２３
に特定の事象が発生した場合、第１層マスタノード５０
３にステータスメッセージを送る。他の場合は、第１層
スレーブノード５２３は、通常、互いに通信を行わな
い。
プリンクトランシーバー５０７、ダウンリンクトランシ
ーバー５０８およびスイッチ５０９を具備する。各々の
ノード５３０は、そのダウンリンクトランシーバー５０
８を通して、信号を受信する。メインデータバス５０４
を通して、第１層マスタノード５０３は、マスタ制御信
号を、各々の第１層スレーブノード５２３に送信する。
時々、プログラムされた制御プロトコルに従って、第１
層スレーブノード５２３は、マスタ制御信号に応答する
か、または、さもなくば、第１層スレーブノード５２３
に特定の事象が発生した場合、第１層マスタノード５０
３にステータスメッセージを送る。他の場合は、第１層
スレーブノード５２３は、通常、互いに通信を行わな
い。
【００４０】同様の方法で、（第２データバス５１３の
ような）各第２データバスを通して、第２層マスタノー
ド５２３（例えば、図５の第１層スレーブ／第２層マス
タノード５２３ｃ）は、マスタ制御信号を、同じ第２デ
ータバスに接続された各々の第２層スレーブノード５３
３に送信する。時々、プログラムされた制御プロトコル
に従って、第２層スレーブノード５３３は、マスタ制御
信号に応答するか、または、さもなくば、第２層スレー
ブノード５３３に特定の事象が発生した場合、第２層マ
スタノード５２３ｃにステータスメッセージを送る。他
の場合は、第２層スレーブノード５２３は、通常、互い
に通信を行わない。
ような）各第２データバスを通して、第２層マスタノー
ド５２３（例えば、図５の第１層スレーブ／第２層マス
タノード５２３ｃ）は、マスタ制御信号を、同じ第２デ
ータバスに接続された各々の第２層スレーブノード５３
３に送信する。時々、プログラムされた制御プロトコル
に従って、第２層スレーブノード５３３は、マスタ制御
信号に応答するか、または、さもなくば、第２層スレー
ブノード５３３に特定の事象が発生した場合、第２層マ
スタノード５２３ｃにステータスメッセージを送る。他
の場合は、第２層スレーブノード５２３は、通常、互い
に通信を行わない。
【００４１】ノード間の通信は、好ましくは、半二重時
分割多重を使用して実行される。典型的な動作時におい
て、マスタノードは、各々のスレーブノードを、周期的
にポーリングする。各々のノードは、好ましくは、唯一
のノード識別番号またはアドレスが与えられる。上記ノ
ード識別番号またはアドレスは、上記各々のノードを制
御ネットワークの他の全てのノードから区別する。マス
タノードが、今度は、目的とされた行き先を識別するノ
ード識別番号またはアドレスを使用して、制御メッセー
ジを各スレーブユニットに送る。各々のスレーブノード
は、制御メッセージを受信する。しかし、もし、上記ス
レーブノードが、制御メッセージ内のそれ自身のノード
識別番号またはアドレスを認識する場合のみ、反応す
る。スレーブノードは、マスタノードから受信された制
御メッセージによって要求された動作を行う。制御メッ
セージを受信した後の設定された時間内に、スレーブノ
ードは、認知メッセージを用いて、マスタノードに応答
する。マスタノードがシステム全体を通して発生した事
象の履歴を保持できるように、各々のスレーブノードは
順番にポーリングされる。
分割多重を使用して実行される。典型的な動作時におい
て、マスタノードは、各々のスレーブノードを、周期的
にポーリングする。各々のノードは、好ましくは、唯一
のノード識別番号またはアドレスが与えられる。上記ノ
ード識別番号またはアドレスは、上記各々のノードを制
御ネットワークの他の全てのノードから区別する。マス
タノードが、今度は、目的とされた行き先を識別するノ
ード識別番号またはアドレスを使用して、制御メッセー
ジを各スレーブユニットに送る。各々のスレーブノード
は、制御メッセージを受信する。しかし、もし、上記ス
レーブノードが、制御メッセージ内のそれ自身のノード
識別番号またはアドレスを認識する場合のみ、反応す
る。スレーブノードは、マスタノードから受信された制
御メッセージによって要求された動作を行う。制御メッ
セージを受信した後の設定された時間内に、スレーブノ
ードは、認知メッセージを用いて、マスタノードに応答
する。マスタノードがシステム全体を通して発生した事
象の履歴を保持できるように、各々のスレーブノードは
順番にポーリングされる。
【００４２】通信プロトコルは、好ましくは、各々のデ
ータバス上の衝突を避けるように定められている。簡単
かつ効果的な通信プロトコルは、特定のデータバスに対
するマスタノードが制御メッセージを特定のスレーブノ
ードに送るプロトコルである。上記特定のスレーブノー
ドは、認知またはステータスメッセージを用いて、マス
タノードが他のスレーブノードと接触する前の予め定め
られた時間内に応答する。スレーブノードは、一般的
に、マスタノードによって最初にポーリングされずに通
信を開始することはない。マスタノードもまた、スレー
ブノードのうちの１つ以上によって受信されることを意
図した放送制御メッセージを送出する。放送制御メッセ
ージは、単一の特定ノードに対して放送制御メッセージ
に応答するように指示するノード識別番号またはアドレ
スを含む。通常、応答のために選択された単一のノード
は、放送制御メッセージの受信を最も必要とするノード
である。
ータバス上の衝突を避けるように定められている。簡単
かつ効果的な通信プロトコルは、特定のデータバスに対
するマスタノードが制御メッセージを特定のスレーブノ
ードに送るプロトコルである。上記特定のスレーブノー
ドは、認知またはステータスメッセージを用いて、マス
タノードが他のスレーブノードと接触する前の予め定め
られた時間内に応答する。スレーブノードは、一般的
に、マスタノードによって最初にポーリングされずに通
信を開始することはない。マスタノードもまた、スレー
ブノードのうちの１つ以上によって受信されることを意
図した放送制御メッセージを送出する。放送制御メッセ
ージは、単一の特定ノードに対して放送制御メッセージ
に応答するように指示するノード識別番号またはアドレ
スを含む。通常、応答のために選択された単一のノード
は、放送制御メッセージの受信を最も必要とするノード
である。
【００４３】（いかなる制御レベルにおいても）現在の
マスタノードの機能停止は、マスタノードによる（デー
タバスを通したスレーブノードに対する）送信の失敗、
または他に、不適切な制御情報の送信、のいずれかに帰
結する。好ましい冗長バックアップ制御プロトコルに従
って、スレーブノードは、周期的に、マスタ制御メッセ
ージを、マスタノードから受信し、適切なマスタ制御メ
ッセージが生成されなかった場合、機能停止モード応答
手続きを開始する。
マスタノードの機能停止は、マスタノードによる（デー
タバスを通したスレーブノードに対する）送信の失敗、
または他に、不適切な制御情報の送信、のいずれかに帰
結する。好ましい冗長バックアップ制御プロトコルに従
って、スレーブノードは、周期的に、マスタ制御メッセ
ージを、マスタノードから受信し、適切なマスタ制御メ
ッセージが生成されなかった場合、機能停止モード応答
手続きを開始する。
【００４４】機能停止モード状態の検出および該機能停
止モード状態に対する応答は、図６を参照して、非常に
詳細に説明される。図６は、（図５に示された全てのノ
ード５３０のような）ノードの大抵の主要構成部品を示
す好ましい実施形態のブロック図である。機能停止モー
ドの検出および応答は、スレーブノードとして動作する
ノード５３０によって実行されるので、以下の議論は、
図６に示されたノード６０３がスレーブノードとして最
初に構成されている、と仮定する。さらに、説明を簡単
にするために、制御レベルにかかわりなく、構成の簡易
化および柔軟性の目的のために、好ましくは、各々のノ
ード５３０に対して、同じノード回路構成が使用される
が、図６に示されたノード６０３は（図５のメインデー
タバス５０４および第２データバス５１３に接続された
第１層スレーブ／第２層マスタノード５２３ｃのよう
な）メインバスおよび第２バスに接続された第１層スレ
ーブ／第２層マスタノードである、と仮定される。
止モード状態に対する応答は、図６を参照して、非常に
詳細に説明される。図６は、（図５に示された全てのノ
ード５３０のような）ノードの大抵の主要構成部品を示
す好ましい実施形態のブロック図である。機能停止モー
ドの検出および応答は、スレーブノードとして動作する
ノード５３０によって実行されるので、以下の議論は、
図６に示されたノード６０３がスレーブノードとして最
初に構成されている、と仮定する。さらに、説明を簡単
にするために、制御レベルにかかわりなく、構成の簡易
化および柔軟性の目的のために、好ましくは、各々のノ
ード５３０に対して、同じノード回路構成が使用される
が、図６に示されたノード６０３は（図５のメインデー
タバス５０４および第２データバス５１３に接続された
第１層スレーブ／第２層マスタノード５２３ｃのよう
な）メインバスおよび第２バスに接続された第１層スレ
ーブ／第２層マスタノードである、と仮定される。
【００４５】図６のノードブロック図において、第１バ
ス（例えば、メインバス）６０４に接続されたノード６
０３が示されている。ノード６０３は、アップリンクト
ランシーバー６１１、ダウンリンクトランシーバー６２
１、アップリンクトランシーバー６１１に接続されたＣ
ＰＵ６１２、および、ダウンリンクトランシーバー６２
１に接続された他のＣＰＵ６２２を具備する。両方のＣ
ＰＵ６１２，６２２は、好ましくは、デュアルポートＲ
ＡＭ６１８に接続されており、ＣＰＵ６１２はプログラ
ムを格納したＲＯＭ６１４に、また、ＣＰＵ６２２はＲ
ＯＭ６２４に、それぞれ個別に接続されている。第２Ｃ
ＰＵ６２２は、適切なインターフェースを通して、Ｉ／
Ｏポート６５４に接続されている。Ｉ／Ｏポート６５４
は、センサー入力、制御信号出力、ステータスＬＥＤ接
続ポート、ＬＣＤディスプレイ接続ポート、キーパッド
接続ポート、または、他のタイプの外部接続ポートを具
備する。図６のノード６０３は、図３に示されたノード
３０１の全ての構成部品および機能を有することができ
るが、しかしながら、図６では、本発明の動作を説明す
るために必要とされるある基本的な構成部品だけが描か
れている。
ス（例えば、メインバス）６０４に接続されたノード６
０３が示されている。ノード６０３は、アップリンクト
ランシーバー６１１、ダウンリンクトランシーバー６２
１、アップリンクトランシーバー６１１に接続されたＣ
ＰＵ６１２、および、ダウンリンクトランシーバー６２
１に接続された他のＣＰＵ６２２を具備する。両方のＣ
ＰＵ６１２，６２２は、好ましくは、デュアルポートＲ
ＡＭ６１８に接続されており、ＣＰＵ６１２はプログラ
ムを格納したＲＯＭ６１４に、また、ＣＰＵ６２２はＲ
ＯＭ６２４に、それぞれ個別に接続されている。第２Ｃ
ＰＵ６２２は、適切なインターフェースを通して、Ｉ／
Ｏポート６５４に接続されている。Ｉ／Ｏポート６５４
は、センサー入力、制御信号出力、ステータスＬＥＤ接
続ポート、ＬＣＤディスプレイ接続ポート、キーパッド
接続ポート、または、他のタイプの外部接続ポートを具
備する。図６のノード６０３は、図３に示されたノード
３０１の全ての構成部品および機能を有することができ
るが、しかしながら、図６では、本発明の動作を説明す
るために必要とされるある基本的な構成部品だけが描か
れている。
【００４６】各ノード６０３は、好ましくは、メッセー
ジ（例えば、制御指示）を送信することおよび受信する
ことの両方が可能である。典型的には、ダウンリンクト
ランシーバー６２１は「スレーブ」モードで動作する。
それによって、ノード６０３は、制御指示をダウンリン
クトランシーバー６２１を使用して受信し、上記制御指
示に応答する。また、アップリンクトランシーバー６１
１は「マスタ」モードで動作する。それによって、ノー
ド６０３は、制御指示（例えば、スレーブノードのポー
リング）を出力し、そのような制御指示を送信した後、
他のノードからの応答を待つ。
ジ（例えば、制御指示）を送信することおよび受信する
ことの両方が可能である。典型的には、ダウンリンクト
ランシーバー６２１は「スレーブ」モードで動作する。
それによって、ノード６０３は、制御指示をダウンリン
クトランシーバー６２１を使用して受信し、上記制御指
示に応答する。また、アップリンクトランシーバー６１
１は「マスタ」モードで動作する。それによって、ノー
ド６０３は、制御指示（例えば、スレーブノードのポー
リング）を出力し、そのような制御指示を送信した後、
他のノードからの応答を待つ。
【００４７】ノード６０３のダウンリンクトランシーバ
ー６２１は、第２データバス６５２に接続されている。
（ノード６０３が第１層スレーブ／第２層マスタノード
であると仮定した場合、）複数の第２層スレーブノード
６５１もまた、第２データバス６５２に接続されてい
る。それによって、ノード６０３は、メインデータバス
６０４に関する第１層スレーブノードとして機能し、そ
のアップリンクトランシーバー６１１を用いて、第１層
マスタ制御信号を、メインバス６０４を通して、（図５
に示されたマスタノード５０３のような）第１層マスタ
ノードから受信する。また、ノード６０３は、第２デー
タバス６５２に関する第２層マスタノードとして機能
し、第２層マスタ制御信号を、そのダウンリンクトラン
シーバー６３４を用いて、第２層スレーブノード６５１
へ送信する。
ー６２１は、第２データバス６５２に接続されている。
（ノード６０３が第１層スレーブ／第２層マスタノード
であると仮定した場合、）複数の第２層スレーブノード
６５１もまた、第２データバス６５２に接続されてい
る。それによって、ノード６０３は、メインデータバス
６０４に関する第１層スレーブノードとして機能し、そ
のアップリンクトランシーバー６１１を用いて、第１層
マスタ制御信号を、メインバス６０４を通して、（図５
に示されたマスタノード５０３のような）第１層マスタ
ノードから受信する。また、ノード６０３は、第２デー
タバス６５２に関する第２層マスタノードとして機能
し、第２層マスタ制御信号を、そのダウンリンクトラン
シーバー６３４を用いて、第２層スレーブノード６５１
へ送信する。
【００４８】ノード６０３は、また、ダウンリンクトラ
ンシーバー６２１とメインデータバス６０４の信号線６
４３ａ，６４３ｂとの間に接続された一対のスイッチ６
３５ａ，６３５ｂを具備する。通常動作時において、も
し、ノード５０３がまた、図５に示されたマスタノード
５０３のような第１層マスタノードでないならば、スイ
ッチ６３５ａ，６３５ｂは、開状態のままである（な
お、ノード５０３が第１層マスタノードである場合に
は、スイッチ６３５ａ，６３５ｂは閉じられる）。それ
によって、ダウンリンクトランシーバー６２１は、メイ
ンデータバス６０４から切り離される。しかしながら、
第１層マスタノード機能停止状態が検出されると、スイ
ッチ６３５ａ，６３５ｂは閉状態であり、ダウンリンク
トランシーバー６２１が第１層マスタノードに対して引
き継ぐことを許可する。故に、ダウンリンクトランシー
バー６２１は、同時に、メインデータバス６０４と第２
データバス６５２との両方に関するマスタノードとして
機能する。
ンシーバー６２１とメインデータバス６０４の信号線６
４３ａ，６４３ｂとの間に接続された一対のスイッチ６
３５ａ，６３５ｂを具備する。通常動作時において、も
し、ノード５０３がまた、図５に示されたマスタノード
５０３のような第１層マスタノードでないならば、スイ
ッチ６３５ａ，６３５ｂは、開状態のままである（な
お、ノード５０３が第１層マスタノードである場合に
は、スイッチ６３５ａ，６３５ｂは閉じられる）。それ
によって、ダウンリンクトランシーバー６２１は、メイ
ンデータバス６０４から切り離される。しかしながら、
第１層マスタノード機能停止状態が検出されると、スイ
ッチ６３５ａ，６３５ｂは閉状態であり、ダウンリンク
トランシーバー６２１が第１層マスタノードに対して引
き継ぐことを許可する。故に、ダウンリンクトランシー
バー６２１は、同時に、メインデータバス６０４と第２
データバス６５２との両方に関するマスタノードとして
機能する。
【００４９】好ましい実施形態において、ハードウェア
タイマ６１３のようなタイマ手段を使用して、メインデ
ータバス６０４上のマスタノード機能停止状態の検出が
成し遂げられる。上記ハードウェアタイマ６１３は、ア
ップリンクトランシーバー６１１に接続されたＣＰＵ６
１２によって、（直接的にまたは間接的に）アクセス可
能である。（ノード６０３が第１層スレーブ／第２層マ
スタノードであると仮定される）好ましい制御プロトコ
ルに従って、ノード６０３のアップリンクトランシーバ
ー６１１は、第１層マスタ制御信号を、周期的に、（図
５のマスタノード５０３のような）第１層マスタノード
から受信する。マスタ制御信号は、例えば、ノード６０
３からのステータス情報を要求するか、または、ノード
６０３に対して、ある制御機能または入力／出力機能を
実行するように指示してもよい。ノード６０３は、通
常、要求された機能の実行、および／または、（アップ
リンクトランシーバー６１１を使用した）認知またはス
テータス信号の第１層マスタ制御ノードへの送信、によ
って応答する。
タイマ６１３のようなタイマ手段を使用して、メインデ
ータバス６０４上のマスタノード機能停止状態の検出が
成し遂げられる。上記ハードウェアタイマ６１３は、ア
ップリンクトランシーバー６１１に接続されたＣＰＵ６
１２によって、（直接的にまたは間接的に）アクセス可
能である。（ノード６０３が第１層スレーブ／第２層マ
スタノードであると仮定される）好ましい制御プロトコ
ルに従って、ノード６０３のアップリンクトランシーバ
ー６１１は、第１層マスタ制御信号を、周期的に、（図
５のマスタノード５０３のような）第１層マスタノード
から受信する。マスタ制御信号は、例えば、ノード６０
３からのステータス情報を要求するか、または、ノード
６０３に対して、ある制御機能または入力／出力機能を
実行するように指示してもよい。ノード６０３は、通
常、要求された機能の実行、および／または、（アップ
リンクトランシーバー６１１を使用した）認知またはス
テータス信号の第１層マスタ制御ノードへの送信、によ
って応答する。
【００５０】タイマ６１３は、第１層マスタ制御ノード
から受信されたマスタ制御信号の間の待機期間を計時す
る。好ましい実施形態において、（マスタ制御信号が特
定のノード６０３へ送信されようとされまいと、）アッ
プリンクトランシーバー６１１が、第１層マスタノード
から、特定のプログラムされた制御プロトコル内におい
て適切なマスタ制御信号と認識されたマスタ制御信号を
受信する度に、アップリンクトランシーバー６１１に接
続されたＣＰＵ６１２は、タイマ６１３をリセットす
る。もし、タイマ６１３が計時し終わったときはいつで
も、ＣＰＵ６１２は、機能停止モード応答手続きを行使
することによって応答する。タイマ６１３の計時終了
は、マスタ制御信号の受信に対する機能停止をＣＰＵ６
１２に知らせるために、ＣＰＵ６１２に対して割り込み
を生じるか、または、ＣＰＵ６１２は周期的にタイマ６
１３を監視し、タイマ６１３が計時終了したことをＣＰ
Ｕ６１２が知ると、ＣＰＵ６１２は機能停止モード応答
手続きを行使する。
から受信されたマスタ制御信号の間の待機期間を計時す
る。好ましい実施形態において、（マスタ制御信号が特
定のノード６０３へ送信されようとされまいと、）アッ
プリンクトランシーバー６１１が、第１層マスタノード
から、特定のプログラムされた制御プロトコル内におい
て適切なマスタ制御信号と認識されたマスタ制御信号を
受信する度に、アップリンクトランシーバー６１１に接
続されたＣＰＵ６１２は、タイマ６１３をリセットす
る。もし、タイマ６１３が計時し終わったときはいつで
も、ＣＰＵ６１２は、機能停止モード応答手続きを行使
することによって応答する。タイマ６１３の計時終了
は、マスタ制御信号の受信に対する機能停止をＣＰＵ６
１２に知らせるために、ＣＰＵ６１２に対して割り込み
を生じるか、または、ＣＰＵ６１２は周期的にタイマ６
１３を監視し、タイマ６１３が計時終了したことをＣＰ
Ｕ６１２が知ると、ＣＰＵ６１２は機能停止モード応答
手続きを行使する。
【００５１】機能停止モード状態が検出されると、ＣＰ
Ｕ６１２は、デュアルポートＲＡＭ６１８内の予め決め
られたフラグ位置に、機能停止モードステータスビット
をセットする。他のＣＰＵ６２２は、周期的に、デュア
ルポートＲＡＭ６１８内の機能停止モードステータスビ
ットを監視し、それによって、機能停止が起こった場合
に知らされる。この他にも、デュアルポートＲＡＭ６１
８を通して通信するＣＰＵ６１２，６２２の代わりに、
マスタ制御信号を受信する機能の停止が起こった場合
（即ち、タイマ６１３が計時し終わった場合）、タイマ
６１３が直接ＣＰＵ６２２に知らせてもよい。
Ｕ６１２は、デュアルポートＲＡＭ６１８内の予め決め
られたフラグ位置に、機能停止モードステータスビット
をセットする。他のＣＰＵ６２２は、周期的に、デュア
ルポートＲＡＭ６１８内の機能停止モードステータスビ
ットを監視し、それによって、機能停止が起こった場合
に知らされる。この他にも、デュアルポートＲＡＭ６１
８を通して通信するＣＰＵ６１２，６２２の代わりに、
マスタ制御信号を受信する機能の停止が起こった場合
（即ち、タイマ６１３が計時し終わった場合）、タイマ
６１３が直接ＣＰＵ６２２に知らせてもよい。
【００５２】機能停止モード状態が存在すること、およ
び、第１層マスタノードがおそらく機能停止したという
ことを、ＣＰＵ６２２が知らされるか、または、さもな
くば、判断した場合、ＣＰＵ６２２は、スイッチ６３５
ａ，６３５ｂを閉じる信号を、制御線６３３を通して送
る。それによって、ダウンリンクトランシーバー６２１
をメインバス６０４に接続する。その時点以降、ＣＰＵ
６２２は、メインバス６０４に関する第１層マスタノー
ドとして動作する。ノード６０３は、メインデータバス
６０４を通して、アップリンクトランシーバー６１１を
使用して、情報を受信し続けることができる。この他に
も、ノード６０３は、その後、ダウンリンクトランシー
バー６２１を使用して、メインバス６０４と第２バス６
５２との両方を通した全ての送信および受信を実行して
もよい。機能停止モードに入ると、ＣＰＵ６２２は、Ｃ
ＰＵ６２２が第１層マスタノードから指示を前もって受
信したＩ／Ｏポート機能を直接実行するように、プログ
ラムされる。または、ノード６０３は、マスタ制御信号
を、それ自身のアップリンクトランシーバー６１１に送
り、それによって、ノード６０３が先に行っていたよう
なＩ／Ｏポート機能を実行し続ける。言い換えると、ノ
ード６０３がその前もって割り当てられた機能を実行し
続けることができるように、ノード６０３は、メインデ
ータバス６０４を通して、該ノード６０３自身に制御指
示を与える。もし、第１層マスタノードを引き継いだ
後、そのノードのダウンリンクトランシーバー６１１が
機能停止したならば、そのアップリンクトランシーバー
６１１は通常の方法で機能し続けるので、次のスレーブ
ノードが（後述するような）新たな第１層マスタノード
として制御を引き継ぐ場合、ノード６０３はその制御機
能を依然実行し続けることができる。
び、第１層マスタノードがおそらく機能停止したという
ことを、ＣＰＵ６２２が知らされるか、または、さもな
くば、判断した場合、ＣＰＵ６２２は、スイッチ６３５
ａ，６３５ｂを閉じる信号を、制御線６３３を通して送
る。それによって、ダウンリンクトランシーバー６２１
をメインバス６０４に接続する。その時点以降、ＣＰＵ
６２２は、メインバス６０４に関する第１層マスタノー
ドとして動作する。ノード６０３は、メインデータバス
６０４を通して、アップリンクトランシーバー６１１を
使用して、情報を受信し続けることができる。この他に
も、ノード６０３は、その後、ダウンリンクトランシー
バー６２１を使用して、メインバス６０４と第２バス６
５２との両方を通した全ての送信および受信を実行して
もよい。機能停止モードに入ると、ＣＰＵ６２２は、Ｃ
ＰＵ６２２が第１層マスタノードから指示を前もって受
信したＩ／Ｏポート機能を直接実行するように、プログ
ラムされる。または、ノード６０３は、マスタ制御信号
を、それ自身のアップリンクトランシーバー６１１に送
り、それによって、ノード６０３が先に行っていたよう
なＩ／Ｏポート機能を実行し続ける。言い換えると、ノ
ード６０３がその前もって割り当てられた機能を実行し
続けることができるように、ノード６０３は、メインデ
ータバス６０４を通して、該ノード６０３自身に制御指
示を与える。もし、第１層マスタノードを引き継いだ
後、そのノードのダウンリンクトランシーバー６１１が
機能停止したならば、そのアップリンクトランシーバー
６１１は通常の方法で機能し続けるので、次のスレーブ
ノードが（後述するような）新たな第１層マスタノード
として制御を引き継ぐ場合、ノード６０３はその制御機
能を依然実行し続けることができる。
【００５３】上述した技術に従って、期待される第１層
マスタ制御信号の受信機能の停止によって示される第１
層マスタノードの機能停止が検出されると、ノード６０
３は、該ノード６０３自身を、第１層マスタノードの代
用とする。もし、ノード６０３が機能停止すると、第１
層マスタノードに対する制御を引き継ぐ前または後のい
ずれかにおいて、次の第１層スレーブノードは、上記方
法と同様の方法で、第１層マスタノードを引き継ぎ、か
つ、第１層マスタノードとなる。
マスタ制御信号の受信機能の停止によって示される第１
層マスタノードの機能停止が検出されると、ノード６０
３は、該ノード６０３自身を、第１層マスタノードの代
用とする。もし、ノード６０３が機能停止すると、第１
層マスタノードに対する制御を引き継ぐ前または後のい
ずれかにおいて、次の第１層スレーブノードは、上記方
法と同様の方法で、第１層マスタノードを引き継ぎ、か
つ、第１層マスタノードとなる。
【００５４】図５を再び参照すると、第１層スレーブノ
ード５２３が第１層マスタノード５０３を引き継ぐ順番
は、特定の第１層スレーブノード５２３のタイマ６１３
によって計時された待機期間によって指示されている。
各第１層スレーブノード５２３に対するタイマ６１３
（図６参照）は、異なる計時終了値を使用して、プログ
ラムされ、または、リセットされる。内部タイマ６１３
が、特定のノード５２３に対してプログラムされた特定
の計時終了値に達すると、第１層スレーブノード５２３
は、機能停止モード状態となったことを明確にするだけ
である。
ード５２３が第１層マスタノード５０３を引き継ぐ順番
は、特定の第１層スレーブノード５２３のタイマ６１３
によって計時された待機期間によって指示されている。
各第１層スレーブノード５２３に対するタイマ６１３
（図６参照）は、異なる計時終了値を使用して、プログ
ラムされ、または、リセットされる。内部タイマ６１３
が、特定のノード５２３に対してプログラムされた特定
の計時終了値に達すると、第１層スレーブノード５２３
は、機能停止モード状態となったことを明確にするだけ
である。
【００５５】各第１層スレーブノード５２３内の内部タ
イマ６１３に対してプログラムされた待機期間が制御用
途に依存して変化する一方、待機期間は、一例として、
１０ミリ秒の増分でプログラムされている。故に、例え
ば、第１層スレーブノード５２３ａは、１０ミリ秒の待
機期間でプログラムされており、次の第１層スレーブノ
ード５２３ｂは、２０ミリ秒の待機期間でプログラムさ
れており、次の第１層スレーブノード５２３ｃは、３０
ミリ秒の待機期間でプログラムされており、そして、最
後の第１層スレーブノード５２３ｄは、４０ミリ秒の待
機期間でプログラムされており、……等である。もし、
適切な第１層マスタ制御信号をなにも受信することなく
１０ミリ秒が経過したならば、第１層スレーブノード５
２３ａは、第１層マスタノードとして引き継ぐ。もし、
適切な第１層マスタ制御信号をなにも受信することなく
２０ミリ秒が経過したならば、次の第１層スレーブノー
ド５２３ｂは、第１層マスタノードとして引き継ぐ。も
し、適切な第１層マスタ制御信号をなにも受信すること
なく３０ミリ秒が経過したならば、次の第１層スレーブ
ノード５２３ｃは、第１層マスタノードとして引き継
ぐ。
イマ６１３に対してプログラムされた待機期間が制御用
途に依存して変化する一方、待機期間は、一例として、
１０ミリ秒の増分でプログラムされている。故に、例え
ば、第１層スレーブノード５２３ａは、１０ミリ秒の待
機期間でプログラムされており、次の第１層スレーブノ
ード５２３ｂは、２０ミリ秒の待機期間でプログラムさ
れており、次の第１層スレーブノード５２３ｃは、３０
ミリ秒の待機期間でプログラムされており、そして、最
後の第１層スレーブノード５２３ｄは、４０ミリ秒の待
機期間でプログラムされており、……等である。もし、
適切な第１層マスタ制御信号をなにも受信することなく
１０ミリ秒が経過したならば、第１層スレーブノード５
２３ａは、第１層マスタノードとして引き継ぐ。もし、
適切な第１層マスタ制御信号をなにも受信することなく
２０ミリ秒が経過したならば、次の第１層スレーブノー
ド５２３ｂは、第１層マスタノードとして引き継ぐ。も
し、適切な第１層マスタ制御信号をなにも受信すること
なく３０ミリ秒が経過したならば、次の第１層スレーブ
ノード５２３ｃは、第１層マスタノードとして引き継
ぐ。
【００５６】上記例において、待機期間として１０ミリ
秒という増分の使用は、単に一例として考えられたもの
である。また、実際の待機期間は、制御メッセージの時
間的なきわどさに依存して選択される。また、マスタノ
ードが機能停止したということの確実性が十分に高い度
合いで得られる前に見逃されてしまうメッセージ数が確
定される。例えば、もし、スレーブノードが、５ミリ秒
毎よりも遅くない時間でデータバス上に制御メッセージ
信号を観測することを予期するならば、スレーブノード
は、予め定義された数のメッセージ（例えば、２０個の
メッセージ）が存在しないことに対応する待機期間（即
ち１００ミリ秒）後に、機能停止モード状態となったこ
とを明確にするように、プログラムされ得る。もし、マ
スタノード制御を要求するシステムのきわどい局面が、
より短い時間で処理されることを必要とするならば、シ
ステムの時間に敏感な構成部品を適応させるために、待
機期間は減少されなくてはならない。
秒という増分の使用は、単に一例として考えられたもの
である。また、実際の待機期間は、制御メッセージの時
間的なきわどさに依存して選択される。また、マスタノ
ードが機能停止したということの確実性が十分に高い度
合いで得られる前に見逃されてしまうメッセージ数が確
定される。例えば、もし、スレーブノードが、５ミリ秒
毎よりも遅くない時間でデータバス上に制御メッセージ
信号を観測することを予期するならば、スレーブノード
は、予め定義された数のメッセージ（例えば、２０個の
メッセージ）が存在しないことに対応する待機期間（即
ち１００ミリ秒）後に、機能停止モード状態となったこ
とを明確にするように、プログラムされ得る。もし、マ
スタノード制御を要求するシステムのきわどい局面が、
より短い時間で処理されることを必要とするならば、シ
ステムの時間に敏感な構成部品を適応させるために、待
機期間は減少されなくてはならない。
【００５７】スレーブノードがマスタノードのために引
き継ぐ順番は、マスタノードに関するスレーブノードの
制御ループ内の相対的位置によって指示される必要がな
い。しかし、むしろ、上記順番は、各スレーブノードに
おいてプログラムされた待機期間に基づいて指示され
る。それによって、機能停止が起こった場合にスレーブ
ノードがマスタノードのために引き継ぐ優先順位で、柔
軟性が供給される。
き継ぐ順番は、マスタノードに関するスレーブノードの
制御ループ内の相対的位置によって指示される必要がな
い。しかし、むしろ、上記順番は、各スレーブノードに
おいてプログラムされた待機期間に基づいて指示され
る。それによって、機能停止が起こった場合にスレーブ
ノードがマスタノードのために引き継ぐ優先順位で、柔
軟性が供給される。
【００５８】従って、ここに述べた本発明の技術の使用
によって、第１層マスタノード５０３に対する冗長バッ
クアップが提供される。そのような冗長バックアップ制
御は、制御システム内に追加の物理的ノードが配置され
ることを必要とすることなく、かつ、バス５０４，５１
３に対してそのような追加の物理的ノードのための配線
を行うことなく、提供される。さもなければ、各々の第
１層スレーブノード５２３が同一計時終了周期でプログ
ラムされる場合に生ずることになる競合問題を解決する
限り、マスタノード５０４に対する冗長バックアップも
また達成される。
によって、第１層マスタノード５０３に対する冗長バッ
クアップが提供される。そのような冗長バックアップ制
御は、制御システム内に追加の物理的ノードが配置され
ることを必要とすることなく、かつ、バス５０４，５１
３に対してそのような追加の物理的ノードのための配線
を行うことなく、提供される。さもなければ、各々の第
１層スレーブノード５２３が同一計時終了周期でプログ
ラムされる場合に生ずることになる競合問題を解決する
限り、マスタノード５０４に対する冗長バックアップも
また達成される。
【００５９】好ましい実施形態において、冗長バックア
ップ制御は、同様の方法で、第２データバス５１３、お
よび、システム内に設けられた追加の各データバスに提
供される。故に、各々の第２層スレーブノード５３３
は、好ましくは、図６のノード６０３として示された回
路で構成される。また、故に、もし、第１層スレーブ／
第２層マスタノード５２３ｃが機能停止すると、各々の
第２層スレーブノード５３３は、それ自身を、第１層ス
レーブ／第２層マスタノード５２３ｃの代用とすること
ができる。
ップ制御は、同様の方法で、第２データバス５１３、お
よび、システム内に設けられた追加の各データバスに提
供される。故に、各々の第２層スレーブノード５３３
は、好ましくは、図６のノード６０３として示された回
路で構成される。また、故に、もし、第１層スレーブ／
第２層マスタノード５２３ｃが機能停止すると、各々の
第２層スレーブノード５３３は、それ自身を、第１層ス
レーブ／第２層マスタノード５２３ｃの代用とすること
ができる。
【００６０】もし、より上位層のバス上のマスタノード
の機能停止の結果として、特定のノードが２つのバスに
対するマスタノードとして動作しており、かつ、そのノ
ードの動作が同様に機能停止したならば、２つの異なる
ノードが機能を停止したノードに対して引き継ぎ、１つ
のノードが各バス上で引き継ぐことは、可能である。例
えば、マスタノード５０３の機能停止によって、第１層
スレーブ／第２層マスタノード５２３ｃが、既に、第１
層マスタノードとして引き継いでいるならば、さらに、
第１層スレーブ／第２層マスタノード５２３ｃもまた機
能停止したならば、次の第１層スレーブノード５２３ｄ
は、メインデータバス５０４に関する第１層マスタノー
ドとして引き継ぐが、１番目の第２層スレーブノード５
３３ａは、第２データバス５１３に関する第２層マスタ
ノードとして引き継ぐ。
の機能停止の結果として、特定のノードが２つのバスに
対するマスタノードとして動作しており、かつ、そのノ
ードの動作が同様に機能停止したならば、２つの異なる
ノードが機能を停止したノードに対して引き継ぎ、１つ
のノードが各バス上で引き継ぐことは、可能である。例
えば、マスタノード５０３の機能停止によって、第１層
スレーブ／第２層マスタノード５２３ｃが、既に、第１
層マスタノードとして引き継いでいるならば、さらに、
第１層スレーブ／第２層マスタノード５２３ｃもまた機
能停止したならば、次の第１層スレーブノード５２３ｄ
は、メインデータバス５０４に関する第１層マスタノー
ドとして引き継ぐが、１番目の第２層スレーブノード５
３３ａは、第２データバス５１３に関する第２層マスタ
ノードとして引き継ぐ。
【００６１】上記方法では、１または２以上のノードの
機能停止にもかかわらず、全体として制御システムの十
分な機能が維持される。連続された動作可能性を高い度
合いで維持するために、機能停止したノードは、基本的
に、できる限り破棄されるか、または、無視される。さ
らに、マスタノードの機能停止にもかかわらず、システ
ムのある部分が動作し続けているので、機能停止によっ
て切り離された（システムの）動作していない部分を識
別することが可能であることによって、エンジニアまた
は管理者による機能停止ノードの識別が簡単化される。
機能停止にもかかわらず、全体として制御システムの十
分な機能が維持される。連続された動作可能性を高い度
合いで維持するために、機能停止したノードは、基本的
に、できる限り破棄されるか、または、無視される。さ
らに、マスタノードの機能停止にもかかわらず、システ
ムのある部分が動作し続けているので、機能停止によっ
て切り離された（システムの）動作していない部分を識
別することが可能であることによって、エンジニアまた
は管理者による機能停止ノードの識別が簡単化される。
【００６２】ある特徴において、もし、機能停止が（ノ
ード６０３の）両方のトランシーバーを混乱させないな
らば、各ノード６０３における（それぞれが異なるトラ
ンシーバーで動作する）２つの異なるＣＰＵ間のマスタ
機能およびスレーブ機能の責任の分離は、ＣＰＵの一方
が機能停止したとしても、ノード６０３がマスタノード
またはスレーブノードのいずれかとして潜在的に動作し
続けることを許可する。
ード６０３の）両方のトランシーバーを混乱させないな
らば、各ノード６０３における（それぞれが異なるトラ
ンシーバーで動作する）２つの異なるＣＰＵ間のマスタ
機能およびスレーブ機能の責任の分離は、ＣＰＵの一方
が機能停止したとしても、ノード６０３がマスタノード
またはスレーブノードのいずれかとして潜在的に動作し
続けることを許可する。
【００６３】本発明は、他の特徴において、自動的に、
バスのうちの１つで発生した障害（例えば、断線または
短絡回路）の位置を突き止め、かつ、該障害を切り離
し、かつ、障害が切り離された状態を保ちながら動作を
継続するメカニズムおよび方法を提供する。自動的に障
害の位置を突き止め、かつ、該障害を切り離すメカニズ
ムおよび方法は、ネットワークの冗長バックアップマス
タ制御について先に説明された技術から切り離して、ま
たは、該技術と一緒に使用され得る。
バスのうちの１つで発生した障害（例えば、断線または
短絡回路）の位置を突き止め、かつ、該障害を切り離
し、かつ、障害が切り離された状態を保ちながら動作を
継続するメカニズムおよび方法を提供する。自動的に障
害の位置を突き止め、かつ、該障害を切り離すメカニズ
ムおよび方法は、ネットワークの冗長バックアップマス
タ制御について先に説明された技術から切り離して、ま
たは、該技術と一緒に使用され得る。
【００６４】ここで、図７を参照すると、制御ネットワ
ーク７０１のバス７０４上で発生した障害の位置を突き
止め、かつ、該障害を切り離すための回路を具備する制
御ネットワーク７０１の一部が示されている。図７に
は、たった１つのバス７０４が示されている。しかしな
がら、バスがいかなるレベルまたはサブレベルに配置さ
れているとしても、図７に示される制御ネットワーク７
０１の一部に対して説明されるのと同じ原則が、制御ネ
ットワークの他のバスに対しても適用可能である。
ーク７０１のバス７０４上で発生した障害の位置を突き
止め、かつ、該障害を切り離すための回路を具備する制
御ネットワーク７０１の一部が示されている。図７に
は、たった１つのバス７０４が示されている。しかしな
がら、バスがいかなるレベルまたはサブレベルに配置さ
れているとしても、図７に示される制御ネットワーク７
０１の一部に対して説明されるのと同じ原則が、制御ネ
ットワークの他のバスに対しても適用可能である。
【００６５】図７の制御ネットワーク７０１は、マスタ
ノード７０３と、複数のスレーブノード７０５（この例
では、６個のスレーブノード７０５）とを具備する。マ
スタノード７０３および各々のスレーブノード７０５
は、好ましくは、図６に示される好ましいノードの実例
に従って、構成されている。図７に示されるマスタノー
ド７０３およびスレーブノード７０５は、それぞれ、好
ましくは、シャント回路７２１を備えて構成されてい
る。シャント回路７２１は、図６において、シャント回
路６４２として、さらに詳しく示されている。シャント
回路６４２は、一対の抵抗６４３ａ，６４３ｂを具備す
る。各々の抵抗６４３ａ，６４３ｂは、それぞれ、一対
のスイッチ６４４ａ，６４４ｂと並列に回路接続された
状態に配列されている。（それぞれが、例えば、リレー
またはＦＥＴトランジスタ、または、他の全ての適した
スイッチング手段を含む）スイッチ６４４ａ，６４４ｂ
は、ノード６０３の制御下において動作する。好ましい
実施形態において、スイッチ６４４ａ，６４４ｂは、ア
ップリンクトランシーバー６１１と接続されたＣＰＵ６
１２の制御下において動作する。
ノード７０３と、複数のスレーブノード７０５（この例
では、６個のスレーブノード７０５）とを具備する。マ
スタノード７０３および各々のスレーブノード７０５
は、好ましくは、図６に示される好ましいノードの実例
に従って、構成されている。図７に示されるマスタノー
ド７０３およびスレーブノード７０５は、それぞれ、好
ましくは、シャント回路７２１を備えて構成されてい
る。シャント回路７２１は、図６において、シャント回
路６４２として、さらに詳しく示されている。シャント
回路６４２は、一対の抵抗６４３ａ，６４３ｂを具備す
る。各々の抵抗６４３ａ，６４３ｂは、それぞれ、一対
のスイッチ６４４ａ，６４４ｂと並列に回路接続された
状態に配列されている。（それぞれが、例えば、リレー
またはＦＥＴトランジスタ、または、他の全ての適した
スイッチング手段を含む）スイッチ６４４ａ，６４４ｂ
は、ノード６０３の制御下において動作する。好ましい
実施形態において、スイッチ６４４ａ，６４４ｂは、ア
ップリンクトランシーバー６１１と接続されたＣＰＵ６
１２の制御下において動作する。
【００６６】一対のバス信号線６４１ａ，６４１ｂが、
シャント回路６４２の一端に入り、他端から出るよう
に、シャント回路６４２は、バス６０４の経路内に配置
される。バス６０４上における短絡回路の場合にアップ
リンクトランシーバー６１１を保護するために、信号線
６４１ａ，６４１ｂは、それぞれ、（図７において抵抗
７１４として示される）抵抗を通して、アップリンクト
ランシーバー６１１に接続されている。通常動作時にお
いて、スイッチ６４４ａ，６４４ｂは、閉状態のままで
ある。故に、信号は信号線６４１ａ，６４１ｂを通して
自由に伝搬し、かつ、抵抗６４３ａ，６４３ｂは迂回さ
れる。しかしながら、ある障害状態下において、スイッ
チ６４４ａ，６４４ｂは、ここでさらに説明されるよう
に、開かれてもよい。
シャント回路６４２の一端に入り、他端から出るよう
に、シャント回路６４２は、バス６０４の経路内に配置
される。バス６０４上における短絡回路の場合にアップ
リンクトランシーバー６１１を保護するために、信号線
６４１ａ，６４１ｂは、それぞれ、（図７において抵抗
７１４として示される）抵抗を通して、アップリンクト
ランシーバー６１１に接続されている。通常動作時にお
いて、スイッチ６４４ａ，６４４ｂは、閉状態のままで
ある。故に、信号は信号線６４１ａ，６４１ｂを通して
自由に伝搬し、かつ、抵抗６４３ａ，６４３ｂは迂回さ
れる。しかしながら、ある障害状態下において、スイッ
チ６４４ａ，６４４ｂは、ここでさらに説明されるよう
に、開かれてもよい。
【００６７】図８は、通常動作状態における制御ネット
ワーク７０１を示す。マスタノード７０３および全ての
スレーブノード７０５に対して、全てのスイッチ７１２
は閉状態である。図７および図８では、たった１本の信
号線がバス７０４に対して引かれているが、バスが多数
のワイヤを具備する（例えば、バス７０４は、一対の電
力ワイヤはもちろんのこと信号線６４１ａ，６４１ｂの
ようなツイストペア線を含んでもよい）ことは理解され
る。同様に、図７では、たった１個のスイッチ７１２
が、各シャント回路７２１に対して示されている。しか
し、スイッチ７１２は、図６に示されている両方のスイ
ッチ６４４ａ，６４４ｂを表している。
ワーク７０１を示す。マスタノード７０３および全ての
スレーブノード７０５に対して、全てのスイッチ７１２
は閉状態である。図７および図８では、たった１本の信
号線がバス７０４に対して引かれているが、バスが多数
のワイヤを具備する（例えば、バス７０４は、一対の電
力ワイヤはもちろんのこと信号線６４１ａ，６４１ｂの
ようなツイストペア線を含んでもよい）ことは理解され
る。同様に、図７では、たった１個のスイッチ７１２
が、各シャント回路７２１に対して示されている。しか
し、スイッチ７１２は、図６に示されている両方のスイ
ッチ６４４ａ，６４４ｂを表している。
【００６８】図９〜図１５は、障害状態が起こった状況
における制御ネットワーク７０１の動作を示す。制御ネ
ットワーク７０１の動作は、図１６および図１７を参照
して、説明される。図１６および図１７は、それぞれ、
マスタノード７０３およびスレーブノード７０５に対す
る処理流れ図である。
における制御ネットワーク７０１の動作を示す。制御ネ
ットワーク７０１の動作は、図１６および図１７を参照
して、説明される。図１６および図１７は、それぞれ、
マスタノード７０３およびスレーブノード７０５に対す
る処理流れ図である。
【００６９】図９に示される短絡回路７２２のような障
害が発生すると、その効果は、典型的には、バス７０４
を通した通信が妨げられ、かつ、必然的に制御ネットワ
ーク７０１の動作は停止されることである。マスタノー
ド７０３および各スレーブノード７０５は、好ましく
は、障害の発生を検出する手段を備えている。いくつか
の実施形態において、大域障害検出回路が、各々のマス
タノード７０３およびスレーブノード７０５に接続され
て、設けられている一方、各々のマスタノード７０３お
よびスレーブノード７０５が、それ自身の局所障害検出
手段を有することが望ましい。
害が発生すると、その効果は、典型的には、バス７０４
を通した通信が妨げられ、かつ、必然的に制御ネットワ
ーク７０１の動作は停止されることである。マスタノー
ド７０３および各スレーブノード７０５は、好ましく
は、障害の発生を検出する手段を備えている。いくつか
の実施形態において、大域障害検出回路が、各々のマス
タノード７０３およびスレーブノード７０５に接続され
て、設けられている一方、各々のマスタノード７０３お
よびスレーブノード７０５が、それ自身の局所障害検出
手段を有することが望ましい。
【００７０】好ましい実施形態において、各々のマスタ
ノード７０３およびスレーブノード７０５は、マスタノ
ード７０３およびスレーブノード７０５が接続されてい
るバスを通した通信を監視する。各スレーブノード７０
５は、スレーブノード７０５を明確には対象としていな
い通信さえも監視する。スレーブノード７０５は、好ま
しくは、（図６に示されるタイマ６１３のような）タイ
マを保有する。このタイマは、冗長バックアップ制御に
対して先に説明されたのと同様の方法で、通信が検出さ
れると周期的にリセットされる。タイマが計時し終わる
と（これは、予め決められた時間、バス７０４上で通信
が検出されないことを示す）、障害検出状態が存在する
と判断され、かつ、それに従って、各々のマスタノード
７０３およびスレーブノード７０５は応答する。
ノード７０３およびスレーブノード７０５は、マスタノ
ード７０３およびスレーブノード７０５が接続されてい
るバスを通した通信を監視する。各スレーブノード７０
５は、スレーブノード７０５を明確には対象としていな
い通信さえも監視する。スレーブノード７０５は、好ま
しくは、（図６に示されるタイマ６１３のような）タイ
マを保有する。このタイマは、冗長バックアップ制御に
対して先に説明されたのと同様の方法で、通信が検出さ
れると周期的にリセットされる。タイマが計時し終わる
と（これは、予め決められた時間、バス７０４上で通信
が検出されないことを示す）、障害検出状態が存在する
と判断され、かつ、それに従って、各々のマスタノード
７０３およびスレーブノード７０５は応答する。
【００７１】各々のマスタノード７０３およびスレーブ
ノード７０５について、応答の第１ステップは、個々の
スイッチ７１２を開くことである。これは、バス７０４
が分断され、ノード中の全ての通信を妨げる。このステ
ップは、マスタノード７０３とスレーブノード７０５と
の両方に対して同じものである。それによって、各々の
マスタノード７０３およびスレーブノード７０５は、シ
ャント抵抗７１１を除いて、互いに切り離される。シャ
ント抵抗７１１は、スイッチ７１２が開かれている場合
でも、各対の隣接するノード間に残っている。
ノード７０５について、応答の第１ステップは、個々の
スイッチ７１２を開くことである。これは、バス７０４
が分断され、ノード中の全ての通信を妨げる。このステ
ップは、マスタノード７０３とスレーブノード７０５と
の両方に対して同じものである。それによって、各々の
マスタノード７０３およびスレーブノード７０５は、シ
ャント抵抗７１１を除いて、互いに切り離される。シャ
ント抵抗７１１は、スイッチ７１２が開かれている場合
でも、各対の隣接するノード間に残っている。
【００７２】そして、マスタノード７０３およびスレー
ブノード７０５について、処理は異なる。一般的に、ス
レーブノード７０５は、マスタノード７０３からの指示
を待つ。各スレーブノード７０５は、スレーブノード７
０５が応答に失敗するまで、順番にアクセスされる。故
に、障害の位置が突き止められる。各スレーブノード７
０５は、障害の位置が突き止められるまで、マスタノー
ド７０３の制御下において、順番に、そのスイッチを開
く。
ブノード７０５について、処理は異なる。一般的に、ス
レーブノード７０５は、マスタノード７０３からの指示
を待つ。各スレーブノード７０５は、スレーブノード７
０５が応答に失敗するまで、順番にアクセスされる。故
に、障害の位置が突き止められる。各スレーブノード７
０５は、障害の位置が突き止められるまで、マスタノー
ド７０３の制御下において、順番に、そのスイッチを開
く。
【００７３】マスタノード７０３によって試みられるス
テップは、図１６の処理流れ図に図解されている。図１
６に示される第１ステップ９０２では、先に説明された
ように、マスタノード７０５の監視タイマが計時し終わ
ると、障害検出状態が確定される。監視タイマが計時し
終わらない限り、処理はステップ９０２にとどまり、こ
の状態が、通常動作状態であると考えられる。監視タイ
マが計時し終わると、処理はステップ９０３へ分岐す
る。ステップ９０３において、マスタノード７０３は、
図９に示されるように、そのスイッチ７１２を開く。
テップは、図１６の処理流れ図に図解されている。図１
６に示される第１ステップ９０２では、先に説明された
ように、マスタノード７０５の監視タイマが計時し終わ
ると、障害検出状態が確定される。監視タイマが計時し
終わらない限り、処理はステップ９０２にとどまり、こ
の状態が、通常動作状態であると考えられる。監視タイ
マが計時し終わると、処理はステップ９０３へ分岐す
る。ステップ９０３において、マスタノード７０３は、
図９に示されるように、そのスイッチ７１２を開く。
【００７４】次のステップ９０４では、予め決められた
待機期間T_WAIT1の後に、マスタノード７０３は、FAULT
_TESTコマンドメッセージを、最も近いスレーブノード
７０５へ送る。待機期間T_WAIT1は、障害を検出し、か
つ、そのスイッチ７１２を開く機会を、全てのスレーブ
ノード７０５が有することが確実となるのに十分長いよ
うに選択される。好ましくは、マスタノード７０３は、
識別子（即ち、ノード識別番号）だけでなく、マスタノ
ード７０３に関する各スレーブノード７０５の物理的な
近さでもプログラムされている。故に、マスタノード７
０３は、各方向（即ち、ループ中の、「正方向」と「逆
方向」との両方、または、「時計回り」と「反時計回
り」との両方）において、特定のスレーブノード７０５
の順序に関する情報を有する。図９〜図１５の例におい
て、「時計回り」（または「正方向」）における第１ス
レーブノード７０５はスレーブノード７０５ｆであり、
その方向における次のスレーブノード７０５はスレーブ
ノード７０５ｅであり、……ループの終わりに至る、と
いう情報で、マスタノード７０３はプログラムされてい
る。同様に、「反時計回り」（または「逆方向」）にお
ける第１スレーブノード７０５はスレーブノード７０５
ａであり、その方向における次のスレーブノード７０５
はスレーブノード７０５ｂであり、……ループの終わり
に至る、という情報で、マスタノード７０３はプログラ
ムされている。
待機期間T_WAIT1の後に、マスタノード７０３は、FAULT
_TESTコマンドメッセージを、最も近いスレーブノード
７０５へ送る。待機期間T_WAIT1は、障害を検出し、か
つ、そのスイッチ７１２を開く機会を、全てのスレーブ
ノード７０５が有することが確実となるのに十分長いよ
うに選択される。好ましくは、マスタノード７０３は、
識別子（即ち、ノード識別番号）だけでなく、マスタノ
ード７０３に関する各スレーブノード７０５の物理的な
近さでもプログラムされている。故に、マスタノード７
０３は、各方向（即ち、ループ中の、「正方向」と「逆
方向」との両方、または、「時計回り」と「反時計回
り」との両方）において、特定のスレーブノード７０５
の順序に関する情報を有する。図９〜図１５の例におい
て、「時計回り」（または「正方向」）における第１ス
レーブノード７０５はスレーブノード７０５ｆであり、
その方向における次のスレーブノード７０５はスレーブ
ノード７０５ｅであり、……ループの終わりに至る、と
いう情報で、マスタノード７０３はプログラムされてい
る。同様に、「反時計回り」（または「逆方向」）にお
ける第１スレーブノード７０５はスレーブノード７０５
ａであり、その方向における次のスレーブノード７０５
はスレーブノード７０５ｂであり、……ループの終わり
に至る、という情報で、マスタノード７０３はプログラ
ムされている。
【００７５】故に、図１０の例では、マスタノード７０
３は、スレーブノード７０５ｆに向けられたFAULT_TEST
コマンドメッセージを送る（この他に、マスタノード７
０３は、他の方向で開始し、かつ、メッセージを最初に
スレーブノード７０５ａへ送ることができる）。もし、
障害が、マスタノード７０３と第１スレーブノード７０
５ｆとの間の（バス７０４の）部分で発生したならば、
第１スレーブノード７０５ｆは、メッセージを受信しな
い。故に、マスタノード７０３は、第１スレーブノード
７０５ｆからの応答を受信せず、かつ、他のスレーブノ
ード７０５へ連絡しようとする。もし、全てのスレーブ
ノード７０５から応答が受信されないならば、マスタノ
ード７０３に直接接続された（バス７０４の）部分で障
害が発生したと仮定される。そして、マスタノード７０
３は、必然的に、スレーブノード７０５との通信から閉
め出される。この状況において、スレーブノードのうち
の１つが、ここより先に説明されたのと同様の技術を用
いて、マスタノード７０３に対して引き継ぐ。この特定
の状況は、これより後にさらに詳細に説明される。
３は、スレーブノード７０５ｆに向けられたFAULT_TEST
コマンドメッセージを送る（この他に、マスタノード７
０３は、他の方向で開始し、かつ、メッセージを最初に
スレーブノード７０５ａへ送ることができる）。もし、
障害が、マスタノード７０３と第１スレーブノード７０
５ｆとの間の（バス７０４の）部分で発生したならば、
第１スレーブノード７０５ｆは、メッセージを受信しな
い。故に、マスタノード７０３は、第１スレーブノード
７０５ｆからの応答を受信せず、かつ、他のスレーブノ
ード７０５へ連絡しようとする。もし、全てのスレーブ
ノード７０５から応答が受信されないならば、マスタノ
ード７０３に直接接続された（バス７０４の）部分で障
害が発生したと仮定される。そして、マスタノード７０
３は、必然的に、スレーブノード７０５との通信から閉
め出される。この状況において、スレーブノードのうち
の１つが、ここより先に説明されたのと同様の技術を用
いて、マスタノード７０３に対して引き継ぐ。この特定
の状況は、これより後にさらに詳細に説明される。
【００７６】しかしながら、もし、第１スレーブノード
７０５ｆがFAULT_TESTメッセージを受信したならば、第
１スレーブノード７０５ｆは、適した応答をマスタノー
ド７０３へ送る。スレーブノード７０５ｆの応答は、図
１７を参照して説明される。図１７は、各々のスレーブ
ノード７０５に対する処理フローを図解する。図１７に
示される第１ステップ９５２では、先に説明されたよう
に、スレーブノード７０５ｆの監視タイマが計時し終わ
ると、障害検出状態が確定される。監視タイマが計時し
終わらない限り、処理はステップ９５２にとどまり、こ
の状態が、通常動作状態であると考えられる。監視タイ
マが計時し終わると、処理はステップ９５３へ分岐す
る。ステップ９５３において、スレーブノード７０５ｆ
は、図９に示されるように、そのスイッチ７１２ｆを開
く。そして、スレーブノード７０５ｆは、スレーブノー
ド７０５ｆがそのスイッチ７１２ｆを閉じるための、ま
たは、さもなければ動作するための（マスタノード７０
３からの）コマンドを待ちながら、ステップ９５４で循
環する。
７０５ｆがFAULT_TESTメッセージを受信したならば、第
１スレーブノード７０５ｆは、適した応答をマスタノー
ド７０３へ送る。スレーブノード７０５ｆの応答は、図
１７を参照して説明される。図１７は、各々のスレーブ
ノード７０５に対する処理フローを図解する。図１７に
示される第１ステップ９５２では、先に説明されたよう
に、スレーブノード７０５ｆの監視タイマが計時し終わ
ると、障害検出状態が確定される。監視タイマが計時し
終わらない限り、処理はステップ９５２にとどまり、こ
の状態が、通常動作状態であると考えられる。監視タイ
マが計時し終わると、処理はステップ９５３へ分岐す
る。ステップ９５３において、スレーブノード７０５ｆ
は、図９に示されるように、そのスイッチ７１２ｆを開
く。そして、スレーブノード７０５ｆは、スレーブノー
ド７０５ｆがそのスイッチ７１２ｆを閉じるための、ま
たは、さもなければ動作するための（マスタノード７０
３からの）コマンドを待ちながら、ステップ９５４で循
環する。
【００７７】図１６の処理フローのステップ９０５にお
いて、マスタノード７０３がFAULT_TESTコマンドメッセ
ージを送ると、図１７に示されるスレーブノード処理フ
ローは、ステップ９５５に分岐する。ステップ９５５で
は、スレーブノード７０５ｆは、承認メッセージをマス
タノード７０３へ送る。承認メッセージを送った後、ス
レーブノード７０５ｆは、そのスイッチ７１２ｆをまだ
閉じない。しかし、その代わりに、後の時点でスレーブ
ノード７０５ｆに対してスイッチ７１２ｆを閉じるよう
に指示する（マスタノード７０３からの）コマンドを待
つ。
いて、マスタノード７０３がFAULT_TESTコマンドメッセ
ージを送ると、図１７に示されるスレーブノード処理フ
ローは、ステップ９５５に分岐する。ステップ９５５で
は、スレーブノード７０５ｆは、承認メッセージをマス
タノード７０３へ送る。承認メッセージを送った後、ス
レーブノード７０５ｆは、そのスイッチ７１２ｆをまだ
閉じない。しかし、その代わりに、後の時点でスレーブ
ノード７０５ｆに対してスイッチ７１２ｆを閉じるよう
に指示する（マスタノード７０３からの）コマンドを待
つ。
【００７８】もし、スレーブノード７０５ｆによってFA
ULT_TESTコマンドメッセージが受信されたならば、マス
タノード７０３は、予め決められた時間T_WAIT2内にお
いて、承認メッセージを受信する。故に、図１６の処理
は、次のステップ９０６へ分岐する。その時点におい
て、それ自身のスイッチ７１２ｍ（例えば、リレー）を
未だ閉じることなく、CLOSE_RELAYコマンドメッセージ
を第１スレーブノード７０５ｆへ送る。CLOSE_RELAYコ
マンドメッセージを送ることの目的は、マスタノード７
０３が、バス７０４の正方向に、次のスレーブノード７
０５ｅと通信することを可能にすることである。マスタ
ノード７０３は、結局、障害の位置が識別されるまで、
各スレーブノード７０５と順次通信する。このプロトコ
ルを達成するために、抵抗７１１の適した値が選択され
なくてはならない。好ましくは、直接隣接するスレーブ
ノード７０５に連絡するために、バス７０４上のメッセ
ージが、抵抗７１１のうちの多くてもたった１つを通し
て伝搬できるように、抵抗７１１のインピーダンスは選
択される。この方法でインピーダンスを選択することに
よって、バス７０４上の短絡回路は、バス７０４の限定
された部分においてのみ通信を妨げる。しかし、バス７
０４上の短絡回路は、バス７０４の全ての部分で通信を
全体的に分断するわけではない。
ULT_TESTコマンドメッセージが受信されたならば、マス
タノード７０３は、予め決められた時間T_WAIT2内にお
いて、承認メッセージを受信する。故に、図１６の処理
は、次のステップ９０６へ分岐する。その時点におい
て、それ自身のスイッチ７１２ｍ（例えば、リレー）を
未だ閉じることなく、CLOSE_RELAYコマンドメッセージ
を第１スレーブノード７０５ｆへ送る。CLOSE_RELAYコ
マンドメッセージを送ることの目的は、マスタノード７
０３が、バス７０４の正方向に、次のスレーブノード７
０５ｅと通信することを可能にすることである。マスタ
ノード７０３は、結局、障害の位置が識別されるまで、
各スレーブノード７０５と順次通信する。このプロトコ
ルを達成するために、抵抗７１１の適した値が選択され
なくてはならない。好ましくは、直接隣接するスレーブ
ノード７０５に連絡するために、バス７０４上のメッセ
ージが、抵抗７１１のうちの多くてもたった１つを通し
て伝搬できるように、抵抗７１１のインピーダンスは選
択される。この方法でインピーダンスを選択することに
よって、バス７０４上の短絡回路は、バス７０４の限定
された部分においてのみ通信を妨げる。しかし、バス７
０４上の短絡回路は、バス７０４の全ての部分で通信を
全体的に分断するわけではない。
【００７９】この例では、第１スレーブノード７０５ｆ
が、上首尾に、FAULT_TESTコマンドメッセージを受信し
たので、第１スレーブノード７０５ｆはまた、上首尾
に、CLOSE_RELAYコマンドを受信すると仮定される。こ
の時点において、さもなければ、マスタノード７０３が
第１スレーブノード７０５ｆと通信することができない
ので、障害は、マスタノード７０３と次のスレーブノー
ド７０５ｅの開いたスイッチ７１２ｅとの間の（バス７
０４の）部分には存在しないことが判る。CLOSE_RELAY
コマンドメッセージの受信に応じて、図１７に示すよう
に、第１スレーブノード７１２ｆは、ステップ９５８に
おいて、そのリレーを閉じ、かつ、その通常動作モード
へ戻る。もし、第１スレーブノード７０５ｆが、CLOSE_
RELAYコマンドメッセージを、すぐには受信しないなら
ば、第１スレーブノード７０５ｆは、その通常動作モー
ドへ戻ることもできるが、もし、状況がそのように許す
ならば、将来のある時点において、CLOSE_RELAYコマン
ドメッセージを受信してもよい。
が、上首尾に、FAULT_TESTコマンドメッセージを受信し
たので、第１スレーブノード７０５ｆはまた、上首尾
に、CLOSE_RELAYコマンドを受信すると仮定される。こ
の時点において、さもなければ、マスタノード７０３が
第１スレーブノード７０５ｆと通信することができない
ので、障害は、マスタノード７０３と次のスレーブノー
ド７０５ｅの開いたスイッチ７１２ｅとの間の（バス７
０４の）部分には存在しないことが判る。CLOSE_RELAY
コマンドメッセージの受信に応じて、図１７に示すよう
に、第１スレーブノード７１２ｆは、ステップ９５８に
おいて、そのリレーを閉じ、かつ、その通常動作モード
へ戻る。もし、第１スレーブノード７０５ｆが、CLOSE_
RELAYコマンドメッセージを、すぐには受信しないなら
ば、第１スレーブノード７０５ｆは、その通常動作モー
ドへ戻ることもできるが、もし、状況がそのように許す
ならば、将来のある時点において、CLOSE_RELAYコマン
ドメッセージを受信してもよい。
【００８０】図１６のフロー制御図における次のステッ
プ９０７では、第１スレーブノード７０５ｆに対してそ
のスイッチ７１２ｆを閉じることを許可するのに十分な
遅延の後、マスタノード７０３は、ループ内の次のスレ
ーブノード７０５ｅを対象とするFAULT_TESTコマンドメ
ッセージを送る。FAULT_TESTコマンドメッセージは、図
１１に示されるように、第１スレーブノード７０５ｆの
閉じられたスイッチ７１２ｆを越えて進む。しかしなが
ら、障害が、第２スレーブノード７０５ｅと第３スレー
ブノード７０５ｄとの間に位置した（バス７０４の）部
分で発生したので、FAULT_TESTコマンドメッセージは、
第２スレーブノード７０５ｅに到達しない。故に、マス
タノード７０３は、第２スレーブノード７０５ｅから応
答をなにも受信しない。また、マスタノード７０３が
（ステップ９０８に示される）予め定義された時間T_WA
IT2内に応答の受信を失敗した結果として、図１６の処
理は、次のステップ９１２に分岐する。この時点におい
て、第２スレーブノード７０５ｅからの応答の受信を失
敗すると、マスタノード７０３は、第２スレーブノード
７０５ｅの抵抗７１１ｅを越えたある地点に障害が存在
する、と判断する。そして、障害切り離し処理が、以下
の記載のように継続される。
プ９０７では、第１スレーブノード７０５ｆに対してそ
のスイッチ７１２ｆを閉じることを許可するのに十分な
遅延の後、マスタノード７０３は、ループ内の次のスレ
ーブノード７０５ｅを対象とするFAULT_TESTコマンドメ
ッセージを送る。FAULT_TESTコマンドメッセージは、図
１１に示されるように、第１スレーブノード７０５ｆの
閉じられたスイッチ７１２ｆを越えて進む。しかしなが
ら、障害が、第２スレーブノード７０５ｅと第３スレー
ブノード７０５ｄとの間に位置した（バス７０４の）部
分で発生したので、FAULT_TESTコマンドメッセージは、
第２スレーブノード７０５ｅに到達しない。故に、マス
タノード７０３は、第２スレーブノード７０５ｅから応
答をなにも受信しない。また、マスタノード７０３が
（ステップ９０８に示される）予め定義された時間T_WA
IT2内に応答の受信を失敗した結果として、図１６の処
理は、次のステップ９１２に分岐する。この時点におい
て、第２スレーブノード７０５ｅからの応答の受信を失
敗すると、マスタノード７０３は、第２スレーブノード
７０５ｅの抵抗７１１ｅを越えたある地点に障害が存在
する、と判断する。そして、障害切り離し処理が、以下
の記載のように継続される。
【００８１】一方、もし、第２スレーブノード７０５ｅ
と第３スレーブノード７０５ｄとの間に位置する（バス
７０４の）部分において障害が発生しなかったならば、
第２スレーブノード７０５ｅは、図１７の処理流れ図に
従って、FAULT_TESTコマンドメッセージを受信し、か
つ、第１スレーブノード７０５ｆと同様の方法で、FAUL
T_TESTコマンドメッセージに応答する。第１スレーブノ
ード７０５ｆの場合と同様に、第２スレーブノード７０
５ｅは、承認メッセージをマスタノード７０３へ送り、
かつ、その後、そのスイッチ７０５ｅを開くように、マ
スタノード７０３によって指示される。この処理は、潜
在的な障害位置が識別され（即ち、スレーブノード７０
５が応答に失敗し）、処理がステップ９１２へ移動され
るまで、ループ内の各スレーブノード７０５で連続して
繰り返される。
と第３スレーブノード７０５ｄとの間に位置する（バス
７０４の）部分において障害が発生しなかったならば、
第２スレーブノード７０５ｅは、図１７の処理流れ図に
従って、FAULT_TESTコマンドメッセージを受信し、か
つ、第１スレーブノード７０５ｆと同様の方法で、FAUL
T_TESTコマンドメッセージに応答する。第１スレーブノ
ード７０５ｆの場合と同様に、第２スレーブノード７０
５ｅは、承認メッセージをマスタノード７０３へ送り、
かつ、その後、そのスイッチ７０５ｅを開くように、マ
スタノード７０３によって指示される。この処理は、潜
在的な障害位置が識別され（即ち、スレーブノード７０
５が応答に失敗し）、処理がステップ９１２へ移動され
るまで、ループ内の各スレーブノード７０５で連続して
繰り返される。
【００８２】マスタノード７０３が図１６の処理フロー
のステップ９１２に達すると、マスタノード７０３は、
最後のスレーブノード７０５に連絡する。この最後のス
レーブノード７０５は、ループの２つの方向のうちの１
つの方向で、応答することができる。そして、マスタノ
ード７０３は、ループの反対方向に、処理を繰り返す。
従って、ステップ９１２では、図１２に図解されるよう
に、マスタノード７０３は、ループの他の方向（即ち、
「反時計回り」または「逆方向」）に、FAULT_TESTコマ
ンドメッセージを第１ノード７０５ａへ送る。FAULT_TE
STコマンドメッセージは、スレーブノード７０５ａへ到
達するために、抵抗７１１ｍおよび７１４ａを通して伝
搬する。スレーブノード７０５ａは、スレーブノード７
０５ｆと同様の方法で応答し、そして、FAULT_TESTコマ
ンドメッセージを首尾良く受信すると、マスタノード７
０３へ承認メッセージを返信する。
のステップ９１２に達すると、マスタノード７０３は、
最後のスレーブノード７０５に連絡する。この最後のス
レーブノード７０５は、ループの２つの方向のうちの１
つの方向で、応答することができる。そして、マスタノ
ード７０３は、ループの反対方向に、処理を繰り返す。
従って、ステップ９１２では、図１２に図解されるよう
に、マスタノード７０３は、ループの他の方向（即ち、
「反時計回り」または「逆方向」）に、FAULT_TESTコマ
ンドメッセージを第１ノード７０５ａへ送る。FAULT_TE
STコマンドメッセージは、スレーブノード７０５ａへ到
達するために、抵抗７１１ｍおよび７１４ａを通して伝
搬する。スレーブノード７０５ａは、スレーブノード７
０５ｆと同様の方法で応答し、そして、FAULT_TESTコマ
ンドメッセージを首尾良く受信すると、マスタノード７
０３へ承認メッセージを返信する。
【００８３】図１６のステップ９２１で判断されている
ように、もし、マスタノード７０３が、予め定義された
待機期間T_WAIT2以内に、承認メッセージを受信したな
らば、マスタノード７０３は、次のステップ９２２にお
いて、マスタスイッチ７１２ｍ（例えば、リレー）を閉
じることによって応答する。この時点において、マスタ
ノード７０３は、マスタノード７０３とスレーブノード
７０５ａの開いたスイッチ７１２ａとの間の（バス７０
４の）部分に障害状態が存在しない、と判断する。も
し、マスタノードが、ステップ９２１において、承認メ
ッセージを受信しないならば、処理は、ステップ９３０
へ移動し、その後、マスタノード７０３は、障害状態が
マスタノード７０４とスレーブノード７０５ａとの間の
（バス７０４の）部分において発生したという、仮定の
下において、スイッチ７１２ｍが開状態のままで動作す
る。
ように、もし、マスタノード７０３が、予め定義された
待機期間T_WAIT2以内に、承認メッセージを受信したな
らば、マスタノード７０３は、次のステップ９２２にお
いて、マスタスイッチ７１２ｍ（例えば、リレー）を閉
じることによって応答する。この時点において、マスタ
ノード７０３は、マスタノード７０３とスレーブノード
７０５ａの開いたスイッチ７１２ａとの間の（バス７０
４の）部分に障害状態が存在しない、と判断する。も
し、マスタノードが、ステップ９２１において、承認メ
ッセージを受信しないならば、処理は、ステップ９３０
へ移動し、その後、マスタノード７０３は、障害状態が
マスタノード７０４とスレーブノード７０５ａとの間の
（バス７０４の）部分において発生したという、仮定の
下において、スイッチ７１２ｍが開状態のままで動作す
る。
【００８４】承認メッセージをスレーブノード７０５ａ
から受信し、かつ、スレーブノード７０５ａに対して、
そのスイッチ７１２ａを開くよう指示すると、マスタノ
ード７０３は、ループの「反時計回り」方向に、次のス
レーブノード７０５ｂを対象とするFAULT_TESTコマンド
メッセージを送る。図１３に示されるように、FAULT_TE
STコマンドメッセージは、（スイッチ７１２ａが開いた
ままなので、）抵抗７１１ａおよび７１４ｂを通して伝
搬し、かつ、次のスレーブノード７０５ｂに到達する。
図１７の処理フローに従って、スレーブノード７０５ｂ
は、承認メッセージを用いて、マスタノード７０３に応
答する。もし、ステップ９２５で判断されているよう
に、マスタノード７０３が予め定義された待機期間T_WA
IT2以内に、承認メッセージを受信したならば、マスタ
ノード７０３は、２つのスレーブノード７０５ａと７０
５ｂとの間の（バス７０４の）部分には障害が存在しな
い、と判断し、先のスレーブノード７０５ａに対して、
そのスイッチ７１２ａを閉じるように指示する。
から受信し、かつ、スレーブノード７０５ａに対して、
そのスイッチ７１２ａを開くよう指示すると、マスタノ
ード７０３は、ループの「反時計回り」方向に、次のス
レーブノード７０５ｂを対象とするFAULT_TESTコマンド
メッセージを送る。図１３に示されるように、FAULT_TE
STコマンドメッセージは、（スイッチ７１２ａが開いた
ままなので、）抵抗７１１ａおよび７１４ｂを通して伝
搬し、かつ、次のスレーブノード７０５ｂに到達する。
図１７の処理フローに従って、スレーブノード７０５ｂ
は、承認メッセージを用いて、マスタノード７０３に応
答する。もし、ステップ９２５で判断されているよう
に、マスタノード７０３が予め定義された待機期間T_WA
IT2以内に、承認メッセージを受信したならば、マスタ
ノード７０３は、２つのスレーブノード７０５ａと７０
５ｂとの間の（バス７０４の）部分には障害が存在しな
い、と判断し、先のスレーブノード７０５ａに対して、
そのスイッチ７１２ａを閉じるように指示する。
【００８５】マスタノード７０３が承認メッセージの受
信に失敗するまで、同じ処理が、各々の続くスレーブノ
ード７０５に対して繰り返される。図１４は、いくつか
のさらなるサイクル後の状況を図解する。この時点にお
いて、スレーブノード７０５ａ，７０５ｂ，７０５ｃの
スイッチ７１２ａ，７１２ｂ，７１２ｃは、個々に、全
て閉じられている。スレーブノード７０５ｄがそのスイ
ッチ７１２ｄを閉じる前に、マスタノード７０３は、バ
ス７０４を通して、各々のスレーブノード７０５ａ，７
０５ｂ，７０５ｃと通信することができる。短絡回路７
２２は、抵抗７１１ｄと開かれたスイッチ７１２ｄとの
組み合わされた効果によって、切り離される。しかしな
がら、もし、スレーブノード７０５ｄがそのスイッチ７
１２ｄを閉じようとすると、短絡回路７２２は、バス７
０４を接地して、マスタノード７０３がバス全体７０４
を通して通信することを妨げる。
信に失敗するまで、同じ処理が、各々の続くスレーブノ
ード７０５に対して繰り返される。図１４は、いくつか
のさらなるサイクル後の状況を図解する。この時点にお
いて、スレーブノード７０５ａ，７０５ｂ，７０５ｃの
スイッチ７１２ａ，７１２ｂ，７１２ｃは、個々に、全
て閉じられている。スレーブノード７０５ｄがそのスイ
ッチ７１２ｄを閉じる前に、マスタノード７０３は、バ
ス７０４を通して、各々のスレーブノード７０５ａ，７
０５ｂ，７０５ｃと通信することができる。短絡回路７
２２は、抵抗７１１ｄと開かれたスイッチ７１２ｄとの
組み合わされた効果によって、切り離される。しかしな
がら、もし、スレーブノード７０５ｄがそのスイッチ７
１２ｄを閉じようとすると、短絡回路７２２は、バス７
０４を接地して、マスタノード７０３がバス全体７０４
を通して通信することを妨げる。
【００８６】マスタノード７０３がFAULT_TESTメッセー
ジをスレーブノード７０５ｄへ送り、かつ、新たにスレ
ーブノード７０５ｄから承認メッセージを受信したと仮
定して、マスタノード７０３は、前のスレーブノード７
０５ｃへ、CLOSE_RELAYメッセージを送る。次のステッ
プ９２３では、スレーブノード７０５ｃに対してそのス
イッチ７１２ｃを閉じることを可能とする短い遅延期間
の後、マスタノード７０３は、未だ承認メッセージを返
信していない（ループ内における）次のスレーブノード
７０５ｅを対象としたFAULT_TESTコマンドメッセージを
送る。しかしながら、FAULT_TESTコマンドメッセージ
は、短絡回路７２２によってスレーブノード７０５ｅへ
到達しない。その結果、図１６の処理フローに図解され
るように、マスタノード７０３の動作は、予め決められ
た時間T_WAIT2を計時し終わった後、ステップ９２５か
らステップ９３０へ分岐する。
ジをスレーブノード７０５ｄへ送り、かつ、新たにスレ
ーブノード７０５ｄから承認メッセージを受信したと仮
定して、マスタノード７０３は、前のスレーブノード７
０５ｃへ、CLOSE_RELAYメッセージを送る。次のステッ
プ９２３では、スレーブノード７０５ｃに対してそのス
イッチ７１２ｃを閉じることを可能とする短い遅延期間
の後、マスタノード７０３は、未だ承認メッセージを返
信していない（ループ内における）次のスレーブノード
７０５ｅを対象としたFAULT_TESTコマンドメッセージを
送る。しかしながら、FAULT_TESTコマンドメッセージ
は、短絡回路７２２によってスレーブノード７０５ｅへ
到達しない。その結果、図１６の処理フローに図解され
るように、マスタノード７０３の動作は、予め決められ
た時間T_WAIT2を計時し終わった後、ステップ９２５か
らステップ９３０へ分岐する。
【００８７】この時点で、マスタノード７０３は、障害
状態がスレーブノード７０５ｄを越えたバス７０４にわ
たって存在する、と判断する。この認識と、時計回り方
向におけるスレーブノード７０５を通したサイクルから
得られた情報とを結び付けることによって、マスタノー
ド７０３は、障害状態７２２がスレーブノード７０５ｄ
と７０５ｅとの間に位置する（バス７０４の）部分に存
在する、と判断できる。マスタノード７０３は、スレー
ブノード７０５ｄに対してそのスイッチを閉じるように
は指示しない。それによって、短絡回路７２２は、バス
７０４の残りの部分から切り離されたままになる。この
時点において、障害切り離し処理は完了と考えられ、か
つ、通常動作は再開できる。
状態がスレーブノード７０５ｄを越えたバス７０４にわ
たって存在する、と判断する。この認識と、時計回り方
向におけるスレーブノード７０５を通したサイクルから
得られた情報とを結び付けることによって、マスタノー
ド７０３は、障害状態７２２がスレーブノード７０５ｄ
と７０５ｅとの間に位置する（バス７０４の）部分に存
在する、と判断できる。マスタノード７０３は、スレー
ブノード７０５ｄに対してそのスイッチを閉じるように
は指示しない。それによって、短絡回路７２２は、バス
７０４の残りの部分から切り離されたままになる。この
時点において、障害切り離し処理は完了と考えられ、か
つ、通常動作は再開できる。
【００８８】図１５は、障害の位置を突き止めて切り離
す処理が完了した後の状況を示している。スレーブノー
ド７０５ｄ，７０５ｅのスイッチ７１２ｄ，７１２ｅ
が、個々に、開かれたままであると共に、マスタノード
７０３のスイッチ７１２ｍ、および、スレーブノード７
０５ａ，７０５ｂ，７０５ｃ，７０５ｆのスイッチ７１
２ａ，７１２ｂ，７１２ｃ，７１２ｆは、それぞれ、個
々に、閉状態である。それによって、短絡回路７２２
は、スレーブノード７０５ｄ，７０５ｅの開かれたスイ
ッチの間において、切り離される。システムは動作を継
続する。しかし、短絡回路７２２の影響によって、短絡
回路が修理されるまで、スレーブノード７０５ｅはアク
セス不可能のままである。しかしながら、実質的なシス
テムの機能は維持されている。
す処理が完了した後の状況を示している。スレーブノー
ド７０５ｄ，７０５ｅのスイッチ７１２ｄ，７１２ｅ
が、個々に、開かれたままであると共に、マスタノード
７０３のスイッチ７１２ｍ、および、スレーブノード７
０５ａ，７０５ｂ，７０５ｃ，７０５ｆのスイッチ７１
２ａ，７１２ｂ，７１２ｃ，７１２ｆは、それぞれ、個
々に、閉状態である。それによって、短絡回路７２２
は、スレーブノード７０５ｄ，７０５ｅの開かれたスイ
ッチの間において、切り離される。システムは動作を継
続する。しかし、短絡回路７２２の影響によって、短絡
回路が修理されるまで、スレーブノード７０５ｅはアク
セス不可能のままである。しかしながら、実質的なシス
テムの機能は維持されている。
【００８９】処理が適切に働くために、各々のスレーブ
ノード７０５のシャント抵抗７１１に対する適した値が
選択されなくてはならない。もし、シャント抵抗７１１
に対する抵抗が大きすぎるならば、信号はスレーブノー
ド７０５に到達できない。もし、抵抗が小さすぎるなら
ば、非常に大きな電流が短絡回路７２２へ発せられ、対
象となるスレーブノード７０５へ通信信号が到達するこ
とを再び妨げる。短絡回路保護抵抗７１４の値がシャン
ト抵抗７１１の値よりも非常に小さい、と仮定すると、
シャント抵抗７１１に対する値は、好ましくは、もし、
シャント抵抗が直列に配置されているならば、マスタノ
ード７０３からの信号がシャント抵抗７１１のうちのた
った１つだけを通して伝搬するように、選択される。
ノード７０５のシャント抵抗７１１に対する適した値が
選択されなくてはならない。もし、シャント抵抗７１１
に対する抵抗が大きすぎるならば、信号はスレーブノー
ド７０５に到達できない。もし、抵抗が小さすぎるなら
ば、非常に大きな電流が短絡回路７２２へ発せられ、対
象となるスレーブノード７０５へ通信信号が到達するこ
とを再び妨げる。短絡回路保護抵抗７１４の値がシャン
ト抵抗７１１の値よりも非常に小さい、と仮定すると、
シャント抵抗７１１に対する値は、好ましくは、もし、
シャント抵抗が直列に配置されているならば、マスタノ
ード７０３からの信号がシャント抵抗７１１のうちのた
った１つだけを通して伝搬するように、選択される。
【００９０】様々なスレーブノード７０５とマスタノー
ド７０３とを接続するバスケーブル線の抵抗に従ってシ
ャント抵抗７１１の値が調整されるように、システムは
最適化される。そのような調整をより簡単に行うため
に、シャント抵抗７１１は、ディップスイッチを介して
調整可能に作られているか、または、電位差計として具
体化される。この他にも、シャント抵抗７１１は、プロ
グラム可能であり、かつ、プログラム可能な梯子型の抵
抗アレイの形態をとってもよい。シャント抵抗７１１
は、適切なインピーダンス効果を提供するいかなる材料
または構成要素（または、構成要素の組）を含んでもよ
い。
ド７０３とを接続するバスケーブル線の抵抗に従ってシ
ャント抵抗７１１の値が調整されるように、システムは
最適化される。そのような調整をより簡単に行うため
に、シャント抵抗７１１は、ディップスイッチを介して
調整可能に作られているか、または、電位差計として具
体化される。この他にも、シャント抵抗７１１は、プロ
グラム可能であり、かつ、プログラム可能な梯子型の抵
抗アレイの形態をとってもよい。シャント抵抗７１１
は、適切なインピーダンス効果を提供するいかなる材料
または構成要素（または、構成要素の組）を含んでもよ
い。
【００９１】短絡回路が、マスタノード７０３で、また
は、マスタノード７０３をシステムの残りの部分に結合
する（バス７０４の）部分で発生することは有り得る。
例えば、短絡回路は、マスタノード７０３と最後のスレ
ーブノード７０５ｆとの間の（バス７０４の）部分で発
生する。もし、短絡回路がそのような場所で発生したな
らば、マスタノード７０３がそのスイッチ７１２ｍを開
くか否かにかかわらず、短絡回路は、マスタノード７０
３がスレーブノード７０５と通信するのを妨げる。も
し、この状況が発生したならば、マスタノード７０３が
スレーブノード７０５と接触することを、スレーブノー
ド７０５は待っているので、障害検出後、メッセージは
バス上で通信されない。システムの停止を防ぐために、
マスタ障害待機期間が定められる。従って、先に説明さ
れた冗長バックアップマスタ制御計画に従って、スレー
ブノード７０５のうちの１つがバックアップマスタとし
て引き継ぐ。マスタ障害待機期間は、好ましくは、障害
の後、マスタノード７０３が全てのスレーブノード７０
５に接触するのにかかる最も長い時間よりも長い。引き
継ぎの際、バックアップマスタノードは、図１６に示さ
れる同じ処理（障害の位置を突き止め、かつ、該障害を
切り離す処理）に従う。
は、マスタノード７０３をシステムの残りの部分に結合
する（バス７０４の）部分で発生することは有り得る。
例えば、短絡回路は、マスタノード７０３と最後のスレ
ーブノード７０５ｆとの間の（バス７０４の）部分で発
生する。もし、短絡回路がそのような場所で発生したな
らば、マスタノード７０３がそのスイッチ７１２ｍを開
くか否かにかかわらず、短絡回路は、マスタノード７０
３がスレーブノード７０５と通信するのを妨げる。も
し、この状況が発生したならば、マスタノード７０３が
スレーブノード７０５と接触することを、スレーブノー
ド７０５は待っているので、障害検出後、メッセージは
バス上で通信されない。システムの停止を防ぐために、
マスタ障害待機期間が定められる。従って、先に説明さ
れた冗長バックアップマスタ制御計画に従って、スレー
ブノード７０５のうちの１つがバックアップマスタとし
て引き継ぐ。マスタ障害待機期間は、好ましくは、障害
の後、マスタノード７０３が全てのスレーブノード７０
５に接触するのにかかる最も長い時間よりも長い。引き
継ぎの際、バックアップマスタノードは、図１６に示さ
れる同じ処理（障害の位置を突き止め、かつ、該障害を
切り離す処理）に従う。
【００９２】故に、障害の位置を突き止め、かつ、該障
害を切り離す処理は、ここで先に説明されたように、冗
長バックアップ制御を提供するメカニズムと組み合わせ
て行われる。障害の位置を判断した後、マスタノード７
０３は、この情報を格納する。この情報は、バス７０４
の不良部分を至急診断し、かつ、修理するエンジニアま
たは管理者を補助する目的のために、該エンジニアまた
は管理者によって読み出される。故に、障害の位置を検
出する際に、十分な時間の節減が達成される。障害の位
置を突き止め、かつ、該障害を切り離すための厳密なプ
ロトコルには、多くのバリエーションが存在する。その
ようなバリエーションは、ここにある明細書および図面
を熟読した後の当業者にとっては明白である。
害を切り離す処理は、ここで先に説明されたように、冗
長バックアップ制御を提供するメカニズムと組み合わせ
て行われる。障害の位置を判断した後、マスタノード７
０３は、この情報を格納する。この情報は、バス７０４
の不良部分を至急診断し、かつ、修理するエンジニアま
たは管理者を補助する目的のために、該エンジニアまた
は管理者によって読み出される。故に、障害の位置を検
出する際に、十分な時間の節減が達成される。障害の位
置を突き止め、かつ、該障害を切り離すための厳密なプ
ロトコルには、多くのバリエーションが存在する。その
ようなバリエーションは、ここにある明細書および図面
を熟読した後の当業者にとっては明白である。
【００９３】ある特徴において、本発明は、障害の位置
を突き止め、かつ、復旧する方法を提供する。この方法
のステップは、以下のステップを具備する。（ａ）障害
状態を検出する。（ｂ）各ノードとその隣接するノード
との間のインピーダンスを除いて、各ノードをその隣接
するノードから切り離す。（ｃ）マスタノードから該マ
スタノードに関して最も近い切り離されたスレーブノー
ドへ、障害判断メッセージを送信する。（ｄ）もし、障
害判断メッセージの受信を障害状態が妨げないならば、
最も近い切り離されたスレーブノードにおいて、障害判
断メッセージを受信する。（ｅ）スレーブノードからマ
スタノードへ、承認メッセージを送る。（ｆ）最も近い
切り離されたスレーブノードからの承認メッセージの受
信に応じて、この最も近い切り離されたスレーブノード
を再接続する。（ｇ）最も近い切り離されたスレーブノ
ードが、障害状態によって、障害判断制御メッセージの
受信を失敗するまで、ステップ（ｃ）から（ｆ）を繰り
返す。この方法は、ループの他の方向においても、繰り
返される。
を突き止め、かつ、復旧する方法を提供する。この方法
のステップは、以下のステップを具備する。（ａ）障害
状態を検出する。（ｂ）各ノードとその隣接するノード
との間のインピーダンスを除いて、各ノードをその隣接
するノードから切り離す。（ｃ）マスタノードから該マ
スタノードに関して最も近い切り離されたスレーブノー
ドへ、障害判断メッセージを送信する。（ｄ）もし、障
害判断メッセージの受信を障害状態が妨げないならば、
最も近い切り離されたスレーブノードにおいて、障害判
断メッセージを受信する。（ｅ）スレーブノードからマ
スタノードへ、承認メッセージを送る。（ｆ）最も近い
切り離されたスレーブノードからの承認メッセージの受
信に応じて、この最も近い切り離されたスレーブノード
を再接続する。（ｇ）最も近い切り離されたスレーブノ
ードが、障害状態によって、障害判断制御メッセージの
受信を失敗するまで、ステップ（ｃ）から（ｆ）を繰り
返す。この方法は、ループの他の方向においても、繰り
返される。
【００９４】本発明の他の特徴において、（受信された
第１承認メッセージに対して、マスタノードがそれ自身
のスイッチを閉じる、ということを除いて、）バスのあ
る方向におけるスレーブノードの再接続は、承認メッセ
ージを受信している各スレーブノードに対して、データ
バスの２つの部分を一緒に接続している制御可能なスイ
ッチを閉じるように指示することによって、成就され、
かつ、ループの他の方向におけるスレーブノードの再接
続は、承認メッセージを受信している先のスレーブノー
ドに対して、データバスの２つの部分を一緒に接続して
いる制御可能なスイッチを閉じるように指示することに
よって、成就される。
第１承認メッセージに対して、マスタノードがそれ自身
のスイッチを閉じる、ということを除いて、）バスのあ
る方向におけるスレーブノードの再接続は、承認メッセ
ージを受信している各スレーブノードに対して、データ
バスの２つの部分を一緒に接続している制御可能なスイ
ッチを閉じるように指示することによって、成就され、
かつ、ループの他の方向におけるスレーブノードの再接
続は、承認メッセージを受信している先のスレーブノー
ドに対して、データバスの２つの部分を一緒に接続して
いる制御可能なスイッチを閉じるように指示することに
よって、成就される。
【００９５】この他の実施形態では、各々のマスタノー
ド７０３およびスレーブノード７０５において、全ての
スイッチ７１２が開かれた後、マスタノード７０３は、
各々のスレーブノード７０５に対して、そのスイッチ７
１２を開くように指示する同報通信信号を、バス７０４
を通して発する。短絡回路７２２に最も近いスレーブノ
ード７０５は、そのメッセージを受信せず、故に、切り
離されたままである。しかしながら、この実施形態にお
いて、障害の厳密な位置は、判断されない。
ド７０３およびスレーブノード７０５において、全ての
スイッチ７１２が開かれた後、マスタノード７０３は、
各々のスレーブノード７０５に対して、そのスイッチ７
１２を開くように指示する同報通信信号を、バス７０４
を通して発する。短絡回路７２２に最も近いスレーブノ
ード７０５は、そのメッセージを受信せず、故に、切り
離されたままである。しかしながら、この実施形態にお
いて、障害の厳密な位置は、判断されない。
【００９６】本発明の他の特徴では、フェイルセーフリ
レー制御回路が提供される。それによって、ノードの機
能停止は、大抵の場合、例えば、制御に対して競合する
こと、または、さもなくば、データバスの使用を妨げる
ことによって、システムをさらに害することなく、ノー
ドをデータバスから切り離すことになる。図１８（ａ）
および図１８（ｂ）は、本発明の１または２以上の特徴
に従ったフェイルセーフリレー制御回路の２つの他の実
施形態を示す。図１８（ａ）において、マイクロプロセ
ッサ１０１２は、リレー制御線１０１３を通して、リレ
ー１０２１，１０２２に接続されている。（図６に示さ
れたデータバス６０４のような）バスの配線Ａはリレー
１０２１と、バスの配線Ｂはリレー１０２２と、個別に
接続されている。リレー１０２１，１０２２が閉状態で
ある場合、ダウンリンクトランシーバー１０１９は、デ
ータバスの配線Ａ，Ｂと接続される。リレー１０２１，
１０２２が開状態である場合、ダウンリンクトランシー
バー１０１９は、データバスの配線Ａ，Ｂから切り離さ
れている。
レー制御回路が提供される。それによって、ノードの機
能停止は、大抵の場合、例えば、制御に対して競合する
こと、または、さもなくば、データバスの使用を妨げる
ことによって、システムをさらに害することなく、ノー
ドをデータバスから切り離すことになる。図１８（ａ）
および図１８（ｂ）は、本発明の１または２以上の特徴
に従ったフェイルセーフリレー制御回路の２つの他の実
施形態を示す。図１８（ａ）において、マイクロプロセ
ッサ１０１２は、リレー制御線１０１３を通して、リレ
ー１０２１，１０２２に接続されている。（図６に示さ
れたデータバス６０４のような）バスの配線Ａはリレー
１０２１と、バスの配線Ｂはリレー１０２２と、個別に
接続されている。リレー１０２１，１０２２が閉状態で
ある場合、ダウンリンクトランシーバー１０１９は、デ
ータバスの配線Ａ，Ｂと接続される。リレー１０２１，
１０２２が開状態である場合、ダウンリンクトランシー
バー１０１９は、データバスの配線Ａ，Ｂから切り離さ
れている。
【００９７】図１８（ａ）において、リレー１０２１，
１０２２の開状態または閉状態は、マイクロプロセッサ
１０１２に接続されたリレー制御線１０１３によって制
御される。リレー１０２１，１０２２が開かれている期
間中、マイクロプロセッサ１０１２は、リレー制御線１
０１３を、定常状態（例えば、ロー）に保持する。リレ
ー１０２１，１０２２が閉じられている期間中、マイク
ロプロセッサ１０１２は、リレー制御線１０１３を通し
て、周期的な信号を生成する。このことは、リレー１０
２１，１０２２に直列接続されたリレー制御線１０１３
の途中に配置されたキャパシタＣを充電する。キャパシ
タＣの放電は、電流を流し、かつ、リレー１０２１，１
０２２が、電圧が加えられ、故に、閉状態のままとなる
ことを可能とする。もし、マイクロプロセッサ１０１２
が機能停止したならば、リレー制御線１０１３は、おそ
らく、定常状態（ハイ、ローまたは浮動状態）に固定さ
れる。このことは、キャパシタＣを結局定常状態に到達
させ、かつ、リレー制御線１０１３が予めいかなる状態
に保持されていても、リレー１０２１，１０２２を電圧
非印加状態とし、それによって、リレー１０２１，１０
２２を開状態とし、ダウンリンクトランシーバー１０１
９をデータバスの配線Ａ，Ｂから切り離す。
１０２２の開状態または閉状態は、マイクロプロセッサ
１０１２に接続されたリレー制御線１０１３によって制
御される。リレー１０２１，１０２２が開かれている期
間中、マイクロプロセッサ１０１２は、リレー制御線１
０１３を、定常状態（例えば、ロー）に保持する。リレ
ー１０２１，１０２２が閉じられている期間中、マイク
ロプロセッサ１０１２は、リレー制御線１０１３を通し
て、周期的な信号を生成する。このことは、リレー１０
２１，１０２２に直列接続されたリレー制御線１０１３
の途中に配置されたキャパシタＣを充電する。キャパシ
タＣの放電は、電流を流し、かつ、リレー１０２１，１
０２２が、電圧が加えられ、故に、閉状態のままとなる
ことを可能とする。もし、マイクロプロセッサ１０１２
が機能停止したならば、リレー制御線１０１３は、おそ
らく、定常状態（ハイ、ローまたは浮動状態）に固定さ
れる。このことは、キャパシタＣを結局定常状態に到達
させ、かつ、リレー制御線１０１３が予めいかなる状態
に保持されていても、リレー１０２１，１０２２を電圧
非印加状態とし、それによって、リレー１０２１，１０
２２を開状態とし、ダウンリンクトランシーバー１０１
９をデータバスの配線Ａ，Ｂから切り離す。
【００９８】リレー制御線１０１３上の周期的な信号
は、時間設定されたソフトウェアループを実行するよう
にマイクロプロセッサ１０１２をプログラムすることに
よって、生成される。例えば、リレー１０２１，１０２
２が閉じられている場合、マイクロプロセッサ１０１２
は、割り込み、または、クロックポーリングルーチン、
または、他の適切な計時方法によって示されるような予
め決められた時間間隔が経過する度にリレー信号制御サ
ブルーチンに入るように、プログラムされ得る。リレー
信号制御サブルーチンに入る度に、マイクロプロセッサ
は、リレー制御信号１０１３の状態を切り換え、それに
よって、予め決められた時間間隔によって決定される周
期を有する５０％のデューティサイクルの波形を生成す
る。所定の周波数を有する周期的な信号がリレー制御線
１０１３を通して生成されるように、予め決められた時
間間隔が選択される。上記所定の周波数は、キャパシタ
Ｃが（その周期的な放電によって）、リレー１０２１，
１０２２に電圧が印加されたままとなるのに十分な電流
を、リレー１０２１，１０２２を通して、維持すること
を可能とするように選択される。故に、選択された周波
数は、キャパシタＣの容量とリレー１０２１，１０２２
のインピーダンスとに、主に依存する。
は、時間設定されたソフトウェアループを実行するよう
にマイクロプロセッサ１０１２をプログラムすることに
よって、生成される。例えば、リレー１０２１，１０２
２が閉じられている場合、マイクロプロセッサ１０１２
は、割り込み、または、クロックポーリングルーチン、
または、他の適切な計時方法によって示されるような予
め決められた時間間隔が経過する度にリレー信号制御サ
ブルーチンに入るように、プログラムされ得る。リレー
信号制御サブルーチンに入る度に、マイクロプロセッサ
は、リレー制御信号１０１３の状態を切り換え、それに
よって、予め決められた時間間隔によって決定される周
期を有する５０％のデューティサイクルの波形を生成す
る。所定の周波数を有する周期的な信号がリレー制御線
１０１３を通して生成されるように、予め決められた時
間間隔が選択される。上記所定の周波数は、キャパシタ
Ｃが（その周期的な放電によって）、リレー１０２１，
１０２２に電圧が印加されたままとなるのに十分な電流
を、リレー１０２１，１０２２を通して、維持すること
を可能とするように選択される。故に、選択された周波
数は、キャパシタＣの容量とリレー１０２１，１０２２
のインピーダンスとに、主に依存する。
【００９９】この他にも、５０％以外のデューティサイ
クルを有する信号が生成されるように、さらに少し複雑
なソフトウェアタイミングループが、マイクロプロセッ
サ１０１２を使用して、プログラムされてもよい。しか
しながら、５０％のデューティサイクルの波形の生成
は、大抵の環境において、実行にあたって、より単純で
ある。
クルを有する信号が生成されるように、さらに少し複雑
なソフトウェアタイミングループが、マイクロプロセッ
サ１０１２を使用して、プログラムされてもよい。しか
しながら、５０％のデューティサイクルの波形の生成
は、大抵の環境において、実行にあたって、より単純で
ある。
【０１００】もし、マイクロプロセッサ１０１２が機能
停止したならば、大抵の場合、マイクロプロセッサ１０
１２をデータバスから切り離すことが望ましい。（図６
に示されるように、例えば、図１８（ａ）に示されたマ
イクロプロセッサ１０１２が、ダウンリンクトランシー
バー６２１を制御するマイクロプロセッサ６２２であ
り、その場合、マイクロプロセッサ６２２は、データバ
ス６０４に対するマスタノードとして動作する、と仮定
する。）機能停止の特性に依存して、マイクロプロセッ
サ１０１２は、リレー１０２１，１０２２を閉状態に維
持しているソフトウェアループの実行をおそらく停止す
ることになる。この場合、リレー制御信号１０１３は、
定常状態または浮動状態に固定され、これによって、キ
ャパシタＣに対して最終的に放電を停止させ、リレー１
０２１，１０２２を電圧非印加状態および開状態にす
る。従って、図１８（ａ）の回路は、フェイルセーフ手
段を提供し、それによって、マイクロプロセッサ１０１
２に対してそのプログラムされた機能の実行を停止させ
る機能停止時に、マイクロプロセッサ１０１２は、基本
的に、該マイクロプロセッサ１０１２自身をデータバス
から切り離す。
停止したならば、大抵の場合、マイクロプロセッサ１０
１２をデータバスから切り離すことが望ましい。（図６
に示されるように、例えば、図１８（ａ）に示されたマ
イクロプロセッサ１０１２が、ダウンリンクトランシー
バー６２１を制御するマイクロプロセッサ６２２であ
り、その場合、マイクロプロセッサ６２２は、データバ
ス６０４に対するマスタノードとして動作する、と仮定
する。）機能停止の特性に依存して、マイクロプロセッ
サ１０１２は、リレー１０２１，１０２２を閉状態に維
持しているソフトウェアループの実行をおそらく停止す
ることになる。この場合、リレー制御信号１０１３は、
定常状態または浮動状態に固定され、これによって、キ
ャパシタＣに対して最終的に放電を停止させ、リレー１
０２１，１０２２を電圧非印加状態および開状態にす
る。従って、図１８（ａ）の回路は、フェイルセーフ手
段を提供し、それによって、マイクロプロセッサ１０１
２に対してそのプログラムされた機能の実行を停止させ
る機能停止時に、マイクロプロセッサ１０１２は、基本
的に、該マイクロプロセッサ１０１２自身をデータバス
から切り離す。
【０１０１】図１８（ｂ）は、図１８（ａ）に示された
回路と同じ機能を有するもう一方のフェイルセーフ回路
を示す。図１８（ｂ）において、マイクロプロセッサ１
０６２は、分離されたリレー制御線１０６３，１０６４
を有する。このリレー制御線１０６３は直列接続された
キャパシタＣ１を通してリレー１０７１に接続され、リ
レー制御線１０６４は直列接続されたキャパシタＣ２を
通してリレー１０７２に接続されている。マイクロプロ
セッサ１０６２は、図１８（ａ）のマイクロプロセッサ
１０１２に対する上記方法と同様の方法で、ソフトウェ
アタイミングループを用いてプログラムされている。そ
れによって、マイクロプロセッサ１０６２は、リレー１
０７１，１０７２を電圧印加状態に維持し、かつ、故
に、閉状態に維持するために、リレー制御線１０６３，
１０６４を通して、周期的な信号を生成する。もし、マ
イクロプロセッサ１０６２が機能停止したならば、リレ
ー１０７１，１０７２は、電圧非印加状態および開状態
となり、マイクロプロセッサ１０６２をデータバスから
切り離す。
回路と同じ機能を有するもう一方のフェイルセーフ回路
を示す。図１８（ｂ）において、マイクロプロセッサ１
０６２は、分離されたリレー制御線１０６３，１０６４
を有する。このリレー制御線１０６３は直列接続された
キャパシタＣ１を通してリレー１０７１に接続され、リ
レー制御線１０６４は直列接続されたキャパシタＣ２を
通してリレー１０７２に接続されている。マイクロプロ
セッサ１０６２は、図１８（ａ）のマイクロプロセッサ
１０１２に対する上記方法と同様の方法で、ソフトウェ
アタイミングループを用いてプログラムされている。そ
れによって、マイクロプロセッサ１０６２は、リレー１
０７１，１０７２を電圧印加状態に維持し、かつ、故
に、閉状態に維持するために、リレー制御線１０６３，
１０６４を通して、周期的な信号を生成する。もし、マ
イクロプロセッサ１０６２が機能停止したならば、リレ
ー１０７１，１０７２は、電圧非印加状態および開状態
となり、マイクロプロセッサ１０６２をデータバスから
切り離す。
【０１０２】図１８（ａ）および図１８（ｂ）に示され
たフェイルセーフ制御回路は、図６に示されたノード６
０３の回路で使用される。特に、図１８（ａ）のリレー
制御信号１０１３、または、図１８（ｂ）のリレー制御
線１０６３，１０６４は、図６のノード６０３の信号６
３３に対応している。
たフェイルセーフ制御回路は、図６に示されたノード６
０３の回路で使用される。特に、図１８（ａ）のリレー
制御信号１０１３、または、図１８（ｂ）のリレー制御
線１０６３，１０６４は、図６のノード６０３の信号６
３３に対応している。
【０１０３】好ましい実施形態において、マスタノード
７０３およびスレーブノード７０５は、ループ形態で全
てのノードを接続する単一のケーブルを使用して、接続
されている。配線と接続の好ましい技術および方法の詳
細は、継続中の米国特許出願第 ／ 号「Wiring Metho
d and Apparatus for Distributed Control Network」
に記載されており、先に、参照によって、この明細書に
組み込まれている。
７０３およびスレーブノード７０５は、ループ形態で全
てのノードを接続する単一のケーブルを使用して、接続
されている。配線と接続の好ましい技術および方法の詳
細は、継続中の米国特許出願第 ／ 号「Wiring Metho
d and Apparatus for Distributed Control Network」
に記載されており、先に、参照によって、この明細書に
組み込まれている。
【０１０４】ここで説明された各々の実施形態につい
て、制御ネットワークのデータバスに対するデータレー
トに関しては、何等特有の限定は存在しない。通信は、
各データバスを通して、特定の制御用途に適した速度で
実行される。さらに、データバスが直列のデータバスで
ある、ということは特に要求されていない。むしろ、例
えば、高いデータ帯域幅が要求される状況では、上記デ
ータバスは、並列のデータバスでよい。
て、制御ネットワークのデータバスに対するデータレー
トに関しては、何等特有の限定は存在しない。通信は、
各データバスを通して、特定の制御用途に適した速度で
実行される。さらに、データバスが直列のデータバスで
ある、ということは特に要求されていない。むしろ、例
えば、高いデータ帯域幅が要求される状況では、上記デ
ータバスは、並列のデータバスでよい。
【０１０５】物理的収納に関して、いくつかの実施形態
では、各々のノードが、アルミニウムのような適切な軽
量材料で作られた堅固な収納ケース内に収納されている
ことが望ましい。図４に関して先に述べられているよう
に、上記収納ケースは、環境からの保護を提供し、熱散
逸を可能とする。他の制御環境では、他のタイプの収納
または物理的容器が使用され得る。
では、各々のノードが、アルミニウムのような適切な軽
量材料で作られた堅固な収納ケース内に収納されている
ことが望ましい。図４に関して先に述べられているよう
に、上記収納ケースは、環境からの保護を提供し、熱散
逸を可能とする。他の制御環境では、他のタイプの収納
または物理的容器が使用され得る。
【０１０６】好ましい実施形態がここに開示されている
けれども、本発明の概念および範囲内にある多くの変形
が可能である。そのような変形は、ここにある明細書お
よび図面を調査した後の当業者にとって明らかである。
故に、本発明は、添付された全ての請求範囲の要旨およ
び範囲内において実施形態に限定されるべきではない。
けれども、本発明の概念および範囲内にある多くの変形
が可能である。そのような変形は、ここにある明細書お
よび図面を調査した後の当業者にとって明らかである。
故に、本発明は、添付された全ての請求範囲の要旨およ
び範囲内において実施形態に限定されるべきではない。
【図１】 従来技術による制御ネットワークの一例を示
す説明図である。
す説明図である。
【図２】 従来技術による制御ネットワークの他の例を
示す説明図である。
示す説明図である。
【図３】 図１または図２で使用されるノードの構成例
を示すブロック図である。
を示すブロック図である。
【図４】 図３に示されたノードの外観の一例を示す斜
視図である。
視図である。
【図５】 本発明の一実施形態による制御ネットワーク
の一例を示す説明図である。
の一例を示す説明図である。
【図６】 図５で使用されるノードの構成例を示すブロ
ック図である。
ック図である。
【図７】 本発明の一実施形態による制御ネットワーク
の動作例を示す説明図である。
の動作例を示す説明図である。
【図８】 本発明の一実施形態による制御ネットワーク
の動作例を示す説明図である。
の動作例を示す説明図である。
【図９】 本発明の一実施形態による制御ネットワーク
の動作例を示す説明図である。
の動作例を示す説明図である。
【図１０】 本発明の一実施形態による制御ネットワー
クの動作例を示す説明図である。
クの動作例を示す説明図である。
【図１１】 本発明の一実施形態による制御ネットワー
クの動作例を示す説明図である。
クの動作例を示す説明図である。
【図１２】 本発明の一実施形態による制御ネットワー
クの動作例を示す説明図である。
クの動作例を示す説明図である。
【図１３】 本発明の一実施形態による制御ネットワー
クの動作例を示す説明図である。
クの動作例を示す説明図である。
【図１４】 本発明の一実施形態による制御ネットワー
クの動作例を示す説明図である。
クの動作例を示す説明図である。
【図１５】 本発明の一実施形態による制御ネットワー
クの動作例を示す説明図である。
クの動作例を示す説明図である。
【図１６】 障害切り離し時におけるマスタノードの動
作例を示す処理流れ図である。
作例を示す処理流れ図である。
【図１７】 障害切り離し時におけるスレーブノードの
動作例を示す処理流れ図である。
動作例を示す処理流れ図である。
【図１８】 本発明の一実施形態によるフェイルセーフ
回路の構成例を示すブロック図である。
回路の構成例を示すブロック図である。
５０１……制御ネットワーク ５０３……マスタノード ５０４……メインバス ５０７……アップリンクトランシーバー ５０８……ダウンリンクトランシーバー ５０９……スイッチ ５１３……第２バス ５２３ａ，５２３ｂ，５２３ｃ，５２３ｄ……第１層ス
レーブノード ５３３ａ，５３３ｂ，５３３ｃ……第２層スレーブノー
ド
レーブノード ５３３ａ，５３３ｂ，５３３ｃ……第２層スレーブノー
ド
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マイケル・クアン アメリカ合衆国・91765・カリフォルニ ア・ダイアモンド・バー・メドウ・グレ ン・ロード・1538
Claims (21)
- 【請求項１】 マスタノードと、各ノードが２つの隣接
したノードに接続され、前記ノードが全体としてループ
を形成するように、前記マスタノードに直列接続で接続
された複数のスレーブノードとを具備する複数のノード
と、 各ノードにおける障害検出回路と、 各ノードに配置され、インピーダンス素子と並列に制御
可能なリレーを具備するシャント回路とを具備する制御
ネットワークにおいて、 前記制御可能なリレーは、 通常は、信号が前記ループの方々に伝搬できるように、
閉状態で配置されており、かつ、 ノードの障害検出回路が障害を検出すると、各ノードに
おいて開かれ、かつ、マスタノードに関するノードの相
対位置に依存して予め決められた時間の後に、ノードに
よって再び閉じられることを特徴とする制御ネットワー
ク。 - 【請求項２】 請求項１記載の制御ネットワークにおい
て、 前記障害検出回路は、タイマを具備することを特徴とす
る制御ネットワーク。 - 【請求項３】 請求項２記載の制御ネットワークにおい
て、 前記タイマは、ノードで受信された通信信号の検出に基
づいて、周期的にリセットされることを特徴とする制御
ネットワーク。 - 【請求項４】 請求項１記載の制御ネットワークにおい
て、 各ノードは、ケーブル配線によって、その２つの隣接す
るノードの各々に接続されており、かつ、 各ノードにおける前記インピーダンス素子は、ノードを
その隣接するノードのうちの１つに接続するケーブル配
線の抵抗に少なくとも部分的に基づいて選択された抵抗
を具備することを特徴とする制御ネットワーク。 - 【請求項５】 請求項１記載の制御ネットワークにおい
て、 前記制御可能なリレーは、マスタノードからの指示のノ
ードによる受信に基づいて、再び閉じられることを特徴
とする制御ネットワーク。 - 【請求項６】 ループ状に接続された複数のノードを具
備し、かつ、前記ノードうちの少なくとも１つはマスタ
ノードとして動作し、かつ、前記ノードのうちの１また
は２以上はスレーブノードとして動作する制御ネットワ
ークでの方法において、 （ａ） 障害状態を検出し、 （ｂ） 各ノードとその隣接するノードとの間のインピ
ーダンスを除いて、各ノードをその隣接するノードから
切り離し、 （ｃ） マスタノードから該マスタノードに関して最も
近い切り離されたスレーブノードへ、障害判断メッセー
ジを送信し、 （ｄ） もし、障害判断メッセージの受信を障害状態が
妨げないならば、前記最も近い切り離されたスレーブノ
ードにおいて、障害判断を受信し、 （ｅ） スレーブノードからマスタノードへ、承認メッ
セージを送り、 （ｆ） マスタノードにおける承認メッセージの受信に
応じて、前記最も近い切り離されたスレーブノードをバ
スに再接続し、 （ｇ） 最も近い切り離されたスレーブノードが障害判
断メッセージの受信を障害状態によって失敗するまで、
ステップ（ｃ）から（ｆ）を繰り返すステップを具備す
ることを特徴とする方法。 - 【請求項７】 請求項６記載の方法において、 ステップ（ａ）は、各ノードで個別に障害状態を検出す
るステップを具備することを特徴とする方法。 - 【請求項８】 請求項６記載の方法において、 ステップ（ａ）は、監視タイマの計時終了に基づいて障
害検出信号を生成するステップを具備することを特徴と
する方法。 - 【請求項９】 請求項６記載の方法において、 ステップ（ｂ）は、各ノードにおいてリレーを開くステ
ップを具備することを特徴とする方法。 - 【請求項１０】 請求項９記載の方法において、 ステップ（ｆ）は、マスタノードからの制御メッセージ
の受信に応じて、最も近い切り離されたスレーブノード
でリレーを閉じるステップを具備することを特徴とする
方法。 - 【請求項１１】 請求項６記載の方法において、 ステップ（ｇ）は、ループのある方向に、最も近い切り
離されたスレーブノードが、障害状態によって、障害判
断メッセージの承認受信の受信に失敗するまで、ループ
のある方向に、ステップ（ｃ）から（ｆ）を繰り返し、
かつ、ループの他の方向に、最も近い切り離されたスレ
ーブノードが、障害状態によって、障害判断メッセージ
の承認受信に失敗するまで、ループの他の方向に、ステ
ップ（ｃ）から（ｆ）を繰り返すステップを具備するこ
とを特徴とする方法。 - 【請求項１２】 マスタノードと、各ノードが２つの隣
接したノードに接続され、前記ノードが全体としてルー
プを形成するように、前記マスタノードに直列接続で接
続された複数のスレーブノードとを具備する複数のノー
ドと、 各ノードにおける障害検出回路と、 各ノードに配置され、かつ、通常動作において、信号が
前記ノードを通して妨げられずに通ることを可能とし、
かつ、前記障害検出回路による障害の検出に基づいて、
前記ノードを通る信号を妨げ、かつ、ノードがマスタユ
ニットから接続指示を受信した後、ノードを通る信号の
妨げられていない経路を再開する切り離し回路とを具備
することを特徴とする制御ネットワーク。 - 【請求項１３】 請求項１２記載の制御ネットワークに
おいて、 前記切り離し回路は、インピーダンス素子と並列回路接
続されたリレーを具備することを特徴とする制御ネット
ワーク。 - 【請求項１４】 請求項１３記載の制御ネットワークに
おいて、 前記リレーは、通常は、信号が前記ノードを通して妨げ
られずに通ることができるように、閉状態で配置され、
かつ、前記障害が検出されると開かれ、それによって、
インピーダンス素子が前記ノードを通る信号を妨げるよ
うにし、かつ、マスタユニットから受信された前記接続
指示に応じて、再び閉じられることを特徴とする制御ネ
ットワーク。 - 【請求項１５】 請求項１２記載の制御ネットワークに
おいて、 前記障害検出回路はタイマを具備することを特徴とする
制御ネットワーク。 - 【請求項１６】 請求項１５記載の制御ネットワークに
おいて、 前記タイマは、ノードで受信された通信信号の検出に基
づいて、周期的にリセットされることを特徴とする制御
ネットワーク。 - 【請求項１７】 ノードに接続しているバスの部分が各
ノードを通して通過するようにループ状に接続された複
数のノードを具備し、かつ、前記ノードのうちの少なく
とも１つはマスタノードとして動作し、かつ、前記ノー
ドのうちの１または２以上はスレーブノードとして動作
する制御ネットワークでの方法において、 （ａ） 障害を検出し、 （ｂ） 前記障害に応じて、ノードを通して通過するバ
スの部分の各ノードにおけるインピーダンスを増加し、 （ｃ） マスタノードから該マスタノードに隣接するス
レーブノードへ、制御メッセージを送信し、 （ｄ） もし、制御メッセージの受信を障害状態が妨げ
ないならば、前記最も近いスレーブノードにおいて制御
メッセージを受信し、 （ｅ） 前記最も近いスレーブノードから前記マスタノ
ードへ、承認メッセージを送り、 （ｆ） 前記最も近いスレーブノードにおける前記承認
メッセージの受信に応じて、前記最も近いスレーブノー
ドにおけるインピーダンスを減少し、 （ｇ） スレーブノードが制御メッセージの受信を障害
状態によって失敗するまで、各ノードに対してステップ
（ｃ）から（ｆ）を順次繰り返すステップを具備するこ
とを特徴とする方法。 - 【請求項１８】 請求項１７記載の方法において、 ノードを通して通過するバスの部分の各ノードにおける
インピーダンスを増加するステップは、各ノードにおい
てスイッチを開き、かつ、各ノードにおいてスイッチを
短絡する抵抗によって、バスの各部分を次のバス部分に
結合させるステップを具備することを特徴とする方法。 - 【請求項１９】 請求項１７記載の方法において、 ステップ（ｆ）で、最も新しいスレーブノードの代わり
に前のノードにおいてインピーダンスが減少されること
を除き、隣接するスレーブノードから反対方向へ、各ス
レーブノードに対して、ステップ（ｃ）から（ｆ）を繰
り返すステップを具備することを特徴とする方法。 - 【請求項２０】 請求項１７記載の方法において、 障害を検出するステップは、 バスを通して伝達される通信信号を各ノードで監視し、 各ノードにおいて障害検出期間を計時し、 ノードで通信信号が検出されると、そのノードにおける
障害検出期間をリセットし、 障害検出期間を計時し終わると、障害検出状態を明示す
るステップを具備することを特徴とする方法。 - 【請求項２１】 請求項２０記載の方法において、 スレーブノードにおいてマスタ機能停止検出期間を計時
し、 ノードで通信信号が検出されると、スレーブノードにお
けるマスタ機能停止検出期間をリセットし、 マスタ機能停止検出期間を計時し終わると、マスタノー
ド機能停止状態を明示し、 マスタノード機能停止状態の明示に応じて、スレーブノ
ードをマスタノードの代用とするステップをさらに具備
することを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/853,893 US6147967A (en) | 1997-05-09 | 1997-05-09 | Fault isolation and recovery in a distributed control network |
| US853,893 | 1997-05-09 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10333930A true JPH10333930A (ja) | 1998-12-18 |
Family
ID=25317159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10017524A Pending JPH10333930A (ja) | 1997-05-09 | 1998-01-29 | 分散された制御ネットワークにおける障害切り離し復旧装置および方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6147967A (ja) |
| JP (1) | JPH10333930A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6611860B1 (en) | 1999-11-17 | 2003-08-26 | I/O Controls Corporation | Control network with matrix architecture |
| US6680903B1 (en) | 1998-07-10 | 2004-01-20 | Matsushita Electric Industrial Co., Ltd. | Network system, network terminal, and method for specifying location of failure in network system |
| US6732202B1 (en) | 1999-11-17 | 2004-05-04 | I/O Controls Corporation | Network node with plug-in identification module |
| US6961306B2 (en) | 2002-07-10 | 2005-11-01 | I/O Controls Corporation | Fiber optic control network and related method |
| US6965560B2 (en) | 2002-07-10 | 2005-11-15 | I/O Controls Corporation | Multi-tier, hierarchical fiber optic control network |
| US7046621B2 (en) | 2002-07-10 | 2006-05-16 | I/O Controls Corporation | Redundant multi-fiber optical ring network |
| JP2007536885A (ja) * | 2004-05-05 | 2007-12-13 | ワールプール・エシ・ア | 制御ユニットを介して負荷に電圧を加えるシステムおよび方法 |
| US8645582B2 (en) | 1999-11-17 | 2014-02-04 | I/O Controls Corporation | Network node with plug-in identification module |
Families Citing this family (55)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11341020A (ja) * | 1998-05-22 | 1999-12-10 | Yazaki Corp | 多重通信システム |
| ATE306098T1 (de) | 1999-07-30 | 2005-10-15 | Intertrust Tech Corp | Verfahren und systeme zur transaktionsaufzeichnungsübertragung unter anwendung von schwellen und einem mehrstufigen protokoll |
| US6448671B1 (en) * | 1999-08-05 | 2002-09-10 | Trw Inc. | Distributed vehicle safety system having fault protection |
| US7061926B2 (en) * | 2000-06-15 | 2006-06-13 | Schneider Automation Inc. | Method and apparatus for a network bus topology |
| US7194549B1 (en) * | 2000-09-06 | 2007-03-20 | Vulcan Patents Llc | Multicast system using client forwarding |
| FR2821453B1 (fr) * | 2001-02-26 | 2005-07-08 | Valeo Climatisation | Procede d'identification des noeuds d'un reseau informatif dans une installation de climatisation de vehicule automobile, et installation de climatisation faisant application du procede |
| DE10148325A1 (de) * | 2001-09-29 | 2003-04-17 | Daimler Chrysler Ag | Buswächtereinheit |
| AU2002352922A1 (en) * | 2001-11-28 | 2003-06-10 | Millennial Net | Etwork protocol for an ad hoc wireless network |
| US6983397B2 (en) * | 2001-11-29 | 2006-01-03 | International Business Machines Corporation | Method, system, and program for error handling in a dual adaptor system where one adaptor is a master |
| US7054910B1 (en) * | 2001-12-20 | 2006-05-30 | Emc Corporation | Data replication facility for distributed computing environments |
| GB2386804A (en) * | 2002-03-22 | 2003-09-24 | Motorola Inc | Communications network node access switches |
| US7478174B2 (en) * | 2002-04-26 | 2009-01-13 | The Boeing Company | Systems and methods for maintaining network stability |
| JP3848235B2 (ja) | 2002-10-04 | 2006-11-22 | ソニー株式会社 | 通信処理装置、通信処理システム、および方法、並びにコンピュータ・プログラム |
| US7272635B1 (en) * | 2002-10-04 | 2007-09-18 | Domosys Corporation | Method of configuring and managing a network |
| US7266426B2 (en) * | 2002-12-16 | 2007-09-04 | Rockwell Automation Technologies, Inc. | Autonomous control unit-based control system capable of active diagnostics |
| JP2004280527A (ja) * | 2003-03-17 | 2004-10-07 | Ge Medical Systems Global Technology Co Llc | マルチティア・アプリケーション・アーキテクチャ |
| US7085863B2 (en) * | 2003-10-30 | 2006-08-01 | International Business Machines Corporation | I2C device including bus switches and programmable address |
| EP1719286A2 (en) * | 2003-11-19 | 2006-11-08 | Honeywell International, Inc. | Coupling linear bus nodes to rings |
| FR2870366B1 (fr) * | 2004-05-14 | 2006-06-30 | Valeo Climatisation Sa | Reseau informatif utilisant un systeme resistif securise d'identification de noeuds |
| US7478303B2 (en) * | 2004-06-04 | 2009-01-13 | Lsi Corporation | System and method for testing nodes in a network |
| US8098571B2 (en) * | 2004-10-28 | 2012-01-17 | Alcatel Lucent | Stack manager protocol with automatic set up mechanism |
| US7724778B2 (en) * | 2005-01-28 | 2010-05-25 | I/O Controls Corporation | Control network with data and power distribution |
| JP4387968B2 (ja) * | 2005-03-28 | 2009-12-24 | 富士通株式会社 | 障害検出装置および障害検出方法 |
| JP2006309276A (ja) * | 2005-04-26 | 2006-11-09 | Matsushita Electric Ind Co Ltd | デバッグ機構およびデバッグレジスタ |
| US20070180329A1 (en) * | 2006-01-31 | 2007-08-02 | Lanus Mark S | Method of latent fault checking a management network |
| US7761728B2 (en) * | 2007-01-23 | 2010-07-20 | International Business Machines Corporation | Apparatus, system, and method for resetting an inter-integrated circuit data line with a clock line |
| US8400061B2 (en) | 2007-07-17 | 2013-03-19 | I/O Controls Corporation | Control network for LED-based lighting system in a transit vehicle |
| JP5268125B2 (ja) * | 2008-06-30 | 2013-08-21 | フリースケール セミコンダクター インコーポレイテッド | 通信バスの故障管理 |
| US20100005335A1 (en) * | 2008-07-01 | 2010-01-07 | International Business Machines Corporation | Microprocessor interface with dynamic segment sparing and repair |
| US8245105B2 (en) * | 2008-07-01 | 2012-08-14 | International Business Machines Corporation | Cascade interconnect memory system with enhanced reliability |
| US8082475B2 (en) * | 2008-07-01 | 2011-12-20 | International Business Machines Corporation | Enhanced microprocessor interconnect with bit shadowing |
| US7895374B2 (en) * | 2008-07-01 | 2011-02-22 | International Business Machines Corporation | Dynamic segment sparing and repair in a memory system |
| US8139430B2 (en) * | 2008-07-01 | 2012-03-20 | International Business Machines Corporation | Power-on initialization and test for a cascade interconnect memory system |
| US8201069B2 (en) * | 2008-07-01 | 2012-06-12 | International Business Machines Corporation | Cyclical redundancy code for use in a high-speed serial link |
| US8234540B2 (en) * | 2008-07-01 | 2012-07-31 | International Business Machines Corporation | Error correcting code protected quasi-static bit communication on a high-speed bus |
| US8082474B2 (en) * | 2008-07-01 | 2011-12-20 | International Business Machines Corporation | Bit shadowing in a memory system |
| US7979759B2 (en) * | 2009-01-08 | 2011-07-12 | International Business Machines Corporation | Test and bring-up of an enhanced cascade interconnect memory system |
| US20100180154A1 (en) * | 2009-01-13 | 2010-07-15 | International Business Machines Corporation | Built In Self-Test of Memory Stressor |
| FR2972234B1 (fr) | 2011-03-03 | 2013-03-22 | Coval | Ensemble de modules generateurs de vide par effet venturi et module de cet ensemble |
| EP2760165B1 (en) * | 2011-06-15 | 2018-09-19 | OSRAM SYLVANIA Inc. | Systems and methods to detect bus network fault and topology |
| US9026842B2 (en) | 2012-03-20 | 2015-05-05 | Blackberry Limited | Selective fault recovery of subsystems |
| TWI478537B (zh) * | 2012-11-21 | 2015-03-21 | Inst Information Industry | 電表網路系統及其電表節點與廣播方法 |
| US9946675B2 (en) * | 2013-03-13 | 2018-04-17 | Atieva, Inc. | Fault-tolerant loop for a communication bus |
| CN104301027B (zh) * | 2013-07-16 | 2018-10-26 | 南京中兴新软件有限责任公司 | 光突发交换环网中实现自动保护倒换的方法、系统及节点 |
| JP6212318B2 (ja) * | 2013-07-25 | 2017-10-11 | 矢崎総業株式会社 | 車載負荷制御システム |
| EP2857913B1 (de) * | 2013-10-01 | 2019-04-24 | Siemens Aktiengesellschaft | Redundantes Automatisierungssystem |
| GB2520732B (en) * | 2013-11-29 | 2017-11-22 | Ge Oil & Gas Uk Ltd | Active bypass system for ring networks |
| CN111948993A (zh) * | 2013-12-31 | 2020-11-17 | 深圳迈瑞生物医疗电子股份有限公司 | 样本处理流水线控制系统 |
| CN104316828B (zh) * | 2014-09-11 | 2018-09-04 | 国家电网公司 | 一种分布式配电网故障恢复控制器及其工作方法 |
| CN105656656A (zh) * | 2014-11-26 | 2016-06-08 | 上海协同科技股份有限公司 | Rs485通信电路及采用该电路的节点的故障检测方法 |
| US10110424B1 (en) * | 2017-06-30 | 2018-10-23 | Bank Of American Corporation | Node failure recovery tool |
| CN110045641B (zh) * | 2019-03-26 | 2022-06-07 | 天津鼎成高新技术产业有限公司 | 一种控制系统用安全保护装置 |
| CN110022256B (zh) * | 2019-05-13 | 2023-11-28 | 中国船舶重工集团公司第七0三研究所 | 一种环路总线故障自动隔离装置 |
| CN110275468A (zh) * | 2019-06-27 | 2019-09-24 | 上海同星智能科技有限公司 | 基于ldn的分布式控制系统、方法、通讯协议、装置 |
| CN112566307B (zh) * | 2019-09-10 | 2022-11-04 | 酷矽半导体科技(上海)有限公司 | 安全显示系统及安全显示方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US31852A (en) * | 1861-03-26 | S J Olmsted | Gate-hinge | |
| US3890471A (en) * | 1973-12-17 | 1975-06-17 | Bell Telephone Labor Inc | Loop data transmission arrangement employing an interloop communication terminal |
| US4435704A (en) * | 1981-03-13 | 1984-03-06 | Hitachi, Ltd. | Loop transmission system |
| US4527270A (en) * | 1983-05-04 | 1985-07-02 | Allen-Bradley Company | Communications network with stations that detect and automatically bypass faults |
| JPH0817396B2 (ja) * | 1987-03-30 | 1996-02-21 | 株式会社東芝 | 光化デ−タ伝送方法及び装置 |
| US4812943A (en) * | 1987-12-24 | 1989-03-14 | Sundstrand Corp. | Current fault protection system |
| US5117430A (en) * | 1991-02-08 | 1992-05-26 | International Business Machines Corporation | Apparatus and method for communicating between nodes in a network |
| US5751220A (en) * | 1995-07-14 | 1998-05-12 | Sensormatic Electronics Corporation | Synchronized network of electronic devices including back-up master units |
| US5809220A (en) * | 1995-07-20 | 1998-09-15 | Raytheon Company | Fault tolerant distributed control system |
| US5802043A (en) * | 1996-11-21 | 1998-09-01 | Northern Telecom Limited | Transport architecture and network elements |
-
1997
- 1997-05-09 US US08/853,893 patent/US6147967A/en not_active Expired - Lifetime
-
1998
- 1998-01-29 JP JP10017524A patent/JPH10333930A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6680903B1 (en) | 1998-07-10 | 2004-01-20 | Matsushita Electric Industrial Co., Ltd. | Network system, network terminal, and method for specifying location of failure in network system |
| US6611860B1 (en) | 1999-11-17 | 2003-08-26 | I/O Controls Corporation | Control network with matrix architecture |
| US6732202B1 (en) | 1999-11-17 | 2004-05-04 | I/O Controls Corporation | Network node with plug-in identification module |
| US7398299B1 (en) | 1999-11-17 | 2008-07-08 | I/O Controls Corporation | Control network with matrix architecture |
| US8645582B2 (en) | 1999-11-17 | 2014-02-04 | I/O Controls Corporation | Network node with plug-in identification module |
| US6961306B2 (en) | 2002-07-10 | 2005-11-01 | I/O Controls Corporation | Fiber optic control network and related method |
| US6965560B2 (en) | 2002-07-10 | 2005-11-15 | I/O Controls Corporation | Multi-tier, hierarchical fiber optic control network |
| US7046621B2 (en) | 2002-07-10 | 2006-05-16 | I/O Controls Corporation | Redundant multi-fiber optical ring network |
| US7046622B2 (en) | 2002-07-10 | 2006-05-16 | I/O Controls Corporation | Multi-tier, hierarchical fiber optic control network |
| US7065039B2 (en) | 2002-07-10 | 2006-06-20 | I/O Controls Corporation | Fiber optic control network and related method |
| JP2007536885A (ja) * | 2004-05-05 | 2007-12-13 | ワールプール・エシ・ア | 制御ユニットを介して負荷に電圧を加えるシステムおよび方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6147967A (en) | 2000-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10333930A (ja) | 分散された制御ネットワークにおける障害切り離し復旧装置および方法 | |
| JPH10326259A (ja) | 分散された制御ネットワークにおけるバックアップ制御装置および方法 | |
| US6094416A (en) | Multi-tier architecture for control network | |
| EP0528442B1 (en) | Network configuration control method | |
| EP0449964B1 (en) | Distributed switching architecture for communication module redundancy | |
| CN101630298B (zh) | 串行总线从设备地址设置系统 | |
| JP3827772B2 (ja) | 分散型制御システムのための投票ノード | |
| US20100290339A1 (en) | Fault-Tolerant Ethernet Network | |
| US7257123B2 (en) | Gateway having bypassing apparatus | |
| US5387902A (en) | Data networks | |
| US6611860B1 (en) | Control network with matrix architecture | |
| JP2001103062A (ja) | 障害検出通知方法 | |
| GB2282935A (en) | Data network switch which identifies and rectifies faults | |
| US20030037272A1 (en) | Bus system and method for achieving a stable bus redundancy | |
| JP2001060160A (ja) | 制御装置のｃｐｕ二重化システム | |
| JPH08265319A (ja) | 二重化監視制御システム | |
| JP3602962B2 (ja) | 伝送装置 | |
| JPS6398242A (ja) | 直列データ交換装置 | |
| US7016995B1 (en) | Systems and methods for preventing disruption of one or more system buses | |
| JP3570334B2 (ja) | 系切替装置 | |
| JPH07303108A (ja) | 多重伝送装置 | |
| JPH10248181A (ja) | 分散形監視制御システム | |
| AU672212B2 (en) | Improved emergency lighting system | |
| JPH0453331A (ja) | バス型ネットワークのループ化方式 | |
| JP3067526B2 (ja) | 電源断監視方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040803 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060608 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070206 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070425 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070501 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071009 |