JPH1032847A - トーン信号発生回路 - Google Patents
トーン信号発生回路Info
- Publication number
- JPH1032847A JPH1032847A JP18788396A JP18788396A JPH1032847A JP H1032847 A JPH1032847 A JP H1032847A JP 18788396 A JP18788396 A JP 18788396A JP 18788396 A JP18788396 A JP 18788396A JP H1032847 A JPH1032847 A JP H1032847A
- Authority
- JP
- Japan
- Prior art keywords
- tone signal
- waveform data
- frequency
- delta
- control clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】 従来回路は読み出し速度が低い場合は折り返
しノイズが発生する周波数も低くなり、可聴周波数帯域
に入るためにトーン信号にノイズが混入するおそれがあ
る。 【解決手段】 制御クロックに同期して所望のトーン信
号波形をデルタ変調したデルタ変調波形データを生成す
るデルタ変調波形データ生成手段と、デルタ変調波形デ
ータＭ１を積分してトーン信号波形に復調して出力する
積分手段Ｍ２とを有する。このため、制御クロック周波
数を可変することによりトーン信号周波数を可変するこ
とができ、制御クロック周波数は可聴周波数に比べて極
めて高く、トーン信号の生成時に発生する折り返しノイ
ズが可聴周波数帯域に入ることがない。
しノイズが発生する周波数も低くなり、可聴周波数帯域
に入るためにトーン信号にノイズが混入するおそれがあ
る。 【解決手段】 制御クロックに同期して所望のトーン信
号波形をデルタ変調したデルタ変調波形データを生成す
るデルタ変調波形データ生成手段と、デルタ変調波形デ
ータＭ１を積分してトーン信号波形に復調して出力する
積分手段Ｍ２とを有する。このため、制御クロック周波
数を可変することによりトーン信号周波数を可変するこ
とができ、制御クロック周波数は可聴周波数に比べて極
めて高く、トーン信号の生成時に発生する折り返しノイ
ズが可聴周波数帯域に入ることがない。
Description
【０００１】
【発明の属する技術分野】本発明はトーン発生回路に関
し、特に任意の周波数のトーン信号を発生するトーン発
生回路に関する。
し、特に任意の周波数のトーン信号を発生するトーン発
生回路に関する。
【０００２】
【従来の技術】例えば携帯電話等ではＤＴＭＦ（デュア
ルトーンマルチフリケンシー）、着信音、その他、警告
音等の各種のトーン信号を発生する必要がある。従来、
このようなトーン信号を発生する回路として図５乃至図
７に示す回路がある。
ルトーンマルチフリケンシー）、着信音、その他、警告
音等の各種のトーン信号を発生する必要がある。従来、
このようなトーン信号を発生する回路として図５乃至図
７に示す回路がある。
【０００３】図５に示す発振回路は主に抵抗Ｒ1 ，Ｒ2
とキャパシタＣ1 ，Ｃ2 で決定される周波数で発振して
端子１０よりトーン信号を出力する。図５に示すスイッ
チトキャパシタ形の発振回路は、キャパシタＣｒ1 ，Ｃ
ｒ2に接続されたスイッチＳ1 〜Ｓ4 を所定周波数のク
ロックでスイッチングすることにより等価的に抵抗を構
成し、これらの抵抗とキャパシタＣ3 ，Ｃ4 とにより決
定される周波数で発振して端子１２よりトーン信号を出
力する。
とキャパシタＣ1 ，Ｃ2 で決定される周波数で発振して
端子１０よりトーン信号を出力する。図５に示すスイッ
チトキャパシタ形の発振回路は、キャパシタＣｒ1 ，Ｃ
ｒ2に接続されたスイッチＳ1 〜Ｓ4 を所定周波数のク
ロックでスイッチングすることにより等価的に抵抗を構
成し、これらの抵抗とキャパシタＣ3 ，Ｃ4 とにより決
定される周波数で発振して端子１２よりトーン信号を出
力する。
【０００４】図６に示す回路は、端子１４より制御クロ
ックをカウンタ１６に供給してカウントアップし、カウ
ンタ１６のカウント値をアドレスとしてＲＯＭ１８に供
給する。ＲＯＭ１８には正弦波を１サンプル当たりｍビ
ットでサンプリングしたデータが予め格納されており、
この正弦波データが読み出されてＤ／Ａコンバータ２０
に供給され、アナログの正弦波が端子２２より出力され
る。
ックをカウンタ１６に供給してカウントアップし、カウ
ンタ１６のカウント値をアドレスとしてＲＯＭ１８に供
給する。ＲＯＭ１８には正弦波を１サンプル当たりｍビ
ットでサンプリングしたデータが予め格納されており、
この正弦波データが読み出されてＤ／Ａコンバータ２０
に供給され、アナログの正弦波が端子２２より出力され
る。
【０００５】
【発明が解決しようとする課題】図５に示す従来回路
は、ＣＲ時定数で発振周波数を決定するため、抵抗キャ
パシタ等の外付け部品を無くして半導体集積化した場合
に製造プロセスのばらつきにより発振周波数が変化し、
精度の良い所望の周波数のトーン信号を得ることができ
ない。また、ＤＴＭＦトーンは８種類のトーン周波数が
必要であり、周波数の異なる複数のトーン信号を得るた
めにはトーン周波数毎に回路を用意しなければならず、
回路規模が大きくなるという問題があった。
は、ＣＲ時定数で発振周波数を決定するため、抵抗キャ
パシタ等の外付け部品を無くして半導体集積化した場合
に製造プロセスのばらつきにより発振周波数が変化し、
精度の良い所望の周波数のトーン信号を得ることができ
ない。また、ＤＴＭＦトーンは８種類のトーン周波数が
必要であり、周波数の異なる複数のトーン信号を得るた
めにはトーン周波数毎に回路を用意しなければならず、
回路規模が大きくなるという問題があった。
【０００６】また、図６に示す従来回路は、発振周波数
の精度は図４の回路に比べて向上するものの、発振周波
数を可変することが難しいため、周波数の異なる複数の
トーン信号を得るためにはトーン周波数毎に回路を用意
しなければならず、回路規模が大きくなるという問題が
あった。
の精度は図４の回路に比べて向上するものの、発振周波
数を可変することが難しいため、周波数の異なる複数の
トーン信号を得るためにはトーン周波数毎に回路を用意
しなければならず、回路規模が大きくなるという問題が
あった。
【０００７】また、図７に示す従来回路は制御クロック
の周波数を可変することによりＲＯＭ１８からの正弦波
データの読み出し速度を可変して、複数の周波数の異な
るトーン信号を得ることができる。しかし読み出し速度
が低い場合はＤ／Ａコンバータ２０のサンプリング周波
数も低くなるので折り返しノイズが発生する周波数も低
くなり、可聴周波数帯域に入るためにトーン信号にノイ
ズが混入するおそれがある。勿論、フィルタを追加して
上記折り返しノイズを除去することも考えられるが、上
記フィルタのＣＲ時定数を設定するための抵抗及びキャ
パシタが必要となり、半導体集積化が難しくなるという
問題があった。
の周波数を可変することによりＲＯＭ１８からの正弦波
データの読み出し速度を可変して、複数の周波数の異な
るトーン信号を得ることができる。しかし読み出し速度
が低い場合はＤ／Ａコンバータ２０のサンプリング周波
数も低くなるので折り返しノイズが発生する周波数も低
くなり、可聴周波数帯域に入るためにトーン信号にノイ
ズが混入するおそれがある。勿論、フィルタを追加して
上記折り返しノイズを除去することも考えられるが、上
記フィルタのＣＲ時定数を設定するための抵抗及びキャ
パシタが必要となり、半導体集積化が難しくなるという
問題があった。
【０００８】本発明は、上記の点に鑑みなされたもの
で、周波数の異なる複数のトーン信号を生成でき、かつ
ノイズの混入がなく高品質のトーン信号を生成できるト
ーン発生回路を提供することを目的とする。
で、周波数の異なる複数のトーン信号を生成でき、かつ
ノイズの混入がなく高品質のトーン信号を生成できるト
ーン発生回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】請求項１に記載の発明
は、図１に示す如く、制御クロックに同期して所望のト
ーン信号波形をデルタ変調したデルタ変調波形データを
生成するデルタ変調波形データ生成手段と、上記デルタ
変調波形データＭ１を積分してトーン信号波形に復調し
て出力する積分手段Ｍ２とを有する。
は、図１に示す如く、制御クロックに同期して所望のト
ーン信号波形をデルタ変調したデルタ変調波形データを
生成するデルタ変調波形データ生成手段と、上記デルタ
変調波形データＭ１を積分してトーン信号波形に復調し
て出力する積分手段Ｍ２とを有する。
【００１０】このため、制御クロック周波数を可変する
ことによりトーン信号周波数を可変することができ、周
波数の異なる複数のトーン信号を発生でき、またデルタ
変調波形データは１ビット構成で制御クロック周波数は
可聴周波数に比べて極めて高く、トーン信号の生成時に
発生する折り返しノイズが可聴周波数帯域に入ることが
なく高品質のトーン信号を発生できる。
ことによりトーン信号周波数を可変することができ、周
波数の異なる複数のトーン信号を発生でき、またデルタ
変調波形データは１ビット構成で制御クロック周波数は
可聴周波数に比べて極めて高く、トーン信号の生成時に
発生する折り返しノイズが可聴周波数帯域に入ることが
なく高品質のトーン信号を発生できる。
【００１１】請求項２に記載の発明は、請求項１記載の
トーン信号発生回路において、前記デルタ変調波形デー
タ生成手段は、制御クロックをカウントするカウンタ
と、上記カウンタのカウント値を供給されて前記デルタ
変調波形データを読み出すメモリとよりなる。
トーン信号発生回路において、前記デルタ変調波形デー
タ生成手段は、制御クロックをカウントするカウンタ
と、上記カウンタのカウント値を供給されて前記デルタ
変調波形データを読み出すメモリとよりなる。
【００１２】これにより、制御クロックに同期したデル
タ変調波形データの生成を行うことができる。請求項３
に記載の発明は、請求項１記載のトーン信号発生回路に
おいて、前記デルタ変調波形データ生成手段は、制御ク
ロックをカウントするカウンタと、上記カウンタのカウ
ント値を供給されて論理演算し前記デルタ変調波形デー
タを生成する論理回路とよりなる。
タ変調波形データの生成を行うことができる。請求項３
に記載の発明は、請求項１記載のトーン信号発生回路に
おいて、前記デルタ変調波形データ生成手段は、制御ク
ロックをカウントするカウンタと、上記カウンタのカウ
ント値を供給されて論理演算し前記デルタ変調波形デー
タを生成する論理回路とよりなる。
【００１３】これにより、制御クロックに同期したデル
タ変調波形データの生成を行うことができ、回路構成を
簡単にすることができる。
タ変調波形データの生成を行うことができ、回路構成を
簡単にすることができる。
【００１４】
【発明の実施の形態】図２は本発明の一実施例のブロッ
ク図を示す。同図中、端子３０には制御クロックが供給
される。この制御クロックは発生しようとするトーン信
号の周波数に応じて周波数が可変されるものであり、カ
ウンタ３２及びスイッチＳＷ１に供給される。
ク図を示す。同図中、端子３０には制御クロックが供給
される。この制御クロックは発生しようとするトーン信
号の周波数に応じて周波数が可変されるものであり、カ
ウンタ３２及びスイッチＳＷ１に供給される。
【００１５】カウンタ３２は上記の制御クロックをカウ
ントアップしてｎビットのカウント値をアドレスとして
ＲＯＭ３４に供給する。ＲＯＭ３４は１アドレス１ビッ
トで２n 個のデルタ変調波形データが予め格納されてい
る。ここでデルタ変調波形データについて説明すると、
例えば図３（Ｂ）に示す三角波信号をデルタ変調すると
図３（Ａ）に示す如きデルタ変調波形データが得られ
る。デルタ変調波形データは１サンプリング当たり１ビ
ットのデータ列であり、例えば期間Ｔ1 は全て値０であ
り、期間Ｔ2 は全て値１である。このデルタ変調波形デ
ータを積分することにより図３（Ｂ）に示す三角波信号
を復調することができる。
ントアップしてｎビットのカウント値をアドレスとして
ＲＯＭ３４に供給する。ＲＯＭ３４は１アドレス１ビッ
トで２n 個のデルタ変調波形データが予め格納されてい
る。ここでデルタ変調波形データについて説明すると、
例えば図３（Ｂ）に示す三角波信号をデルタ変調すると
図３（Ａ）に示す如きデルタ変調波形データが得られ
る。デルタ変調波形データは１サンプリング当たり１ビ
ットのデータ列であり、例えば期間Ｔ1 は全て値０であ
り、期間Ｔ2 は全て値１である。このデルタ変調波形デ
ータを積分することにより図３（Ｂ）に示す三角波信号
を復調することができる。
【００１６】カウンタ３２のカウント値をアドレスとし
てＲＯＭ３４より読み出されたデルタ変調波形データは
スイッチＳＷ２に制御信号として供給される。上記のカ
ウンタ３２及びＲＯＭ３４でデルタ変調波形データ生成
手段Ｍ１が構成されている。スイッチＳＷ２は制御信号
として供給されるデータが値１のとき端子３５に印加さ
れている電圧Ｖ1 （例えば５V ）を選択して出力し、上
記データが値０のとき端子３６に印加されている電圧Ｖ
2 （例えば０V ）を選択して出力する。
てＲＯＭ３４より読み出されたデルタ変調波形データは
スイッチＳＷ２に制御信号として供給される。上記のカ
ウンタ３２及びＲＯＭ３４でデルタ変調波形データ生成
手段Ｍ１が構成されている。スイッチＳＷ２は制御信号
として供給されるデータが値１のとき端子３５に印加さ
れている電圧Ｖ1 （例えば５V ）を選択して出力し、上
記データが値０のとき端子３６に印加されている電圧Ｖ
2 （例えば０V ）を選択して出力する。
【００１７】スイッチＳＷ２の出力する電圧はスイッチ
ＳＷ１の端子ａに供給される。スイッチＳＷ１の端子ｂ
は演算増幅器（オペアンプ）３８の反転入力端子に接続
され、可動接片はキャパシタＣ１０を介して接地されて
いる。スイッチＳＷ１とキャパシタＣ１０でスイッチト
キャパシタが構成され、このスイッチトキャパシタで等
価的に構成される抵抗を通してスイッチＳＷ２の出力電
圧がオペアンプ３８の反転入力端子に供給される。オペ
アンプ３８の非反転入力端子は接地され、反転入力端子
と出力端子との間にキャパシタＣ１２が接続されて積分
手段Ｍ２を構成している。従ってスイッチＳＷ１の出力
電圧はこの積分手段で積分されることによりデルタ変調
波形データが復調され、アナログのトーン信号として出
力される。なお、図３（Ａ），（Ｂ）では三角波と、そ
のデルタ変調波形データを用いているが、これは正弦波
とそのデルタ変調データであっても良いのは勿論であ
る。
ＳＷ１の端子ａに供給される。スイッチＳＷ１の端子ｂ
は演算増幅器（オペアンプ）３８の反転入力端子に接続
され、可動接片はキャパシタＣ１０を介して接地されて
いる。スイッチＳＷ１とキャパシタＣ１０でスイッチト
キャパシタが構成され、このスイッチトキャパシタで等
価的に構成される抵抗を通してスイッチＳＷ２の出力電
圧がオペアンプ３８の反転入力端子に供給される。オペ
アンプ３８の非反転入力端子は接地され、反転入力端子
と出力端子との間にキャパシタＣ１２が接続されて積分
手段Ｍ２を構成している。従ってスイッチＳＷ１の出力
電圧はこの積分手段で積分されることによりデルタ変調
波形データが復調され、アナログのトーン信号として出
力される。なお、図３（Ａ），（Ｂ）では三角波と、そ
のデルタ変調波形データを用いているが、これは正弦波
とそのデルタ変調データであっても良いのは勿論であ
る。
【００１８】図２の回路では制御クロックの周波数を可
変することにより端子４０から出力されるトーン信号の
周波数を可変できる。これによって、周波数の異なる複
数のトーン信号を単一の回路で発生でき、回路全体を小
型化できる。この場合、制御クロックの周波数は図７に
示す従来回路の制御クロック周波数に対して１０倍程度
高い。このため、折り返しノイズが発生する周波数は高
くなり、発生するトーン信号周波数が低い場合であって
も折り返しノイズが可聴周波数帯域に入ることはなく、
ノイズの混入のない高品質のトーン信号を得ることがで
きる。
変することにより端子４０から出力されるトーン信号の
周波数を可変できる。これによって、周波数の異なる複
数のトーン信号を単一の回路で発生でき、回路全体を小
型化できる。この場合、制御クロックの周波数は図７に
示す従来回路の制御クロック周波数に対して１０倍程度
高い。このため、折り返しノイズが発生する周波数は高
くなり、発生するトーン信号周波数が低い場合であって
も折り返しノイズが可聴周波数帯域に入ることはなく、
ノイズの混入のない高品質のトーン信号を得ることがで
きる。
【００１９】図４は本発明の変形例のブロック図を示
す。同図中、図２と同一部分には同一符号を付す。図４
において、端子３０には制御クロックが供給される。こ
の制御クロックは周波数が可変されるものであり、カウ
ンタ３２及びスイッチＳＷ１に供給される。
す。同図中、図２と同一部分には同一符号を付す。図４
において、端子３０には制御クロックが供給される。こ
の制御クロックは周波数が可変されるものであり、カウ
ンタ３２及びスイッチＳＷ１に供給される。
【００２０】カウンタ３２は上記の制御クロックをカウ
ントアップしてｎビットのカウント値を論理回路５０に
供給する。論理回路５０はｎビットのカウント値を論理
演算して図３（Ａ）に示す如き１ビットのデルタ変調波
形データを生成し、このデルタ変調波形データはスイッ
チＳＷ２に制御信号として供給される。スイッチＳＷ２
は制御信号として供給されるデータが値１のとき端子３
５に印加されている電圧Ｖ1 （例えば５V ）を選択して
出力し、上記データが値０のとき端子３６に印加されて
いる電圧Ｖ2 （例えば０V ）を選択して出力する。
ントアップしてｎビットのカウント値を論理回路５０に
供給する。論理回路５０はｎビットのカウント値を論理
演算して図３（Ａ）に示す如き１ビットのデルタ変調波
形データを生成し、このデルタ変調波形データはスイッ
チＳＷ２に制御信号として供給される。スイッチＳＷ２
は制御信号として供給されるデータが値１のとき端子３
５に印加されている電圧Ｖ1 （例えば５V ）を選択して
出力し、上記データが値０のとき端子３６に印加されて
いる電圧Ｖ2 （例えば０V ）を選択して出力する。
【００２１】スイッチＳＷ２の出力する電圧はスイッチ
ＳＷ１の端子ａに供給される。スイッチＳＷ１の端子ｂ
は演算増幅器（オペアンプ）３８の反転入力端子に接続
され、可動接片はキャパシタＣ１０を介して接地されて
いる。スイッチＳＷ１とキャパシタＣ１０でスイッチト
キャパシタが構成され、このスイッチトキャパシタで等
価的に構成される抵抗を通してスイッチＳＷ２の出力電
圧がオペアンプ３８の反転入力端子に供給される。オペ
アンプ３８の非反転入力端子は接地され、反転入力端子
と出力端子との間にキャパシタＣ１２が接続されて積分
手段を構成している。従ってスイッチＳＷ１の出力電圧
はこの積分手段で積分されることによりデルタ変調波形
データが復調され、アナログのトーン信号として出力さ
れる。
ＳＷ１の端子ａに供給される。スイッチＳＷ１の端子ｂ
は演算増幅器（オペアンプ）３８の反転入力端子に接続
され、可動接片はキャパシタＣ１０を介して接地されて
いる。スイッチＳＷ１とキャパシタＣ１０でスイッチト
キャパシタが構成され、このスイッチトキャパシタで等
価的に構成される抵抗を通してスイッチＳＷ２の出力電
圧がオペアンプ３８の反転入力端子に供給される。オペ
アンプ３８の非反転入力端子は接地され、反転入力端子
と出力端子との間にキャパシタＣ１２が接続されて積分
手段を構成している。従ってスイッチＳＷ１の出力電圧
はこの積分手段で積分されることによりデルタ変調波形
データが復調され、アナログのトーン信号として出力さ
れる。
【００２２】この変形例においても制御クロックの周波
数が従来に比べて高いため、トーン信号周波数が低い場
合も折り返しノイズが可聴周波数帯域に入ることはな
い。また、この実施例では論理回路５０でデルタ変調波
形データを生成しているのでＲＯＭ等のメモリを用いる
のに対して、アドレスデコーダ、センスアンプ等の周辺
回路が不要で回路構成が簡単となる。
数が従来に比べて高いため、トーン信号周波数が低い場
合も折り返しノイズが可聴周波数帯域に入ることはな
い。また、この実施例では論理回路５０でデルタ変調波
形データを生成しているのでＲＯＭ等のメモリを用いる
のに対して、アドレスデコーダ、センスアンプ等の周辺
回路が不要で回路構成が簡単となる。
【００２３】
【発明の効果】上述の如く、請求項１に記載の発明は、
制御クロックに同期して所望のトーン信号波形をデルタ
変調したデルタ変調波形データを生成するデルタ変調波
形データ生成手段と、上記デルタ変調波形データを積分
してトーン信号波形に復調して出力する積分手段とを有
する。
制御クロックに同期して所望のトーン信号波形をデルタ
変調したデルタ変調波形データを生成するデルタ変調波
形データ生成手段と、上記デルタ変調波形データを積分
してトーン信号波形に復調して出力する積分手段とを有
する。
【００２４】このため、制御クロック周波数を可変する
ことによりトーン信号周波数を可変することができ、周
波数の異なる複数のトーン信号を発生でき、またデルタ
変調波形データは１ビット構成で制御クロック周波数は
可聴周波数に比べて極めて高く、トーン信号の生成時に
発生する折り返しノイズが可聴周波数帯域に入ることが
なく高品質のトーン信号を発生できる。
ことによりトーン信号周波数を可変することができ、周
波数の異なる複数のトーン信号を発生でき、またデルタ
変調波形データは１ビット構成で制御クロック周波数は
可聴周波数に比べて極めて高く、トーン信号の生成時に
発生する折り返しノイズが可聴周波数帯域に入ることが
なく高品質のトーン信号を発生できる。
【００２５】また、請求項２に記載の発明は、請求項１
記載のトーン信号発生回路において、前記デルタ変調波
形データ生成手段は、制御クロックをカウントするカウ
ンタと、上記カウンタのカウント値を供給されて前記デ
ルタ変調波形データを読み出すメモリとよりなる。
記載のトーン信号発生回路において、前記デルタ変調波
形データ生成手段は、制御クロックをカウントするカウ
ンタと、上記カウンタのカウント値を供給されて前記デ
ルタ変調波形データを読み出すメモリとよりなる。
【００２６】これにより、制御クロックに同期したデル
タ変調波形データの生成を行うことができる。また、請
求項３に記載の発明は、請求項１記載のトーン信号発生
回路において、前記デルタ変調波形データ生成手段は、
制御クロックをカウントするカウンタと、上記カウンタ
のカウント値を供給されて論理演算し前記デルタ変調波
形データを生成する論理回路とよりなる。
タ変調波形データの生成を行うことができる。また、請
求項３に記載の発明は、請求項１記載のトーン信号発生
回路において、前記デルタ変調波形データ生成手段は、
制御クロックをカウントするカウンタと、上記カウンタ
のカウント値を供給されて論理演算し前記デルタ変調波
形データを生成する論理回路とよりなる。
【００２７】これにより、制御クロックに同期したデル
タ変調波形データの生成を行うことができ、回路構成を
簡単にすることができる。
タ変調波形データの生成を行うことができ、回路構成を
簡単にすることができる。
【図１】本発明の原理図である。
【図２】本発明のブロック図である。
【図３】本発明の各部の信号波形図である。
【図４】本発明のブロック図である。
【図５】従来回路の回路構成図である。
【図６】従来回路の回路構成図である。
【図７】従来回路の回路構成図である。
３２ カウンタ ３４ ＲＯＭ ３８ オペアンプ Ｃ１０，Ｃ１２ キャパシタ ＳＷ１，ＳＷ２ スイッチ Ｍ１ デルタ変調波形データ生成手段 Ｍ２ 積分手段
Claims (3)
- 【請求項１】 制御クロックに同期して所望のトーン信
号波形をデルタ変調したデルタ変調波形データを生成す
るデルタ変調波形データ生成手段と、 上記デルタ変調波形データを積分してトーン信号波形に
復調して出力する積分手段とを有することを特徴とする
トーン信号発生回路。 - 【請求項２】 請求項１記載のトーン信号発生回路にお
いて、 前記デルタ変調波形データ生成手段は、制御クロックを
カウントするカウンタと、 上記カウンタのカウント値を供給されて前記デルタ変調
波形データを読み出すメモリとよりなることを特徴とす
るトーン信号発生回路。 - 【請求項３】 請求項１記載のトーン信号発生回路にお
いて、 前記デルタ変調波形データ生成手段は、制御クロックを
カウントするカウンタと、 上記カウンタのカウント値を供給されて論理演算し前記
デルタ変調波形データを生成する論理回路とよりなるこ
とを特徴とするトーン信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18788396A JPH1032847A (ja) | 1996-07-17 | 1996-07-17 | トーン信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18788396A JPH1032847A (ja) | 1996-07-17 | 1996-07-17 | トーン信号発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1032847A true JPH1032847A (ja) | 1998-02-03 |
Family
ID=16213875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18788396A Withdrawn JPH1032847A (ja) | 1996-07-17 | 1996-07-17 | トーン信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1032847A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8233630B2 (en) | 2004-03-17 | 2012-07-31 | Sony Corporation | Test apparatus, test method, and computer program |
-
1996
- 1996-07-17 JP JP18788396A patent/JPH1032847A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8233630B2 (en) | 2004-03-17 | 2012-07-31 | Sony Corporation | Test apparatus, test method, and computer program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4673871A (en) | Digital noise generator | |
| JPH1032847A (ja) | トーン信号発生回路 | |
| US7209937B2 (en) | Method and apparatus for generation of arbitrary mono-cycle waveforms | |
| JPH06216888A (ja) | 離散時間信号処理装置 | |
| JP2001326575A (ja) | Ａ／ｄコンバータ装置 | |
| KR100251944B1 (ko) | 헤더신호와 워블신호가 생성가능한 광디스크 엔코더 | |
| KR0174157B1 (ko) | 디지털 신호 처리기 응용회로 | |
| JP3123677B2 (ja) | 動特性測定装置 | |
| KR940008698Y1 (ko) | 음원데이타 재생시의 샘플링 주파수 배가장치 | |
| JPS6029015A (ja) | デジタル積分回路 | |
| JP2000183691A (ja) | フィルタ回路 | |
| JPS59132230A (ja) | Ａ／ｄ変換回路 | |
| JPH06209216A (ja) | 信号発生装置 | |
| JP2004146892A (ja) | 周波数変調装置およびその変調周波数測定方法 | |
| JPS6326033A (ja) | Ａｄ変換装置 | |
| JP2552403B2 (ja) | 交差コイル型計器の駆動装置 | |
| JP2000242276A (ja) | メロディ信号生成回路 | |
| JPH05276042A (ja) | アナログ・ディジタル変換装置 | |
| JPH05129837A (ja) | デイジタル方式周波数可変正弦波信号発生回路 | |
| JPS5912314A (ja) | スイツチング記録装置 | |
| SU1160522A1 (ru) | Генератор сигналов инфранизких частот | |
| KR900005636B1 (ko) | 디지탈 필터를 사용하여 음질의 손상을 제거한 디엠퍼시스 회로 | |
| JPH04170106A (ja) | サンプリング周波数変換回路 | |
| KR0182183B1 (ko) | 모드 변환이 가능한 오디오 데이터 출력 회로 | |
| JPH01151824A (ja) | 周波数シンセサイザー |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20031007 |