JPH1032791A

JPH1032791A - 記録装置、再生装置及び信号処理装置

Info

Publication number: JPH1032791A
Application number: JP18477296A
Authority: JP
Inventors: Yukinori Yamamoto; 行則山本
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1996-07-15
Filing date: 1996-07-15
Publication date: 1998-02-03

Abstract

(57)【要約】【課題】簡単・安価な構成で効果的に入力が像信号中
の似ずを抑圧する。【解決手段】記録装置は、入力画像信号を記憶するメ
モリと、前記メモリから読みだされた画像信号を符号化
する符号化手段と、前記符号化手段に対して前記入力が
像信号の順序とは異なる順序で画像信号を読みだすべく
前記メモリの動作制御するメモリ制御手段と、前記メモ
リに記憶された画像信号を用いて前記入力が像信号中の
ノイズ成分を抑圧するノイズ抑圧手段とを備えて構成さ
れている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、記録装置，再生装
置及びデータ処理装置に関し、特には、入力データ中の
ノイズの抑圧に関するものである。

【０００２】

【従来の技術】この種の装置のうち、ビデオカメラにお
いては、低照度時において撮影された画像信号のＳ／Ｎ
の劣化が著しく、従来より、画像信号中のノイズ成分を
抑圧するために各種のノイズリデューサ（以下ＮＲ回
路）が考えられている。

【０００３】このようなＮＲ回路のうち、画像信号に対
するＮＲ回路として、メモリを用いたＮＲ回路、いわゆ
る時間巡回型ＮＲ回路は、アルゴリズムが簡便なわりに
その効果が大きいことから、昨今の画像処理装置におい
ては不可欠な構成となっている。

【０００４】

【発明が解決しようとする課題】前述のようなＮＲ回路
は通常、ＣＣＤ等の撮像素子により得られた画像信号に
対して、ガンマ補正、ホワイトバランス等のカメラ特有
の処理を施すカメラプロセス回路内において行われてい
る。

【０００５】しかし、この種のＮＲ回路は原理的にメモ
リが必要であり、扱う画像信号の画素数が増加すると、
メモリも大容量のものが必要となる。

【０００６】また、ＣＣＤには多くの種類（画素数、方
式）があり、カメラプロセス回路がデジタル化されてい
ないものやＮＲ機能のないものもあり、新たにこの種の
ＮＲ回路を追加するには更なるコストを要する。

【０００７】一方、カメラにより得られた画像信号では
なく、外部から入力した画像信号に対してはＮＲ処理を
行うことができないため、例えば、画像信号を圧縮・符
号化して記録するいわゆるデジタルＶＴＲにおいては、
ノイズにより符号化の効率が低下するという問題もあ
る。

【０００８】本発明は前述の如き問題点を解消すること
を目的とする。

【０００９】また、本発明は、簡単・安価な構成で効果
的に入力信号中のノイズを抑圧可能な装置及び方法を提
供することを目的とする。

【００１０】

【課題を解決するための手段】従来抱えている課題を解
決し、前記目的を達成するために、本発明は、入力画像
信号を記憶するメモリと、前記メモリから読みだされた
画像信号を符号化する符号化手段と、前記符号化手段に
対して前記入力画像信号の順序とは異なる順序で画像信
号を読みだすべく前記メモリの動作を制御するメモリ制
御手段と、前記メモリに記憶された画像信号を用いて前
記入力画像信号中のノイズを抑圧するノイズ抑圧手段
と、前記符号化手段により符号化された画像信号を記録
する記録手段とを備えて構成されている。

【００１１】

【発明の実施の形態】以下、本発明の実施形態について
図面を用いて詳細に説明する。

【００１２】図１は本発明を適用したデジタルＶＴＲの
構成を示すブロック図である。

【００１３】図において、撮像部１０１はＣＣＤ及びそ
の駆動回路を含み、撮像部１０１により得られた画像信
号は、カメラプロセス回路１０２に出力される。カメラ
プロセス回路１０２は、撮像部１０１により得られた画
像信号をデジタル信号に変換すると共に、前述の如くガ
ンマ補正、ホワイトバランス等のカメラ処理を施し、ス
イッチ１０４に出力する。

【００１４】また、入力回路１０３は、外部から入力さ
れる画像信号をデジタル信号に変換し、スイッチ１０４
に出力する。

【００１５】スイッチ１０４はカメラプロセス回路１０
２または入力回路１０３から出力される画像信号を選択
してＮＲ回路１０５に出力する。

【００１６】ＮＲ回路１０５は入力画像信号に対してＮ
Ｒ処理を施してモニタ１０６及びメモリ１０８に出力す
る。

【００１７】図２はＮＲ回路１０５の構成を示すブロッ
ク図である。

【００１８】端子２０１からはスイッチ１０４からの画
像信号が入力し、また、端子２０２からは後述の如くメ
モリ１０８から読みだされた画像信号が入力する。ここ
で、端子２０２から入力された画像信号は端子２０１か
らの画像信号の１フレーム前の画像信号である。

【００１９】減算器２０３は端子２０１からの画像信号
と端子２０２からの画像信号との差分を求め、リミッタ
２０４に出力する。リミッタ２０４は、所定のしきい値
を越えるものについてはそのしきい値を、しきい値以下
の場合には入力された差分値をそのまま出力する。

【００２０】リミッタ２０４から出力された差分値信号
は、乗算器２０５においてＫ倍された後、ノイズ成分と
して減算器２０６に出力される。減算器２０６は端子２
０１からの入力画像信号から、乗算器２０５の出力を減
算し、ノイズが抑圧された信号として出力する。

【００２１】ここでＫはフィードバック係数であり、フ
レーム相関のある場合、すなわち、端子２０１からの入
力画像信号と端子２０２からのフレーム遅延画像信号と
の間に相関がある場合には、ノイズは（１−Ｋ）／（１
＋Ｋ）倍になることが知られており、係数Ｋの値を大き
くすればするほどＮＲの効果は大きくなる。

【００２２】また、リミッタ２０４により、フレーム相
関のない場合、即ち画像のフレーム間の動きが大きい場
合にはリミッタ動作が行われるので、係数Ｋを小さくし
た場合と同じ効果が得られる。これにより、動きの大き
い画像において画像がぼけてしまうのを防止している。

【００２３】このようにＮＲ処理が施された画像信号は
メモリ１０８に出力され、メモリ制御回路１０７により
メモリ１０８にラスタスキャンの順番に書き込まれる。

【００２４】メモリ制御回路１０７はメモリ１０８に書
き込まれた画像信号を圧縮・符号化に適した順序で読み
だして符号化回路１０９に出力すると共に、書き込まれ
た順序、即ちラスタスキャンの順序でＮＲ回路１０５の
端子２０２に出力する。つまり、メモリ制御回路１０７
は、メモリ１０８に書き込まれた画像データを２系統同
時に読みだして出力する。

【００２５】符号化回路１０９に対して読みだす画像信
号の順序について図３，４を用いて説明する。

【００２６】本形態では、符号化回路１０９に対し、メ
モリ１０８に記憶された画像データを、図３に示したよ
うに水平８画素×垂直８ラインを１つのブロックとし
て、ブロック単位で読みだす。また、符号化の際の符号
量の偏りを防ぐため、図４に示したように１フレームの
画像信号を５つのエリアに分け、ａ〜ｅの順番で各エリ
アから図に示した位置のブロックを最初に読みだす。以
下、各エリアから図に示したブロックの右側に隣接する
ブロックを順に読みだしていく。（以下シャフリング処
理という。）

【００２７】メモリ制御回路１０７は符号化回路１０９
に対してはこのように画像信号を読みだすが、メモリ１
０８に対してＮＲ回路における画像遅延のための機能も
もたせ、ＮＲ回路１０５に対しては、書き込み時と同じ
順序で読みだしている。

【００２８】ここで、メモリ１０８の制御について説明
する。

【００２９】図５はメモリ１０８の動作を説明するため
の図であり、本形態では、各バンクが１フレーム分の容
量を有するメモリを２バンク分設け、一方が書き込み状
態にあるときに他方を読みだし状態になるように制御し
ている。また、図５では、各メモリの入力側及び出力側
にスイッチを設けているが、実際にはメモリ制御回路に
よる書き込み・読みだし側のバンクの設定及びアドレス
の制御でこれらの動作を実現できるものである。

【００３０】いま、バンク２のメモリ３０２に対してＮ
Ｒ回路１０５からの画像信号が書き込まれているとする
と、メモリ制御回路１０７は、スイッチ３０４，３０５
を図のように切り換え、バンク１のメモリ３０１の読み
だしアドレスを制御して前述のように画像信号を読みだ
し、スイッチ３０５を介して符号化回路１０９に出力す
ると共に、スイッチ３０４を介してＮＲ回路１０５に出
力する。

【００３１】この結果、メモリ１０８から読みだされた
画像信号は書き込み信号よりも１フレーム前の画像信号
となる。

【００３２】符号化回路１０９は、図３に示した１ブロ
ックを単位としてＤＣＴを施し、更に図４に示した５つ
のブロック単位で符号量がほぼ等しくなるように量子
化、可変長符号化を行って情報量を圧縮し、記録処理回
路１１０に出力する。

【００３３】記録処理回路１１０は、図４に示した順序
でメモリ１０５から読みだされ、圧縮符号化された画像
信号を入力画像紙号の順序に戻すと共に、パリティデー
タを付加することにより誤り訂正符号化処理を施し、更
にＩＤデータ等の付加データの付加、及びデジタル変調
処理を施して回転ヘッドによりテープ１１１上に多数の
ヘリカルトラックを形成して記録する。

【００３４】このように、本形態においては、画像信号
の符号化のために本来用いられているメモリに対してＮ
Ｒ処理のためのフレーム遅延機能を持たせることによ
り、従来持っていた回路に対してメモリを追加すること
なく、簡単な構成でＮＲ回路を実現することが可能にな
る。

【００３５】前述の形態では、記録系に対してＮＲ回路
を設けた場合について説明したが、図１に示した場合と
同様の考えで再生系に対してもＮＲ回路を設けることも
可能である。

【００３６】図６は図１と同様の思想により再生系にＮ
Ｒ回路を設けた場合の構成を示す図である。

【００３７】図６において、再生処理回路１１２は回転
ヘッドによりテープ１１１に記録されている画像データ
を再生する。そして、再生画像信号を復調後、記録時に
付加したパリティデータを用いて再生画像信号中の誤り
を訂正すると共に、ＩＤ等の付加データを画像信号とを
分離して復号回路１１３に出力する。

【００３８】復号回路１１３は記録時に施した処理とほ
ぼ反対の処理を再生画像信号に施し、ＮＲ回路１１４に
出力する。

【００３９】ＮＲ回路１１４は図２に示した回路と同様
の回路である。ＮＲ回路１１４によりＮＲ処理が施され
た再生画像信号は、シャフリングされたままの順序でメ
モリ１０８に書き込まれる。

【００４０】メモリ１０８は図２に示したものと同様で
あるが、書き込み・読みだしの画像信号のが異なる。即
ち、本形態では、シャフリングされた状態の画像信号が
書き込まれ、出力回路１１５に対しては記録時の順序、
即ちラスタスキャンの順序で読みだされ、ＮＲ回路１１
４に対してはシャフリングの順序で読みだされる。

【００４１】出力回路１１５はメモリ１０８からの画像
信号をアナログ信号に変換して出力する。

【００４２】このように、本形態においては、再生系に
おいてもメモリを追加することなく、簡単な構成で再生
画像信号に対してＮＲ処理を施すことが可能になる。

【００４３】なお、前述の実施形態においては、本発明
をデジタルＶＴＲに対して適用した場合について説明し
たが、これに限らず、圧縮符号化した画像信号を伝送路
を介して伝送するシステム等に対しても本発明を適用可
能である。

【００４４】

【発明の効果】以上説明した様に、本発明によれは、符
号化に用いるメモリを用いてノイズ抑圧処理を施すよう
にしたので、別途ノイズ抑圧用のメモリを設ける必要が
ない。

【００４５】また、本願の他の発明によれば、メモリか
ら互いに異なる複数の順序で画像信号を読みだしている
ので、メモリ内の画像信号に対して第１の順序で行う処
理と第２の順序で行う処理とを同時に行うことができ
る。

【図面の簡単な説明】

【図１】本発明の実施形態としてのデジタルＶＴＲの構
成を示すブロック図である。

【図２】図１におけるＮＲ回路の構成を示すブロック図
である。

【図３】図１におけるメモリ制御回路の動作を説明する
ための図である。

【図４】図１におけるメモリ制御回路の動作を説明する
ための図である。

【図５】図１におけるメモリの機能を説明するための図
である。

【図６】本発明の他の実施形態としてのデジタルＶＴＲ
の構成を示すブロック図である。

【符号の説明】

１０５ＮＲ回路１０７メモリ制御回路１０８メモリ

Claims

【特許請求の範囲】

【請求項１】入力画像信号を記憶するメモリと、前記メモリから読みだされた画像信号を符号化する符号
化手段と、前記符号化手段に対して前記入力画像信号の順序とは異
なる順序で画像信号を読みだすべく前記メモリの動作を
制御するメモリ制御手段と、前記メモリに記憶された画像信号を用いて前記入力画像
信号中のノイズを抑圧するノイズ抑圧手段と、前記符号化手段により符号化された画像信号を記録する
記録手段とを備える記録装置。
【請求項２】前記前記メモリ制御手段は、前記メモリ
に記憶された画像信号を、それぞれ複数の画素からなる
複数のブロックに分割し、前記符号化手段に対して前記
ブロック単位で読みだすべく前記メモリの動作を制御す
ることを特徴とする請求項３に記載の記録装置。
【請求項３】前記メモリ制御手段は、前記符号化手段
に対して符号化処理に適した順序で前記画像信号を読み
だすべく前記メモリの動作を制御することを特徴とする
請求項２に記載の信号処理装置。
【請求項４】前記メモリ制御手段は、前記ノイズ抑圧
手段に対して前記入力画像信号の順序で画像信号を読み
だすべく前記メモリの動作を制御することを特徴とする
請求項１に記載の信号処理装置。
【請求項５】前記メモリは複数画面分の前記画像信号
を記憶することを特徴とする請求項１に記載の信号処理
装置。
【請求項６】符号化された画像信号を再生する再生手
段と、前記再生画像信号を復号する復号手段と、前記復号手段により復号された画像信号を記憶するメモ
リと、前記再生画像信号の順序とは異なる順序で画像信号を読
みだすべく前記メモリの動作を制御するメモリ制御手段
と、前記メモリに記憶された画像信号を用いて前記復号手段
により復号された画像信号中のノイズ成分を抑圧するノ
イズ抑圧手段とを備える再生装置。
【請求項７】前記再生画像信号は、それぞれ複数の画
素からなる複数のブロックからなり、前記メモリ制御手
段は、前記ノイズ抑圧手段に対して前記ブロック単位で
画像信号を出力するべく前記メモリの動作を制御するこ
とを特徴とする請求項６に記載の記録装置。
【請求項８】前記メモリ制御手段は、前記ノイズ抑圧
手段に対して前記再生画像信号の順序と同じ順序で前記
画像信号を読みだすべく前記メモリの動作を制御するこ
とを特徴とする請求項７に記載の信号処理装置。
【請求項９】前記メモリは複数画面分の前記画像信号
を記憶することを特徴とする請求項７に記載の信号処理
装置。
【請求項１０】入力画像信号を記憶するメモリと、前記メモリから読みだされた画像信号を符号化する符号
化手段と、前記符号化手段に対して前記入力画像信号の順序とは異
なる順序で画像信号を読みだすべく前記メモリの動作を
制御するメモリ制御手段と、前記メモリに記憶された画像信号を用いて前記入力が像
信号中のノイズ成分を抑圧するノイズ抑圧手段とを備え
る信号処理装置。
【請求項１１】入力画像信号を符号化する装置であっ
て、前記符号化用のメモリを用いて前記入力画像信号中のノ
イズ成分を抑圧することを特徴とする信号処理装置。
【請求項１２】入力画像信号を記憶するメモリと、前記メモリに記憶された画像信号を第１の順序で読みだ
すと同時に前記第１の順序とは異なる第２の順序で読み
だすべく前記メモリを制御するメモリ制御手段とを備え
る信号処理装置。
【請求項１３】前記入力画像信号は前記第１の順序で
前記メモリに書き込まれることを特徴とする請求項１３
に記載の信号処理装置。
【請求項１４】前記第１の順序で読みだされた画像信
号と前記入力画像信号とを用いて処理を行う処理手段を
備えることを特徴とする請求項１３に記載の信号処理装
置。
【請求項１５】前記処理手段は、前記第１の順序で読
みだされた画像信号と前記入力画像信号とを用いて前記
入力画像信号中のノイズ成分を抑圧することを特徴とす
る請求項１４に記載の信号処理装置。
【請求項１６】前記第２の順序で読みだされた画像信
号を符号化する符号化手段を備えたことを特徴とする請
求項１２に記載の信号処理装置。
【請求項１７】前記メモリ制御手段は、前記メモリに
記憶された画像信号を、それぞれ複数の画素からなる複
数のブロックに分割し、前記符号化手段に対して前記ブ
ロック単位で読みだすべく前記メモリを制御することを
特徴とする請求項１６に記載の信号処理装置。
【請求項１８】前記符号化手段は前記ブロック単位で
前記符号化処理を行うことを特徴とする請求項１７に記
載の信号処理装置。