JPH10323033A - 多出力コンバータ - Google Patents
多出力コンバータInfo
- Publication number
- JPH10323033A JPH10323033A JP14311697A JP14311697A JPH10323033A JP H10323033 A JPH10323033 A JP H10323033A JP 14311697 A JP14311697 A JP 14311697A JP 14311697 A JP14311697 A JP 14311697A JP H10323033 A JPH10323033 A JP H10323033A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- output
- outputs
- smoothing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】高効率、高精度で実現し、しかも部品点数を削
減する多出力電源の提供。。 【解決手段】スイッチング用高周波トランスが複数の出
力を持ちそれぞれの出力に整流回路と平滑回路を備えて
複数出力電源とし、各々の出力の前記平滑回路における
前記インダクターが互いにカップリングしており、前記
複数出力の少なくとも一つにチョッパー回路を有し２次
側で制御する。
減する多出力電源の提供。。 【解決手段】スイッチング用高周波トランスが複数の出
力を持ちそれぞれの出力に整流回路と平滑回路を備えて
複数出力電源とし、各々の出力の前記平滑回路における
前記インダクターが互いにカップリングしており、前記
複数出力の少なくとも一つにチョッパー回路を有し２次
側で制御する。
Description
【０００１】
【発明の属する技術分野】本発明は、スイッチング電源
に関し、特に多出力電源回路に関する。
に関し、特に多出力電源回路に関する。
【０００２】
【従来の技術】この種の従来技術として、例えば特開平
８−１２６３１４号公報には、高周波トランスは単出力
で、その直流出力に複数のチョッパー回路を接続するこ
とで多出力とする構成が記載されている。
８−１２６３１４号公報には、高周波トランスは単出力
で、その直流出力に複数のチョッパー回路を接続するこ
とで多出力とする構成が記載されている。
【０００３】また特開平１−３１８５５２号公報には、
スイッチング素子の制御によりＰＷＭ方式で行い、従出
力の安定化をＰＷＭ方式以外のマクアンプ等で行うこと
により効率を向上する多出力直流安定化電源装置が提案
されている。この電源装置は、マグアンプやシリーズド
ロッパーでローカルに制御されたごく一般的な多出力電
源である。
スイッチング素子の制御によりＰＷＭ方式で行い、従出
力の安定化をＰＷＭ方式以外のマクアンプ等で行うこと
により効率を向上する多出力直流安定化電源装置が提案
されている。この電源装置は、マグアンプやシリーズド
ロッパーでローカルに制御されたごく一般的な多出力電
源である。
【０００４】
【発明が解決しようとする課題】しかしながら、上記し
た従来技術は下記記載の問題点を有している。
た従来技術は下記記載の問題点を有している。
【０００５】上記特開平８−１２６３１４号公報に記載
の直流出力に複数のチョッパー回路を設けるという構成
では、整流平滑回路が２段直列に接続されるため、効率
が非常に悪いという問題点がある他、しかも、部品点数
が多いという問題点がある。
の直流出力に複数のチョッパー回路を設けるという構成
では、整流平滑回路が２段直列に接続されるため、効率
が非常に悪いという問題点がある他、しかも、部品点数
が多いという問題点がある。
【０００６】また上記特開平１−３１８５５２号公報に
記載の多出力電源装置のように、一般的なマグアンプを
用いてローカル制御したような場合は、マグアンプの形
状が大きく、小型薄型の電源ができない、という問題点
を有している。また、多出力の各平滑用インダクターも
独立しているので、部品点数が多いという問題点があ
る。
記載の多出力電源装置のように、一般的なマグアンプを
用いてローカル制御したような場合は、マグアンプの形
状が大きく、小型薄型の電源ができない、という問題点
を有している。また、多出力の各平滑用インダクターも
独立しているので、部品点数が多いという問題点があ
る。
【０００７】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、多出力電源で
も、部品点数の増加をできるだけ抑え、電力変換効率を
高くし、しかも良好な制御特性を得る、多出力電源を提
供することにある。
てなされたものであって、その目的は、多出力電源で
も、部品点数の増加をできるだけ抑え、電力変換効率を
高くし、しかも良好な制御特性を得る、多出力電源を提
供することにある。
【０００８】
【課題を解決するための手段】前記目的を達成するた
め、本発明の多出力電源は、交流電源または直流電源を
入力して直流電圧を発生するスイッチング方式の電源回
路において、スイッチング用高周波トランスが複数の出
力を持ちそれぞれの出力に整流回路と平滑回路を備えて
なる複数出力電源とし、前記各々の出力の平滑回路のイ
ンダクターがカップリングしており、前記複数出力の少
なくとも一つは、チョッパー回路を有し、２次側で制御
する、ことを特徴とする。
め、本発明の多出力電源は、交流電源または直流電源を
入力して直流電圧を発生するスイッチング方式の電源回
路において、スイッチング用高周波トランスが複数の出
力を持ちそれぞれの出力に整流回路と平滑回路を備えて
なる複数出力電源とし、前記各々の出力の平滑回路のイ
ンダクターがカップリングしており、前記複数出力の少
なくとも一つは、チョッパー回路を有し、２次側で制御
する、ことを特徴とする。
【０００９】また、本発明においては、前記チョッパー
回路はＦＥＴチョッパー回路で構成される、ことを特徴
とする。
回路はＦＥＴチョッパー回路で構成される、ことを特徴
とする。
【００１０】
【発明の実施の形態】本発明の実施の形態について以下
に説明する。本発明は、その好ましい実施の形態におい
て、スイッチング用高周波トランスが複数の出力を持ち
それぞれの出力に整流回路と平滑回路を備えて複数出力
電源とし、複数の平滑回路のインダクターをカップリン
グさせる、いわゆるカップルドインダクターと、ＦＥＴ
チョッパによる２次側チョッパ回路を組合わせる。
に説明する。本発明は、その好ましい実施の形態におい
て、スイッチング用高周波トランスが複数の出力を持ち
それぞれの出力に整流回路と平滑回路を備えて複数出力
電源とし、複数の平滑回路のインダクターをカップリン
グさせる、いわゆるカップルドインダクターと、ＦＥＴ
チョッパによる２次側チョッパ回路を組合わせる。
【００１１】ＦＥＴチョッパ回路のない出力は、閉ルー
プで制御し、ＦＥＴチョッパ回路の出力は、ローカルに
制御する。
プで制御し、ＦＥＴチョッパ回路の出力は、ローカルに
制御する。
【００１２】ＦＥＴチョッパ回路は、ＦＥＴのオン抵抗
の低さを活かした低ロスのチョッパ回路であるが、もと
もとオン幅を削るだけの制御方式なので制御範囲はあま
り広くない。
の低さを活かした低ロスのチョッパ回路であるが、もと
もとオン幅を削るだけの制御方式なので制御範囲はあま
り広くない。
【００１３】特に、多出力の平滑回路の各インダクター
が独立している場合には、図３に示すように、一方の出
力が軽負荷になると、出力電圧が異常に、上昇（２倍程
度）するため、ＦＥＴチョッパの制御への負担が大き
い。
が独立している場合には、図３に示すように、一方の出
力が軽負荷になると、出力電圧が異常に、上昇（２倍程
度）するため、ＦＥＴチョッパの制御への負担が大き
い。
【００１４】ここで、カップルドインダクターを用いる
と、図３に示すように、軽負荷での出力電圧上昇が著し
く抑えられるため、ＦＥＴチョッパの制御への負担が軽
減される。
と、図３に示すように、軽負荷での出力電圧上昇が著し
く抑えられるため、ＦＥＴチョッパの制御への負担が軽
減される。
【００１５】更に、カップルドインダクターを用いてい
るためインダクターは一つでよく、部品点数の削減にな
る。
るためインダクターは一つでよく、部品点数の削減にな
る。
【００１６】
【実施例】次に本発明の実施例について図面を参照して
詳細に説明する。
詳細に説明する。
【００１７】図１は、本発明の一実施例をなす多出力電
源の回路構成を示す図である。図１を参照すると、入力
１にトランス３とスイッチ２が接続され、スイッチ２
は、図２のタミング波形図に示すように、一定周期でオ
ンオフを繰返している。トランス３は、ここでは、２出
力である。
源の回路構成を示す図である。図１を参照すると、入力
１にトランス３とスイッチ２が接続され、スイッチ２
は、図２のタミング波形図に示すように、一定周期でオ
ンオフを繰返している。トランス３は、ここでは、２出
力である。
【００１８】トランス３の一方の出力（巻線ＮS1側）に
接続されたダイオード４、５、インダクター６、コンデ
ンサ７から成る整流平滑回路の出力は、一般的な閉ルー
プで１次側のスイッチ２をＰＷＭ（パルス幅変調）制御
手段１で制御する。
接続されたダイオード４、５、インダクター６、コンデ
ンサ７から成る整流平滑回路の出力は、一般的な閉ルー
プで１次側のスイッチ２をＰＷＭ（パルス幅変調）制御
手段１で制御する。
【００１９】一方、トランス３のもう一方の出力（ＮS2
側）には、スイッチング素子１１、１２の直列接続から
成るスイッチとダイオード１３から成る整流回路と、イ
ンダクター１４とコンデンサ１５から成る平滑回路が接
続されている。この出力（ＶO2）は、誤差増幅器１７
と、ＰＷＭ用制御手段１８によって、ＦＥＴスイッチの
導通時間を調整し、ローカルに制御する。
側）には、スイッチング素子１１、１２の直列接続から
成るスイッチとダイオード１３から成る整流回路と、イ
ンダクター１４とコンデンサ１５から成る平滑回路が接
続されている。この出力（ＶO2）は、誤差増幅器１７
と、ＰＷＭ用制御手段１８によって、ＦＥＴスイッチの
導通時間を調整し、ローカルに制御する。
【００２０】ここで、インダクター６（Ｌ1）とインダ
クター１４（Ｌ2）は同一のコアを持つカップルドイン
ダクターである。
クター１４（Ｌ2）は同一のコアを持つカップルドイン
ダクターである。
【００２１】次に、図２に示した各部波形を用いて、本
発明の一実施例の動作について説明する。
発明の一実施例の動作について説明する。
【００２２】スイッチ２は、ゲート波形ｖG1によって駆
動されている。これによって、トランス３の１次側と２
次側にはそれぞれｖP、ｖSのようなスイッチング電圧波
形が現れる。
動されている。これによって、トランス３の１次側と２
次側にはそれぞれｖP、ｖSのようなスイッチング電圧波
形が現れる。
【００２３】出力電圧ＶO1は、閉ループで一定電圧に制
御されており、インダクターＬ1とＬ2がカップリングし
ているので、出力ＶO2も±１０％程度に制御されている
（図３の負荷特性参照）。
御されており、インダクターＬ1とＬ2がカップリングし
ているので、出力ＶO2も±１０％程度に制御されている
（図３の負荷特性参照）。
【００２４】そこで、ｖSのＴon期間中に、図２に示す
ように、ΔＴ時間だけＦＥＴスイッチ１１、１２をオフ
すれば、ＶO2を高精度に制御できる。
ように、ΔＴ時間だけＦＥＴスイッチ１１、１２をオフ
すれば、ＶO2を高精度に制御できる。
【００２５】図３に、本実施例の負荷特性（出力電流と
出力電圧）の一例を示したものであり、比較例として独
立インダクター構成でＦＥＴチョッパー制御なしの場合
の特性も示しある。本実施例においては、カップルドイ
ンダクターとＦＥＴチョッパ回路を組合わせたことによ
り、ＦＥＴチョッパの制御範囲の狭さをカバーできると
同時に、ＦＥＴチョッパーの持つ低ロス（損失）特性を
活かし、高効率化を図ることができる。
出力電圧）の一例を示したものであり、比較例として独
立インダクター構成でＦＥＴチョッパー制御なしの場合
の特性も示しある。本実施例においては、カップルドイ
ンダクターとＦＥＴチョッパ回路を組合わせたことによ
り、ＦＥＴチョッパの制御範囲の狭さをカバーできると
同時に、ＦＥＴチョッパーの持つ低ロス（損失）特性を
活かし、高効率化を図ることができる。
【００２６】図４は、本発明の別の実施例として、図１
のＦＥＴスイッチ１１、１２の部分を、ダイオードＤ１
と１ヶのＦＥＴで実現した場合の回路構成を示す図であ
る。
のＦＥＴスイッチ１１、１２の部分を、ダイオードＤ１
と１ヶのＦＥＴで実現した場合の回路構成を示す図であ
る。
【００２７】図５は、本発明のさらに別の実施例とし
て、１次側のスイッチング回路をアクティブクランプ方
式にした場合の構成を示す図である。なお、図５に示す
回路構成において、ダイオードＤ１とＦＥＴ１９の代わ
りに、図１に示すように、ＦＥＴスイッチ１１、１２で
構成してもよいことは勿論である。
て、１次側のスイッチング回路をアクティブクランプ方
式にした場合の構成を示す図である。なお、図５に示す
回路構成において、ダイオードＤ１とＦＥＴ１９の代わ
りに、図１に示すように、ＦＥＴスイッチ１１、１２で
構成してもよいことは勿論である。
【００２８】
【発明の効果】以上説明したように、本発明によれば下
記記載の効果を奏する。
記記載の効果を奏する。
【００２９】（１）本発明の第１の効果は、多出力電源
に、カップルドインダクターとＦＥＴチョッパ回路を組
合わせたことにより、ＦＥＴチョッパの制御範囲の狭さ
をカバーできると同時に、ＦＥＴチョッパーの持つ低ロ
ス（損失）特性を活かし、高効率化を図ることができ
る、ということである。
に、カップルドインダクターとＦＥＴチョッパ回路を組
合わせたことにより、ＦＥＴチョッパの制御範囲の狭さ
をカバーできると同時に、ＦＥＴチョッパーの持つ低ロ
ス（損失）特性を活かし、高効率化を図ることができ
る、ということである。
【００３０】（２）本発明の第２の効果は、カップルド
インダクターによって、多出力電源の平滑用インダクタ
ーの個数を１ヶに減らすことができる、ということであ
る。
インダクターによって、多出力電源の平滑用インダクタ
ーの個数を１ヶに減らすことができる、ということであ
る。
【図１】本発明の一実施例の回路構成を示す図である。
【図２】本発明の一実施例における各部波形を示すタイ
ミング波形図である。
ミング波形図である。
【図３】本発明の一実施例の負荷特性を示す図である。
【図４】本発明の第２の実施例の構成を示す図であり、
ＦＥＴスイッチをダイオードと１ヶのＦＥＴに置換した
回路図である。
ＦＥＴスイッチをダイオードと１ヶのＦＥＴに置換した
回路図である。
【図５】本発明の第２の実施例の構成を示す図であり、
１次側のスイッチング回路をアクティブクランプ回路に
置換した回路図である。
１次側のスイッチング回路をアクティブクランプ回路に
置換した回路図である。
１ 入力電源 ２ スイッチ ３ トランス ４、５ ダイオード ６、１４ カップルドインダクター ７ コンデンサ ８ 負荷抵抗 ９ 誤差増幅器 １０ ＰＷＭ制御回路 １１、１２、１９ ＦＥＴスイッチ １３ ダイオード １５ コンデンサ １６ 負荷抵抗 １７ 誤差増幅器 １８ ＰＷＭ制御回路
Claims (3)
- 【請求項１】交流電源または直流電源を入力して直流電
圧を発生するスイッチング方式の電源回路において、 スイッチング用高周波トランスが複数の出力を持ちそれ
ぞれの出力に整流回路と平滑回路を備えて複数出力電源
とし、 前記各々の出力の前記平滑回路の前記インダクターが互
いにカップリングしており、 前記複数出力の少なくとも一つにチョッパー回路を有
し、２次側で制御する、ことを特徴とする多出力電源。 - 【請求項２】前記チョッパー回路が、ＦＥＴチョッパー
回路で構成される、ことを特徴とする請求項１記載の多
出力電源。 - 【請求項３】交流電源または直流電源を入力して直流電
圧を発生するスイッチング方式の電源回路において、 スイッチング用高周波トランスが複数の出力を持ちそれ
ぞれの出力に整流回路と平滑回路を備えて複数出力電源
とし、 前記複数の出力の前記平滑回路の前記インダクター素子
をカップルドインダクター構成とし、 前記複数出力の少なくとも一つに、２次側にＦＥＴチョ
ッパー回路を有する、ことを特徴とする多出力電源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14311697A JPH10323033A (ja) | 1997-05-16 | 1997-05-16 | 多出力コンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14311697A JPH10323033A (ja) | 1997-05-16 | 1997-05-16 | 多出力コンバータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10323033A true JPH10323033A (ja) | 1998-12-04 |
Family
ID=15331297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14311697A Pending JPH10323033A (ja) | 1997-05-16 | 1997-05-16 | 多出力コンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10323033A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109617417A (zh) * | 2018-12-12 | 2019-04-12 | 成都芯源系统有限公司 | 一种单功率级多路输出的电源电路及其控制电路 |
-
1997
- 1997-05-16 JP JP14311697A patent/JPH10323033A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109617417A (zh) * | 2018-12-12 | 2019-04-12 | 成都芯源系统有限公司 | 一种单功率级多路输出的电源电路及其控制电路 |
| CN109617417B (zh) * | 2018-12-12 | 2020-11-17 | 成都芯源系统有限公司 | 一种单功率级多路输出的电源电路及其控制电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5132889A (en) | Resonant-transition DC-to-DC converter | |
| US6246592B1 (en) | Unique power supply architecture with cascaded converters for large input-to-output step-down ratio | |
| US5636107A (en) | DC-DC converters | |
| US5886508A (en) | Multiple output voltages from a cascaded buck converter topology | |
| US6058026A (en) | Multiple output converter having a single transformer winding and independent output regulation | |
| US6788554B2 (en) | Switched mode power converter having synchronous rectification and secondary side post regulation | |
| US7830685B2 (en) | Method modular power supply for x-ray tubes and method thereof | |
| US6344768B1 (en) | Full-bridge DC-to-DC converter having an unipolar gate drive | |
| US5172308A (en) | DC-DC converter with transformer having a single secondary winding | |
| US6333861B1 (en) | Low loss snubber and transformer reset circuit for forward converters | |
| US7388761B1 (en) | High efficiency parallel post regulator for wide range input DC/DC converter | |
| US6128203A (en) | Switched converter with multiple regulated outputs | |
| JP2000014136A (ja) | Ｄｃ−ｄｃコンバータ | |
| US5654879A (en) | Multi-output DC/DC power converter | |
| JP4605532B2 (ja) | 多出力型スイッチング電源装置 | |
| JPH10323033A (ja) | 多出力コンバータ | |
| JP3586667B2 (ja) | アクティブクランプ方式多出力電源回路 | |
| JP2004166420A (ja) | 多出力スイッチング電源装置 | |
| JPH10313573A (ja) | スイッチングレギュレータ及びその２次側整流方法 | |
| JP2001327163A (ja) | 同期整流スイッチングコンバータ | |
| JP4432279B2 (ja) | スイッチング電源装置 | |
| JP2002119058A (ja) | 多出力同期整流式スイッチング電源装置 | |
| JP2002291239A (ja) | スイッチングレギュレータ回路 | |
| JP2772187B2 (ja) | 電源回路 | |
| CN115528939A (zh) | 包括逆变全桥的转换器及其控制方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000905 |