JPH10323018A - 制御回路 - Google Patents
制御回路Info
- Publication number
- JPH10323018A JPH10323018A JP12818097A JP12818097A JPH10323018A JP H10323018 A JPH10323018 A JP H10323018A JP 12818097 A JP12818097 A JP 12818097A JP 12818097 A JP12818097 A JP 12818097A JP H10323018 A JPH10323018 A JP H10323018A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- reference power
- voltage value
- igbt
- predetermined voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Conversion In General (AREA)
Abstract
(57)【要約】
【課題】ＩＰＭに搭載されるＩＧＢＴの主電流が、点弧
時に振動しないようにする。 【解決手段】制御入力端子５にコンパレータ３０の＋端
子２が接続し、コンパレータ３０の−端子３に１Ｖの第
１基準電源６の高電位側が接続され、第１基準電源６の
低電位側は０．５Ｖの第２基準電源７の高電位側に接続
され、第２基準電源７の低電位側はトランジスタ８のエ
ミッタ端子１０に接続され、アース電位となる。またコ
ンパレータ１の出力端子４はＩＧＢＴ駆動回路１３の入
力端子１４に接続され、ＩＧＢＴ駆動回路１４の出力端
子１５はＩＧＢＴ１６のゲート端子１７に接続されてい
る。また、コンパレータ１の出力端子４は抵抗１２を介
してトランジスタ８のゲート端子１１に接続され、トラ
ンジスタ８のコレクタ端子９は第２基準電源７の高電位
側と接続され、エミッタ端子１０は低電位側に接続され
ている。
時に振動しないようにする。 【解決手段】制御入力端子５にコンパレータ３０の＋端
子２が接続し、コンパレータ３０の−端子３に１Ｖの第
１基準電源６の高電位側が接続され、第１基準電源６の
低電位側は０．５Ｖの第２基準電源７の高電位側に接続
され、第２基準電源７の低電位側はトランジスタ８のエ
ミッタ端子１０に接続され、アース電位となる。またコ
ンパレータ１の出力端子４はＩＧＢＴ駆動回路１３の入
力端子１４に接続され、ＩＧＢＴ駆動回路１４の出力端
子１５はＩＧＢＴ１６のゲート端子１７に接続されてい
る。また、コンパレータ１の出力端子４は抵抗１２を介
してトランジスタ８のゲート端子１１に接続され、トラ
ンジスタ８のコレクタ端子９は第２基準電源７の高電位
側と接続され、エミッタ端子１０は低電位側に接続され
ている。
Description
【０００１】
【発明の属する技術分野】この発明は、インテリジェン
トパワーモジュール（以下、ＩＰＭという）に搭載され
るＩＧＢＴなどの半導体装置を制御する制御回路に関す
る。
トパワーモジュール（以下、ＩＰＭという）に搭載され
るＩＧＢＴなどの半導体装置を制御する制御回路に関す
る。
【０００２】
【従来の技術】負荷であるモータなどを駆動するインバ
ータ装置を構成しているＩＰＭは絶縁ゲート型バイポー
ラトランジスタ（以下、ＩＧＢＴという）などの半導体
装置と、半導体装置を駆動する駆動回路と、駆動回路を
制御する制御回路、および半導体装置を保護する過電流
保護回路、加熱防止回路などの保護回路が同一の樹脂ケ
ースに収納されている。制御回路の制御入力電圧が基準
電圧（所定電圧値）以下になったときに、ＩＧＢＴのゲ
ートに例えば１５Ｖの駆動電圧が印加され、ＩＧＢＴは
オン状態となる。一方、基準電圧以上のとき、駆動電圧
は０Ｖなり、ＩＧＢＴはオフ状態となる。従来の制御回
路では、このオン状態およびオフ状態を決める基準電圧
は同一の値であった。
ータ装置を構成しているＩＰＭは絶縁ゲート型バイポー
ラトランジスタ（以下、ＩＧＢＴという）などの半導体
装置と、半導体装置を駆動する駆動回路と、駆動回路を
制御する制御回路、および半導体装置を保護する過電流
保護回路、加熱防止回路などの保護回路が同一の樹脂ケ
ースに収納されている。制御回路の制御入力電圧が基準
電圧（所定電圧値）以下になったときに、ＩＧＢＴのゲ
ートに例えば１５Ｖの駆動電圧が印加され、ＩＧＢＴは
オン状態となる。一方、基準電圧以上のとき、駆動電圧
は０Ｖなり、ＩＧＢＴはオフ状態となる。従来の制御回
路では、このオン状態およびオフ状態を決める基準電圧
は同一の値であった。
【０００３】図３は従来の制御回路を含むＩＰＭの要部
回路図である。ＩＰＭ６０の制御入力端子５からコンパ
レータ１の＋端子２に入力される制御入力電圧を基準電
源２０の電圧より低くすることで、ＩＧＢＴ駆動回路１
３からＩＧＢＴ１６のゲート端子１７に１５Ｖの駆動電
圧が与えられ、基準電源２０の電圧より高くすること
で、０Ｖの駆動電圧が与えられる。ＩＧＢＴ１６のゲー
ト端子１７に駆動電圧を印加したり、０Ｖにしたりする
ことで、ＩＧＢＴ１６のオン、オフ動作を行わせ、図示
されていないインバータ装置を動作させる。尚、前記し
たようにＩＰＭ６０には過電流保護や加熱防止のための
保護回路１９が内蔵されいる。また制御回路４０は点線
内の回路をいう。
回路図である。ＩＰＭ６０の制御入力端子５からコンパ
レータ１の＋端子２に入力される制御入力電圧を基準電
源２０の電圧より低くすることで、ＩＧＢＴ駆動回路１
３からＩＧＢＴ１６のゲート端子１７に１５Ｖの駆動電
圧が与えられ、基準電源２０の電圧より高くすること
で、０Ｖの駆動電圧が与えられる。ＩＧＢＴ１６のゲー
ト端子１７に駆動電圧を印加したり、０Ｖにしたりする
ことで、ＩＧＢＴ１６のオン、オフ動作を行わせ、図示
されていないインバータ装置を動作させる。尚、前記し
たようにＩＰＭ６０には過電流保護や加熱防止のための
保護回路１９が内蔵されいる。また制御回路４０は点線
内の回路をいう。
【０００４】
【発明が解決しようとする課題】しかし、前記のよう
に、オン状態、オフ状態を決定する基準電圧（所定電圧
値のこと）が同一の場合は以下に説明するような不具合
を生じる。ＩＧＢＴ１６がオン状態に移行した時点で、
基準電源２０の低電位側のアース電位が浮遊容量などで
振られ、制御入力電圧が図４（ａ）の波形のように振動
する。この振動の振幅が同図の点線で示す基準電圧（通
常１Ｖ程度）より大きくなると、ＩＧＢＴ１６は再びオ
フ状態になり、ＩＧＢＴ１６の主電流は図４（ｂ）のよ
うに振動してしまう。この振動が発生することにより、
負荷であるモータの回転数に異常をきたしたり、ＩＧＢ
Ｔ１６が破壊したり、電磁ノイズが放射されたり、種々
の不具合を生じる。
に、オン状態、オフ状態を決定する基準電圧（所定電圧
値のこと）が同一の場合は以下に説明するような不具合
を生じる。ＩＧＢＴ１６がオン状態に移行した時点で、
基準電源２０の低電位側のアース電位が浮遊容量などで
振られ、制御入力電圧が図４（ａ）の波形のように振動
する。この振動の振幅が同図の点線で示す基準電圧（通
常１Ｖ程度）より大きくなると、ＩＧＢＴ１６は再びオ
フ状態になり、ＩＧＢＴ１６の主電流は図４（ｂ）のよ
うに振動してしまう。この振動が発生することにより、
負荷であるモータの回転数に異常をきたしたり、ＩＧＢ
Ｔ１６が破壊したり、電磁ノイズが放射されたり、種々
の不具合を生じる。
【０００５】この発明の目的は、前記の課題を解決し
て、ＩＧＢＴなどの半導体装置に流れる主電流の振動を
抑制した制御回路を提供することにある。
て、ＩＧＢＴなどの半導体装置に流れる主電流の振動を
抑制した制御回路を提供することにある。
【０００６】
【課題を解決するための手段】前記の目的を達成するた
めに、半導体装置を駆動する駆動回路、駆動回路を制御
する制御回路、半導体装置を保護する保護回路および主
電流を通電する半導体装置が搭載されたインテリジェン
トパワーモジュールの制御回路で、制御入力電圧が第１
の所定電圧値値より低い場合に半導体装置がオン状態と
なり、第２の所定電圧値より高い場合に半導体装置がオ
フ状態となる制御装置において、第２の所定電圧値が第
１の所定電圧値より高くなるように構成する。
めに、半導体装置を駆動する駆動回路、駆動回路を制御
する制御回路、半導体装置を保護する保護回路および主
電流を通電する半導体装置が搭載されたインテリジェン
トパワーモジュールの制御回路で、制御入力電圧が第１
の所定電圧値値より低い場合に半導体装置がオン状態と
なり、第２の所定電圧値より高い場合に半導体装置がオ
フ状態となる制御装置において、第２の所定電圧値が第
１の所定電圧値より高くなるように構成する。
【０００７】このように、第１の所定電圧値より第２の
所定電圧値を高くすることで、半導体装置のオン状態移
行時点で、制御入力電圧に微小の振動が発生しても、半
導体装置がオフ状態に移行することがない。そのため、
主電流は断続することなく、安定に流れる。主電流が断
続しないため、モータの回転数に異常をきたしたり、半
導体装置が破壊したり、電磁ノイズを放射したりするこ
とがない。
所定電圧値を高くすることで、半導体装置のオン状態移
行時点で、制御入力電圧に微小の振動が発生しても、半
導体装置がオフ状態に移行することがない。そのため、
主電流は断続することなく、安定に流れる。主電流が断
続しないため、モータの回転数に異常をきたしたり、半
導体装置が破壊したり、電磁ノイズを放射したりするこ
とがない。
【０００８】前記の制御回路が、コンパレータと、コン
パレータの入力端子と接続される第１基準電源と、第１
基準電源と直列に接続される第２基準電源と、第２基準
電源と並列に接続されるトランジスタとを有し、トラン
ジスタのオン、オフで第２基準電源の電圧が零または有
限の値となり、第１の所定電圧値を第１基準電源の電圧
とし、第２の所定電圧値を第１基準電源と第２基準電源
の和の電圧とすることで、第２の所定電圧値を第１の所
定電圧値より高い状態とする。
パレータの入力端子と接続される第１基準電源と、第１
基準電源と直列に接続される第２基準電源と、第２基準
電源と並列に接続されるトランジスタとを有し、トラン
ジスタのオン、オフで第２基準電源の電圧が零または有
限の値となり、第１の所定電圧値を第１基準電源の電圧
とし、第２の所定電圧値を第１基準電源と第２基準電源
の和の電圧とすることで、第２の所定電圧値を第１の所
定電圧値より高い状態とする。
【０００９】この構成することで、第１の所定電圧値よ
り確実に第２の所定電圧値を高くすることができる。第
１の所定電圧値と第２の所定電圧値の差を０．３Ｖから
２Ｖとするとよい。こうすることで、半導体装置のオン
状態移行時に主電流が断続することを確実に防止するこ
とができる。
り確実に第２の所定電圧値を高くすることができる。第
１の所定電圧値と第２の所定電圧値の差を０．３Ｖから
２Ｖとするとよい。こうすることで、半導体装置のオン
状態移行時に主電流が断続することを確実に防止するこ
とができる。
【００１０】
【発明の実施の形態】図１はこの発明の第１実施例で、
制御回路を含むＩＰＭの要部回路図である。ＩＰＭ５０
の制御入力端子５にコンパレータ３０の＋端子２が接続
し、コンパレータ３０の−端子３に１Ｖの第１基準電源
６の高電位側が接続され、第１基準電源６の低電位側は
０．５Ｖの第２基準電源７の高電位側に接続され、第２
基準電源７の低電位側はトランジスタ８のエミッタ端子
１０に接続され、アース電位となる。またコンパレータ
１の出力端子４はＩＧＢＴ駆動回路１３の入力端子１４
に接続され、ＩＧＢＴ駆動回路１４の出力端子１５はＩ
ＧＢＴ１６のゲート端子１７に接続されている。また、
コンパレータ１の出力端子４は１００ｋΩの抵抗１２を
介してトランジスタ８のゲート端子１１に接続され、ト
ランジスタ８のコレクタ端子９は第２基準電源７の高電
位側と接続され、エミッタ端子１０は低電位側に接続さ
れている。こうすることで、以下に説明するように、Ｉ
ＧＢＴ１６の主電流の振動が抑制される。尚、ここでは
制御回路３０は点線内の回路をいう。またＩＰＭ５０に
は通常、過電流保護や加熱防止のための保護回路１９が
内蔵されている。
制御回路を含むＩＰＭの要部回路図である。ＩＰＭ５０
の制御入力端子５にコンパレータ３０の＋端子２が接続
し、コンパレータ３０の−端子３に１Ｖの第１基準電源
６の高電位側が接続され、第１基準電源６の低電位側は
０．５Ｖの第２基準電源７の高電位側に接続され、第２
基準電源７の低電位側はトランジスタ８のエミッタ端子
１０に接続され、アース電位となる。またコンパレータ
１の出力端子４はＩＧＢＴ駆動回路１３の入力端子１４
に接続され、ＩＧＢＴ駆動回路１４の出力端子１５はＩ
ＧＢＴ１６のゲート端子１７に接続されている。また、
コンパレータ１の出力端子４は１００ｋΩの抵抗１２を
介してトランジスタ８のゲート端子１１に接続され、ト
ランジスタ８のコレクタ端子９は第２基準電源７の高電
位側と接続され、エミッタ端子１０は低電位側に接続さ
れている。こうすることで、以下に説明するように、Ｉ
ＧＢＴ１６の主電流の振動が抑制される。尚、ここでは
制御回路３０は点線内の回路をいう。またＩＰＭ５０に
は通常、過電流保護や加熱防止のための保護回路１９が
内蔵されている。
【００１１】図２は図１の回路の動作波形である。
（ａ）の波形はコンパレータ１の＋端子２と−端子３間
に入力される制御入力電圧波形、（ｂ）の波形はＩＧＢ
Ｔ１６に流れる主電流波形である。図１の回路と図２の
波形で動作を説明する。ＩＰＭ５０の制御入力端子５に
入力信号として７Ｖの電圧が与えられている。この状態
では、コンパレータ１の出力端子４は１５Ｖとなってお
り、ＩＧＢＴ駆動回路１３の出力端子１５は０Ｖで、Ｉ
ＧＢＴ１６はオフ状態である。また、トランジスタ８の
ゲート端子１１に１００ｋΩの抵抗１２を介してゲート
電圧が供給され、トランジスタ８はオン状態となり、
０．５Ｖの第２基準電源７はトランジスタ８で短絡さ
れ、１Ｖの第１基準電源のみ働いている状態となる。つ
まり、ＩＧＢＴをオン状態に移行させる第１の所定電圧
値は１Ｖとなり、ＩＧＢＴをオフ状態に移行させる第２
の所定電圧値は１．５Ｖとなる。
（ａ）の波形はコンパレータ１の＋端子２と−端子３間
に入力される制御入力電圧波形、（ｂ）の波形はＩＧＢ
Ｔ１６に流れる主電流波形である。図１の回路と図２の
波形で動作を説明する。ＩＰＭ５０の制御入力端子５に
入力信号として７Ｖの電圧が与えられている。この状態
では、コンパレータ１の出力端子４は１５Ｖとなってお
り、ＩＧＢＴ駆動回路１３の出力端子１５は０Ｖで、Ｉ
ＧＢＴ１６はオフ状態である。また、トランジスタ８の
ゲート端子１１に１００ｋΩの抵抗１２を介してゲート
電圧が供給され、トランジスタ８はオン状態となり、
０．５Ｖの第２基準電源７はトランジスタ８で短絡さ
れ、１Ｖの第１基準電源のみ働いている状態となる。つ
まり、ＩＧＢＴをオン状態に移行させる第１の所定電圧
値は１Ｖとなり、ＩＧＢＴをオフ状態に移行させる第２
の所定電圧値は１．５Ｖとなる。
【００１２】この制御入力電圧が７Ｖから１Ｖ（第１の
所定電圧値）まで低下した時点で、コンパレータ１の出
力電圧４が１５Ｖから０Ｖに移行し、ＩＧＢＴ駆動回路
１３の入力端子１４に０Ｖが印加される。そうするとＩ
ＧＢＴ駆動回路１３の出力端子１５からＩＧＢＴ１６の
ゲート端子１７に１５Ｖのゲート電圧が与えられ、ＩＧ
ＢＴ１６はオン状態に移行する。この状態ではトランジ
スタ８のゲート端子１１は０Ｖとなり、トランジスタ８
はオフ状態となり、１Ｖの第１基準電源６に０．５Ｖの
第２基準電源７が直列に接続されことになる。ここで、
制御入力端子５に７Ｖを与えると、０Ｖから７Ｖに移行
する途中の１．５Ｖ（第２の所定電圧値）を通過した時
点で、コンパレータ１の出力端子４の電圧が０Ｖから１
５Ｖに移行し、ＩＧＢＴ駆動回路１３の出力端子１５の
電圧が１５Ｖから０Ｖに移行する。それによって、ＩＧ
ＢＴ１６はオフ状態となる。
所定電圧値）まで低下した時点で、コンパレータ１の出
力電圧４が１５Ｖから０Ｖに移行し、ＩＧＢＴ駆動回路
１３の入力端子１４に０Ｖが印加される。そうするとＩ
ＧＢＴ駆動回路１３の出力端子１５からＩＧＢＴ１６の
ゲート端子１７に１５Ｖのゲート電圧が与えられ、ＩＧ
ＢＴ１６はオン状態に移行する。この状態ではトランジ
スタ８のゲート端子１１は０Ｖとなり、トランジスタ８
はオフ状態となり、１Ｖの第１基準電源６に０．５Ｖの
第２基準電源７が直列に接続されことになる。ここで、
制御入力端子５に７Ｖを与えると、０Ｖから７Ｖに移行
する途中の１．５Ｖ（第２の所定電圧値）を通過した時
点で、コンパレータ１の出力端子４の電圧が０Ｖから１
５Ｖに移行し、ＩＧＢＴ駆動回路１３の出力端子１５の
電圧が１５Ｖから０Ｖに移行する。それによって、ＩＧ
ＢＴ１６はオフ状態となる。
【００１３】ＩＧＢＴ１６がオン状態に移行した時点
で、第２基準電源７の低電位側であるアース電位がたと
え振動したとしても、その電圧の振幅が１．５Ｖ以内で
あれば、コンパレータ１の＋端子２が−端子３に対して
正電位となることはなく、コンパレータ１の出力端子４
の電圧は０Ｖを維持する。そのため、ＩＧＢＴ１６はオ
ン状態を持続できて、ＩＧＢＴ１６に流れる主電流の振
動が抑制される。
で、第２基準電源７の低電位側であるアース電位がたと
え振動したとしても、その電圧の振幅が１．５Ｖ以内で
あれば、コンパレータ１の＋端子２が−端子３に対して
正電位となることはなく、コンパレータ１の出力端子４
の電圧は０Ｖを維持する。そのため、ＩＧＢＴ１６はオ
ン状態を持続できて、ＩＧＢＴ１６に流れる主電流の振
動が抑制される。
【００１４】尚、この実施例では第２基準電源７の電圧
を０．５Ｖとしたがその範囲は０．３から２Ｖ程度の範
囲にしてもよい。尚、これ以上大きくすると、ＩＧＢＴ
１６がオフ状態に移行する時間が長くなり、インバータ
動作でのデットタイムが増大して好ましくない。またＩ
ＧＢＴ１６のエミッタ端子１８と第２基準電源７の低電
位側は導体で接続されるが、その長さが短い場合は第２
基準電源７の電圧は低くてもよい。好ましくは第２基準
電源７の電圧は０．５Ｖから１Ｖの範囲である。
を０．５Ｖとしたがその範囲は０．３から２Ｖ程度の範
囲にしてもよい。尚、これ以上大きくすると、ＩＧＢＴ
１６がオフ状態に移行する時間が長くなり、インバータ
動作でのデットタイムが増大して好ましくない。またＩ
ＧＢＴ１６のエミッタ端子１８と第２基準電源７の低電
位側は導体で接続されるが、その長さが短い場合は第２
基準電源７の電圧は低くてもよい。好ましくは第２基準
電源７の電圧は０．５Ｖから１Ｖの範囲である。
【００１５】また、前記のように、ＩＧＢＴ１６の主電
流の振動が抑制されるために、従来のＩＰＭ３０の制御
回路３０で必要とされていた、コンパレータ１の＋端子
２とアースとに接続されていた発信防止用のコンデンサ
は不要となる。
流の振動が抑制されるために、従来のＩＰＭ３０の制御
回路３０で必要とされていた、コンパレータ１の＋端子
２とアースとに接続されていた発信防止用のコンデンサ
は不要となる。
【００１６】
【発明の効果】この発明によれば、第２基準電源を付加
することで、第１の所定電圧値より第２の所定電圧値を
確実に高くすることができて、ＩＧＢＴがオン状態に移
行する時点での主電流の振動を確実に抑制できる。その
ことにより、ＩＧＢＴの破壊や電磁ノイズの放射を防止
できる。
することで、第１の所定電圧値より第２の所定電圧値を
確実に高くすることができて、ＩＧＢＴがオン状態に移
行する時点での主電流の振動を確実に抑制できる。その
ことにより、ＩＧＢＴの破壊や電磁ノイズの放射を防止
できる。
【図１】この発明の第１実施例で、制御回路を含むＩＰ
Ｍの要部回路図
Ｍの要部回路図
【図２】図１の回路の動作波形図
【図３】従来の制御回路を含むＩＰＭの要部回路図
【図４】図３の回路の動作波形図
１ コンパレータ ２ ＋端子 ３ −端子 ４ 出力端子 ５ 制御入力端子 ６ 第１基準電源 ７ 第２基準電源 ８ トランジスタ ９ コレクタ端子 １０ エミッタ端子 １１ ゲート端子 １２ 抵抗 １３ ＩＧＢＴ駆動回路 １４ 入力端子 １５ 出力端子 １６ ＩＧＢＴ １７ ゲート端子 １８ エミッタ端子 １９ 保護回路 ２０ 基準電源 ３０ 制御回路 ４０ 制御回路（従来） ５０ ＩＰＭ ６０ ＩＰＭ（従来）
Claims (3)
- 【請求項１】半導体装置を駆動する駆動回路、駆動回路
を制御する制御回路、半導体装置を保護する保護回路お
よび主電流を通電する半導体装置などが搭載されたイン
テリジェントパワーモジュールの制御回路で、制御入力
電圧が第１の所定電圧値より低い場合に半導体装置がオ
ン状態となり、第２の所定電圧値より高い場合に半導体
装置がオフ状態となる制御装置において、第１の所定電
圧値より第２所定電圧値が高いことを特徴とする制御回
路。 - 【請求項２】制御回路が、コンパレータと、コンパレー
タの入力端子と接続される第１基準電源と、第１基準電
源と直列に接続される第２基準電源と、第２基準電源と
並列に接続されるトランジスタとを有し、トランジスタ
のオン、オフで第２基準電源の電圧が零または有限の値
となり、第１の所定電圧値を第１基準電源の電圧とし、
第２の所定電圧値を第１基準電源と第２基準電源の和の
電圧とすることで、第２の所定電圧値が第１の所定電圧
値より高い状態となることを特徴とする請求項１記載の
制御回路。 - 【請求項３】第１の所定電圧値と第２の所定電圧値の差
を０．３Ｖから２Ｖとすることを特徴とする請求項１記
載の制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12818097A JPH10323018A (ja) | 1997-05-19 | 1997-05-19 | 制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12818097A JPH10323018A (ja) | 1997-05-19 | 1997-05-19 | 制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10323018A true JPH10323018A (ja) | 1998-12-04 |
Family
ID=14978414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12818097A Pending JPH10323018A (ja) | 1997-05-19 | 1997-05-19 | 制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10323018A (ja) |
-
1997
- 1997-05-19 JP JP12818097A patent/JPH10323018A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10622988B2 (en) | Power semiconductor module and drive circuit | |
| KR100279918B1 (ko) | 전자석 구동 장치 | |
| KR19980081677A (ko) | 단안정 게이트 구동장치용 부트스트랩 다이오드와 직렬로 연결된 저항을 갖는 전력회로 | |
| KR101069485B1 (ko) | 모터 구동 회로 | |
| JP2004229057A (ja) | ゲートドライブ装置 | |
| JP4705683B2 (ja) | マイクロプロセッサからの出力信号を用いた電子構成素子の駆動のための回路装置及びその方法 | |
| KR20050052339A (ko) | 인버터회로 | |
| US5216587A (en) | Inverter | |
| JP2007208831A (ja) | 絶縁ゲート型トランジスタ駆動回路装置 | |
| JP2908948B2 (ja) | パワーデバイスの制御回路及び半導体集積回路装置 | |
| US8258823B2 (en) | Method of and driver circuit for operating a semiconductor power switch | |
| JPH1155937A (ja) | 誘導性負荷の駆動回路 | |
| JP3532377B2 (ja) | 電圧駆動形スイッチ素子のゲート駆動回路 | |
| JP2002369495A (ja) | 電圧駆動型素子の駆動回路 | |
| JPH10323018A (ja) | 制御回路 | |
| JP2003324966A (ja) | インバータ駆動回路 | |
| US6522557B2 (en) | Inverter device | |
| US6542012B2 (en) | Circuit for driving gate of IGBT inverter | |
| JPH11234108A (ja) | 誘導負荷をスイッチングするためのスイッチング装置 | |
| US7327589B2 (en) | Full-bridge circuit | |
| TWI810003B (zh) | 半橋拓撲電路及其控制方法 | |
| US11777497B1 (en) | Efficiency concept for driving a PMOS and NMOS full-bridge power stage | |
| JPH05328747A (ja) | パワーｍｏｓｆｅｔを用いたスイッチング回路 | |
| JP2007318873A (ja) | Ｐｗｍモータ駆動回路 | |
| CN111989856B (zh) | 三点式变流器的电路布置 |