JPH10321896A - アバランシェダイオード - Google Patents
アバランシェダイオードInfo
- Publication number
- JPH10321896A JPH10321896A JP9127556A JP12755697A JPH10321896A JP H10321896 A JPH10321896 A JP H10321896A JP 9127556 A JP9127556 A JP 9127556A JP 12755697 A JP12755697 A JP 12755697A JP H10321896 A JPH10321896 A JP H10321896A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- quantum well
- electrons
- thickness
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【課題】 リーク電流、暗電流及びホール増倍率を低減
し、且つ良好な量子効率を得ることのできるアバランシ
ェダイオードを提供すること目的とする。 【解決手段】 ｎ型ＧａＡｓ半導体基板と、ｐ型ＧａＡ
ｓ半導体層との間に、ＧａＡｓ量子井戸層とＡｌＡｓ障
壁層とが交互に積層されてなるｉ型の超格子構造を有す
るｐｉｎ型のアバランシェダイオードにおいて、その量
子井戸層の厚さを２２〜３２原子層とし、且つ障壁層の
厚さを１０〜２４原子層とした。これによってその障壁
層のＸ点準位が、その障壁層のｐ型半導体層側に隣接し
ている量子井戸層の第１Γ点準位より低くなり、且つそ
の障壁層のｎ型半導体層側に隣接している量子井戸層
の、第１Γ点準位より高位の第２Γ点準位と共鳴するよ
うな値に逆バイアス電圧を設定することができ、電子を
第１Γ点−Ｘ点−第２Γ点−第１Γ点準位へと移動さ
せ、アバランシェ増倍を発生させる。
し、且つ良好な量子効率を得ることのできるアバランシ
ェダイオードを提供すること目的とする。 【解決手段】 ｎ型ＧａＡｓ半導体基板と、ｐ型ＧａＡ
ｓ半導体層との間に、ＧａＡｓ量子井戸層とＡｌＡｓ障
壁層とが交互に積層されてなるｉ型の超格子構造を有す
るｐｉｎ型のアバランシェダイオードにおいて、その量
子井戸層の厚さを２２〜３２原子層とし、且つ障壁層の
厚さを１０〜２４原子層とした。これによってその障壁
層のＸ点準位が、その障壁層のｐ型半導体層側に隣接し
ている量子井戸層の第１Γ点準位より低くなり、且つそ
の障壁層のｎ型半導体層側に隣接している量子井戸層
の、第１Γ点準位より高位の第２Γ点準位と共鳴するよ
うな値に逆バイアス電圧を設定することができ、電子を
第１Γ点−Ｘ点−第２Γ点−第１Γ点準位へと移動さ
せ、アバランシェ増倍を発生させる。
Description
【０００１】
【発明の属する技術分野】 本発明は半導体超格子を利
用したアバランシェダイオードに関する。
用したアバランシェダイオードに関する。
【０００２】
【従来の技術】 従来、半導体超格子を利用したアバラ
ンシェダイオードとしては、特開平３―２３７７６５号
に記載のようなものがある。この構造において、アバラ
ンシェ増倍は、障壁層の伝導帯を流れる電子が量子井戸
内に落ちるときのエネルギー差によって電子にエネルギ
ーを与えることによって行なわれていた。また、電子と
ホールの増倍率に差を持たせるために、ホールが量子井
戸内に捕えられて抜け出さないように価電子帯の障壁の
高さを高くして抜け出しを防止していた。
ンシェダイオードとしては、特開平３―２３７７６５号
に記載のようなものがある。この構造において、アバラ
ンシェ増倍は、障壁層の伝導帯を流れる電子が量子井戸
内に落ちるときのエネルギー差によって電子にエネルギ
ーを与えることによって行なわれていた。また、電子と
ホールの増倍率に差を持たせるために、ホールが量子井
戸内に捕えられて抜け出さないように価電子帯の障壁の
高さを高くして抜け出しを防止していた。
【０００３】
【発明が解決しようとする課題】しかし、上記従来技術
においては、量子井戸内に一旦落ちた電子をこの量子井
戸層内から抜け出させるために、量子井戸層と障壁層と
の伝導帯の差を小さくする必要があった。これは、リー
ク電流及び暗電流を増加させるという問題があった。
においては、量子井戸内に一旦落ちた電子をこの量子井
戸層内から抜け出させるために、量子井戸層と障壁層と
の伝導帯の差を小さくする必要があった。これは、リー
ク電流及び暗電流を増加させるという問題があった。
【０００４】また、ホールを束縛するために、障壁層の
価電子帯の高さを高くして、且つ障壁層の伝導帯の高さ
を低くする必要から、材料が限られ、バンドオフセット
の選択を必要とし性能を上げるのが困難であった。
価電子帯の高さを高くして、且つ障壁層の伝導帯の高さ
を低くする必要から、材料が限られ、バンドオフセット
の選択を必要とし性能を上げるのが困難であった。
【０００５】更に、電子が一旦量子井戸層にトラップさ
れると、そこから抜け出すエネルギーを得るのに時間が
かかるため、速い応答速度が得られず、量子効率が悪い
という問題があった。
れると、そこから抜け出すエネルギーを得るのに時間が
かかるため、速い応答速度が得られず、量子効率が悪い
という問題があった。
【０００６】本発明は、かかる従来の問題点に鑑みてな
されたもので、リーク電流、暗電流及びホール増倍率を
低減し、且つ良好な量子効率を得ることのできるアバラ
ンシェダイオードを提供すること目的とする。
されたもので、リーク電流、暗電流及びホール増倍率を
低減し、且つ良好な量子効率を得ることのできるアバラ
ンシェダイオードを提供すること目的とする。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、ｎ型ＧａＡｓ半導体基板とｐ型ＧａＡｓ
半導体層との間に、ＧａＡｓ量子井戸層とＡｌＡｓ障壁
層とが交互に積層されてなるｉ型の超格子構造を有する
ｐｉｎ型のアバランシェダイオードであって、量子井戸
層の厚さを２２〜３２原子層とし、且つ障壁層の厚さを
１０〜２４原子層としたことを特徴としている。
に、本発明は、ｎ型ＧａＡｓ半導体基板とｐ型ＧａＡｓ
半導体層との間に、ＧａＡｓ量子井戸層とＡｌＡｓ障壁
層とが交互に積層されてなるｉ型の超格子構造を有する
ｐｉｎ型のアバランシェダイオードであって、量子井戸
層の厚さを２２〜３２原子層とし、且つ障壁層の厚さを
１０〜２４原子層としたことを特徴としている。
【０００８】上記本発明によると、任意の障壁層におい
て、その障壁層のＸ点準位が、その障壁層のｐ型半導体
層側に隣接している量子井戸層の第１Γ点準位より低く
なり、且つその障壁層のｎ型半導体層側に隣接している
量子井戸層の、第１Γ点準位より高位の第２Γ点準位と
共鳴するような値となる逆バイアス電圧を設定すること
が可能となる。
て、その障壁層のＸ点準位が、その障壁層のｐ型半導体
層側に隣接している量子井戸層の第１Γ点準位より低く
なり、且つその障壁層のｎ型半導体層側に隣接している
量子井戸層の、第１Γ点準位より高位の第２Γ点準位と
共鳴するような値となる逆バイアス電圧を設定すること
が可能となる。
【０００９】上記のような逆バイアス電圧が設定される
と、電子は、上記第１Γ点準位から上記Ｘ点準位へと移
動し、更に共鳴によって上記Ｘ点準位から上記第２Γ点
準位へと移動する。そして上記第２Γ点準位へ移動した
電子は、サブバンド間遷移により同じ量子井戸層内の第
１Γ点準位へと緩和する。ここで、第１Γ点準位からＸ
点準位への散乱確率は非常に高いため、第１Γ点準位か
らＸ点準位への緩和時間は非常に速く、数１００フェム
ト秒のオーダである。また第２Γ点準位から第１Γ点準
位への遷移もピコ秒のオーダである。更に、電子のなか
には第２Γ点準位からＸ点準位へと直接流れるものもあ
る。従って電子の移動が高速となり、アバランシェ増倍
が発生する。
と、電子は、上記第１Γ点準位から上記Ｘ点準位へと移
動し、更に共鳴によって上記Ｘ点準位から上記第２Γ点
準位へと移動する。そして上記第２Γ点準位へ移動した
電子は、サブバンド間遷移により同じ量子井戸層内の第
１Γ点準位へと緩和する。ここで、第１Γ点準位からＸ
点準位への散乱確率は非常に高いため、第１Γ点準位か
らＸ点準位への緩和時間は非常に速く、数１００フェム
ト秒のオーダである。また第２Γ点準位から第１Γ点準
位への遷移もピコ秒のオーダである。更に、電子のなか
には第２Γ点準位からＸ点準位へと直接流れるものもあ
る。従って電子の移動が高速となり、アバランシェ増倍
が発生する。
【００１０】また、ホールは障壁層によって量子井戸層
に閉じ込められるため、アバランシェ増倍を行なわな
い。このため高い電子／ホール増倍率の比を得ることが
できる。
に閉じ込められるため、アバランシェ増倍を行なわな
い。このため高い電子／ホール増倍率の比を得ることが
できる。
【００１１】更に、電子が量子井戸層から抜け出すの
に、障壁層上端を越える必要がないため、ホールに対す
る障壁層の高さも十分なものを用いることができる。よ
ってリーク電流や暗電流の発生が低減される。
に、障壁層上端を越える必要がないため、ホールに対す
る障壁層の高さも十分なものを用いることができる。よ
ってリーク電流や暗電流の発生が低減される。
【００１２】ここで、本発明と類似の構造を有する、本
発明者らによる特願平９―３６３９０号のダイオード
と、本発明との相違点について述べる。
発明者らによる特願平９―３６３９０号のダイオード
と、本発明との相違点について述べる。
【００１３】特願平９―３６３９０号のダイオードは、
本発明と同様に、２つの電極間に障壁層と量子井戸層が
交互に積層された超格子層構造を有する真性半導体ｉ層
を備えたヘテロ結合ｐｉｎ型ダイオードである。しか
し、このダイオードでは、所定の逆バイアス電圧を印加
した場合、電子が共鳴によって障壁層の第１Ｘ点準位か
ら量子井戸層の第２Γ点準位へ、トンネリング現象によ
って第２Γ点準位から障壁層の第１Ｘ点準位へと遷移す
るように障壁層と量子井戸層の厚さを設定している。従
って、量子井戸層の厚さはトンネリング現象を発生させ
るために薄くなくてはならず、この点で本発明と異なっ
ている。また、負性微分速度を有する、量子井戸層の第
２Γ点準位と障壁層中の第１Ｘ点準位との間の共鳴を起
こすようなエネルギー配列では、キャリアの走行が遅く
なるために、超格子部をアバランシェ増倍を発生するた
めに用いることはできず、この点でも本発明と異なって
いる。
本発明と同様に、２つの電極間に障壁層と量子井戸層が
交互に積層された超格子層構造を有する真性半導体ｉ層
を備えたヘテロ結合ｐｉｎ型ダイオードである。しか
し、このダイオードでは、所定の逆バイアス電圧を印加
した場合、電子が共鳴によって障壁層の第１Ｘ点準位か
ら量子井戸層の第２Γ点準位へ、トンネリング現象によ
って第２Γ点準位から障壁層の第１Ｘ点準位へと遷移す
るように障壁層と量子井戸層の厚さを設定している。従
って、量子井戸層の厚さはトンネリング現象を発生させ
るために薄くなくてはならず、この点で本発明と異なっ
ている。また、負性微分速度を有する、量子井戸層の第
２Γ点準位と障壁層中の第１Ｘ点準位との間の共鳴を起
こすようなエネルギー配列では、キャリアの走行が遅く
なるために、超格子部をアバランシェ増倍を発生するた
めに用いることはできず、この点でも本発明と異なって
いる。
【００１４】
【発明の実施の形態】以下、本発明の好適な実施の形態
を添付図面に基づいて説明する。なお、同一部分には同
一符号を付すこととする。始めに図１〜図３を用いて本
実施形態の構成を説明する。図１は本実施形態に係るア
バランシェダイオード１を示す断面図である。このアバ
ランシェダイオード１は、電極として用いるためのＡｕ
電極層１１が片面に形成されているｎ型半導体基板１２
の、Ａｕ電極層１１と反対側の面に、以下の（ａ）〜
（ｆ）層が、順次積層されて形成されたものである。な
お、このｎ型半導体基板１２は、不純物としてＳｉが約
１×１０18／ｃｍ3注入された、厚さが約３００μｍの
ｎ−ＧａＡｓ基板である。
を添付図面に基づいて説明する。なお、同一部分には同
一符号を付すこととする。始めに図１〜図３を用いて本
実施形態の構成を説明する。図１は本実施形態に係るア
バランシェダイオード１を示す断面図である。このアバ
ランシェダイオード１は、電極として用いるためのＡｕ
電極層１１が片面に形成されているｎ型半導体基板１２
の、Ａｕ電極層１１と反対側の面に、以下の（ａ）〜
（ｆ）層が、順次積層されて形成されたものである。な
お、このｎ型半導体基板１２は、不純物としてＳｉが約
１×１０18／ｃｍ3注入された、厚さが約３００μｍの
ｎ−ＧａＡｓ基板である。
【００１５】（ａ）ｎ型不純物イオンとしてＳｉが約２
×１０18／ｃｍ3注入されたｎ−ＧａＡｓからなる厚さ
約０．８μｍのｎ型バッフア層１３； （ｂ）ｉ−ＧａＡｓからなる厚さ約１０μｍのｉ型クラ
ッド層１４； （ｃ）超格子構造を有する厚さ約１μｍの真性半導体層
１５； （ｄ）ｉ−ＧａＡｓからなる厚さ約１０μｍのｉ型クラ
ッド層１６； （ｅ）ｐ型不純物イオンとしてＢｅが約５×１０18／ｃ
ｍ3注入されたｐ−ＧａＡｓからなる厚さ約５０μｍの
ｐ型キャップ層１７；及び （ｆ）Ａｕ電極層１８。
×１０18／ｃｍ3注入されたｎ−ＧａＡｓからなる厚さ
約０．８μｍのｎ型バッフア層１３； （ｂ）ｉ−ＧａＡｓからなる厚さ約１０μｍのｉ型クラ
ッド層１４； （ｃ）超格子構造を有する厚さ約１μｍの真性半導体層
１５； （ｄ）ｉ−ＧａＡｓからなる厚さ約１０μｍのｉ型クラ
ッド層１６； （ｅ）ｐ型不純物イオンとしてＢｅが約５×１０18／ｃ
ｍ3注入されたｐ−ＧａＡｓからなる厚さ約５０μｍの
ｐ型キャップ層１７；及び （ｆ）Ａｕ電極層１８。
【００１６】なお、Ａｕ電極層１８は、堆積後にエッチ
ングによって中央部がエッチングされ、リング状になっ
ている。
ングによって中央部がエッチングされ、リング状になっ
ている。
【００１７】更に、上記（ｃ）の真性半導体層、すなわ
ちｉ層１５について詳しく説明する。ここで図２は、図
１のｉ層１５の部分を中心に囲んだ部分Ａを拡大したも
のであり、図３は更に、図２の障壁層の部分を中心に囲
んだ部分Ｂを拡大したものである。ｉ層１５は、ｉ型ク
ラッド層１４上に、ＧａＡｓの量子井戸層２１（１）か
ら、ＧａＡｓの量子井戸層とＡｌＡｓの障壁層２２層と
を交互に、例えば１００対繰り返された超格子層が積層
されたものである（図２）。図２中、２１（１），２２
（１）はそれぞれ第１対目の量子井戸層２１，障壁層２
２を示し、２１（ｍ），２２（ｍ）はそれぞれ第ｍ対目
の量子井戸層２１，障壁層２２を示し、２１（１０
０），２２（１００）はそれぞれ第１００対目の量子井
戸層２１，障壁層２２を示している。
ちｉ層１５について詳しく説明する。ここで図２は、図
１のｉ層１５の部分を中心に囲んだ部分Ａを拡大したも
のであり、図３は更に、図２の障壁層の部分を中心に囲
んだ部分Ｂを拡大したものである。ｉ層１５は、ｉ型ク
ラッド層１４上に、ＧａＡｓの量子井戸層２１（１）か
ら、ＧａＡｓの量子井戸層とＡｌＡｓの障壁層２２層と
を交互に、例えば１００対繰り返された超格子層が積層
されたものである（図２）。図２中、２１（１），２２
（１）はそれぞれ第１対目の量子井戸層２１，障壁層２
２を示し、２１（ｍ），２２（ｍ）はそれぞれ第ｍ対目
の量子井戸層２１，障壁層２２を示し、２１（１０
０），２２（１００）はそれぞれ第１００対目の量子井
戸層２１，障壁層２２を示している。
【００１８】ここで図３に示すように、本実施形態によ
る障壁層２１は１８層であり、原子層３０１〜原子層３
１８までの、１８層のＡｌＡｓ原子層が積層されたもの
である。また、量子井戸層２２は、２２層のＧａＡｓ原
子層が積層されたものである。
る障壁層２１は１８層であり、原子層３０１〜原子層３
１８までの、１８層のＡｌＡｓ原子層が積層されたもの
である。また、量子井戸層２２は、２２層のＧａＡｓ原
子層が積層されたものである。
【００１９】また、図１に示すように、電極１８は逆バ
イアス電圧Ｖの可変電圧源１９の負極に接続され、電極
１１は、可変電圧源１９の正極に接続されている。
イアス電圧Ｖの可変電圧源１９の負極に接続され、電極
１１は、可変電圧源１９の正極に接続されている。
【００２０】図４は、逆バイアス電圧を変化したとき
の、第ｍ対目の量子井戸層の準位エネルギーを一定とし
た場合の、第ｍ対目及び第ｍ−１対目の第１Ｘ点準位の
相対的な準位エネルギーを示している。直線４１は、量
子井戸層２１（ｍ）での第１Γ点準位であるΓ１（ｍ）
の準位エネルギーを示し、直線４２は量子井戸層２１
（ｍ）での第２Γ点準位である、Γ２（ｍ）の準位エネ
ルギーを示している。また、点線４３は障壁層２２
（ｍ）の第１Ｘ点準位であるＸ１（ｍ）の準位エネルギ
ーを示し、点線４４は障壁層２２（ｍ−１）の第１Ｘ点
準位であるＸ１（ｍ−１）の準位エネルギーを示してい
る。ここで、逆バイアス電圧を増加させていくと、Ｘ１
（ｍ）の相対的準位エネルギーは上昇し、Ｘ１（ｍ−
１）の相対的準位エネルギーは下降する。
の、第ｍ対目の量子井戸層の準位エネルギーを一定とし
た場合の、第ｍ対目及び第ｍ−１対目の第１Ｘ点準位の
相対的な準位エネルギーを示している。直線４１は、量
子井戸層２１（ｍ）での第１Γ点準位であるΓ１（ｍ）
の準位エネルギーを示し、直線４２は量子井戸層２１
（ｍ）での第２Γ点準位である、Γ２（ｍ）の準位エネ
ルギーを示している。また、点線４３は障壁層２２
（ｍ）の第１Ｘ点準位であるＸ１（ｍ）の準位エネルギ
ーを示し、点線４４は障壁層２２（ｍ−１）の第１Ｘ点
準位であるＸ１（ｍ−１）の準位エネルギーを示してい
る。ここで、逆バイアス電圧を増加させていくと、Ｘ１
（ｍ）の相対的準位エネルギーは上昇し、Ｘ１（ｍ−
１）の相対的準位エネルギーは下降する。
【００２１】図５、図６は、本実施形態を示す図７と比
較するため、それぞれ逆バイアス電圧０Ｖ、２５Ｖを印
加した場合の各点の準位エネルギーの関係を示したもの
である。図４より、Ｖ＝０の場合Γ２（ｍ）＞Ｘ１
（ｍ）＞Γ１（ｍ）となるので、これらの関係を各層に
対応させて図で表すと図５に示すようになる。また、図
４より、Ｖ＝２５Ｖの場合（図中点Ｐの位置）、Γ２
（ｍ）＞Ｘ１（ｍ）＞Γ１（ｍ）＞Ｘ１（ｍ−１）とな
るので、これらの関係を各層に対応させて図に表すと、
図６に示すようになる。図７は本実施形態に係るＶ＝４
０Ｖの場合での各点の準位エネルギーの関係を示したも
ので、図４において点Ｑでは、Ｘ１（ｍ）≒Γ２（ｍ）
＞Γ１（ｍ）＞Ｘ１（ｍ−１）となっている。
較するため、それぞれ逆バイアス電圧０Ｖ、２５Ｖを印
加した場合の各点の準位エネルギーの関係を示したもの
である。図４より、Ｖ＝０の場合Γ２（ｍ）＞Ｘ１
（ｍ）＞Γ１（ｍ）となるので、これらの関係を各層に
対応させて図で表すと図５に示すようになる。また、図
４より、Ｖ＝２５Ｖの場合（図中点Ｐの位置）、Γ２
（ｍ）＞Ｘ１（ｍ）＞Γ１（ｍ）＞Ｘ１（ｍ−１）とな
るので、これらの関係を各層に対応させて図に表すと、
図６に示すようになる。図７は本実施形態に係るＶ＝４
０Ｖの場合での各点の準位エネルギーの関係を示したも
ので、図４において点Ｑでは、Ｘ１（ｍ）≒Γ２（ｍ）
＞Γ１（ｍ）＞Ｘ１（ｍ−１）となっている。
【００２２】この場合の電子の移動を示したものが図８
である。Γ１（ｍ＋１）より説明するが、まず、Γ１
（ｍ＋１）にいる電子は、Γ１（ｍ＋１）よりもＸ１
（ｍ）の準位エネルギーが低いため、Γ１（ｍ＋１）か
らＸ１（ｍ）へと移動し（１０１）、ここでトラップさ
れる。次に、Ｘ１（ｍ）の準位エネルギーと、隣接して
いる量子井戸層のΓ２（ｍ）の準位エネルギーとは、近
接しているために共鳴し、トラップされていた電子はＸ
１（ｍ）からΓ２（ｍ）へ移動１０２する。更にΓ２
（ｍ）に移動した電子は、同じ量子井戸層内のΓ１
（ｍ）へ、サブバンド間遷移１０３により緩和する。そ
してΓ１（ｍ）の電子は、上述したΓ１（ｍ＋１）の電
子と同様に、隣接している障壁層のＸ１（ｍ−１）へと
順次移動（１０４）していく。
である。Γ１（ｍ＋１）より説明するが、まず、Γ１
（ｍ＋１）にいる電子は、Γ１（ｍ＋１）よりもＸ１
（ｍ）の準位エネルギーが低いため、Γ１（ｍ＋１）か
らＸ１（ｍ）へと移動し（１０１）、ここでトラップさ
れる。次に、Ｘ１（ｍ）の準位エネルギーと、隣接して
いる量子井戸層のΓ２（ｍ）の準位エネルギーとは、近
接しているために共鳴し、トラップされていた電子はＸ
１（ｍ）からΓ２（ｍ）へ移動１０２する。更にΓ２
（ｍ）に移動した電子は、同じ量子井戸層内のΓ１
（ｍ）へ、サブバンド間遷移１０３により緩和する。そ
してΓ１（ｍ）の電子は、上述したΓ１（ｍ＋１）の電
子と同様に、隣接している障壁層のＸ１（ｍ−１）へと
順次移動（１０４）していく。
【００２３】ここで、Ｘ点準位への散乱確率は非常に高
いため、Γ−Ｘ緩和時間は数１００フェムト秒と非常に
速く、Γ点準位間のサブバンド間遷移もピコ秒オーダと
速い。さらに、Γ２−Ｘ１−Γ２−Ｘ１と流れる電子も
あるためキャリアの移動速度は急激に上昇する。よって
加速された電子はそれによって得た運動量エネルギーに
よってアバランシェ増倍を引き起こす。
いため、Γ−Ｘ緩和時間は数１００フェムト秒と非常に
速く、Γ点準位間のサブバンド間遷移もピコ秒オーダと
速い。さらに、Γ２−Ｘ１−Γ２−Ｘ１と流れる電子も
あるためキャリアの移動速度は急激に上昇する。よって
加速された電子はそれによって得た運動量エネルギーに
よってアバランシェ増倍を引き起こす。
【００２４】これに対して、ホールは高いバリアーによ
って量子井戸内に閉じ込められ、加速されないためアバ
ランシェ増倍は行なわれない。従って高い電子／ホール
増倍率比を得ることができる。
って量子井戸内に閉じ込められ、加速されないためアバ
ランシェ増倍は行なわれない。従って高い電子／ホール
増倍率比を得ることができる。
【００２５】なお、ここで、図４より、Γ１（ｍ）から
Ｘ１（ｍ−１）への電子の移動は逆バイアス電圧が約１
７Ｖ以上で発生し、またΓ２（ｍ）とＸ１（ｍ）との共
鳴はΓ２（ｍ）≒Ｘ１（ｍ）となる約３４Ｖ程度の逆バ
イアス電圧で発生し始めると予想され、これは図９に示
す実験によって検証された。以下にその実験結果につい
て述べる。図９は本発明の構造を有するアバランシェダ
イオードに逆バイアス電圧を印加した場合の、印加逆バ
イアス電圧と光電流の関係を示した実験値９１、及びそ
の場合の暗電流の値９２である。印加電圧が低いときに
は光電流の値は小さいが、約３４Ｖ程度の電圧を越える
と光電流の値は急激に増大し始め、すなわちアバランシ
ェ増倍が発生していることがわかる。また、暗電流の値
は、図４に示すように光電流の値とオーダにおいて１０
4異なっており、非常に小さいことがわかる。
Ｘ１（ｍ−１）への電子の移動は逆バイアス電圧が約１
７Ｖ以上で発生し、またΓ２（ｍ）とＸ１（ｍ）との共
鳴はΓ２（ｍ）≒Ｘ１（ｍ）となる約３４Ｖ程度の逆バ
イアス電圧で発生し始めると予想され、これは図９に示
す実験によって検証された。以下にその実験結果につい
て述べる。図９は本発明の構造を有するアバランシェダ
イオードに逆バイアス電圧を印加した場合の、印加逆バ
イアス電圧と光電流の関係を示した実験値９１、及びそ
の場合の暗電流の値９２である。印加電圧が低いときに
は光電流の値は小さいが、約３４Ｖ程度の電圧を越える
と光電流の値は急激に増大し始め、すなわちアバランシ
ェ増倍が発生していることがわかる。また、暗電流の値
は、図４に示すように光電流の値とオーダにおいて１０
4異なっており、非常に小さいことがわかる。
【００２６】本実施例においては、ＧａＡｓ量子井戸層
及びＡｌＡｓ障壁層が、それぞれ２２層及び１８層の場
合について説明したが、これに限定されるものではな
い。例えば、ＧａＡｓ層が２４原子層でありＡｌＡｓ層
が１４原子層の場合、またＧａＡｓ層が３２原子層であ
りＡｌＡｓ層が２０原子層の場合においてもＸ１点の準
位エネルギーと、Γ２点の準位エネルギーが共鳴するこ
とが検証されている。
及びＡｌＡｓ障壁層が、それぞれ２２層及び１８層の場
合について説明したが、これに限定されるものではな
い。例えば、ＧａＡｓ層が２４原子層でありＡｌＡｓ層
が１４原子層の場合、またＧａＡｓ層が３２原子層であ
りＡｌＡｓ層が２０原子層の場合においてもＸ１点の準
位エネルギーと、Γ２点の準位エネルギーが共鳴するこ
とが検証されている。
【００２７】
【発明の効果】以上のように、本発明によれば、電子の
移動が高速に行なわれるため。アバランシェ増倍が発生
されるという効果がある。
移動が高速に行なわれるため。アバランシェ増倍が発生
されるという効果がある。
【００２８】また、ホールは障壁層によって量子井戸層
に閉じ込められるため、アバランシェ増倍を行なわな
い、従って高い電子／ホール増倍率の比を得ることがで
きるという効果がある。
に閉じ込められるため、アバランシェ増倍を行なわな
い、従って高い電子／ホール増倍率の比を得ることがで
きるという効果がある。
【００２９】更に、電子を量子井戸層から抜け出させる
のに障壁層上端を越えさせる必要がないため、ホールに
対する障壁層の高さも十分なものを用いることができ
る。よってリーク電流や暗電流の発生が低減されるとい
う効果がある。
のに障壁層上端を越えさせる必要がないため、ホールに
対する障壁層の高さも十分なものを用いることができ
る。よってリーク電流や暗電流の発生が低減されるとい
う効果がある。
【図１】本実施形態に係るアバランシェダイオードを示
す断面図である。
す断面図である。
【図２】図１の部分Ａを拡大した図である。
【図３】図２の部分Ｂを拡大した図である。
【図４】逆バイアス電圧を変化した場合の相対的準位エ
ネルギーを示した図である。
ネルギーを示した図である。
【図５】逆バイアス電圧０Ｖの場合の各点の準位エネル
ギーを示した図である。
ギーを示した図である。
【図６】逆バイアス電圧２５Ｖの場合の各点の準位エネ
ルギーを示した図である。
ルギーを示した図である。
【図７】本実施形態による、逆バイアス電圧４０Ｖの場
合の各点の準位エネルギーを示した図である。
合の各点の準位エネルギーを示した図である。
【図８】本実施形態による、逆バイアス電圧を印加した
場合の各点の準位エネルギー及び電子の流れを示した図
である。
場合の各点の準位エネルギー及び電子の流れを示した図
である。
【図９】印加逆バイアス電圧と光電流の関係を示した図
である。
である。
１…アバランシェダイオード、１１…Ａｕ電極層、１２
…ｎ型半導体基板、１３…ｉ型クラッド層、１４…ｉ型
クラッド層、１５…真性半導体層、１６…ｉ型クラッド
層、１７…ｐ型キャップ層、１８…Ａｕ電極層、１９…
可変電圧源、２１…量子井戸層、２２…障壁層。
…ｎ型半導体基板、１３…ｉ型クラッド層、１４…ｉ型
クラッド層、１５…真性半導体層、１６…ｉ型クラッド
層、１７…ｐ型キャップ層、１８…Ａｕ電極層、１９…
可変電圧源、２１…量子井戸層、２２…障壁層。
Claims (1)
- 【請求項１】 ｎ型ＧａＡｓ半導体基板とｐ型ＧａＡｓ
半導体層との間に、ＧａＡｓ量子井戸層とＡｌＡｓ障壁
層とが交互に積層されてなるｉ型の超格子構造を有する
ｐｉｎ型のアバランシェダイオードであって、 前記量子井戸層の厚さを２２〜３２原子層とし、且つ前
記障壁層の厚さを１０〜２４原子層としたことを特徴と
するアバランシェダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9127556A JPH10321896A (ja) | 1997-05-16 | 1997-05-16 | アバランシェダイオード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9127556A JPH10321896A (ja) | 1997-05-16 | 1997-05-16 | アバランシェダイオード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10321896A true JPH10321896A (ja) | 1998-12-04 |
Family
ID=14962947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9127556A Pending JPH10321896A (ja) | 1997-05-16 | 1997-05-16 | アバランシェダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10321896A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003174187A (ja) * | 2001-12-07 | 2003-06-20 | Sumitomo Chem Co Ltd | 薄膜半導体エピタキシャル基板及びその製造方法 |
| JP2011077474A (ja) * | 2009-10-02 | 2011-04-14 | Kyocera Corp | 光電変換素子および光電変換方法 |
| JP2022119886A (ja) * | 2018-07-11 | 2022-08-17 | エスアールアイ インターナショナル | 過剰雑音の出ないフォトダイオード |
-
1997
- 1997-05-16 JP JP9127556A patent/JPH10321896A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003174187A (ja) * | 2001-12-07 | 2003-06-20 | Sumitomo Chem Co Ltd | 薄膜半導体エピタキシャル基板及びその製造方法 |
| JP2011077474A (ja) * | 2009-10-02 | 2011-04-14 | Kyocera Corp | 光電変換素子および光電変換方法 |
| JP2022119886A (ja) * | 2018-07-11 | 2022-08-17 | エスアールアイ インターナショナル | 過剰雑音の出ないフォトダイオード |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5457327A (en) | Avalanche photodiode with an improved multiplication layer | |
| JPH05190876A (ja) | ステップリカバリダイオード | |
| US5017973A (en) | Resonant tunneling device | |
| US6747296B1 (en) | Avalanche photodiode multiplication region and avalanche photodiode with low impact ionization rate ratio | |
| JPH10321896A (ja) | アバランシェダイオード | |
| US4814837A (en) | Quantum well electron barrier diode | |
| JPH04296059A (ja) | 共鳴トンネル・デバイス | |
| JP2779323B2 (ja) | 光制御共鳴透過振動子 | |
| US5280182A (en) | Resonant tunneling transistor with barrier layers | |
| JPS58225680A (ja) | 半導体レ−ザ | |
| EP0253174A1 (en) | Resonant tunneling semiconductor devices | |
| JP3014341B2 (ja) | 量子波干渉層を有したダイオード | |
| US5770866A (en) | Resonant tunneling electronic device | |
| JPH077165A (ja) | 電流制御共振トンネル装置 | |
| JP3014364B2 (ja) | 量子波干渉層を有した半導体素子 | |
| JP2941270B1 (ja) | 超格子半導体発光装置 | |
| JP2950801B2 (ja) | 超格子半導体装置 | |
| JP5046485B2 (ja) | 積層構造 | |
| JP3138824B2 (ja) | 共鳴トンネル半導体装置 | |
| JPS60210880A (ja) | 半導体装置 | |
| JPH11274601A (ja) | ガンダイオード | |
| JPH0273676A (ja) | アバランシフォトダイオード | |
| JPH02252283A (ja) | 双安定発光装置 | |
| JPS6195576A (ja) | ヘテロ接合超格子構造を用いた高効率の高起電力光電池素子 | |
| JP3014389B2 (ja) | 量子波干渉層を有した受光素子 |